JP4633134B2 - マイクロコントローラ、制御システム及びマイクロコントローラの設計方法 - Google Patents
マイクロコントローラ、制御システム及びマイクロコントローラの設計方法 Download PDFInfo
- Publication number
- JP4633134B2 JP4633134B2 JP2008082460A JP2008082460A JP4633134B2 JP 4633134 B2 JP4633134 B2 JP 4633134B2 JP 2008082460 A JP2008082460 A JP 2008082460A JP 2008082460 A JP2008082460 A JP 2008082460A JP 4633134 B2 JP4633134 B2 JP 4633134B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- circuit
- clock
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1679—Temporal synchronisation or re-synchronisation of redundant processing components at clock signal level
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Information Transfer Systems (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
1 CPU
2 回路ユニット
2A バス接続回路部
2B 個別接続回路部
3 比較用CPU
4 比較器
FF ラッチ回路
7〜9 インタフェース回路
50 第1のクロック信号(CLK0)
51 第2のクロック信号(CLK1)
52 第3のクロック信号(CLK2)
60、61 バス
1100、1200、1201、1300 センサ
1400 スタビリティコントロール制御装置
1600 ブレーキアクチュエータ
Claims (13)
- 第1のクロック信号に同期して動作する第1のデータ処理ユニットと、
前記第1のデータ処理ユニットの制御に基づいて前記第1のクロック信号に同期して動作する回路ユニットと、
前記第1のクロック信号と同一周期で位相差のある第2のクロック信号に同期して前記第1のデータ処理ユニットと同じデータ処理を行なう第2のデータ処理ユニットと、
前記第1のデータ処理ユニットから前記回路ユニットに出力される第1の信号を保持する複数のラッチ回路を備えた第1のインタフェース回路と、
前記第1のデータ処理ユニットによる前記第1の信号出力に対応して前記第2のデータ処理ユニットから出力される第2の信号と前記第1のインタフェース回路が保持する信号とを前記第2のクロック信号に同期して比較する比較器と、
前記回路ユニットから前記第1のデータ処理ユニットに供給される第3の信号を保持して前記第2データ処理ユニットに出力する複数のラッチ回路を備えた第2のインタフェース回路と、を含み、
前記第1及び第2のインタフェース回路が備える複数のラッチ回路にはラッチタイミングを規定するのに前記第1のクロック信号を使用するものと前記第2のクロック信号を使用するものとが混在される、マイクロコントローラ。 - 前記第1及び第2のインタフェース回路が備える複数のラッチ回路には、ラッチタイミングを規定するのに前記第1のクロック信号に対して前記第2のクロック信号よりも大きな位相差のある第3のクロック信号を使用するものが更に混在される、請求項1記載のマイクロコントローラ。
- 前記第1のクロック信号と前記第2のクロック信号との位相差が180度である、請求項1記載のマイクロコントローラ。
- 前記第1のクロック信号と第2のクロック信号の位相差が180度であり、第1のクロック信号と第3のクロックの位相差が190度から350度の範囲にある、請求項3記載のマイクロコントローラ。
- 第1のクロックと第3のクロック信号の位相差が270度である、請求項4記載のマイクロコントローラ。
- 前記第1の信号は前記第1のデータ処理ユニットがバスに出力するコマンド、アドレス及びライトデータであり、
前記第2の信号は前記第2のデータ処理ユニットが出力するコマンド、アドレス及びライトデータであり、
前記第3の信号は前記前記第1のデータ処理ユニットが前記バスに出力するコマンド及びアドレスに従ってメモリから前記バスに出力されるリードデータ及び命令である、請求項2記載のマイクロコントローラ。 - 前記第3の信号は前記第1のデータ処理ユニットが出力する制御データにしたがって動作する周辺回路から第1のデータ処理ユニット及び第2のデータ処理ユニットに出力されるデータである、請求項6記載のマイクロコントローラ。
- 制御回路、前記制御回路に出力が接続されたセンサ、及び前記制御回路によって動作が制御されるアクチェータを有し、自動車のパワートレイン系を制御するための制御システムであって、
前記制御回路は、第1のクロック信号に同期して動作する第1のデータ処理ユニットと、
前記第1のデータ処理ユニットの制御に基づいて前記第1のクロック信号に同期して動作する回路ユニットと、
前記第1のクロック信号と同一周期で位相差のある第2のクロック信号に同期して前記第1のデータ処理ユニットと同じデータ処理を行なう第2のデータ処理ユニットと、
前記第1のデータ処理ユニットから前記回路ユニットに出力される第1の信号を保持する複数のラッチ回路を備えた第1のインタフェース回路と、
前記第1のデータ処理ユニットによる前記第1の信号出力に対応して前記第2のデータ処理ユニットから出力される第2の信号と前記第1のインタフェース回路が保持する信号とを前記第2のクロック信号に同期して比較する比較器と、
前記回路ユニットから前記第1のデータ処理ユニットに供給される第3の信号を保持して前記第2データ処理ユニットに出力する複数のラッチ回路を備えた第2のインタフェース回路と、を含み、
前記第1及び第2のインタフェース回路が備える複数のラッチ回路にはラッチタイミングを規定するのに前記第1のクロック信号を使用するものと前記第2のクロック信号を使用するものとが混在される、制御システム。 - 前記第1及び第2のインタフェース回路が備える複数のラッチ回路には、ラッチタイミングを規定するのに前記第1のクロック信号に対して前記第2のクロック信号よりも大きな位相差のある第3のクロック信号を使用するものが更に混在される、請求項8記載の制御システム。
- コンピュータ装置を用いて請求項1記載のマイクロコントローラの論理記述からその回路記述情報を生成する設計方法であって、前記夫々のラッチ回路のラッチクロックとして前記第1のクロック信号又は第2のクロック信号の何れを用いるかを指定するクロック候補データを論理記述データと共にコンピュータ装置に入力して回路記述情報を生成し、生成された回路記述情報を用いたタイミングチェックによりクロック候補の適否を判定する、マイクロコントローラの設計方法。
- 前記クロック候補の適否の判定結果に基づいて、不適当なクロック候補を適当なクロック候補に代えるように回路記述情報を修正する、請求項10記載のマイクロコントローラの設計方法。
- コンピュータ装置を用いて請求項2記載のマイクロコントローラの論理記述からその回路記述情報を生成する設計方法であって、前記夫々のラッチ回路のラッチタイミングを規定するのに前記第1のクロック信号、第2のクロック信号又は第3のクロック信号の何れを用いるかを指定するクロック候補データを論理記述データと共にコンピュータ装置に入力して回路記述情報を生成し、生成された回路記述情報を用いたタイミングチェックによりクロック候補の適否を判定する、マイクロコントローラの設計方法。
- 前記クロック候補の適否の判定結果に基づいて、不適当なクロック候補を適当なクロック候補に代えるように回路記述情報を修正する、請求項12記載のマイクロコントローラの設計方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008082460A JP4633134B2 (ja) | 2008-03-27 | 2008-03-27 | マイクロコントローラ、制御システム及びマイクロコントローラの設計方法 |
US12/388,861 US7890233B2 (en) | 2008-03-27 | 2009-02-19 | Microcontroller, control system and design method of microcontroller |
US13/004,414 US8046137B2 (en) | 2008-03-27 | 2011-01-11 | Microcontroller, control system and design method of microcontroller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008082460A JP4633134B2 (ja) | 2008-03-27 | 2008-03-27 | マイクロコントローラ、制御システム及びマイクロコントローラの設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009237849A JP2009237849A (ja) | 2009-10-15 |
JP4633134B2 true JP4633134B2 (ja) | 2011-02-16 |
Family
ID=41119067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008082460A Expired - Fee Related JP4633134B2 (ja) | 2008-03-27 | 2008-03-27 | マイクロコントローラ、制御システム及びマイクロコントローラの設計方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7890233B2 (ja) |
JP (1) | JP4633134B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005003916B4 (de) * | 2005-01-27 | 2012-06-06 | Continental Automotive Gmbh | Überwachen der Funktionssicherheit einer Brennkraftmaschine |
DE102010041003A1 (de) * | 2010-09-20 | 2012-03-22 | Sb Limotive Company Ltd. | Verfahren zum Überwachen von mindestens zwei Mikrocontrollern |
DE102013202253A1 (de) * | 2013-02-12 | 2014-08-14 | Paravan Gmbh | Schaltung zur Steuerung eines Beschleunigungs-, Brems- und Lenksystems eines Fahrzeugs |
US9429981B2 (en) * | 2013-03-05 | 2016-08-30 | St-Ericsson Sa | CPU current ripple and OCV effect mitigation |
JP6385077B2 (ja) * | 2014-03-05 | 2018-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10069488B2 (en) * | 2014-04-16 | 2018-09-04 | Microchip Technology Incorporated | Ramp generation module |
US20160062331A1 (en) * | 2014-08-27 | 2016-03-03 | Freescale Semiconductor, Inc. | Apparatus and method for validating the integrity of control signals in timing domain |
JP6651394B2 (ja) | 2016-03-25 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置及び寿命予測方法 |
JP6756216B2 (ja) * | 2016-09-27 | 2020-09-16 | 株式会社ジェイテクト | 操舵制御装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120812A (ja) * | 1992-10-01 | 1994-04-28 | Mitsubishi Denki Eng Kk | 半導体集積回路 |
JPH096733A (ja) * | 1995-06-14 | 1997-01-10 | Toshiba Corp | 並列信号処理装置 |
JPH11312027A (ja) * | 1998-04-28 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその設計方法 |
JP2003224550A (ja) * | 2002-01-28 | 2003-08-08 | Fujitsu Ltd | タイミング信号発生回路、信号伝送システム、および、タイミング信号発生方法 |
JP2008518311A (ja) * | 2004-10-25 | 2008-05-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | マルチプロセッサシステムにおいてクロックを切り替えるクロック切り替え方法、クロックを切り替えるユニットおよびクロックを切り替えるユニットを有するシステム |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6009370A (en) * | 1993-07-26 | 1999-12-28 | Hitachi, Ltd. | Control unit for vehicle and total control system therefor |
DE4439060A1 (de) * | 1994-11-02 | 1996-05-09 | Teves Gmbh Alfred | Mikroprozessoranordnung für ein Fahrzeug-Regelungssystem |
JPH1011309A (ja) | 1996-06-19 | 1998-01-16 | Hitachi Ltd | プロセッサ出力比較方法およびコンピュータシステム |
DE19631309A1 (de) * | 1996-08-02 | 1998-02-05 | Teves Gmbh Alfred | Mikroprozessoranordnung für ein Fahrzeug-Regelungssystem |
US6625688B1 (en) * | 1999-05-10 | 2003-09-23 | Delphi Technologies, Inc. | Method and circuit for analysis of the operation of a microcontroller using signature analysis of memory |
US6421790B1 (en) * | 1999-05-10 | 2002-07-16 | Delphi Technologies, Inc. | Method and circuit for analysis of the operation of a microcontroller using signature analysis of data and instructions |
US6981176B2 (en) * | 1999-05-10 | 2005-12-27 | Delphi Technologies, Inc. | Secured microcontroller architecture |
JP4399987B2 (ja) * | 2001-01-25 | 2010-01-20 | 株式会社デンソー | 車両統合制御におけるフェイルセーフシステム |
US7146260B2 (en) * | 2001-04-24 | 2006-12-05 | Medius, Inc. | Method and apparatus for dynamic configuration of multiprocessor system |
JP3729759B2 (ja) * | 2001-08-07 | 2005-12-21 | 株式会社ルネサステクノロジ | 圧縮された命令コードを読み出すマイクロコントローラ、命令コードを圧縮して格納するプログラムメモリ |
US20030043926A1 (en) * | 2001-08-31 | 2003-03-06 | Fujitsu Limited | Circuit and method for generating a timing signal, and signal transmission system performing for high-speed signal transmission and reception between LSIs |
JP4199060B2 (ja) * | 2003-07-14 | 2008-12-17 | 本田技研工業株式会社 | ステア・バイ・ワイヤ式操舵装置を有する車両 |
JP4155198B2 (ja) * | 2004-01-19 | 2008-09-24 | トヨタ自動車株式会社 | 車両の制御システムの異常検知装置 |
US7630807B2 (en) * | 2004-07-15 | 2009-12-08 | Hitachi, Ltd. | Vehicle control system |
JP2008059191A (ja) * | 2006-08-30 | 2008-03-13 | Oki Electric Ind Co Ltd | マイクロコントローラとそのデバッグ方法 |
US7778741B2 (en) * | 2007-03-29 | 2010-08-17 | Ford Global Technologies | Vehicle stability control system with tire monitoring |
-
2008
- 2008-03-27 JP JP2008082460A patent/JP4633134B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-19 US US12/388,861 patent/US7890233B2/en not_active Expired - Fee Related
-
2011
- 2011-01-11 US US13/004,414 patent/US8046137B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120812A (ja) * | 1992-10-01 | 1994-04-28 | Mitsubishi Denki Eng Kk | 半導体集積回路 |
JPH096733A (ja) * | 1995-06-14 | 1997-01-10 | Toshiba Corp | 並列信号処理装置 |
JPH11312027A (ja) * | 1998-04-28 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその設計方法 |
JP2003224550A (ja) * | 2002-01-28 | 2003-08-08 | Fujitsu Ltd | タイミング信号発生回路、信号伝送システム、および、タイミング信号発生方法 |
JP2008518311A (ja) * | 2004-10-25 | 2008-05-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | マルチプロセッサシステムにおいてクロックを切り替えるクロック切り替え方法、クロックを切り替えるユニットおよびクロックを切り替えるユニットを有するシステム |
Also Published As
Publication number | Publication date |
---|---|
US20090249271A1 (en) | 2009-10-01 |
US7890233B2 (en) | 2011-02-15 |
US20110106335A1 (en) | 2011-05-05 |
US8046137B2 (en) | 2011-10-25 |
JP2009237849A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4633134B2 (ja) | マイクロコントローラ、制御システム及びマイクロコントローラの設計方法 | |
JP2008518312A (ja) | マルチプロセッサシステムのデータおよび/または指令へのアクセスを遅延させる方法および装置 | |
US8589612B2 (en) | Computer system including an interrupt controller | |
EP2642392B1 (en) | Semiconductor integrated circuit device and system using the same | |
US20120101791A1 (en) | Controlling simulation systems | |
JP2010113388A (ja) | 処理結果を照合する比較器を有するマルチコアマイコン | |
JP5797928B2 (ja) | 論理回路の設計方法及び論理設計プログラム | |
CN115098273A (zh) | 双核锁步方法、装置和电子设备 | |
US10985765B2 (en) | Apparatus including safety logic | |
US10977109B2 (en) | Apparatus including safety logic | |
JP2007018207A (ja) | データ処理装置、電子制御ユニット、ならびに自動車 | |
Lin et al. | QED post-silicon validation and debug: Frequently asked questions | |
JP2010283230A (ja) | 半導体装置とその異常予測方法 | |
JP2010160712A (ja) | 半導体データ処理デバイス及びデータ処理システム | |
US8645602B2 (en) | Microcomputer | |
JP2008107872A (ja) | 半導体集積回路 | |
JP4411600B2 (ja) | 2重化システム | |
KR102677512B1 (ko) | 안전 로직을 포함하는 장치 | |
US20230387901A1 (en) | Semiconductor device | |
JP5578095B2 (ja) | 半導体装置 | |
JP6588068B2 (ja) | マイクロコンピュータ | |
JP2009506408A (ja) | 複数の実行ユニットを有する計算機システム内のプロセスを分析する方法および装置 | |
Ando et al. | Design space exploration of control system with hardware-implemented interrupt handler | |
WO2019188172A1 (ja) | 情報処理装置 | |
JP2008146188A (ja) | 集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4633134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |