JP4631315B2 - トランジスタ - Google Patents
トランジスタ Download PDFInfo
- Publication number
- JP4631315B2 JP4631315B2 JP2004164735A JP2004164735A JP4631315B2 JP 4631315 B2 JP4631315 B2 JP 4631315B2 JP 2004164735 A JP2004164735 A JP 2004164735A JP 2004164735 A JP2004164735 A JP 2004164735A JP 4631315 B2 JP4631315 B2 JP 4631315B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- drain
- gate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
設けられた開口部を通じて前記ソース拡散層および前記ドレイン拡散層とのコンタクトを形成するものとする場合には、請求項2に記載の発明によるように、前記ゲート電極層の前記ゲート配線とのコンタクト領域が形成された部位には、前記開口部が形成されていない構造とすることが有効である。こうすることで、当該ゲート電極層に、前記ゲート配線とのコンタクトを形成するための領域を確実に確保することができるようになる。
(イ)高温プロセスに耐えることができる。
(ロ)ゲート絶縁膜(酸化シリコン)との相性が良い。
(ハ)セルフアラインで形成することができるため、アライメントずれを容易に抑えることができる。
等々の利点から多結晶シリコンが用いられる。このような場合には、上記構造のように、該多結晶シリコンよりも電気抵抗率の小さい例えばアルミニウムや銅等の金属材料を上記ゲート配線の材料として採用することで、トランジスタとしての上記構造の実現も容易となる。
図1〜8に、この発明にかかるトランジスタについてその第1の実施の形態を示す。
この実施の形態にかかるトランジスタも、先の図19に例示したトランジスタと同様、半導体基板中の素子領域に交互に形成されたソース拡散層とドレイン拡散層との間にそれぞれ形成された各ゲートに駆動電圧が印加されることによって、それらソース拡散層とドレイン拡散層との間に流れる電流を制御するものである。ただし、この実施の形態のトランジスタでは、素子領域内の各セルやゲート配線等を図3に示すような構造とすることによって、前述のゲート配線にかかる設計の自由度低下を解消しつつ、素子領域内に形成された各ゲートの充電ばらつき(アンバランス)に起因するサージ耐量の低下についてもこれを抑制するようにしている。
同図2に示すように、このトランジスタにおいても、素子領域EAは、格子状に区画されるとともに、それら格子状に区画された各領域には、同格子の縦列および横列についてそれぞれ交互に、ソース拡散層が形成されるソースセルSCとドレイン拡散層が形成されるドレインセルDCとが割り当てられる。ただし、この実施の形態にかかるトランジスタでは、上記素子領域EAの内側に、ソース拡散層およびドレイン拡散層のいずれも形成されない領域CAを、上記ゲート電極層とゲート配線とのコンタクト領域として設けるようにしている。なお、この図2に示されている上記素子領域EAの格子状に区画された各領域は、「斜線ハッチング」で示されている領域が上記コンタクト領域CAに、「点ハッチング」で示されている領域が上記ソースセルSCに、そしてハッチングの無い領域が上記ドレインセルDCにそれぞれ相当する。
(1)上記ソース拡散層24とドレイン拡散層22とが交互に形成される素子領域EAの内側に、それらソース拡散層24およびドレイン拡散層22のいずれも形成されない領域CAを、上記ゲート電極層PGとゲート配線EGとのコンタクト領域として設けるようにした。こうした構造によれば、同コンタクト領域CAに形成されるゲート電極層PGとゲート配線EGとのコンタクトCTgを通じて、前述した素子領域内に形成された各ゲートの充電ばらつき(アンバランス)に起因するサージ耐量の低下は抑制されるようになる。しかも、上記素子領域EA内に積極的にこのような領域CAを設けることによって、素子領域EAを大面積化する場合であれ、前述したゲート配線にかかる設計の自由度低下についても、これが自ずと解消されるようになる。
(3)上記ゲート電極層PGにおいて、素子領域EAの内側に設けられたゲート電極層PGとゲート配線EGとのコンタクト領域CAに相当する部位には、上記開口部OPsおよびOPdを形成することなく、ゲート配線EGとのコンタクトCTgを形成するための領域を確保するようにした。こうすることで、当該ゲート電極層PGに、ゲート配線EGとのコンタクトCTgを形成するための領域を確実に確保することができるようになる。
(8)素子領域EAの内側に設けられたゲート電極層PGとゲート配線EGとのコンタクト領域CAに、LOCOS構造のフィールド酸化膜31を設ける構造とした。これにより、例えばESD(静電気放電)等によるサージに起因するゲート絶縁膜(ゲート絶縁層)破壊についても、その防止あるいは抑制が容易且つ好適に図られるようになる。
図9〜15に、この発明にかかるトランジスタについてその第2の実施の形態を示す。この実施の形態にかかるトランジスタも、先の第1の実施の形態のトランジスタと同様、半導体基板中の素子領域に交互に形成されたソース拡散層とドレイン拡散層との間にそれぞれ形成された各ゲートに駆動電圧が印加されることによって、それらソース拡散層とドレイン拡散層との間に流れる電流を制御するものである。また、この実施の形態のトランジスタも、例えば先の図1に示したような回路等に適用される。ただし、この実施の形態のトランジスタでは、素子領域内の各セルやゲート配線等を図10に示すような構造とすることによって、前述のゲート配線にかかる設計の自由度低下を解消しつつ、素子領域内に形成された各ゲートの充電ばらつき(アンバランス)に起因するサージ耐量の低下についてもこれを抑制するようにしている。
同図9に示すように、このトランジスタにおいても、素子領域EAは、格子状に区画されるとともに、それら格子状に区画された各領域には、同格子の縦列および横列についてそれぞれ交互に、ソース拡散層が形成されるソースセルSCとドレイン拡散層が形成されるドレインセルDCとが割り当てられる。ただし、この実施の形態にかかるトランジスタにおいては、上記素子領域EAの格子状に区画された領域に、前述のゲート電極層とゲート配線とのコンタクト領域として、ソース拡散層およびドレイン拡散層のいずれも形成されないダミーセルFCを選択的に設けるようにしている。なお、この図9に示されている上記素子領域EAの格子状に区画された各領域は、「斜線ハッチング」で示されている領域が上記ダミーセルFCに、「点ハッチング」で示されている領域が上記ソースセルSCに、そしてハッチングの無い領域が上記ドレインセルDCにそれぞれ相当する。
なお、上記各実施の形態は、以下のように変更して実施してもよい。
・上記各実施の形態においては、当該トランジスタのドレイン・ゲート間に、ツェナーダイオードTD1およびTD2、並びにバイポーラトランジスタTRからなるサージ用保護素子を配設するようにした。しかし、当該サージ用保護素子はこうしたものに限られることなく、ツェナーダイオードおよびコンデンサおよびMOS(Metal Oxide Semiconductor)トランジスタおよびバイポーラトランジスタの少なくとも1つからなるものであれば足りる。また、このサージ用保護素子の配設場所についてもこれが、ドレイン・ゲート間に限られることはなく、当該トランジスタのゲート・ソース間に配設するようにしてもよい。
Claims (11)
- 半導体基板中の素子領域にソース拡散層とドレイン拡散層とが交互に形成されてなるとともに、それら交互に形成されたソース拡散層とドレイン拡散層との間にはそれぞれチャネルが形成されてなり、それらチャネルの上にゲート絶縁層を介してゲート電極層が形成されて各々ゲートを構成し、前記素子領域内の各ソース拡散層を電気的に並列接続するソース配線と前記素子領域内の各ドレイン拡散層を電気的に並列接続するドレイン配線とを通じてそれら並列接続されるソース拡散層とドレイン拡散層との間に電流が供給されるとともに、前記ゲート電極層よりも小さな電気抵抗率をもって同ゲート電極層に電気的に接続されるゲート配線を通じて前記素子領域内の各ゲートに駆動電圧が印加されることによって、前記ソース拡散層と前記ドレイン拡散層との間に流れる電流を制御するトランジスタにおいて、
前記素子領域の内側には、前記ソース拡散層および前記ドレイン拡散層の他にそれらソース拡散層およびドレイン拡散層のいずれも形成されない領域が、前記ソース拡散層と前記ドレイン拡散層との複数の対が交互に形成されてなる領域をさらに複数のグループに区画する態様で設けられており、該ソース拡散層およびドレイン拡散層のいずれも形成されない領域の上に、前記ゲート電極層と前記ゲート配線とのコンタクトが設けられている
ことを特徴とするトランジスタ。 - 前記ソース配線および前記ドレイン配線は、それぞれ前記ゲート電極層に設けられた開口部を通じて前記ソース拡散層および前記ドレイン拡散層とのコンタクトを形成してなり、前記ゲート電極層の前記ゲート配線とのコンタクトが形成された部位には、前記開口部が形成されていない
請求項1に記載のトランジスタ。 - 前記ゲート配線は、前記ソース拡散層と前記ドレイン拡散層との複数の対が交互に形成されてなる領域をさらに複数のグループに区画する態様で設けられている前記ソース拡散層およびドレイン拡散層のいずれも形成されない領域に対応する態様でパターン形成されてなる
請求項1または2に記載のトランジスタ。 - 前記素子領域は前記ソース拡散層およびドレイン拡散層のいずれも形成されない領域によって格子状に区画されてなり、それら格子状に区画された各領域には、同格子の縦列および横列についてそれぞれ交互に、前記ソース拡散層が形成されるソースセルと前記ドレイン拡散層が形成されるドレインセルとが割り当てられてなる
請求項1〜3のいずれか一項に記載のトランジスタ。 - 前記ソース拡散層およびドレイン拡散層のいずれも形成されない領域が、前記ソース拡散層および前記ドレイン拡散層のいずれも形成されないセルであるダミーセルによって形成されてなる
請求項4に記載のトランジスタ。 - 前記ゲート電極層と前記ゲート配線との前記コンタクトが、前記素子領域の全域にわたって均等に配置されてなる
請求項1〜5のいずれか一項に記載のトランジスタ。 - 前記素子領域には、前記ゲート電極層と前記ゲート配線との前記コンタクトが対称に配置されてなる領域が少なくとも1組ある
請求項1〜6のいずれか一項に記載のトランジスタ。 - 前記ソース拡散層およびドレイン拡散層のいずれも形成されない領域には、LOCOS構造をとるフィールド酸化膜が設けられてなる
請求項1〜7のいずれか一項に記載のトランジスタ。 - 前記ゲート電極層は多結晶シリコンからなり、前記ゲート配線は該多結晶シリコンよりも電気抵抗率の小さい金属材料からなる
請求項1〜8のいずれか一項に記載のトランジスタ。 - 前記ソース配線および前記ドレイン配線および前記ゲート配線は、同一の材料からなる
請求項1〜9のいずれか一項に記載のトランジスタ。 - 当該トランジスタのゲート・ドレイン間もしくはゲート・ソース間には、ツェナーダイオードおよびコンデンサおよびMOSトランジスタおよびバイポーラトランジスタの少なくとも1つからなるサージ用保護素子が配設されてなる
請求項1〜10のいずれか一項に記載のトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004164735A JP4631315B2 (ja) | 2004-06-02 | 2004-06-02 | トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004164735A JP4631315B2 (ja) | 2004-06-02 | 2004-06-02 | トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005347483A JP2005347483A (ja) | 2005-12-15 |
JP4631315B2 true JP4631315B2 (ja) | 2011-02-16 |
Family
ID=35499581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004164735A Expired - Fee Related JP4631315B2 (ja) | 2004-06-02 | 2004-06-02 | トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4631315B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273689A (ja) * | 2006-03-31 | 2007-10-18 | Denso Corp | 半導体装置 |
JP5304195B2 (ja) * | 2008-11-20 | 2013-10-02 | 株式会社デンソー | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10507038A (ja) * | 1995-04-06 | 1998-07-07 | インダストリアル テクノロジー リサーチ インスティチュート | 多重セルトランジスタのためのn辺多角形セルレイアウト |
JP2000077537A (ja) * | 1998-06-19 | 2000-03-14 | Denso Corp | 絶縁ゲ―ト型トランジスタのサ―ジ保護回路 |
JP2002158353A (ja) * | 2000-09-11 | 2002-05-31 | Toshiba Corp | Mos電界効果トランジスタ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3276325B2 (ja) * | 1996-11-28 | 2002-04-22 | 松下電器産業株式会社 | 半導体装置 |
JP3298455B2 (ja) * | 1997-05-13 | 2002-07-02 | 株式会社デンソー | 半導体装置 |
-
2004
- 2004-06-02 JP JP2004164735A patent/JP4631315B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10507038A (ja) * | 1995-04-06 | 1998-07-07 | インダストリアル テクノロジー リサーチ インスティチュート | 多重セルトランジスタのためのn辺多角形セルレイアウト |
JP2000077537A (ja) * | 1998-06-19 | 2000-03-14 | Denso Corp | 絶縁ゲ―ト型トランジスタのサ―ジ保護回路 |
JP2002158353A (ja) * | 2000-09-11 | 2002-05-31 | Toshiba Corp | Mos電界効果トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP2005347483A (ja) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1976032B (zh) | 半导体器件 | |
US11557587B2 (en) | Semiconductor device and semiconductor package | |
US8431998B2 (en) | Insulated gate semiconductor device | |
JP4906281B2 (ja) | 半導体装置 | |
US7755195B2 (en) | Semiconductor apparatus integrating an electrical device under an electrode pad | |
JP5190913B2 (ja) | 半導体集積回路装置 | |
US20060071276A1 (en) | Field effect trench transistor | |
US8050066B2 (en) | MISFET with capacitors | |
TWI438901B (zh) | 具有低閘極輸入電阻之功率半導體元件及其製作方法 | |
US7576392B2 (en) | Semiconductor device including gate wiring, main electrodes and connecting plate connected onto said main electrodes | |
US20120202342A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4230681B2 (ja) | 高耐圧半導体装置 | |
JP3917144B2 (ja) | 半導体装置 | |
JP4872141B2 (ja) | パワーmosトランジスタ | |
JP2020043241A (ja) | 半導体装置 | |
US5932917A (en) | Input protective circuit having a diffusion resistance layer | |
JP4631315B2 (ja) | トランジスタ | |
JP4995364B2 (ja) | 半導体集積回路装置 | |
US8878203B2 (en) | Switching circuit | |
JP5401957B2 (ja) | 半導体装置およびその製造方法 | |
JP5228287B2 (ja) | 半導体装置およびその製造方法 | |
JP2005332891A (ja) | 半導体装置 | |
JP4307214B2 (ja) | 半導体装置及びその製造方法 | |
JP5272472B2 (ja) | 半導体装置 | |
JPH02192170A (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |