KR100933805B1 - 듀티비 보정회로 및 그를 포함하는 지연고정루프회로 - Google Patents
듀티비 보정회로 및 그를 포함하는 지연고정루프회로 Download PDFInfo
- Publication number
- KR100933805B1 KR100933805B1 KR1020080063140A KR20080063140A KR100933805B1 KR 100933805 B1 KR100933805 B1 KR 100933805B1 KR 1020080063140 A KR1020080063140 A KR 1020080063140A KR 20080063140 A KR20080063140 A KR 20080063140A KR 100933805 B1 KR100933805 B1 KR 100933805B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- delay
- correction
- internal clock
- duty ratio
- Prior art date
Links
- 230000003111 delayed effect Effects 0.000 claims description 32
- 230000007704 transition Effects 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000005191 phase separation Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 8
- 230000007423 decrease Effects 0.000 abstract description 3
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 27
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 24
- 238000010586 diagram Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000001934 delay Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Dram (AREA)
Abstract
Description
Claims (10)
- 메모리 장치의 위상스큐를 보상하기 위해, 외부클럭을 지연시켜 내부클럭을 출력하는 지연고정루프부;보정신호에 응답해 상기 내부클럭을 지연시켜 지연내부클럭을 생성하는 지연조절부;상기 보정신호에 응답해 상기 내부클럭 및 상기 지연내부클럭 간의 논리연산을 선택적으로 수행하여, 상기 지연내부클럭의 지연량만큼 상기 내부클럭의 하이레벨 구간이 증가 또는 감소된 보정클럭을 출력하는 듀티비 보정부; 및상기 보정클럭의 듀티비에 따라 상기 보정신호를 출력하는 듀티비 감지부를 포함하는 지연고정루프회로.
- 제 1항에 있어서,상기 듀티비 보정부에서 상기 내부클럭의 주기는,일정하게 유지되는지연고정루프회로.
- 제 1항에 있어서,상기 듀티비 보정부는,상기 내부클럭 및 상기 지연내부클럭의 논리레벨이 모두 하이레벨이거나 서로 다르면 제 1 논리레벨을 출력하며 상기 내부클럭 및 상기 지연내부클럭의 논리레벨이 모두 로우레벨이면 제 2 논리레벨을 출력하는 제1논리연산수단;상기 내부클럭 및 상기 지연내부클럭의 논리레벨이 모두 하이레벨이면 제 1 논리레벨을 출력하며 상기 내부클럭 및 상기 지연내부클럭의 논리레벨이 모두 로우레벨이거나 서로 다르면 제 2 논리레벨을 출력하는 제2논리연산수단; 및상기 보정신호에 응답하여 상기 내부클럭의 제1논리레벨 구간이 제2논리레벨 구간보다 좁을 경우 상기 제1논리연산수단의 결과를 출력하며 상기 내부클럭의 제1논리레벨 구간이 제2논리레벨 구간보다 넓을 경우 상기 제2논리연산수단의 결과를 출력하는 신호선택수단을 포함하는 지연고정루프회로.
- 제 1항에 있어서,상기 지연조절부는,상기 보정신호의 논리레벨 차이를 감지해 상기 내부클럭의 지연 여부를 결정하는 지연결정수단; 및상기 지연결정수단의 결과에 응답해 상기 내부클럭을 지연하는 지연라인수단을 포함하는 지연고정루프회로.
- 제 1항에 있어서,상기 듀티비 감지부는,상기 보정클럭 및 상기 보정클럭과 반전되는 반전보정클럭을 출력하는 위상분리수단; 및상기 보정클럭 및 상기 반전보정클럭 각각의 듀티비에 응답해 충방전되며 반대의 논리레벨로 천이하는 상기 보정신호를 출력하는 차지펌프수단을 포함하는 지연고정루프회로.
- 보정신호에 응답해 클럭을 지연시켜 지연클럭을 생성하는 지연조절부;상기 보정신호에 응답해 상기 클럭 및 상기 지연클럭 간의 논리연산을 선택적으로 수행하여, 상기 지연클럭의 지연량만큼 상기 클럭의 하이레벨 구간이 증가 또는 감소된 보정클럭을 출력하는 듀티비 보정부; 및상기 보정클럭의 듀티비에 따라 상기 보정신호를 출력하는 듀티비 감지부를 포함하는 듀티비 보정회로.
- 제 6항에 있어서,상기 듀티비 보정부에서 상기 클럭의 주기는,일정하게 유지되는듀티비 보정회로.
- 제 6항에 있어서,상기 듀티비 보정부는상기 클럭 및 상기 지연클럭의 논리레벨이 하이레벨이거나 다르면 제 1 논리레벨을 출력하며 상기 클럭 및 상기 지연클럭의 논리레벨이 로우레벨이면 제 2 논리레벨을 출력하는 제1논리연산수단;상기 클럭 및 상기 지연클럭의 논리레벨이 하이레벨이면 제 1 논리레벨을 출력하며 상기 클럭 및 상기 지연클럭의 논리레벨이 로우레벨이거나 다르면 제 2 논리레벨을 출력하는 제2논리연산수단; 및상기 보정신호에 응답하여 상기 클럭의 제1논리레벨 구간이 제2논리레벨 구간보다 좁을 경우 상기 제1논리연산수단의 결과를 출력하며 상기 클럭의 제1논리레벨 구간이 제2논리레벨 구간보다 넓을 경우 상기 제2논리연산수단의 결과를 출력하는 신호선택수단을 포함하는 듀티비 보정회로.
- 제 6항에 있어서,상기 지연조절부는,상기 보정신호의 논리레벨 차이를 감지해 상기 클럭의 지연량을 결정하는 지연결정수단; 및상기 지연결정수단의 결과에 응답해 상기 클럭을 지연하는 지연라인수단을 포함하는 듀티비 보정회로.
- 제 6항에 있어서,상기 듀티비 감지부는,상기 보정클럭 및 상기 보정클럭과 반전되는 반전보정클럭을 출력하는 위상분리수단; 및상기 보정클럭 및 상기 반전보정클럭 각각의 듀티비에 응답해 충방전되며 반대의 논리레벨로 천이하는 상기 보정신호를 출력하는 차지펌프수단을 포함하는 듀티비 보정회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080063140A KR100933805B1 (ko) | 2008-06-30 | 2008-06-30 | 듀티비 보정회로 및 그를 포함하는 지연고정루프회로 |
US12/265,943 US7710173B2 (en) | 2008-06-30 | 2008-11-06 | Duty cycle correction circuit and delay locked loop circuit including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080063140A KR100933805B1 (ko) | 2008-06-30 | 2008-06-30 | 듀티비 보정회로 및 그를 포함하는 지연고정루프회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100933805B1 true KR100933805B1 (ko) | 2009-12-24 |
Family
ID=41446631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080063140A KR100933805B1 (ko) | 2008-06-30 | 2008-06-30 | 듀티비 보정회로 및 그를 포함하는 지연고정루프회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7710173B2 (ko) |
KR (1) | KR100933805B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8274318B2 (en) | 2010-10-29 | 2012-09-25 | SK Hynix Inc. | Duty cycle correction circuit of semiconductor memory apparatus |
KR101312038B1 (ko) * | 2012-10-29 | 2013-09-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 듀티 사이클 보정 회로 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100857855B1 (ko) * | 2007-02-28 | 2008-09-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
KR101022674B1 (ko) * | 2008-12-05 | 2011-03-22 | 주식회사 하이닉스반도체 | 지연고정루프회로 및 그 동작방법 |
KR101004675B1 (ko) * | 2008-12-26 | 2011-01-04 | 주식회사 하이닉스반도체 | 지연고정루프회로 및 지연고정루프회로의 동작방법 |
KR101062741B1 (ko) * | 2009-01-06 | 2011-09-06 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
US7872507B2 (en) * | 2009-01-21 | 2011-01-18 | Micron Technology, Inc. | Delay lines, methods for delaying a signal, and delay lock loops |
US7898309B1 (en) * | 2009-05-14 | 2011-03-01 | Atheros Communications, Inc. | Analog duty cycle correction loop for clocks |
US8076963B2 (en) * | 2009-09-15 | 2011-12-13 | Qualcomm Incorporated | Delay-locked loop having a delay independent of input signal duty cycle variation |
US8106697B2 (en) * | 2010-05-04 | 2012-01-31 | Elite Semiconductor Memory Technology Inc. | Circuit and method for providing a corrected duty cycle |
US8542045B2 (en) * | 2010-06-07 | 2013-09-24 | Samsung Electronics Co., Ltd. | Duty correcting circuit, delay-locked loop circuit and method of correcting duty |
KR101095009B1 (ko) * | 2010-09-30 | 2011-12-20 | 주식회사 하이닉스반도체 | 동기 회로 |
TWI449339B (zh) | 2010-12-13 | 2014-08-11 | Ind Tech Res Inst | 時脈偏移補償裝置 |
US8933738B2 (en) | 2012-03-05 | 2015-01-13 | Mediatek Singapore Pte. Ltd. | Signal duty cycle detector and calibration system |
US9118308B1 (en) | 2014-02-07 | 2015-08-25 | Via Technologies, Inc. | Duty cycle corrector |
CN105577173B (zh) * | 2016-02-26 | 2018-05-15 | 西安紫光国芯半导体有限公司 | 一种检测最终时钟输出的延迟锁相环和占空比矫正电路 |
CN105610433B (zh) * | 2016-02-26 | 2018-08-14 | 西安紫光国芯半导体有限公司 | 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路 |
CN106209076B (zh) * | 2016-07-06 | 2018-05-08 | 西安紫光国芯半导体有限公司 | 一种延迟锁相环及其控制方法 |
JP6676166B2 (ja) * | 2016-07-08 | 2020-04-08 | 三菱電機株式会社 | パルス幅補正回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010004959A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 동기식 디램의 데이터 스트로브 버퍼 |
JP2002042469A (ja) | 2000-07-24 | 2002-02-08 | Hitachi Ltd | クロック生成回路および制御方法並びに半導体記憶装置 |
KR20050103698A (ko) * | 2004-04-27 | 2005-11-01 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 듀티 싸이클 교정 장치 및 그 방법 |
KR20080020275A (ko) * | 2006-08-31 | 2008-03-05 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100424180B1 (ko) * | 2001-12-21 | 2004-03-24 | 주식회사 하이닉스반도체 | 듀티 사이클 보상 기능을 갖는 지연 고정 루프 회로 |
KR100486268B1 (ko) * | 2002-10-05 | 2005-05-03 | 삼성전자주식회사 | 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법 |
KR100490655B1 (ko) * | 2002-10-30 | 2005-05-24 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 및 그를 구비한 지연고정루프 |
KR100560660B1 (ko) * | 2003-03-28 | 2006-03-16 | 삼성전자주식회사 | 듀티 사이클 보정을 위한 장치 및 방법 |
US7187221B2 (en) * | 2004-06-30 | 2007-03-06 | Infineon Technologies Ag | Digital duty cycle corrector |
KR100713082B1 (ko) * | 2005-03-02 | 2007-05-02 | 주식회사 하이닉스반도체 | 클럭의 듀티 비율을 조정할 수 있는 지연 고정 루프 |
US7322001B2 (en) * | 2005-10-04 | 2008-01-22 | International Business Machines Corporation | Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance |
KR100954117B1 (ko) * | 2006-02-22 | 2010-04-23 | 주식회사 하이닉스반도체 | 지연 고정 루프 장치 |
KR100863001B1 (ko) * | 2007-02-09 | 2008-10-13 | 주식회사 하이닉스반도체 | 듀티 싸이클 보정 기능을 갖는 지연 고정 루프 회로 및 그제어방법 |
KR100891300B1 (ko) * | 2007-09-04 | 2009-04-06 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 구동방법 |
KR100903366B1 (ko) * | 2007-11-02 | 2009-06-23 | 주식회사 하이닉스반도체 | 듀티 보정 회로를 가진 반도체 메모리 장치 |
KR100956771B1 (ko) * | 2007-12-11 | 2010-05-12 | 주식회사 하이닉스반도체 | 디엘엘 클럭 생성 회로 |
KR101013444B1 (ko) * | 2008-03-14 | 2011-02-14 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로 |
KR100945797B1 (ko) * | 2008-05-30 | 2010-03-08 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 및 방법 |
-
2008
- 2008-06-30 KR KR1020080063140A patent/KR100933805B1/ko active IP Right Grant
- 2008-11-06 US US12/265,943 patent/US7710173B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010004959A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 동기식 디램의 데이터 스트로브 버퍼 |
JP2002042469A (ja) | 2000-07-24 | 2002-02-08 | Hitachi Ltd | クロック生成回路および制御方法並びに半導体記憶装置 |
KR20050103698A (ko) * | 2004-04-27 | 2005-11-01 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 듀티 싸이클 교정 장치 및 그 방법 |
KR20080020275A (ko) * | 2006-08-31 | 2008-03-05 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8274318B2 (en) | 2010-10-29 | 2012-09-25 | SK Hynix Inc. | Duty cycle correction circuit of semiconductor memory apparatus |
KR101239709B1 (ko) | 2010-10-29 | 2013-03-06 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 듀티 사이클 보정 회로 |
KR101312038B1 (ko) * | 2012-10-29 | 2013-09-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 듀티 사이클 보정 회로 |
Also Published As
Publication number | Publication date |
---|---|
US7710173B2 (en) | 2010-05-04 |
US20090322390A1 (en) | 2009-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100933805B1 (ko) | 듀티비 보정회로 및 그를 포함하는 지연고정루프회로 | |
US7598783B2 (en) | DLL circuit and method of controlling the same | |
KR100696957B1 (ko) | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 | |
KR100954108B1 (ko) | 지연고정루프회로 | |
US7969213B2 (en) | DLL circuit | |
US7994834B2 (en) | Duty cycle corrector and clock generator having the same | |
US8581650B2 (en) | Duty cycle correction circuit and delay locked loop circuit including the same | |
US20080164920A1 (en) | DLL circuit and method of controlling the same | |
US7710171B2 (en) | Delayed locked loop circuit | |
US7777542B2 (en) | Delay locked loop | |
US20090058481A1 (en) | Semiconductor memory device and method for driving the same | |
US20120007647A1 (en) | Duty cycle correction circuit | |
US8081021B2 (en) | Delay locked loop | |
KR101094932B1 (ko) | 지연고정루프회로 | |
KR20110108611A (ko) | 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로 | |
US7872508B2 (en) | Delay locked loop circuit | |
US10038432B2 (en) | Duty correction circuit | |
KR101024261B1 (ko) | 듀티비 보정회로 및 그를 포함하는 지연고정루프회로 | |
KR101115475B1 (ko) | 듀티 보정 회로 및 이를 포함하는 클럭 생성 회로 | |
KR100892644B1 (ko) | 위상 믹서 회로 및 이를 포함하는 듀티 싸이클 보정 회로 | |
KR101024253B1 (ko) | 지연고정루프회로 및 그 구동방법 | |
KR101002926B1 (ko) | 지연고정루프회로 | |
KR20080001431A (ko) | 지연고정루프 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131122 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 11 |