JP4623679B2 - 結合型リング発振器 - Google Patents
結合型リング発振器 Download PDFInfo
- Publication number
- JP4623679B2 JP4623679B2 JP2007534931A JP2007534931A JP4623679B2 JP 4623679 B2 JP4623679 B2 JP 4623679B2 JP 2007534931 A JP2007534931 A JP 2007534931A JP 2007534931 A JP2007534931 A JP 2007534931A JP 4623679 B2 JP4623679 B2 JP 4623679B2
- Authority
- JP
- Japan
- Prior art keywords
- phase coupling
- ring oscillator
- loop
- circuits
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dram (AREA)
Description
図1は、第1の実施形態に係る結合型リング発振器の構成図である。図1に示した結合型リング発振器は、5個(m=5)のインバータ回路10で構成された3個(n=3)のリング発振器20と、15個(m×n=15)の位相結合回路30がループ状に接続された位相結合ループ40とを備えている。
図3は、第2の実施形態に係る結合型リング発振器の構成図である。図3に示した結合型リング発振器は、第1の実施形態と同様に、5個(m=5)のインバータ回路10で構成されたn個(n=3)のリング発振器20と、15個(m×n=15)の位相結合回路30がループ状に接続された位相結合ループ40とを備えている。
次に、本発明に係る結合型リング発振器のレイアウト方法について説明する。本発明に係る結合型リング発振器は、図1及び図3に示したように幾何学的な規則性を有しており、複数の「基本セル」をレイアウトすることにより容易に構成することができる。
上記のレイアウト方法に従って構成された3段×3組タイプの結合型リング発振器についていくつかの例を示す。
Claims (13)
- それぞれがm個のインバータ回路からなり、平面視ループ形態のn個のリング発振器と、
2点間の信号位相を逆相関係で結合するm×n個の位相結合回路が平面視ループ状に接続された位相結合ループとを備え、
前記インバータ回路どうしの接続点と前記位相結合回路どうしの接続点とが一対一に接続されており、
前記複数のインバータ回路のそれぞれの入出力は、前記m×n個の位相結合回路をn個とn×(m−1)個とに二分するように前記位相結合ループに接続されており、かつ、
前記n個のリング発振器が前記位相結合ループを囲うように配置されている
ことを特徴とする結合型リング発振器。 - 請求項1に記載の結合型リング発振器において、
前記位相結合回路は、第1及び第2のインバータ回路を有し、前記第1のインバータ回路の入力端及び出力端と前記第2のインバータ回路の出力端及び入力端とは互いに接続されている
ことを特徴とする結合型リング発振器。 - 請求項1に記載の結合型リング発振器において、
前記位相結合回路は、同一極性の第1及び第2のMOSトランジスタを有し、前記第1のMOSトランジスタのゲート及びドレインと前記第2のMOSトランジスタのドレイン及びゲートとは互いに接続されている
ことを特徴とする結合型リング発振器。 - 請求項3に記載の結合型リング発振器において、
前記第1及び第2のMOSトランジスタは、いずれも、NMOSトランジスタである
ことを特徴とする結合型リング発振器。 - それぞれがm個のインバータ回路からなり、平面視ループ形態のn個のリング発振器と、
2点間の信号位相を同相関係で結合するm×n個の位相結合回路が平面視ループ状に接続された位相結合ループとを備え、
前記インバータ回路どうしの接続点と前記位相結合回路どうしの接続点とが一対一に接続されており、
前記複数のインバータ回路のそれぞれの入出力は、前記m×n個の位相結合回路をn×(m−1)/2個とn×(m+1)/2個とに二分するように前記位相結合ループに接続されており、かつ、
前記n個のリング発振器が前記位相結合ループを囲うように配置されている
ことを特徴とする結合型リング発振器。 - 請求項5に記載の結合型リング発振器において、
前記位相結合ループは、2周して閉じる形態をしたものである
ことを特徴とする結合型リング発振器。 - 請求項5に記載の結合型リング発振器において、
前記位相結合回路は、ソース及びドレインを入出力端とし、ゲートに所定の電圧が印加されたMOSトランジスタである
ことを特徴とする結合型リング発振器。 - 請求項7に記載の結合型リング発振器において、
前記MOSトランジスタは、NMOSトランジスタであり、
前記NMOSトランジスタのゲートには、前記リング発振器の発振周波数の制御電圧が印加される
ことを特徴とする結合型リング発振器。 - 請求項5に記載の結合型リング発振器において、
前記位相結合回路は、トランスファゲートである
ことを特徴とする結合型リング発振器。 - 請求項5に記載の結合型リング発振器において、
前記位相結合回路は、抵抗素子である
ことを特徴とする結合型リング発振器。 - 入力端が互いに接続された第1及び第2のインバータ回路、及び入力端及び出力端のいずれか一方が前記第1のインバータ回路の出力端に接続された第3のインバータ回路からなる、m×n個の基本セルを備え、
隣り合う二つの前記基本セルの一方における前記第1及び第2のインバータ回路の出力端と他方における第1及び第2のインバータ回路の入力端とがそれぞれ平面視ループ状に接続されて1個の位相結合ループが形成されており、
前記m×n個の基本セルにおける前記第3のインバータ回路どうしが平面視ループ状に接続され、m個の前記第3のインバータ回路からなるn個のリング発振器が形成されており、かつ、
前記n個のリング発振器が前記位相結合ループを囲うように配置されている
ことを特徴とする結合型リング発振器。 - ゲートが互いに接続された第1及び第2のMOSトランジスタ、及び入力端及び出力端のいずれか一方が前記第1のMOSトランジスタのゲートに接続されたインバータ回路からなる、m×n個の基本セルを備え、
隣り合う前記基本セルにおいて一方における前記第1のMOSトランジスタのゲート及び前記第2のMOSトランジスタのトレインと他方における前記第1のMOSトランジスタのドレイン及び前記第2のMOSトランジスタのゲートとが平面視ループ状に接続されて1個の位相結合ループが形成されており、
前記m×n個の基本セルにおける前記第3のインバータ回路どうしが平面視ループ状に接続され、m個の前記第3のインバータ回路からなるn個のリング発振器が形成されており、かつ、
前記n個のリング発振器が前記位相結合ループを囲うように配置されている
ことを特徴とする結合型リング発振器。 - 請求項12に記載の結合型リング発振器において、
前記第1及び第2のMOSトランジスタは、いずれも、NMOSトランジスタである
ことを特徴とする結合型リング発振器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005155371 | 2005-05-27 | ||
JP2005268019 | 2005-09-15 | ||
PCT/JP2006/310955 WO2006126733A1 (en) | 2005-05-27 | 2006-05-25 | Coupled ring oscillator and method for laying out the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008529318A JP2008529318A (ja) | 2008-07-31 |
JP4623679B2 true JP4623679B2 (ja) | 2011-02-02 |
Family
ID=36930402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007534931A Active JP4623679B2 (ja) | 2005-05-27 | 2006-05-25 | 結合型リング発振器 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7777580B2 (ja) |
JP (1) | JP4623679B2 (ja) |
CN (1) | CN101151803B (ja) |
WO (1) | WO2006126733A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007063965A1 (ja) * | 2005-12-02 | 2007-06-07 | Matsushita Electric Industrial Co., Ltd. | 多相発振器 |
US8289086B2 (en) * | 2008-04-02 | 2012-10-16 | Qualcomm Atheros, Inc. | Fractional and integer PLL architectures |
KR20110040754A (ko) * | 2008-07-07 | 2011-04-20 | 파나소닉 주식회사 | 결합형 링발진기 및 그 초기화 방법 |
US8232843B2 (en) * | 2008-12-22 | 2012-07-31 | Stmicroelectronics International N.V. | Matrix structure oscillator |
JP4840621B2 (ja) * | 2009-05-01 | 2011-12-21 | セイコーエプソン株式会社 | 発振回路、発振回路群、電子機器、及び発振回路群のレイアウト方法 |
JP2011019053A (ja) * | 2009-07-08 | 2011-01-27 | Sony Corp | 発振回路および記録装置 |
CN102315839A (zh) * | 2010-07-09 | 2012-01-11 | 光明电子股份有限公司 | 信号产生装置 |
FR2982965A1 (fr) | 2011-11-17 | 2013-05-24 | St Microelectronics Rousset | Synchronisation de signaux d'horloge et detecteur de perturbation |
TWI444017B (zh) | 2011-12-16 | 2014-07-01 | Ind Tech Res Inst | 具相位掃瞄的正交相位解調裝置與方法 |
US9306577B2 (en) * | 2013-02-27 | 2016-04-05 | Mediatek Inc. | Supply voltage drift insensitive digitally controlled oscillator and phase locked loop circuit |
US9837714B2 (en) * | 2013-03-15 | 2017-12-05 | Integrated Device Technology, Inc. | Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through a circular configuration thereof |
US9209745B2 (en) * | 2013-12-20 | 2015-12-08 | Analog Devices, Inc. | Apparatus and methods for multiphase oscillators |
JP6780927B2 (ja) * | 2014-10-31 | 2020-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2016187479A1 (en) * | 2015-05-20 | 2016-11-24 | Cirrus Logic Intrnational Semiconductor Ltd. | Ring frequency divider |
WO2022059400A1 (ja) * | 2020-09-16 | 2022-03-24 | ソニーセミコンダクタソリューションズ株式会社 | 発振回路、測距装置及び測距方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69226627T2 (de) | 1992-05-15 | 1998-12-24 | Sgs Thomson Microelectronics | Generator für Signale mit höher Frequenz und nicht-überlappenden Phasen |
DE69315010T2 (de) | 1992-08-20 | 1998-04-16 | Koninkl Philips Electronics Nv | Oszillator mit mehrphasigen Ausgängen |
GB9308944D0 (en) | 1993-04-30 | 1993-06-16 | Inmos Ltd | Ring oscillator |
US5475344A (en) * | 1994-02-22 | 1995-12-12 | The Board Of Trustees Of The Leland Stanford Junior University | Multiple interconnected ring oscillator circuit |
JP2867889B2 (ja) | 1994-08-30 | 1999-03-10 | 日本電気株式会社 | 電圧制御発振器 |
JP3613779B2 (ja) * | 1997-08-27 | 2005-01-26 | 日本プレシジョン・サーキッツ株式会社 | 発振回路 |
JP3550030B2 (ja) | 1998-11-20 | 2004-08-04 | 松下電器産業株式会社 | 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路 |
JP3577259B2 (ja) | 2000-05-24 | 2004-10-13 | ザインエレクトロニクス株式会社 | 差動リング発振回路及びそれを用いた多相クロック発振器 |
US6617936B2 (en) * | 2001-02-20 | 2003-09-09 | Velio Communications, Inc. | Phase controlled oscillator |
JP3757861B2 (ja) | 2001-12-20 | 2006-03-22 | ソニー株式会社 | 発振回路とそのレイアウト方法 |
US7078978B2 (en) * | 2003-06-11 | 2006-07-18 | Rohm Co., Ltd. | Ring oscillator circuit |
JP2005006025A (ja) | 2003-06-11 | 2005-01-06 | Rohm Co Ltd | リング発振回路 |
US6891442B2 (en) * | 2003-06-30 | 2005-05-10 | Intel Corporation | Ring oscillator gates in a matrix for aberrant logic gate timing detection |
TWI241763B (en) * | 2004-09-07 | 2005-10-11 | Realtek Semiconductor Corp | Multiphase voltage controlled oscillator |
-
2006
- 2006-05-25 JP JP2007534931A patent/JP4623679B2/ja active Active
- 2006-05-25 WO PCT/JP2006/310955 patent/WO2006126733A1/en active Application Filing
- 2006-05-25 CN CN2006800099684A patent/CN101151803B/zh not_active Expired - Fee Related
- 2006-05-25 US US11/884,270 patent/US7777580B2/en active Active
-
2010
- 2010-07-07 US US12/831,715 patent/US7876166B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7876166B2 (en) | 2011-01-25 |
US20100271142A1 (en) | 2010-10-28 |
CN101151803B (zh) | 2012-06-27 |
WO2006126733A1 (en) | 2006-11-30 |
JP2008529318A (ja) | 2008-07-31 |
US7777580B2 (en) | 2010-08-17 |
US20080068101A1 (en) | 2008-03-20 |
CN101151803A (zh) | 2008-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4623679B2 (ja) | 結合型リング発振器 | |
KR100625705B1 (ko) | 고속 신호 전송을 실행하기 위한 위상 결합 회로 | |
US7944316B2 (en) | Multi-phase oscillator | |
KR100842404B1 (ko) | 4-위상 전압 제어 발진기 | |
KR101199574B1 (ko) | 아날로그 디지털 변환기 | |
JP5275367B2 (ja) | 比較器およびa/d変換器 | |
KR20070098612A (ko) | 발진회로 | |
US6404256B2 (en) | Synchronous delay circuit | |
WO2009133658A1 (ja) | 多信号スイッチ回路、電流スイッチセル回路、ラッチ回路、電流加算型dac、及び半導体集積回路、映像機器、通信機器 | |
US8130608B2 (en) | Coupled ring oscillator and method for initializing the same | |
JPH08335881A (ja) | 相補型電流源回路 | |
JP2007329818A (ja) | レベルシフタ回路及び情報再生装置 | |
US7741875B2 (en) | Low amplitude differential output circuit and serial transmission interface using the same | |
JPH07273618A (ja) | クロックドライバ回路 | |
CN110535454B (zh) | 高速正交时钟产生装置及方法 | |
JP3718932B2 (ja) | 中間位相クロック生成回路 | |
JP4010328B2 (ja) | 遅延回路 | |
JP2005006025A (ja) | リング発振回路 | |
US20090284291A1 (en) | Complementary signal generation circuit and semiconductor device comprising same | |
US7969224B2 (en) | Circuit to reduce duty cycle distortion | |
TWI777757B (zh) | 低偏移之互補訊號產生器與積體電路 | |
JP4792272B2 (ja) | 差動ラッチ回路 | |
JP2003188689A (ja) | 発振回路とそのレイアウト方法 | |
JP4238931B2 (ja) | 発振回路 | |
JPH0242814A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4623679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |