JP4621645B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4621645B2
JP4621645B2 JP2006229627A JP2006229627A JP4621645B2 JP 4621645 B2 JP4621645 B2 JP 4621645B2 JP 2006229627 A JP2006229627 A JP 2006229627A JP 2006229627 A JP2006229627 A JP 2006229627A JP 4621645 B2 JP4621645 B2 JP 4621645B2
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
layer
protective insulating
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006229627A
Other languages
English (en)
Other versions
JP2008053551A (ja
Inventor
麻樹子 影山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2006229627A priority Critical patent/JP4621645B2/ja
Priority to US11/822,213 priority patent/US7816260B2/en
Publication of JP2008053551A publication Critical patent/JP2008053551A/ja
Application granted granted Critical
Publication of JP4621645B2 publication Critical patent/JP4621645B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置の製造方法、特に、配線の形成方法に関するものである。
一般に、半導体デバイスにおけるアルミ合金を用いた多層配線の最上層配線は、図９（Ｂ）に示すような構造となっている。図９に示す従来の方法では、図９（Ａ）に示すように、絶縁膜１００上にＴｉＮ、Ｔｉ等を主体とする高融点金属層１２を３０−１００ｎｍ程度成膜し、その上にアルミ合金層１４を所望の厚さスパッタにより成膜する。その後、アルミ合金層１４の上にＴｉＮを主とする反射防止膜１６を成膜する。
次に、図９（Ａ）のように形成された積層構造をフォトリソグラフィ技術でパターンを転写後、Ｃｌ系のガスを用いたドライエッチングにより、図９（Ｂ）のようにパターニングする。この状態で、３００℃程度でＯ２アッシングを行い、レジスト（図示せず）を除去する。次に、３５０℃−４００℃程度でＨ２を含むガス中でアニール処理を行う。その後、図９（Ｃ）に示すように、パッシベーション膜としてＳｉＮ膜２０をＣＶＤ技術により成膜する。
なお、特開２００３−２４３５７０号公報には、厚みの大きなアルミ配線を用いたインダクタに関する発明が開示されている。
特開２００３−２４３５７０号公報
通常、配線に用いるアルミ合金の膜厚は１μｍ以下である。しかし、近年の高周波デバイス等では、アルミ合金の膜厚が２．５−５．０μｍ程度の厚膜が使用されるケースがある。従来は設計ルールが緩いため、このような厚膜配線に対して、酸等を用いたウェットエッチングを行うケースが多かった。
ところが、近年では設計ルール等の理由により、このような厚膜のアルミ配線をドライエッチングにより加工せざるを得ないケースが増加している。配線をエッチングした後のアッシングやシンター等の熱処理を行った後、アルミ自体の応力により、下地のトランジスタの特性が変動したり、直下の層間絶縁膜にクラックが入ったりするトラブルが発生し、問題になることがある。形成後の工程でアルミ合金（配線層）に熱履歴が加えられると、熱膨張率の差から、昇温時にアルミが圧縮の応力を得て塑性変形を引き起こす。アルミが塑性変形すると同時に応力が緩和され、グレイン成長・欠陥の消失などによりアルミの結晶はより安定したものとなり、その後冷却すると大きな引っ張り応力を有することとなる。
通常の配線（薄い配線）ではその応力自体が問題になるケースは少ないが、アルミ合金の厚みが通常の配線の５倍から１０倍程度に大きくなると、全応力もその分大きくなり、下地への影響も大きくなってくる。一般的には、アルミ配線そのものにスリットを入れる等で応力は緩和できるが、高周波素子の性能的にスリット等の導入が困難な場合が多く、また厚膜のアルミ配線ではエッチングによるスリット抜け性が悪く、スリットを１μｍ以上に幅広くしなくてはならず、スリットを入れること自体が困難であった。
図４は、一般的な配線に用いられる厚さ４００ｎｍのアルミ積層膜のサーマルストレスカーブを示す。アルミニウムは半導体基板に比べて熱膨張係数が大きいため、加熱していくとアルミニウム膜内部に圧縮応力をもつ。そして、２５０−３００℃程度で塑性変形を起こす。そして、アルミニウムの欠陥の回復、グレイン成長、一部ヒロックの発生等とともに、応力が緩和する。
図５は、膜厚３０００ｎｍのアルミ積層膜のサーマルストレスカーブを示す。膜厚の大きなアルミニウム膜では、１００−１５０℃程度の低温で塑性変形が始まっていることがわかる。一般的に、応力は膜厚で規格化した値で示されるため、グラフ上での応力の値は小さく見えるが、膜厚が大きければその分全応力は大きくなり、アルミ膜の厚みが４０００ｎｍ（４μｍ）の場合には、トータルの応力は１０倍になる。厚い膜は、自分自身の応力が大きいため、より低温で降伏する。また、厚いアルミニウム膜は、成膜の過程でグレインが大きく成長しているため、膜内の欠陥が少なく、その分塑性変形しやすいという傾向がある。このため、さらに低温で降伏しやすくなっていることが原因と考えられる。
本発明は、上記のような状況に鑑みて成されたものであり、アルミ又はアルミ合金等からなる配線層の熱応力に基づく問題を回避可能な方法を提供することを目的とする。
上記課題を解決するために、本発明に係る半導体装置の製造方法は、半導体基板上に配線層を形成する工程と；前記配線層をパターニングする工程と；前記配線層を保護絶縁膜で覆う工程とを含む。そして、前記配線層を前記保護絶縁膜で覆う工程の前に行われる必要な全ての熱処理工程を、前記配線層の塑性変形温度以下で行う。
ここで、塑性変形温度は、配線層を構成する導電性材料自体及びその膜厚を考慮して設定することが好ましい。保護絶縁膜で覆われる前の段階での、配線層の塑性変形を確実に防止するためである。例えば、配線層がアルミニウム又はアルミニウム合金層を含む場合には、前記全ての熱処理工程を１５０℃以下で行うことができる。
また、積極的な加熱処理により、保護絶縁膜で覆う前の配線層を加熱して塑性変形を意図的に起こさせることができる。例えば、配線層がアルミニウム又はアルミニウム合金層を含む場合には、当該配線層を３５０℃〜４００℃程度加熱して塑性変形を起こさせて熱変形的に安定な状態とする。更に、前記配線層を塑性変形させた後、当該配線層の温度を塑性変形温度以上に保持したまま、前記保護絶縁層で覆うことが好ましい。
上述のように、配線層の加工後、当該配線を覆うような保護絶縁膜層（パッシベーション膜）を形成するまでの全ての工程を、配線層（アルミ、アルミ合金等）の塑性変形温度以下で保持しているため、保護絶縁膜形成までの間の塑性変形を防ぐことができる。それにより、塑性変形後の冷却過程における大きな引っ張り応力の発生を抑制することが可能となる。また、保護絶縁膜と配線層との密着性が高いため、その後の熱履歴（例えば、３５０℃以上で成膜されるＳｉＮ膜の成膜）等においても、配線パターンの塑性変形を防ぐことができる。その結果、配線パターンの応力によるクラックの発生や、応力によるトランジスタ特性の変動を防ぐ、あるいは緩和することが可能になる。
図１（Ａ）〜図２（Ｅ）は、本発明の第１の実施例を示す工程断面図である。本実施例においては、多層配線構造の最上配線層の工程について、図３のフローチャートに沿って説明する。まず、層間絶縁膜１００上にＴｉＮ、Ｔｉ等を主体とする高融点金属層１０２を１００ｎｍ程度成膜し、その上にアルミ合金層（配線層）１０４を３０００ｎｍ成膜する。次に、図１（Ａ）に示すように、アルミ合金層１０４の上にＴｉ／ＴｉＮの積層構造の高融点金属層１０６を成膜する。
次に、図１（Ｂ）に示すように、高融点金属層１０６上にレジスト１０７を塗布し、フォトリソグラフィ工程によりパターニングを行う。その後、１００℃以下の温度でエッチングを行い、配線層（１０２，１０４，１０６）のパターニングを行う。なお、エッチング工程はアルミ合金の塑性変形温度（例えば、１５０℃）以下で行うことが重要である。
次に、１００℃以下のプラズマアッシング又は、１００℃以下の硫酸等を用いて、図１（Ｃ）に示すように、レジスト１０７を除去する。
次に、ＲＦスパッタ法または反応性スパッタ法により、図２（Ｄ）に示すように、ＳｉＯ２膜（又は、Ａｌ２Ｏ３膜））１０８を３００−８００ｎｍ程度の膜厚で成膜する。その後、プラズマＣＶＤ法により、図２（Ｅ）に示すように、ＳｉＯ２膜１０８上にＳｉＮ膜１１０を１２００ｎｍの膜厚で成膜する。
本実施例においては、アルミ合金層１０４を含む配線層の加工後、当該配線を覆うような保護絶縁膜層（パッシベーション膜）１０８を形成するまでの全ての工程を、配線層（アルミ、アルミ合金等）の塑性変形温度以下で保持しているため、保護絶縁膜１０８を形成するまでの間の塑性変形を防ぐことができる。それにより、塑性変形後の冷却過程における大きな引っ張り応力の発生を抑制することが可能となる。また、保護絶縁膜１０８と配線層（１０２，１０４，１０６）との密着性が高いため、その後の熱履歴（例えば、３５０℃以上で成膜されるＳｉＮ膜１１０の成膜）等においても、配線パターンの塑性変形を防ぐことができる。その結果、配線パターンの応力によるクラックの発生や、応力によるトランジスタ特性の変動を防ぐ、あるいは緩和することが可能になる。
図６（Ａ）〜図７（Ｅ）は、本発明の第２の実施例を示す工程断面図である。本実施例においては、多層配線構造の最上配線層の工程について、図８のフローチャートに沿って説明する。まず、層間絶縁膜２００上にＴｉＮ、Ｔｉ等を主体とする高融点金属層２０２を１００ｎｍ程度成膜し、その上にアルミ合金層（配線層）２０４を３０００ｎｍ成膜する。次に、図６（Ａ）に示すように、アルミ合金層２０４の上にＴｉ／ＴｉＮの積層構造の高融点金属層２０６を成膜する。
次に、図６（Ｂ）に示すように、高融点金属層２０６上にレジスト２０７を塗布し、フォトリソグラフィ工程によりパターニングを行う。その後、１００℃以下の温度でエッチングを行い、配線層（２０２，２０４，２０６）のパターニングを行う。なお、エッチング工程はアルミ合金の塑性変形温度（例えば、１５０℃）以下で行うことが重要である。
次に、１００℃以下のプラズマアッシング又は、１００℃以下の硫酸等を用いて、図６（Ｃ）に示すように、レジスト２０７を除去する。
レジスト２０７を除去した後、ウェハを加熱されたサセプターに載せ、少なくとも１０分以上の時間をおいて、アルミ合金の塑性変形がほぼ完了し安定な状態にする。次に、そのままの温度で、ＣＶＤ法によりＳｉＯ２膜２０８を５００ｎｍの膜厚で成形する（図８（Ｄ）参照）。
引き続き、ウェハ温度を１５０℃以下に下げることなく、ＣＶＤ法によりＳｉＮ膜２１０を１２００ｎｍの膜厚で成形する（図８（Ｅ）参照）。
図５で示した熱ストレスカーブは、金属がウェハ全面に成膜された状態で測定しているため、ウェハ冷却時の塑性変形は膜内に欠陥を取り込むような形で行われる。しかし、パターニングされている配線の場合、配線自体が変形する等で冷却時の引っ張り応力を緩和することが可能になり、全面に成膜されている場合より塑性変形が起こりやすくなる。このような場合、冷却時に応力が集中する配線端部の直下がクラックの発生や、特性劣化が顕著になると考えられる。
従って、上述した第１の実施例と同様に、配線を加工後に保護絶縁膜層（２０８）を形成するまでの全ての工程を塑性変形温度（１５０℃）以下で行うと共に、その後、積極的（意図的に）加熱して配線を十分塑性変形させ、そのままの温度で保護絶縁膜（２０８）で覆うことで、保護絶縁膜（２０８）製造後の冷却時のアルミの収縮を防ぐことができる。それにより、塑性変形後の冷却過程における大きな引っ張り応力の発生を抑制することが可能となる。その結果、応力によるクラックの発生や、応力によるトランジスタ特性の変動を防ぐことが可能になる。
また、第１の実施例ではスパッタ法で保護絶縁膜（１０８）を形成するのに対し、本実施例では一般的なＣＶＤ法を用いて成膜するため、製造が容易である。また、実質的なメタルアニールを行っており、配線の信頼性を向上できるという効果も期待できる。
図１（Ａ）〜（Ｃ）は、本発明の第１実施例に係る半導体装置の製造方法の要部の工程を示す断面図である。 図２（Ｄ），（Ｅ）は、本発明の第１実施例に係る半導体装置の製造方法の要部の工程を示す断面図であり、図１（Ｃ）から続く。 図３は、本発明の第１実施例に係る半導体装置の製造方法の要部の工程を示すフローチャートである。 図４は、一般的なアルミ配線の温度と内部応力との関係を示すグラフである。 図５は、本発明に適用可能なアルミ配線の温度と内部応力との関係を示すグラフである。 図６（Ａ）〜（Ｃ）は、本発明の第２実施例に係る半導体装置の製造方法の要部の工程を示す断面図である。 図７（Ｄ），（Ｅ）は、本発明の第２実施例に係る半導体装置の製造方法の要部の工程を示す断面図であり、図６（Ｃ）から続く。 図８は、本発明の第２実施例に係る半導体装置の製造方法の要部の工程を示すフローチャートである。 図９（Ａ）〜（Ｃ）は、従来の半導体装置の製造方法の工程を示す断面図である。
符号の説明
１００ 層間絶縁膜
１０２ 高融点金属層
１０４ アルミ合金層（配線層）
１０６ 高融点金属層１０６
１０７ レジスト
１０８ 保護絶縁膜層（パッシベーション膜）
１１０ ＳｉＮ膜
２００ 層間絶縁膜
２０２ 高融点金属層
２０４ アルミ合金層（配線層）
２０６ 高融点金属層１０６
２０７ レジスト
２０８ ＳｉＯ２層
２１０ ＳｉＮ膜

Claims (8)

  1. 半導体基板上に配線層を形成する工程と；
    前記配線層をパターニングする工程と；
    前記配線層を保護絶縁膜で覆う工程と；
    前記配線層のパターニング後、前記保護絶縁膜で覆う前に、当該配線層を加熱して塑性変形を起こさせる工程とを含み、
    前記配線層を塑性変形させた後、当該配線層の温度を塑性変形温度以上に保持したまま、前記保護絶縁層で覆うことを特徴とする半導体装置の製造方法。
  2. 前記配線層のパターニング後、前記保護絶縁膜で覆う前に、当該配線層を３５０℃〜４００℃程度加熱して塑性変形を起こさせる工程を更に含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記保護絶縁層は、１００００Å以上の膜厚を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記配線層の厚さは、２μｍ以上であることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置の製造方法。
  5. 前記熱処理工程は、前記配線層をパターニングする際のエッチング工程と、前記配線層をパターニングする際に使用したレジストの除去工程とを含むことを特徴とする請求項１乃至４の何れか１項に記載の半導体装置の製造方法。
  6. 前記配線層は、多層配線構造の最上配線層であることを特徴とする請求項１乃至５の何れか１項に記載の半導体装置の製造方法。
  7. 半導体基板上にアルミニウム又はアルミニウム合金層を含む配線層を、膜厚２μｍ以上で形成する工程と；
    前記配線層をパターニングする工程と；
    前記配線層を保護絶縁膜で覆う工程と；
    前記配線層のパターニング後、前記保護絶縁膜で覆う前に、当該配線層を３５０℃〜４００℃程度加熱して塑性変形を起こさせる工程とを含み、
    前記配線層を塑性変形させた後、当該配線層の温度を塑性変形温度以上に保持したまま、前記保護絶縁層で覆うことを特徴とする半導体装置の製造方法。
  8. 前記保護絶縁層は、１００００Å以上の膜厚を有することを特徴とする請求項７に記載の半導体装置の製造方法。
JP2006229627A 2006-08-25 2006-08-25 半導体装置の製造方法 Expired - Fee Related JP4621645B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006229627A JP4621645B2 (ja) 2006-08-25 2006-08-25 半導体装置の製造方法
US11/822,213 US7816260B2 (en) 2006-08-25 2007-07-03 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006229627A JP4621645B2 (ja) 2006-08-25 2006-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008053551A JP2008053551A (ja) 2008-03-06
JP4621645B2 true JP4621645B2 (ja) 2011-01-26

Family

ID=39197212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006229627A Expired - Fee Related JP4621645B2 (ja) 2006-08-25 2006-08-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7816260B2 (ja)
JP (1) JP4621645B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0819942D0 (en) 2008-10-30 2008-12-10 Indian Ocean Medical Inc Guiding device for use with laryngoscope
GB0906688D0 (en) 2009-04-17 2009-06-03 Indian Ocean Medical Inc Laryngoscope
GB0915107D0 (en) 2009-08-28 2009-10-07 Indian Ocean Medical Inc Laryngoscope

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5934646A (ja) * 1982-08-23 1984-02-25 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPS62165328A (ja) * 1985-10-29 1987-07-21 トムソン　コンポーネンツーモステック　コーポレーション 酸化後の金属合金化方法
JPH0653216A (ja) * 1991-02-26 1994-02-25 Nec Corp 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011865B1 (ko) * 1993-06-10 1996-09-03 삼성전자 주식회사 반도체 장치의 금속층 형성방법
TW347570B (en) * 1996-12-24 1998-12-11 Toshiba Co Ltd Semiconductor device and method for manufacturing the same
US6531388B2 (en) * 2001-07-26 2003-03-11 Samsung Electronics Co., Ltd. Method of forming an aluminum film for use in manufacturing a semiconductor device
JP3792635B2 (ja) 2001-12-14 2006-07-05 富士通株式会社 電子装置
JP3973467B2 (ja) * 2002-03-20 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE102004003538B3 (de) * 2004-01-23 2005-09-08 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einer Logik- und Leistungs-Metallisierung ohne Intermetall-Dielektrikum und Verfahren zu ihrer Herstellung
WO2006117954A1 (ja) * 2005-04-26 2006-11-09 Mitsui Mining & Smelting Co., Ltd. Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5934646A (ja) * 1982-08-23 1984-02-25 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPS62165328A (ja) * 1985-10-29 1987-07-21 トムソン　コンポーネンツーモステック　コーポレーション 酸化後の金属合金化方法
JPH0653216A (ja) * 1991-02-26 1994-02-25 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7816260B2 (en) 2010-10-19
US20080050914A1 (en) 2008-02-28
JP2008053551A (ja) 2008-03-06

Similar Documents

Publication Publication Date Title
JP3128811B2 (ja) 半導体装置の製造方法
US7427569B2 (en) Metal etching process and rework method thereof
JP5834189B2 (ja) 半導体装置の製造方法
JP4808232B2 (ja) 金属絶縁体金属キャパシタの製造方法
JP2008244032A (ja) 半導体装置及びその製造方法
JP4621645B2 (ja) 半導体装置の製造方法
JP2000150641A (ja) 半導体装置の製造方法
JP5051409B2 (ja) 半導体素子の製造方法
JP3542189B2 (ja) 半導体装置の製造方法及び半導体装置
KR100880326B1 (ko) 반도체 소자의 제조 방법
JP2009088381A (ja) 半導体装置およびその製造方法
JP2008311586A (ja) アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
KR100510464B1 (ko) 고밀도 플라즈마 산화막의 증착방법
KR100650264B1 (ko) 반도체소자의 금속절연막 형성방법
US7097921B2 (en) Sandwich arc structure for preventing metal to contact from shifting
KR20090128133A (ko) 반도체 소자의 제조 방법
JP2013110156A (ja) 半導体素子及びその製造方法
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
KR100902106B1 (ko) 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법
JP2002184858A (ja) 半導体素子の製造方法
JPH10112461A (ja) 半導体製造方法
KR100924867B1 (ko) 반도체 소자의 제조 방법
JPH1174165A (ja) 半導体装置の製造方法
JPS6251243A (ja) 半導体装置の製造方法
KR100503287B1 (ko) 금속 라인 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080922

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4621645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees