JP4620970B2 - 半導体製品の品質管理方法およびその品質管理システム - Google Patents
半導体製品の品質管理方法およびその品質管理システム Download PDFInfo
- Publication number
- JP4620970B2 JP4620970B2 JP2004152839A JP2004152839A JP4620970B2 JP 4620970 B2 JP4620970 B2 JP 4620970B2 JP 2004152839 A JP2004152839 A JP 2004152839A JP 2004152839 A JP2004152839 A JP 2004152839A JP 4620970 B2 JP4620970 B2 JP 4620970B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wafer
- quality
- product
- semiconductor product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Factory Administration (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
(1)不良品を分解し、走査型電子顕微鏡(SEM)や集束イオンビーム加工観察装置(FIB)等のツールを用いて、物理的に不良原因を解析する。
(2)特許文献1に記載があるように、加工工程の製造途中に実施される検査データと、組立工程の試験結果の相関解析を行い、相関の強い検査データを特定する。
(3)特許文献2に記載があるように、組立工程の試験結果をウエハ状にマッピングし、その不良分布を確認する。そのとき、特許文献3や特許文献4のように予め個々のチップがウエハ内のどこから取得されたかを識別データ(ダイID)で管理しておく。
(1)の方法は、物理的な解析であるため、有効な方法ではあるが、時間とコストがかかるという課題がある。
(2)の方法は、近年、加工工程と組立工程とが別の企業あるいは同一企業内でも別の拠点である場合が多くなっており、情報の授受に課題がある。組立工程の企業あるいは工場は、加工工程の製造途中に実施された様々な検査データを入手できないことがある。加工工程の検査データが入手できなければ、組立工程の企業あるいは工場にとって、不良品の発生源がどの部品あるいはどの部品を製造したプロセスなのかを解明することは難しい。
一方、(3)の方法は、従来の一つの基板から製造される集積回路を対象としたもので、マルチチップモジュール製品を対象とする場合、様々な工夫が必要になる。
た互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理方法であって、前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報と前記半導体部品を切出したウェハを製造した製造工場の情報とを前記半導体製品に対応付けて取得する識別情報取得ステップと、所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得ステップと、該良否取得ステップで得られた前記所定の個数に亘った半導体製品の良否結果を、前記識別情報取得ステップで前記半導体製品に対応付けて取得された前記半導体部品の前記ウェハを製造した製造工場の情報と前記各ウェハ上の位置情報とに基づいて前記製造工場別も含む各ウェハ上にマッピングして前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成するマッピングステップと、該マッピングステップで作成された前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して製造工場別も含めて半導体製品の不良発生源となるウェハを推定する解析ステップとを有することを特徴とする。
Claims (9)
- それぞれ異なる加工工程を経て製造された複数のウェハから切出された互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理方法であって、
前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報を前記半導体製品に対応付けて取得する識別情報取得ステップと、
所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得ステップと、
該良否取得ステップで得られた前記所定の個数に亘った半導体製品の良否結果を、前記
識別情報取得ステップで前記半導体製品に対応付けて取得された前記半導体部品の前記各ウェハ上の位置情報に基づいて前記各ウェハ上にマッピングして前記各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成するマッピングステップと、
該マッピングステップで作成された前記各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して半導体製品の不良発生源となるウェハを推定する解析ステップとを有することを特徴とする半導体製品の品質管理方法。 - それぞれ異なる加工工程を経て製造された複数のウェハから切出された互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理方法であって、
前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報と前記半導体部品を切出したウェハを製造した製造工場の情報とを前記半導体製品に対応付けて取得する識別情報取得ステップと、
所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得ステップと、
該良否取得ステップで得られた前記所定の個数に亘った半導体製品の良否結果を、前記
識別情報取得ステップで前記半導体製品に対応付けて取得された前記半導体部品の前記ウェハを製造した製造工場の情報と前記各ウェハ上の位置情報とに基づいて前記製造工場別も含む各ウェハ上にマッピングして前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成するマッピングステップと、
該マッピングステップで作成された前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して製造工場別も含めて半導体製品の不良発生源となるウェハを推定する解析ステップとを有することを特徴とする半導体製品の品質管理方法。 - 前記良否取得ステップにおいて、半導体製品の良否結果を半導体製品の電気的特性を試
験した結果に基づいて取得することを特徴とする請求項1または2記載の半導体製品の品
質管理方法。 - 前記解析ステップにおいて、各半導体部品毎の2次元の良否結果の分布を比較解析する
際、2次元の良否結果の分布を定量化することを特徴とする請求項1または2記載の半導
体製品の品質管理方法。 - 前記解析ステップにおいて、前記マッピングステップで作成された前記各半導体部品毎
の2次元の良否結果の分布を表示する表示ステップを含むことを特徴とする請求項1また
は2記載の半導体製品の品質管理方法。 - 前記解析ステップにおいて、少なくとも半導体製品の不良発生源として推定される半導
体部品についての前記マッピングステップで作成された2次元の良否結果の分布を表示す
る表示ステップを含むことを特徴とする請求項1または2記載の半導体製品の品質管理方
法。 - それぞれ異なる加工工程を経て製造された複数のウェハから切出された互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理システムであって
前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報を前記半導体製品に対応付けて取得する識別情報取得手段と、
所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得手段と、
該良否取得手段で得られた前記所定の個数に亘った半導体製品の良否結果を、前記識別
情報取得手段で前記半導体製品に対応付けて取得された前記半導体部品の前記各ウェハ上の位置情報に基づいて前記各ウェハ上にマッピングして前記各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成し、該作成された前記各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して半導体製品の不良発生源となるウェハを推定する解析手段とを備えたことを特徴とする半導体製品の品質管理システム。 - それぞれの異なる加工工程を経て製造された複数のウェハから切出された互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理システムであって、
前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報と前記半導体部品を切出したウェハを製造した製造工場の情報とを前記半導体製品に対応付けて取得する識別情報取得手段と、
所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得手段と、
該良否取得手段で得られた前記所定の個数に亘った半導体製品の良否結果を、前記識別
情報取得手段で前記半導体製品に対応付けて取得された前記半導体部品を切出したウェハを製造した前記製造工場の情報と前記各ウェハ上の位置情報とに基づいて前記製造工場別も含む各ウェハ上にマッピングして前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成し、該作成された前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して製造工場別も含めて半導体製品の不良発生源となるウェハを推定する解析手段とを備えたことを特徴とする半導体製品の品質管理システム。 - 前記識別情報取得手段は識別データ読み取り装置で構成し、前記良否取得手段は半導体
製品の電気的特性の良否を試験する試験装置で構成することを特徴とする請求項7または
8に記載の半導体製品の品質管理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152839A JP4620970B2 (ja) | 2004-05-24 | 2004-05-24 | 半導体製品の品質管理方法およびその品質管理システム |
PCT/JP2005/003626 WO2005114710A1 (ja) | 2004-05-24 | 2005-03-03 | 半導体製品の品質管理方法およびその品質管理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152839A JP4620970B2 (ja) | 2004-05-24 | 2004-05-24 | 半導体製品の品質管理方法およびその品質管理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340234A JP2005340234A (ja) | 2005-12-08 |
JP4620970B2 true JP4620970B2 (ja) | 2011-01-26 |
Family
ID=35428610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004152839A Expired - Fee Related JP4620970B2 (ja) | 2004-05-24 | 2004-05-24 | 半導体製品の品質管理方法およびその品質管理システム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4620970B2 (ja) |
WO (1) | WO2005114710A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102640253B (zh) | 2010-10-04 | 2014-06-18 | 晟碟半导体(上海)有限公司 | 分立组件后向可追溯性和半导体装置前向可追溯性 |
JP6185492B2 (ja) * | 2015-01-08 | 2017-08-23 | サンディスク セミコンダクター (シャンハイ) カンパニー, リミテッドSandisk Semiconductor (Shanghai) Co., Ltd. | 個別部品後方追跡可能性および半導体装置前方追跡可能性 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000111617A (ja) * | 1998-10-01 | 2000-04-21 | Fuji Xerox Co Ltd | マルチチップモジュール及びその試験方法 |
JP2001273793A (ja) * | 2000-03-27 | 2001-10-05 | Hiroshima Nippon Denki Kk | 半導体生産システム及び半導体装置の生産方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05256915A (ja) * | 1992-03-12 | 1993-10-08 | Ricoh Co Ltd | マルチチップ実装体 |
JP3800809B2 (ja) * | 1998-06-26 | 2006-07-26 | ソニー株式会社 | 記録・再生装置の検索ユニット |
-
2004
- 2004-05-24 JP JP2004152839A patent/JP4620970B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-03 WO PCT/JP2005/003626 patent/WO2005114710A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000111617A (ja) * | 1998-10-01 | 2000-04-21 | Fuji Xerox Co Ltd | マルチチップモジュール及びその試験方法 |
JP2001273793A (ja) * | 2000-03-27 | 2001-10-05 | Hiroshima Nippon Denki Kk | 半導体生産システム及び半導体装置の生産方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005340234A (ja) | 2005-12-08 |
WO2005114710A1 (ja) | 2005-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7835566B2 (en) | All surface data for use in substrate inspection | |
JP3255292B2 (ja) | プロセス管理システム | |
US8312401B2 (en) | Method for smart defect screen and sample | |
TW202006848A (zh) | 半導體廠缺陷作業系統及裝置 | |
US20140226893A1 (en) | Method and System for Image-Based Defect Alignment | |
JP4357134B2 (ja) | 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム | |
JP2002100660A (ja) | 欠陥検出方法と欠陥観察方法及び欠陥検出装置 | |
CN104870984A (zh) | 用于混合模式的晶片检验的方法及*** | |
JP2010537199A (ja) | 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法 | |
CN108431936A (zh) | 基于形状的分组 | |
CN109284806A (zh) | 用于自动rfid质量控制的***和方法 | |
JP2009206439A (ja) | 線状パターンの検知方法および装置 | |
CN107038697A (zh) | 用于诊断半导体晶圆的方法和*** | |
US7081769B2 (en) | Method of identifying and analyzing semiconductor chip defects | |
JPH07335510A (ja) | 半導体装置およびその識別子付与方法およびその不良解析方法 | |
JP2007095953A (ja) | 半導体装置の選別方法及び半導体装置の選別装置 | |
TWI239585B (en) | Pattern measurement method, manufacturing method of semiconductor device using the same, and pattern measurement device | |
JP4620970B2 (ja) | 半導体製品の品質管理方法およびその品質管理システム | |
JP2012190935A (ja) | チップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法 | |
JPH07235617A (ja) | 半導体装置 | |
US7079966B2 (en) | Method of qualifying a process tool with wafer defect maps | |
JP2002093875A (ja) | 半導体装置のパターンの危険箇所情報の評価方法 | |
JP4538205B2 (ja) | 検査データの解析プログラム、検査データ解析装置 | |
US7634127B1 (en) | Efficient storage of fail data to aid in fault isolation | |
JP2004165395A (ja) | 検査データ解析プログラムと検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060227 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |