JP4620970B2 - 半導体製品の品質管理方法およびその品質管理システム - Google Patents

半導体製品の品質管理方法およびその品質管理システム Download PDF

Info

Publication number
JP4620970B2
JP4620970B2 JP2004152839A JP2004152839A JP4620970B2 JP 4620970 B2 JP4620970 B2 JP 4620970B2 JP 2004152839 A JP2004152839 A JP 2004152839A JP 2004152839 A JP2004152839 A JP 2004152839A JP 4620970 B2 JP4620970 B2 JP 4620970B2
Authority
JP
Japan
Prior art keywords
semiconductor
wafer
quality
product
semiconductor product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004152839A
Other languages
English (en)
Other versions
JP2005340234A (ja
Inventor
眞 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004152839A priority Critical patent/JP4620970B2/ja
Priority to PCT/JP2005/003626 priority patent/WO2005114710A1/ja
Publication of JP2005340234A publication Critical patent/JP2005340234A/ja
Application granted granted Critical
Publication of JP4620970B2 publication Critical patent/JP4620970B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Factory Administration (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、各基板からそれぞれの加工工程を経て製造された互いに種類の異なる複数の半導体部品を組立工程で組立ててマルチチップモジュール製品などの半導体製品を製造する際、製造工場別も含めて半導体製品の不良発生源を推定する等の半導体製品の品質管理方法およびその品質管理システムに関する。
これまで一般的に、集積回路は一つの基板(シリコンウェーハ)から製造するように設計するものであった。しかし、低消費電力、高速、省スペース、大容量などの製品を実現するためには、多大な開発期間、多大な開発コストが必要であった。この課題を解決する製品が、マルチチップモジュール製品である。マルチチップモジュール製品は、システムインパッケージとも呼ばれる。
図2に、マルチチップモジュール製品の製造方法の概略を示す。マルチチップモジュール製品は、一般に、基板(シリコンウェーハ)に回路パターンを形成し、一つの基板から複数の同じ部品を製造する加工工程と、加工工程で形成された複数の部品を組みつける組立工程に分かれている。組立工程では、それぞれの加工工程の試験で良品と判定された部品だけが搬送され、組みつけられる。組立工程の最後に完成品の試験が行われ、良品だけが顧客に納められる。
本来、加工工程の製造プロセスに起因した不良部品は、加工工程の試験で振るい落とし、組立工程に搬送されないことが理想である。しかし、近年、加工工程の製造プロセスの複雑化に伴い、加工工程の試験で必ずしも不良部品を捕らえられるとは限らず、不良部品が組立工程に送られることが多くなっている。
従来から、一つの基板から製造される集積回路では、加工工程の試験で不良を捕らえられなかった場合に、組立工程の試験結果を利用して、不良品の発生源を突き止めることが行われている。具体的には、次に示す方法がある。
(1)不良品を分解し、走査型電子顕微鏡(SEM)や集束イオンビーム加工観察装置(FIB)等のツールを用いて、物理的に不良原因を解析する。
(2)特許文献1に記載があるように、加工工程の製造途中に実施される検査データと、組立工程の試験結果の相関解析を行い、相関の強い検査データを特定する。
(3)特許文献2に記載があるように、組立工程の試験結果をウエハ状にマッピングし、その不良分布を確認する。そのとき、特許文献3や特許文献4のように予め個々のチップがウエハ内のどこから取得されたかを識別データ(ダイID)で管理しておく。
特開2003−186953号公報
特開2001−273793号公報 特開平11−45839号公報 米国特許第5302491号
上述した3つの解析方法を、マルチチップモジュール製品に適用した場合の課題を考えてみる。
(1)の方法は、物理的な解析であるため、有効な方法ではあるが、時間とコストがかかるという課題がある。
(2)の方法は、近年、加工工程と組立工程とが別の企業あるいは同一企業内でも別の拠点である場合が多くなっており、情報の授受に課題がある。組立工程の企業あるいは工場は、加工工程の製造途中に実施された様々な検査データを入手できないことがある。加工工程の検査データが入手できなければ、組立工程の企業あるいは工場にとって、不良品の発生源がどの部品あるいはどの部品を製造したプロセスなのかを解明することは難しい。
一方、(3)の方法は、従来の一つの基板から製造される集積回路を対象としたもので、マルチチップモジュール製品を対象とする場合、様々な工夫が必要になる。
本発明の目的は、上記の(3)に様々な工夫を施し、組立工程の試験結果と、部品に付与する識別データだけを用いて、不良品の発生源がどの部品あるいはどの部品を製造したプロセスなのかを判別する半導体製品の品質管理方法およびその品質管理システムを提供する。
また、本発明の他の目的は、組立工程の試験結果でも不良を捕らえることができず、顧客に製品を出荷してしまい、出荷後に不良品を発見した場合においても、不良の発生源がどの部品であるのかを判別できる半導体製品の品質管理方法およびその品質管理システムを提供することにある。
上記目的を達成するために、本発明は、それぞれ異なる加工工程を経て製造された複数のウェハから切出された互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理方法であって、前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報を前記半導体製品に対応付けて取得する識別情報取得ステップと、所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得ステップと、該良否取得ステップで得られた前記所定の個数に亘った半導体製品の良否結果を、前記識別情報取得ステップで前記半導体製品に対応付けて取得された前記半導体部品の前記各ウェハ上の位置情報に基づいて前記各ウェハ上にマッピングして前記各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成するマッピングステップと、該マッピングステップで作成された前記各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して半導体製品の不良発生源となるウェハを推定する解析ステップとを有することを特徴とする。
また、本発明は、それぞれ異なる加工工程を経て製造された複数のウェハから切出され
た互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理方法であって、前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報と前記半導体部品を切出したウェハを製造した製造工場の情報とを前記半導体製品に対応付けて取得する識別情報取得ステップと、所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得ステップと、該良否取得ステップで得られた前記所定の個数に亘った半導体製品の良否結果を、前記識別情報取得ステップで前記半導体製品に対応付けて取得された前記半導体部品の前記ウェハを製造した製造工場の情報と前記各ウェハ上の位置情報とに基づいて前記製造工場別も含む各ウェハ上にマッピングして前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成するマッピングステップと、該マッピングステップで作成された前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して製造工場別も含めて半導体製品の不良発生源となるウェハを推定する解析ステップとを有することを特徴とする。
また、本発明は、前記良否取得ステップにおいて、半導体製品の良否結果を半導体製品の電気的特性を試験した結果に基づいて取得することを特徴とする。
また、本発明は、前記解析ステップにおいて、各半導体部品毎の2次元の良否結果の分布を比較解析する際、2次元の良否結果の分布を定量化することを特徴とする。
また、本発明は、前記解析ステップにおいて、前記マッピングステップで作成された前記各半導体部品毎の2次元の良否結果の分布を表示する表示ステップを含むことを特徴とする。
また、本発明は、前記解析ステップにおいて、少なくとも半導体製品の不良発生源として推定される半導体部品についての前記マッピングステップで作成された2次元の良否結果の分布を表示する表示ステップを含むことを特徴とする。
本発明によれば、マルチチップモジュール製品のように、基板に複数の半導体部品を形成する加工工程と、別々の加工工程を経て製造された別々の半導体部品を組み付ける組立工程とに分かれた半導体製品の製造において、組立工程の試験、あるいは顧客への納品後に判明した不良品の発生源を迅速に推定することができる。
以下、本発明の実施の形態を図面を用いて説明する。
図1は、本発明に係るデータ解析プログラムの第1の実施例を示した処理フロー図である。ステップ11で、まず加工工程での基板内の座標情報を有するダイIDと製品の良否結果を読み込む。ダイIDとは、部品毎に品目名、加工工程製造時のロットID、ウエハIDが識別でき、さらに、ウエハ内で形成された位置座標を把握できる情報で、各部品の回路パターンの存在しない隙間に刻印されている。次に、ステップ12aから12cで、ステップ11で読み込んだ品目毎にダイIDから位置座標情報を認識し、製品の良否結果を位置座標情報でマッピングする。この実施例では、マルチチップモジュール製品にA、B、Cの3種類のチップを部品として搭載した場合を示している。ステップ13aから13cでは、ステップ12aから12cの各々から得られる部品の品目毎の位置座標情報で製品(例えば組立工程後)の良否結果のマッピングした結果を基に、部品の品目別に分布を定量化し、ステップ14で、個々の部品の品目毎に定量化した結果を比較することによりマルチチップモジュール製品に搭載された不良部品の品目を判定し、不良源15として出力する。このように、マルチチップモジュール製品に搭載される各部品の品目毎のウエハ上での位置座標が取得できれば、上記製品の良否結果を各部品の品目毎にウエハ上の位置座標でマッピングして各部品の品目毎に定量化し、該各部品の品目毎に定量化された結果を比較するだけで、不良源15としての不良部品の品目を特定して出力できることになる。
図2は、マルチチップモジュール製品の製造工程の第1の実施例を示した概略図である。この実施例では、マルチチップモジュール製品にA、B、Cの3種類のチップを部品として搭載する場合を示している。部品A、B、Cは、それぞれウエハを用いて、リソグラフィ工程、成膜工程などを繰り返し行う一般的な集積回路の多数の製造過程(加工工程)を経て形成される。部品Aは、多数の製造過程(加工工程)21aを経て、ウエハの状態で、電気的な試験22aが行われる。試験22aでは、ウエハ上に形成された各ダイが良品か不良品か判定され、良品ダイには、ダイIDマーキング23aで識別データ(ダイID)が付与され、刻印される。通常、製造過程(加工工程)から組立工程へ搬送される直前でダイシング装置を使って、ウエハは部品毎に切断される。部品Bや部品Cも、部品Aと同様に、多数の製造過程(加工工程)21bや21cを経て、ウエハの状態で、電気的な試験22bや22cが行われる。試験22bや22cで、ウエハ上に形成された各ダイが良品か不良品か判定され、良品ダイには、ダイIDマーキング23bや23cで識別データ(ダイID)が刻印され、切断され、組立工程へ搬送される。識別データが刻印された部品A、B、Cは、他に結線材料やモールド材料などの部品と一緒に組立工程31に投入され、マルチチップモジュール製品が作られる。組立工程31の中で、部品A、B、Cに刻印されているダイIDは、図6に示す部品の識別データ読取り装置(識別情報取得手段)92で読み取られて、各部品のダイID(識別データ)と製品が対応づけられて識別データ管理ユニット93に記憶されることになる。次に完成した製品に対して、試験装置(良否取得手段)95により製品としての電気的特性の試験32が行われ、その試験結果が試験結果管理ユニット94に登録され、良品には製品IDマーキング33で製品ID(識別データ)が付与され、出荷される。
図3は、図1のステップ11で読み込まれるダイIDと試験32での製品ID及び良否結果とを対応づけた実績データの第1の実施例を示した図である。例えば、この実施例では、製品IDがP031202551という製品は、部品AのダイIDがA1025030302、部品BのダイIDがB1022090205、部品CのダイIDがC1024090205で、試験32での良否結果が良品で、かつ品質がAランクのものであることがわかる。この例では、ダイIDは、左から1桁が品目名、次の4桁が製造過程時のロットID、次の2桁がウエハID、次の2桁がウエハ内のX座標、最後の2桁がウエハ内のY座標と規定され、例えば、製品IDがP031202551の部品Aは、品目名がA、ロットIDが1025、ウエハIDが03、ウエハ内で形成された座標がX=03、Y=02と識別できる。ここで、製品IDは図2の製品IDマーキング33、部品AのダイIDは図2のダイIDマーキング23a、部品BのダイIDは図2のダイIDマーキング23b、部品CのダイIDは図2のダイIDマーキング23c、良否判定結果は図2の試験32で付けられた結果である。
ここで、重要なことは、製品の組立工程前において、図4に示す如く、搭載されて製品を構成する部品の品目毎のウエハ上での位置座標を、図6に示す部品の識別データ読取り装置92で読み込んで識別データ管理ユニット93に格納しておくことにある。即ち、本発明においては、製品の組立工程時点において、部品を製造した製造過程の企業ないしは工場に対して、搭載されて製品を構成する部品の品目毎に、図4に示す如く定義されたウエハ上での位置座標系が取得できることにある。要するに、部品を製造した製造過程の企業ないしは工場からは、部品の品目毎のウエハ上での位置座標系が提供できることが必要となる。
図4は、図1のステップ12aから12cで組立られた製品の良否結果のマッピングを行うために、部品を製造した製造過程の企業ないしは工場から提供が受けられる部品の品目別の位置座標系を定義した(付与した)一実施例を示す図である。位置座標系は、部品の品目毎に製造過程でのリソグラフィ工程の仕様に基づいて定義される。例えば、51aは部品Aの座標系である。丸い外枠はウエハ(基板)を表し、内側にカンマ区切りで整数を2つずつ記した四角が各部品のダイを表す。この実施例では、ウエハ(基板)の左下に原点を設け、横にX軸、縦にY軸を設けた座標系が定義されている。51bは部品B、51cは部品Cの座標系の定義である。本発明においては、部品を製造した製造過程(加工工程)の企業ないしは工場からは、このように定義され位置座標系が提供されることが前提となる。
図5は、データ解析ユニット(解析手段)96において、図1のステップ12で、提供を受けた図4の2次元の位置座標系に基づいて、試験結果ユニット94から得られる電気的特性の試験32による製品の良否結果をマッピングした結果の一実施例を示す図である。この実施例は、一定期間に電気的特性の試験32を実施した350個の製品をマッピングした結果である。この実施例では、350個の製品に良品が300個、不良品が50個含まれている。ステップ12では、図3のような部品AのダイID、部品BのダイID、部品CのダイID、製品の電気的特性の試験32での良否結果の情報から、部品AのダイIDが有する位置座標情報と製品の電気的特性の試験32での良否結果の組合せから、マップ52aが作られる。また、部品BのダイIDが有する位置座標情報と製品の電気的特性の試験32での良否結果の組合せからマップ52bが作られる。また、部品CのダイIDが有する位置座標情報と製品の電気的特性の試験32での良否結果の組合せからマップ52cが作られる。ここで、各ダイ内に記された分数は、分母がダイIDの有する位置座標情報に基づき、組立工程の試験32を通過した製品数をチップ毎に割り振った結果であり、分子がそのうちの試験32で良品と判定された製品数である。例えば、マップ52aの位置座標X=3、Y=1では、試験32を通過した製品数が6個で、そのうち良品と判定された製品数が5個であることを意味する。試験32を通過した製品数と良品数の関係をマッピングしているため、マップ52aのすべての座標の分母の和は350、マップ52aのすべての座標の分子の和は300、マップ52bのすべての座標の分母の和は350、マップ52bのすべての座標の分子の和は300、マップ52cのすべての座標の分母の和は350、マップ52cのすべての座標の分子の和は300となる。
このように、データ解析ユニット96において、製品を構成する部品の品目A,B,C毎にその位置座標を基に、組立工程の良否結果(分母が試験32を通過した製品数、分子が良品と判定された製品数)を2次元にマッピングすることが可能となる。このように2次元にマッピングすることによって、製品を不良品または良品にする部品の品目毎の確率を2次元の分布として定量化することによって把握することが可能となる。
データ解析ユニット96において、ステップ13aから13cでは、図5のマッピング結果を基に、マップ別、すなわち部品の品目別にその分布を定量化する。定量化には様々な方法があるが、たとえば、図5のマップ別に各座標の値の標準偏差を求め、座標毎にどのくらい値がばらついているかを評価する方法がある。標準偏差の値が小さいほど、座標毎の値に違いが少なく通常の組み合わせによるランダムな確率(ばらつきの少ない)で製品として不良品を形成する部品または部品の品目が組み込まれていることを意味することになる。一方、標準偏差の値が大きいほど、座標毎の値に違いが多く(2次元のばらつきが大きく)製品としての不良品の発生に大きく相関関係がある(製品として不良品にしている確率の高い)部品または部品の品目が組み込まれていることを意味する。この実施例で各マップの標準偏差を計算してみると、マップ52aではおよそ0.081、マップ52bでは0.147、マップ52cではおよそ0.035となる。部品Bが不良品となる2次元の標準偏差(ばらつき)が最もおおきく、次に部品A、部品Cと通常の組み合わせによるランダムなばらつきに近づくことになる。
また、分布を定量化するものとして、分母が試験32を通過した製品数、分子が良品と判定された製品数としたときには、最小値が考えれる。勿論、分子を不良品と判定された製品数としたときには、最大値が考えられる。最小値としては、部品Aについては、4/5=0.8、部品Bについては、6/13=0.46、部品Cについては、13/16=0.87として得られる。
以上説明したように、データ解析ユニット96において、ステップ14で、ステップ13aから13cで定量化した結果を比較することによって製品を不良にしている不良の発生源となる部品の品目を特定することが可能となる。たとえば、その一つの方法として、製品を構成している部品の品目の内、標準偏差を比較することによって、標準偏差が最も大きな値(0.147)を示したマップ52bの品目が製品を不良品にする不良源であると判定し、その判定結果15を出力することが可能となる。また、製品を構成している部品の品目の内、最小値を比較することによって、最小値が最も小さい値(0.46)を示したマップ52bの品目が製品を不良品にする不良源であると判定し、その判定結果15を出力することが可能となる。
このような本発明を適用したプログラムによって、この実施例では部品Bを製造した製造過程の企業ないしは工場に、組立工程の企業ないしは工場が、部品Bが最終製品にとって問題であることを指摘することが可能となる。本発明の最も有益な効果は、このように、部品を製造した製造過程の企業ないしは工場から、部品の品目毎のウエハ上での位置座標系を提供していただくだけで、完成後の製品としての電気的特性を試験することにより、不良部品を製造した企業ないしは工場を自動的に見つけ出せることである。
図6は、本発明に係る製品の品質管理システムのハードウェア構成の一実施例を示したブロック図である。組立工程製造ライン91の中に、部品の識別データ読取り装置(識別情報取得手段)92、識別データ管理ユニット93、試験結果管理ユニット94、試験装置(良否取得手段)95、データ解析ユニット(解析手段)96があり、それぞれローカルエリアネットワーク97を介して接続されている。
部品の識別データ読取り装置92は、部品を製造した製造過程の企業ないしは工場に設けられ、画像撮像センサを有し、画像撮像センサで撮像したダイID(位置座標を含む)をOCR技術などの文字認識技術を利用して自動的に認識する装置であり、認識したダイIDを識別データ管理ユニット93にローカルエリアネットワーク97を介して、送信する。要するに、部品の識別データ読取り装置92は、必ずしも、識別データ管理ユニット93とローカルエリアネットワーク97で接続する必要は無く、部品を製造した製造過程の企業ないしは工場から部品の品目毎に位置座標情報が提供されて識別データ管理ユニット93に格納されればよい。
識別データ管理ユニット93は、制御・演算装置、記憶装置、入力装置、出力装置を備えた一般的なコンピュータであり、部品の識別データ読取り装置92から送られてきたダイIDの情報を受信し、製品毎に対応づけてデータベースで管理するプログラムを有している。従って、識別データ管理ユニット93は、部品を組立てて製品を完成させて製品の電気的特性を試験する側に設けることが望ましい。
また識別データ管理ユニット93は、部品を組立てて完成した製品IDを発行するプログラムを有し、部品A、B、Cの各ダイIDと製品IDを対応づけてデータベースで管理している。試験結果管理ユニット94は、制御・演算装置、記憶装置、入力装置、出力装置を備えた一般的なコンピュータであり、試験装置95からローカルエリアネットワーク97を介して、送信されてくる製品の電気的特性の試験32での良否結果を受信し、製品毎にデータベースで管理する。試験装置(良否取得手段)95は、部品A、B、Cや結線材料やモールド材料などの部品を組み付けて完成したマルチチップモジュール製品の電気的特性を試験する装置である。データ解析ユニット96は、制御・演算装置、記憶装置、入力装置、出力装置を備えた一般的なコンピュータであり、識別データ管理ユニット93と試験結果管理ユニット94のデータベースからデータを取得し、図3で示したデータを作成し、図1で示したプログラムを実行し、不良源15を出力する。図6の例では、識別データ管理ユニット93と試験結果管理ユニット94とデータ解析ユニット96を区別して別のハードウェアとして図示したが、高性能なコンピュータであれば、一つのハードウェアで実現してもよい。
図7は、図1で示したプログラムを実行した結果である、図6のデータ解析ユニット96で解析されて出力装置に表示した画面の一実施例を示す図である。出力装置にウインドウ60を表示し、その中に図5で示したマッピング結果を、部品の座標毎の値を色分けして、部品の品目毎に53a、53b、53cとして表示している。この例の色分け定義は、値が0.6未満を斜線の縞模様61、値が0.6以上0.7未満を縦縞模様62とした。このように部品の座標毎の値で色分けすることで、部品Bだけウエハの中央近辺に、良品率が低いダイが集中していることが視覚的にわかる。図1のプログラムの結果でも、標準偏差が最も大きい値を示した部品Bが不良源と判定され、その判定結果として、枠63でマップ53bを強調することで、視覚的に部品Bが不良源であることを明確に示すことができる。
以上のように、本発明は、品質管理ないしは不良解析において、自動的に不良源の前工程を判定できるとともに、図7のような画面を出力することで、視覚的にも不良源の前工程を判定することをサポートできる方法を提供する。
実施例1は、組立工程製造ラインでの試験32の結果と各部品に付与されたダイIDを用いて、不良源を特定するものであった。本発明は、試験32での結果だけではなく、製品の出荷後に顧客の検査で不良品と判定されたものの解析にも活用できる。
図8は、図2で示した製品IDマーキング33の後に、顧客による判定34を追加したブロック図である。この場合、図9に一例を示すデータをプログラムが読み込んで、実行する。図9は、図3のような良否判定結果の列がなく、代わりに顧客返品結果の列が加わっている。図5で示したようなマッピングは、各座標の分母に顧客に出荷した製品数、分子に顧客から返品されなかった製品数を用いて行う。マッピング後の処理は、図1のプログラムと同じである。
実施例1は、部品Aは21a、部品Bは21b、部品Cは21cと、それぞれ部品の品目毎に定まった製造過程(加工工程:製造ライン)で生産される場合を示した。本発明は、同じ品目の部品を異なる製造過程(加工工程:製造ライン)で生産する場合にも有効である。
図10は、同じ部品Cを2つの製造ラインで製造した場合の第3の実施例を示したブロック図である。部品Cは、製造過程21dで製造され、試験22d、ダイIDマーキング23d、切断(ダイシング)24dを経て、組立工程31に送られる場合と、製造過程21eで製造され、試験22e、ダイIDマーキング23e、切断(ダイシング)24eを経て、組立工程31に送られる場合とあり、組立工程31では、双方のどちらから送られてきた部品Cも同等に扱い、どちらか片方の部品Cを、部品AやBと組み合わせて、マルチチップモジュール製品を製造する。
図11は、図10の製造過程で作られた製品の不良源を判定するために実行するデータ解析プログラムの第3の実施例を示す処理フロー図である。ステップ16で、まず加工工程での基板内の位置座標情報を有するダイIDと製品の良否結果を読み込む。ここで、図1とは異なり、ダイIDに製造拠点(工場)の情報を入れておく。次に、ステップ12dから12gで、ステップ16で読み込んだ品目毎かつ工場毎にダイIDから位置座標情報を認識し、製品の良否結果を2次元の位置座標情報でマッピングする。この実施例では、マルチチップモジュール製品にA、B、Cの3種類のチップを部品として搭載しているが、部品Aは工場A、部品Bは工場B、部品Cは工場AとBの両方で生産している場合を示している。ステップ13dから13gでは、ステップ12dから12gでマッピングした結果を部品の品目別かつ工場別に分布を定量化し、ステップ14で、個々の部品の品目毎に定量化した結果を比較し、不良部品の品目を判定し、不良源15として出力する。
図12は、図11の処理で読み込むダイIDと製品ID及び該製品の良否結果とを対応づけた実績データの第3の実施例を示した図である。この第3の実施例は、図3に、さらにダイIDに製造拠点(工場)の情報も入れたものである。この第3の実施例では、ダイIDは、左から1桁が品目名、次の1桁が工場、次の3桁が加工工程製造時のロットID、次の2桁がウエハID、次の2桁がウエハ内のX座標、最後の2桁がウエハ内のY座標と規定されている。例えば、製品IDがP031202551の部品Aは、品目名がA、工場がA、ロットIDが025、ウエハIDが03、ウエハ(基板)内で形成された位置座標がX=03、Y=02と識別できる。
図13は、図12を読み込んだ後、プログラムの処理内部でマッピング対象毎に区別したデータの一実施例である。この例は、図13を部品別かつ工場別に分類したものである。部品Cは、工場Aで生産されたものと工場Bで生産されたものが存在するため、それを2つに分けられた。
以上、実施例1から3まで半導体製品の実施例を示した。しかし、本発明は、半導体製品に限ったものではなく、例えば、加工工程でウエハに磁気ヘッドを形成し、組立工程で製品を磁気ヘッドを組み付ける磁気ディスク装置の製造や、加工工程で薄膜トランジスタ基板やバックライト基板を形成し、組立工程で製品に組み付ける液晶ディスプレイの製造にも適用できる。磁気ディスク装置や液晶ディスプレイは、組立工程で半導体製品も組み付けるため、磁気ヘッドと半導体製品のどちらが不良源であるのか、あるいは薄膜トランジスタ基板、バックライト基板、半導体製品のどれが不良源であるのかを推定するためにも本発明は有効である。
本発明に係るデータ解析プログラムの第1の実施例を示す処理フロー図である。 本発明に係るマルチチップモジュール製品の製造工程の第1の実施例を示すブロック図である。 本発明に係る製品IDと部品IDと組立工程での良否結果を対応づけた実績データの第1の実施例を示す図である。 本発明に係る部品A〜Cについて任意の個数(300個)に亘って予め各ウエハ(基板)上に付与された位置座標系の一実施例を示す図である。 本発明に係る組立工程での製品の良否結果をウエハ(基板)毎にマッピングした結果の分布の一実施例を示す図である。 本発明に係る製品の品質管理システムの一実施例を示したブロック図である。 本発明に係るデータ解析ユニットによって解析された結果の一実施例を示す画面である。 本発明に係るマルチチップモジュール製品の製造工程と顧客判定との第2の実施例を示すブロック図である。 本発明に係る部品IDと顧客からの製品IDに対する返品結果を対応付けた実績データの第2の実施例を示す図である。 本発明に係るマルチチップモジュール製品の製造工程の第3の実施例を示したブロック図である。 本発明に係るデータ解析プログラムの第3の実施例を示した処理フロー図である。 本発明に係る部品IDと組立工程での製品ID及び良否結果を対応づけた実績データの第3の実施例を示す図である 本発明に係る部品の品目名かつ製造拠点(工場)でデータを分類した結果の一実施例を示す図である。
符号の説明
11、16…ダイIDと製品良否情報の読み込み処理、12a、12b、12c…部品の品目毎にダイIDが有する座標情報で良否結果のマッピング処理、12d、12e、12f、12g…部品の品目毎にダイIDが有する座標情報と拠点情報で良否結果のマッピング処理、13a、13b、13c、13d、13e、13f、13g…良否結果のマッピング結果の分布の定量化処理、14…不良源の判定処理、15…出力結果、21a、21b、21c、21d…加工工程製造プロセス、22a、22b、22c、22d、22e…加工工程の試験、23a、23b、23c、23d、23e…ダイIDのマーキング処理、24a、24b、24c、24d、24e…切断(ダイシング)、31…組立工程製造プロセス、32…組立工程の試験、33…製品IDのマーキング処理、34…顧客による良否判定、51a…部品Aのウエハ内座標系、51b…部品Bのウエハ内座標系、51c…部品Cのウエハ内座標系、52a…部品Aウエハ座標へのマッピング結果、52b…部品Bウエハ座標へのマッピング結果、52c…部品Cウエハ座標へのマッピング結果、60…コンピュータ画面上のウインドウ、61…斜線模様の部品の座標、62…縦縞模様の部品の座標、63…不良源判定結果のマーク、91…組立工程製造ライン、92…部品の識別データ読み取り装置(識別情報取得手段)、93…識別データ管理ユニット、94…試験結果管理ユニット、95…試験装置(良否取得手段)、96…データ解析ユニット(解析手段)、97…ローカルエリアネットワーク。

Claims (9)

  1. それぞれ異なる加工工程を経て製造された複数のウェハから切出された互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理方法であって、
    前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報を前記半導体製品に対応付けて取得する識別情報取得ステップと、
    所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得ステップと、
    該良否取得ステップで得られた前記所定の個数に亘った半導体製品の良否結果を、前記
    識別情報取得ステップで前記半導体製品に対応付けて取得された前記半導体部品の前記各ウェハ上の位置情報に基づいて前記各ウェハ上にマッピングして前記各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成するマッピングステップと、
    該マッピングステップで作成された前記各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して半導体製品の不良発生源となるウェハを推定する解析ステップとを有することを特徴とする半導体製品の品質管理方法。
  2. それぞれ異なる加工工程を経て製造された複数のウェハから切出された互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理方法であって、
    前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報と前記半導体部品を切出したウェハを製造した製造工場の情報とを前記半導体製品に対応付けて取得する識別情報取得ステップと、
    所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得ステップと、
    該良否取得ステップで得られた前記所定の個数に亘った半導体製品の良否結果を、前記
    識別情報取得ステップで前記半導体製品に対応付けて取得された前記半導体部品の前記ウェハを製造した製造工場の情報と前記各ウェハ上の位置情報とに基づいて前記製造工場別も含む各ウェハ上にマッピングして前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成するマッピングステップと、
    該マッピングステップで作成された前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して製造工場別も含めて半導体製品の不良発生源となるウェハを推定する解析ステップとを有することを特徴とする半導体製品の品質管理方法。
  3. 前記良否取得ステップにおいて、半導体製品の良否結果を半導体製品の電気的特性を試
    験した結果に基づいて取得することを特徴とする請求項1または2記載の半導体製品の品
    質管理方法。
  4. 前記解析ステップにおいて、各半導体部品毎の2次元の良否結果の分布を比較解析する
    際、2次元の良否結果の分布を定量化することを特徴とする請求項1または2記載の半導
    体製品の品質管理方法。
  5. 前記解析ステップにおいて、前記マッピングステップで作成された前記各半導体部品毎
    の2次元の良否結果の分布を表示する表示ステップを含むことを特徴とする請求項1また
    は2記載の半導体製品の品質管理方法。
  6. 前記解析ステップにおいて、少なくとも半導体製品の不良発生源として推定される半導
    体部品についての前記マッピングステップで作成された2次元の良否結果の分布を表示す
    る表示ステップを含むことを特徴とする請求項1または2記載の半導体製品の品質管理方
    法。
  7. それぞれ異なる加工工程を経て製造された複数のウェハから切出された互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理システムであって
    前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報を前記半導体製品に対応付けて取得する識別情報取得手段と、
    所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得手段と、
    該良否取得手段で得られた前記所定の個数に亘った半導体製品の良否結果を、前記識別
    情報取得手段で前記半導体製品に対応付けて取得された前記半導体部品の前記各ウェハ上の位置情報に基づいて前記各ウェハ上にマッピングして前記各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成し、該作成された前記各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して半導体製品の不良発生源となるウェハを推定する解析手段とを備えたことを特徴とする半導体製品の品質管理システム。
  8. それぞれの異なる加工工程を経て製造された複数のウェハから切出された互いに種類の異なる複数の半導体部品を組立工程で組立てて半導体製品を製造する際の半導体製品の品質管理システムであって、
    前記組立工程で組立てる複数の半導体部品の各半導体部品に付与された前記ウェハ上の位置情報と前記半導体部品を切出したウェハを製造した製造工場の情報とを前記半導体製品に対応付けて取得する識別情報取得手段と、
    所定の個数に亘って製造された半導体製品の顧客からの返品有無結果も含む良否結果を得る良否取得手段と、
    該良否取得手段で得られた前記所定の個数に亘った半導体製品の良否結果を、前記識別
    情報取得手段で前記半導体製品に対応付けて取得された前記半導体部品を切出したウェハを製造した前記製造工場の情報と前記各ウェハ上の位置情報とに基づいて前記製造工場別も含む各ウェハ上にマッピングして前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を作成し、該作成された前記製造工場別も含む各半導体部品毎に対応するウェハ上での2次元の良否結果の分布を比較解析して製造工場別も含めて半導体製品の不良発生源となるウェハを推定する解析手段とを備えたことを特徴とする半導体製品の品質管理システム。
  9. 前記識別情報取得手段は識別データ読み取り装置で構成し、前記良否取得手段は半導体
    製品の電気的特性の良否を試験する試験装置で構成することを特徴とする請求項7または
    8に記載の半導体製品の品質管理システム。
JP2004152839A 2004-05-24 2004-05-24 半導体製品の品質管理方法およびその品質管理システム Expired - Fee Related JP4620970B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004152839A JP4620970B2 (ja) 2004-05-24 2004-05-24 半導体製品の品質管理方法およびその品質管理システム
PCT/JP2005/003626 WO2005114710A1 (ja) 2004-05-24 2005-03-03 半導体製品の品質管理方法およびその品質管理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004152839A JP4620970B2 (ja) 2004-05-24 2004-05-24 半導体製品の品質管理方法およびその品質管理システム

Publications (2)

Publication Number Publication Date
JP2005340234A JP2005340234A (ja) 2005-12-08
JP4620970B2 true JP4620970B2 (ja) 2011-01-26

Family

ID=35428610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004152839A Expired - Fee Related JP4620970B2 (ja) 2004-05-24 2004-05-24 半導体製品の品質管理方法およびその品質管理システム

Country Status (2)

Country Link
JP (1) JP4620970B2 (ja)
WO (1) WO2005114710A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640253B (zh) 2010-10-04 2014-06-18 晟碟半导体(上海)有限公司 分立组件后向可追溯性和半导体装置前向可追溯性
JP6185492B2 (ja) * 2015-01-08 2017-08-23 サンディスク セミコンダクター (シャンハイ) カンパニー, リミテッドSandisk Semiconductor (Shanghai) Co., Ltd. 個別部品後方追跡可能性および半導体装置前方追跡可能性

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000111617A (ja) * 1998-10-01 2000-04-21 Fuji Xerox Co Ltd マルチチップモジュール及びその試験方法
JP2001273793A (ja) * 2000-03-27 2001-10-05 Hiroshima Nippon Denki Kk 半導体生産システム及び半導体装置の生産方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05256915A (ja) * 1992-03-12 1993-10-08 Ricoh Co Ltd マルチチップ実装体
JP3800809B2 (ja) * 1998-06-26 2006-07-26 ソニー株式会社 記録・再生装置の検索ユニット

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000111617A (ja) * 1998-10-01 2000-04-21 Fuji Xerox Co Ltd マルチチップモジュール及びその試験方法
JP2001273793A (ja) * 2000-03-27 2001-10-05 Hiroshima Nippon Denki Kk 半導体生産システム及び半導体装置の生産方法

Also Published As

Publication number Publication date
JP2005340234A (ja) 2005-12-08
WO2005114710A1 (ja) 2005-12-01

Similar Documents

Publication Publication Date Title
US7835566B2 (en) All surface data for use in substrate inspection
JP3255292B2 (ja) プロセス管理システム
US8312401B2 (en) Method for smart defect screen and sample
TW202006848A (zh) 半導體廠缺陷作業系統及裝置
US20140226893A1 (en) Method and System for Image-Based Defect Alignment
JP4357134B2 (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
JP2002100660A (ja) 欠陥検出方法と欠陥観察方法及び欠陥検出装置
CN104870984A (zh) 用于混合模式的晶片检验的方法及***
JP2010537199A (ja) 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法
CN108431936A (zh) 基于形状的分组
CN109284806A (zh) 用于自动rfid质量控制的***和方法
JP2009206439A (ja) 線状パターンの検知方法および装置
CN107038697A (zh) 用于诊断半导体晶圆的方法和***
US7081769B2 (en) Method of identifying and analyzing semiconductor chip defects
JPH07335510A (ja) 半導体装置およびその識別子付与方法およびその不良解析方法
JP2007095953A (ja) 半導体装置の選別方法及び半導体装置の選別装置
TWI239585B (en) Pattern measurement method, manufacturing method of semiconductor device using the same, and pattern measurement device
JP4620970B2 (ja) 半導体製品の品質管理方法およびその品質管理システム
JP2012190935A (ja) チップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法
JPH07235617A (ja) 半導体装置
US7079966B2 (en) Method of qualifying a process tool with wafer defect maps
JP2002093875A (ja) 半導体装置のパターンの危険箇所情報の評価方法
JP4538205B2 (ja) 検査データの解析プログラム、検査データ解析装置
US7634127B1 (en) Efficient storage of fail data to aid in fault isolation
JP2004165395A (ja) 検査データ解析プログラムと検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees