JP4613353B2 - 半導体装置およびプログラム方法 - Google Patents
半導体装置およびプログラム方法 Download PDFInfo
- Publication number
- JP4613353B2 JP4613353B2 JP2006512890A JP2006512890A JP4613353B2 JP 4613353 B2 JP4613353 B2 JP 4613353B2 JP 2006512890 A JP2006512890 A JP 2006512890A JP 2006512890 A JP2006512890 A JP 2006512890A JP 4613353 B2 JP4613353 B2 JP 4613353B2
- Authority
- JP
- Japan
- Prior art keywords
- cell array
- dummy
- cell
- array
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 description 6
- 238000012795 verification Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
Claims (12)
- 複数個のメモリセルを有するコアセルアレイと、
前記メモリセルの記憶データを識別するために用いられるリファレンスセルを有し、リファレンス電流を生成するリファレンスセルアレイと、
前記リファレンスセルアレイに近接して、少なくとも1つのプログラム可能なダミーセルを含むダミーセルアレイと、
前記リファレンスセルのプログラミングが、前記リファレンスセルアレイの両端から開始され、前記リファレンスセルアレイの中央に向かって順次進むように、前記リファレンスセルをプログラムする制御回路とを有する半導体装置。 - 前記ダミーセルアレイは前記コアセルアレイと前記リファレンスセルアレイとが接続されたワード線に接続され、かつ前記コアセルアレイと前記リファレンスセルアレイとの間に位置する請求項1記載の半導体装置。
- 前記ダミーセルアレイは前記コアセルアレイと前記リファレンスセルアレイとが接続されたワード線に接続され、かつ前記コアセルアレイと前記リファレンスセルアレイとの間に位置し、
前記ダミーセルアレイは前記コアセルアレイに近接する別のプログラム可能なダミーセルを有する請求項1記載の半導体装置。 - 前記コアセルアレイと、前記リファレンスセルアレイと、前記ダミーセルアレイとは隣り合うセルがビット線を共用する仮想接地タイプであって、プログラム可能なダミーセルの2ビットのうちの前記リファレンスセルアレイ寄りのビットはプログラム状態にある請求項1から3のいずれかに記載の半導体装置。
- 前記コアセルアレイ、前記リファレンスセルアレイ及び前記ダミーセルアレイに共通に与えられるデコード信号を生成するデコーダを更に有する請求項1から4のいずれかに記載の半導体装置。
- 前記制御回路は、前記コアセルアレイと前記リファレンスセルアレイのデータを消去した後に、前記ダミーセルアレイの端部の前記プログラム可能なダミーセルをプログラムし
、その後前記リファレンスセルアレイをプログラムする、請求項1から5のいずれかに記載の半導体装置。 - 前記メモリセルは、絶縁膜の電荷トラップ層を有し、前記電荷トラップ層に電荷を蓄えることで情報を記憶する請求項1から6のいずれかに記載の半導体装置。
- 前記リファレンスセルに近接して位置する前記プログラム可能なダミーセルはプログラムされた状態にある請求項1記載の半導体装置。
- 前記ダミーセルアレイは別のプログラム可能なダミーセルを有し、前記リファレンスセルアレイは、前記ダミーセルアレイ内において前記プログラム可能なダミーセルと前記別のプログラム可能なダミーセルとの間に挟まれている請求項1記載の半導体装置。
- 前記ダミーセルアレイは複数のプログラム可能なダミーセルを有し、前記複数のプログラム可能なダミーセルのうち前記リファレンスセルアレイに近接して位置する1つ又は複数のプログラム可能なダミーセルのみプログラムされた状態にある請求項1記載の半導体装置。
- 前記プログラム可能なダミーセルは前記リファレンスセルアレイに隣り合う請求項1から10のいずれか一項記載の半導体装置。
- メモリセルのデータを識別するためのリファレンスセルを有するリファレンスセルアレイをプログラムする方法であって、
前記メモリセル及び前記リファレンスセルのデータを消去するステップと、
前記リファレンスセルアレイに近接して位置するダミーセルアレイのダミーセルをプログラムするステップと、
前記ダミーセルをプログラムするステップの後に前記リファレンスセルアレイをプログラムするステップとを有し、
前記リファレンスセルアレイをプログラムするステップは、前記リファレンスセルのプログラミングが、前記リファレンスセルアレイの両端に位置するリファレンスセルから開始され、前記リファレンスセルアレイの中央に向かって順次進むようにリファレンスセルをプログラムする方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2004/006264 WO2005109442A1 (ja) | 2004-05-11 | 2004-05-11 | 半導体装置およびプログラム方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005109442A1 JPWO2005109442A1 (ja) | 2008-03-21 |
JP4613353B2 true JP4613353B2 (ja) | 2011-01-19 |
Family
ID=35320449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006512890A Expired - Fee Related JP4613353B2 (ja) | 2004-05-11 | 2004-05-11 | 半導体装置およびプログラム方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7206241B2 (ja) |
JP (1) | JP4613353B2 (ja) |
CN (1) | CN1998052B (ja) |
DE (1) | DE112004002856B4 (ja) |
GB (1) | GB2432698B8 (ja) |
WO (1) | WO2005109442A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8094493B2 (en) * | 2004-11-12 | 2012-01-10 | Macronix International Co., Ltd. | Memory devices and methods using improved reference cell trimming algorithms for accurate read operation window control |
JP4660243B2 (ja) * | 2005-03-28 | 2011-03-30 | 株式会社東芝 | 半導体記憶装置 |
JP2007053229A (ja) * | 2005-08-18 | 2007-03-01 | Nec Electronics Corp | 半導体記憶装置およびその製造方法 |
JP2007172747A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
KR100908562B1 (ko) * | 2007-11-29 | 2009-07-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 소거 방법 |
JP2010033682A (ja) * | 2008-07-31 | 2010-02-12 | Panasonic Corp | 不揮発性半導体記憶装置 |
WO2011155120A1 (ja) * | 2010-06-09 | 2011-12-15 | パナソニック株式会社 | リファレンスセルのための主ビット線のシールド方法 |
US9312010B1 (en) * | 2014-10-07 | 2016-04-12 | Sandisk Technologies Inc. | Programming of drain side word line to reduce program disturb and charge loss |
JP7458960B2 (ja) * | 2020-11-10 | 2024-04-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06111592A (ja) * | 1991-11-28 | 1994-04-22 | Mega Chips:Kk | 半導体記憶装置 |
JP2003242794A (ja) * | 2002-02-18 | 2003-08-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2004071066A (ja) * | 2002-08-07 | 2004-03-04 | Renesas Technology Corp | 半導体記憶装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0785359B2 (ja) * | 1987-03-18 | 1995-09-13 | 株式会社日立製作所 | 半導体記憶装置 |
JP3474614B2 (ja) * | 1993-12-14 | 2003-12-08 | マクロニクス インターナショナル カンパニイ リミテッド | 不揮発性半導体メモリ装置及びその動作方法 |
US6215697B1 (en) * | 1999-01-14 | 2001-04-10 | Macronix International Co., Ltd. | Multi-level memory cell device and method for self-converged programming |
US6424556B1 (en) * | 2000-12-28 | 2002-07-23 | Virage Logic Corp. | System and method for increasing performance in a compilable read-only memory (ROM) |
JP3908626B2 (ja) | 2002-08-02 | 2007-04-25 | 富士通株式会社 | 記録媒体駆動装置 |
KR100558482B1 (ko) * | 2003-02-04 | 2006-03-07 | 삼성전자주식회사 | 리드 전용 메모리 장치 |
JP3935150B2 (ja) * | 2004-01-20 | 2007-06-20 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
-
2004
- 2004-05-11 DE DE112004002856T patent/DE112004002856B4/de not_active Expired - Fee Related
- 2004-05-11 JP JP2006512890A patent/JP4613353B2/ja not_active Expired - Fee Related
- 2004-05-11 GB GB0622779A patent/GB2432698B8/en not_active Expired - Fee Related
- 2004-05-11 CN CN2004800435737A patent/CN1998052B/zh not_active Expired - Fee Related
- 2004-05-11 WO PCT/JP2004/006264 patent/WO2005109442A1/ja active Application Filing
-
2005
- 2005-05-11 US US11/126,558 patent/US7206241B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06111592A (ja) * | 1991-11-28 | 1994-04-22 | Mega Chips:Kk | 半導体記憶装置 |
JP2003242794A (ja) * | 2002-02-18 | 2003-08-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2004071066A (ja) * | 2002-08-07 | 2004-03-04 | Renesas Technology Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2005109442A1 (ja) | 2005-11-17 |
GB2432698B (en) | 2007-11-28 |
US7206241B2 (en) | 2007-04-17 |
CN1998052B (zh) | 2011-04-06 |
JPWO2005109442A1 (ja) | 2008-03-21 |
DE112004002856T5 (de) | 2007-04-19 |
GB2432698A (en) | 2007-05-30 |
DE112004002856B4 (de) | 2010-08-19 |
US20050276112A1 (en) | 2005-12-15 |
CN1998052A (zh) | 2007-07-11 |
GB0622779D0 (en) | 2006-12-27 |
GB2432698B8 (en) | 2008-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3943526B2 (ja) | 不揮発性半導体記憶装置 | |
US6788580B2 (en) | Nonvolatile semiconductor storage device and data erasing method | |
US7130222B1 (en) | Nonvolatile memory with program while program verify | |
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
JP3886673B2 (ja) | 不揮発性半導体記憶装置 | |
JP3672435B2 (ja) | 不揮発性メモリ装置 | |
US8605512B2 (en) | Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device | |
KR100960352B1 (ko) | 선 소거 단계를 이용하여 플래시 메모리를 소거하는 방법 | |
JP2004079602A (ja) | トラップ層を有する不揮発性メモリ | |
JP4593159B2 (ja) | 半導体装置 | |
JP3080744B2 (ja) | 電気的に書き込み一括消去可能な不揮発性半導体記憶装置 | |
JP2003217288A (ja) | リードディスターブを緩和したフラッシュメモリ | |
US7206241B2 (en) | Semiconductor device and programming method | |
US7286398B2 (en) | Semiconductor device and method of controlling said semiconductor device | |
JP3623756B2 (ja) | 不揮発性半導体記憶装置 | |
JP4614115B2 (ja) | 半導体装置および書き込み方法 | |
JP4698605B2 (ja) | 半導体装置および半導体装置の制御方法 | |
JP3143161B2 (ja) | 不揮発性半導体メモリ | |
JPH1196776A (ja) | 不揮発性半導体メモリ装置 | |
JP2009048750A (ja) | 不揮発性半導体記憶装置 | |
JP5467938B2 (ja) | 半導体メモリ | |
JP3263636B2 (ja) | 不揮発性半導体メモリ装置 | |
JP2006351112A (ja) | 半導体装置 | |
JP2009301681A (ja) | 不揮発性半導体記憶装置とその制御方法 | |
KR20070036043A (ko) | 반도체 장치 및 프로그램 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100415 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100415 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100713 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100922 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4613353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |