KR20070036043A - 반도체 장치 및 프로그램 방법 - Google Patents

반도체 장치 및 프로그램 방법 Download PDF

Info

Publication number
KR20070036043A
KR20070036043A KR1020067023674A KR20067023674A KR20070036043A KR 20070036043 A KR20070036043 A KR 20070036043A KR 1020067023674 A KR1020067023674 A KR 1020067023674A KR 20067023674 A KR20067023674 A KR 20067023674A KR 20070036043 A KR20070036043 A KR 20070036043A
Authority
KR
South Korea
Prior art keywords
cell array
dummy
reference cell
cell
core
Prior art date
Application number
KR1020067023674A
Other languages
English (en)
Inventor
가즈나리 기도
야스시 가사
미노루 야마시타
가즈히로 구리하라
히로아키 와다
Original Assignee
스펜션 엘엘씨
스펜션 저팬 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스펜션 엘엘씨, 스펜션 저팬 리미티드 filed Critical 스펜션 엘엘씨
Priority to KR1020067023674A priority Critical patent/KR20070036043A/ko
Publication of KR20070036043A publication Critical patent/KR20070036043A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 반도체 장치는 레퍼런스 셀 어레이부(53)의 단부에 인접하여, 적어도 한 개의 프로그램된 더미 셀을 배치하고 있다. 따라서, 레퍼런스 셀 어레이부(53)의 단부의 데이터를 읽어낼 때에는 전류 누설은 발생하지 않는다. 또한, 레퍼런스 셀 어레이부(53)의 중앙측의 메모리 셀은 인접한 레퍼런스 셀이 프로그램되어 있으므로, 모든 레퍼런스 셀로부터의 데이터 읽어내기 시에 전류 누설의 발생을 방지할 수 있다. 따라서, 레퍼런스 전류를 안정적으로 공급할 수 있다.

Description

반도체 장치 및 프로그램 방법 {SEMICONDUCTOR DEVICE AND PROGRAM METHOD}
본 발명은 인접하는 메모리 셀의 드레인라인과 소스라인을 서로 공유하는 가상 접지형의 반도체 장치 및 그 레퍼런스 셀을 프로그램하는 방법에 관한 것이다.
플래쉬 메모리 등의 불휘발성의 반도체 장치에 있어서는, 어떠한 소정의 문턱값으로 설정된 레퍼런스 셀의 전류를 레퍼런스 전류로 하여, 읽어내기 동작시에 읽어내기 메모리 셀의 드레인 전류와 레퍼런스 셀의 레퍼런스 전류를 비교한다. 읽어내기 메모리 셀의 드레인 전류가 레퍼런스 전류보다 큰 지 아닌 지에 따라서, 데이터“1" 또는“0"의 판정을 실시한다.
또한, 가상 접지형의 메모리 어레이에 있어서의 메모리 셀 또는 레퍼런스 셀로부터 데이터를 읽어낼 때에는 셀의 드레인 측에 전압을 인가하고, 소스측은 접지 전위 Vss로서 전류를 흘려보낸다. 또한, 드레인라인에 인접하는 비트라인에는 프리차지를 인가한다. 드레인라인과 동일한 전압을 드레인라인에 인접하는 비트라인에 인가함으로써, 전류의 누설을 막을 수 있다.
그러나, 드레인의 전압과 프리차지 전압을 완전히 동일하게 하지는 못하고, 데이터를 읽어내는 메모리 셀에 인접하는 메모리 셀이 소거 상태인 경우, 누설 전류는 발생한다. 데이터를 읽어내는 메모리 셀에 인접하는 메모리 셀이 프로그램되 어 있는 경우에는 차지된 전하의 영향을 받아 누설 전류가 일어나지 않는다. 즉, 인접하는 메모리 셀의 데이터에 의하여, 누설 전류의 유무가 결정되고, 읽어내기 특성에 영향을 미친다.
도 1을 참조하면서 더 상세하게 설명한다. 도 1 중의 메모리 셀은 전하 트랩층을 가지는 MONOS형의 메모리 셀이고, 동일한 층의 좌우의 영역에 전자를 트랩시킴으로써, 2비트 정보를 기억할 수 있다. 흰 원은 전자가 트랩되어 있지 않은 (소거 상태) 상태, 검은 원은 전자가 트랩되어 있는 (프로그램 상태) 상태를 의미한다. 도 1A에 도시하는 바와 같이, 읽어내기를 실시하는 메모리 셀 (도 1A에 도시하는 Cell (0))의 드레인라인측에 인접하는 메모리 셀 (도 1A에 도시하는 Cell (7))이 프로그램 되어 있으면, 프로그램에 의한 전하의 영향을 받아 전자가 흐르지 않고, 누설 전류가 발생하지 않는다. 그러나, 도 1B에 도시하는 바와 같이 데이터를 읽어내는 메모리 셀 (Cell (0))의 드레인라인측에 인접하는 메모리 셀 (Cell (7))에 프로그램되어 있지 않으면 누설 전류가 발생한다. 도 1B에 도시하는 프리차지된 비트라인에 인접하는 비트라인은 플로팅 상태로 되어 있고, 프리차지된 비트라인으로부터 플로팅 상태의 비트라인으로 전류 누설이 발생하여, 더 전압이 떨어진 프리차지된 비트라인으로 드레인라인으로부터 누설 전류가 흐른다.
전류 누설이 발생하더라도 모든 레퍼런스 전류의 읽어내기시에, 동일한 전류 누설이 발생하고 있으면, 읽어내기 특성이 변화하지 않지만, 레퍼런스 셀의 경우에는 특정 어드레스의 레퍼런스 셀에 대하여 누설 전류가 발생한다.
도 1A 및 1B에 도시하는 바와 같이, 코어 셀과 레퍼런스 셀은 동일한 셀 어레이 내에 있다. 레퍼런스 셀이, 도 1A 및 1B에 도시하는 바와 같이 코어 셀에 인접하여 제공되어 있는 경우, 코어 셀에 인접하는 레퍼런스 셀에서는 인근 코어 셀의 프로그램 상황에 따라서, 누설 전류가 흐르거나 흐르지 않거나 한다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 읽어내는 셀의 위치에 상관 없이, 안정적으로 레퍼런스 전류를 공급할 수 있는 반도체 장치 및 프로그램 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위하여, 본 발명의 반도체 장치는 복수개의 메모리 셀을 가지는 코어 셀 어레이과, 상기 메모리 셀의 기억 데이터를 식별하기 위한 레퍼런스 전류를 생성하는 레퍼런스 셀 어레이와, 상기 레퍼런스 셀 어레이에 근접하여, 적어도 1개의 프로그램 가능한 더미 셀 어레이를 가진다. 레퍼런스 셀 어레이에 근접하여, 적어도 1개의 프로그램된 더미 셀을 배치함으로써, 레퍼런스 셀 어레이의 단부의 데이터를 읽어낼 때에 전류 누설이 일어나지 않는다. 레퍼런스 셀 어레이의 중앙측의 셀은 인접하는 레퍼런스 셀이 프로그램되기 때문에, 모든 레퍼런스 셀로부터의 데이터 읽어내기시에 전류 누설의 발생을 방지할 수 있다. 따라서, 레퍼런스 전류를 안정적으로 공급할 수 있다.
상기 반도체 장치에 있어서, 상기 더미 셀 어레이는 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이가 접속된 워드라인에 접속되고, 또한 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이의 사이에 위치하는 구성으로 할 수 있다. 또한, 상기 더미 셀 어레이는 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이가 접속된 워드라인에 접속되고, 또한 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이와의 사이에 위치하며, 상기 더미 셀 어레이는 상기 코어 셀 어레이에 근접하는 다른 프로그램 가능한 더미 셀을 가지는 구성으로 할 수도 있다. 더미 셀을 포함하는 더미 셀 어레이가 코어 셀 어레이와 레퍼런스 셀 어레이의 사이에 배치되어 있으므로, 코어 셀 어레이에 기록된 데이터에 상관없이, 레퍼런스 셀 어레이로부터 레퍼런스 전류를 안정적으로 제공할 수 있다.
상기 반도체 장치에 있어서, 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이와 상기 더미 셀 어레이는 서로 인접하는 셀이 비트라인을 공용하는 가상 접지 타입이며, 프로그램 가능한 더미 셀의 2비트 중 상기 레퍼런스 셀 어레이의 비트는 프로그램 상태에 있는 구성으로 하는 것이 좋다. 레퍼런스 셀 어레이측의 비트가 프로그램 되어 있으므로, 레퍼런스 셀 어레이 단부의 레퍼런스 전류 읽어내기시에, 전류 누설의 발생을 더 안정적으로 방지할 수 있다.
또한 상기 반도체 장치에 있어서, 상기 코어 셀 어레이, 상기 레퍼런스 셀 어레이 및 상기 더미 셀 어레이에 공통으로 부여되는 디코드 신호를 생성하는 디코더를 추가로 가지는 구성으로 할 수 있다. 코어 셀 어레이, 레퍼런스 셀 어레이, 더미 셀 어레이의 셀을 공통의 디코드 신호로 선택할 수 있으므로, 더미 셀 어레이를 설치하기 위하여 새롭게 디코드를 변경할 필요가 없어진다.
또한 상기 반도체 장치에 있어서, 상기 레퍼런스 셀의 양단으로부터 개시하고 중앙을 향하여 나아가도록 레퍼런스 셀을 프로그램하는 제어 회로를 추가로 포함하는 구성으로 할 수 있다. 레퍼런스 셀 어레이의 단부에는 프로그램된 더미 셀이 있기 때문에, 레퍼런스 셀 어레이의 단부로부터 중심 셀의 방향으로 프로그램을 실시함으로써, 프로그램 시의 누설 전류의 발생을 방지할 수 있다.
또한 상기 반도체 장치에 있어서, 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이의 데이터를 소거한 후에, 상기 더미 셀 어레이의 단부의 상기 프로그램 가능한 더미 셀을 프로그램하고, 그 후 상기 레퍼런스 셀 어레이를 프로그램하는 제어 회로를 더 포함하는 구성으로 할 수 있다. 레퍼런스 셀 어레이를 프로그램할 때에, 더미 셀의 프로그램을 실시하고 나서 레퍼런스 셀 어레이의 프로그램을 실시하고 있으므로, 레퍼런스 셀 어레이의 단부의 셀의 프로그램을 실시할 때에 전류 누설이 발생하지 않는다.
또한 상기 메모리 셀은 절연막의 전하 트랩층을 구비하고, 상기 전하 트랩층에 전하를 축적함으로써 정보를 기억하면 좋다.
또한 상기 반도체 장치에 있어서, 상기 레퍼런스 셀에 근접하여 위치하는 상기 프로그램 가능한 더미 셀은 프로그램된 상태에 있는 것이 좋다. 또한, 상기 더미 셀 어레이는 다른 프로그램 가능한 더미 셀을 구비하고, 상기 레퍼런스 셀 어레이는 상기 프로그램 가능한 더미 셀과 상기 다른 프로그램 가능한 더미 셀의 사이에 끼워지는 구성으로 할 수 있다. 또한, 상기 더미 셀 어레이는 복수의 프로그램 가능한 더미 셀을 가지고, 상기 복수의 프로그램 가능한 더미 셀 중 상기 레퍼런스 셀 어레이에 근접하여 위치하는 1개 또는 복수의 프로그램 가능한 더미 셀만 프로그램된 상태에 있는 구성으로 할 수도 있다.
상기 구성에 있어서, 상기 프로그램 가능한 더미 셀은 상기 레퍼런스 셀 어레이에 서로 인접하는 것이 좋다.
본 발명은 또한, 메모리 셀의 데이터를 식별하기 위한 레퍼런스 셀을 가지는 레퍼런스 셀 어레이를 프로그램하는 방법으로서, 메모리 셀 및 레퍼런스 셀의 데이터를 소거하는 스텝과, 상기 레퍼런스 셀 어레이에 근접하여 위치하는 더미 셀 어레이의 더미 셀을 프로그램하는 스텝과, 상기 프로그램 종료 후에 상기 레퍼런스 셀 어레이를 프로그램하는 스텝을 가지는 방법을 포함한다. 레퍼런스 셀 어레이를 프로그램 할 때에, 더미 셀의 프로그램을 실시하고 나서 레퍼런스 셀 어레이의 프로그램을 실시하고 있으므로, 레퍼런스 셀 어레이를 프로그램할 때에 전류 누설이 발생하지 않는다.
상기 방법에 있어서, 상기 레퍼런스 셀을 프로그램하는 스텝은 레퍼런스 셀 어레이의 양단에 위치하는 셀로부터 개시하면 좋다. 레퍼런스 셀 어레이의 단부에는 프로그램된 더미 셀이 있으므로, 레퍼런스 셀 어레이의 단부로부터 중심의 셀의 방향으로 프로그램을 실시함으로써, 프로그램시의 누설 전류의 발생을 방지할 수 있다.
발명의 효과
본 발명의 반도체 장치는 읽어내는 셀의 위치에 상관 없이, 안정적으로 레퍼런스 전류를 공급할 수 있다.
도 1A 및 1B는 레퍼런스 셀로부터의 데이터 읽어내기시에 흐르는 누설 전류를 설명하기 위한 도면이다.
도 2는 불휘발성 반도체 기억장치의 구성을 나타내는 블럭도이다.
도 3은 셀 어레이의 구성을 나타내는 도면이다.
도 4는 더미 셀 어레이 단부의 셀이 프로그램되어 있는 상태를 나타내는 도면이다.
도 5는 레퍼런스 셀 어레이부의 데이터 써넣기 순서를 나타내는 도면이다.
도 6은 레퍼런스 셀 어레이부의 중심으로부터 바깥쪽으로 프로그램을 실시하였을 때에 발생하는 누설 전류를 나타내는 도면이다.
도 7은 데이터 입출력 회로의 구성을 나타내는 도면이다.
도 8은 레퍼런스 전류와 데이터의 읽어내기 전류를 비교하는 구성을 나타내는 도면이다.
도 9는 코어 셀 어레이부와 코어 셀 어레이부의 메모리 셀을 선택하는 디코더, 패스 트랜지스터의 구성을 나타내는 도면이다.
도 10은 더미 셀 어레이부와 더미 셀 어레이부의 더미 셀을 선택하는 디코더, 패스 트랜지스터의 구성을 나타내는 도면이다.
도 11은 레퍼런스 셀 어레이부와 더미 셀 어레이부의 프로그램의 순서를 나타내는 플로차트이다.
이하에, 첨부 도면을 참조하면서 본 발명을 실시하기 위한 최적 실시예에 대하여 설명한다.
도 2에 본 발명을 불휘발성 반도체 기억장치에 적용한 실시예의 구성을 나타 낸다. 도 2에 도시하는 불휘발성 반도체 기억장치(1)는 제어 회로(2), 칩 인에이블/출력 인에이블 회로(3), 입출력 버퍼(4), 셀 어레이(5), 로우 디코더(6), 칼럼 디코더(7), 어드레스 래치(8), 칼럼 게이트(9), 데이터 입출력 회로(10), 구동 제어부 (11), 전원 공급부(20)을 구비하고 있다. 또한, 전원 공급부(20)에는 고전압 발생부(21)가 구비되어 있다.
제어 회로(2)는 라이트 인에이블(/WE)이나 칩 인에이블 (/CE) 등의 제어 신호, 어드레스 신호, 데이터 신호를 외부로부터 받아, 이들 신호에 기초하여 스테이트 머신으로서 동작하고, 불휘발성 반도체 기억장치(1)의 각부를 제어한다.
입출력 버퍼(4)는 외부로부터 데이터를 받아, 이 데이터를 제어 회로(2) 및 데이터 입출력 회로(10)에 공급한다.
칩 인에이블/출력 인에이블 회로(3)는 장치 외부로부터 제어 신호로서 칩 인에이블 신호 (/CE) 및 아웃풋 인에이블 신호 (/OE)를 받아, 입출력 버퍼(4) 및 셀 어레이(5)의 동작/비동작을 제어한다.
구동 제어 회로(11)는 제어 회로(2)의 제어하에서 동작하고, 데이터의 읽어내기, 써넣기, 소거 등의 동작을 실시하기 위하여 셀 어레이(5), 로우 디코더(6), 칼럼 디코더 (7) 등의 구동 제어를 실시한다.
데이터 입출력 회로(10)는 제어 회로(2)의 제어하에서 동작하고, 셀 어레이(5)에의 데이터의 써넣기와 읽어내기를 실시한다. 데이터 입출력 회로(10)의 상세에 대하여는 후술한다.
로우 디코더(6)는 데이터 써넣기시, 소거시 및 읽어내기 시에, 각각의 어드 레스에 기초하여 복수의 워드라인(WL)를 선택 구동함으로써, 그 워드라인 드라이버 (미도시)에는 소요되는 전압이 공급된다.
칼럼 디코더(7)는 어드레스 래치(8)에 유지된 어드레스를 기초로 칼럼 게이트(9)를 제어한다. 칼럼 게이트(9)가 칼럼 디코더(7)에 의하여 선택됨으로써, 데이터 입출력 회로(10) 내의 대응하는 센스 증폭기가 선택되고, 센스 증폭기에 데이터가 읽어내진다.
셀 어레이(5)는 가상 접지형의 메모리 어레이이며, 메모리 셀의 배열, 워드라인, 비트라인 등을 포함하고, 각 메모리 셀에 2 비트씩 데이터를 기억한다. 컨트롤 게이트와 기반의 사이에, 산화막, 질화막, 산화막의 순서로 적층한 막을 형성하고, 이 질화막에 전하를 트랩시킴으로써 문턱값을 변화시키고, 데이터“0"과“1"을 구별한다. 질화막 등의 트랩층은 절연막이기 때문에, 전하는 이동하지 않는다. 트랩층의 양단에 전하를 축적함으로써 1 셀에 2비트를 기록할 수 있다. 하나의 셀에 2비트를 기록하는 방식을 미러비트(MirroBit) 방식이라고 부르기도 한다. 또한, 메모리 셀로서 다결정 실리콘층을 사용한 플로팅 게이트형의 셀을 사용할 수도 있다. 이 경우는 플로팅 게이트에 축적하는 전하의 양을 변경함으로써, 1 셀에 다(多)비트 정보를 기록할 수 있다.
데이터 읽어내기 시에는 활성화된 워드라인에 의하여 지정되는 메모리 셀로부터의 데이터가 비트라인에 읽어내진다. 써넣기 (이하, 프로그램이라고 부른다) 또는 소거시에는 워드라인 및 비트라인을 각각의 동작에 따른 적당한 전위로 설정함으로써, 메모리 셀에 대한 전하 주입 또는 전하 방출 동작을 실행한다.
이에, 도 3을 참조하면서 셀 어레이(5)의 구성을 설명한다. 셀 어레이(5) 내에는, 도 3에 나타내는 바와 같이, 데이터를 기록하는 코어 셀 어레이부(51)와 읽어낸 데이터의 값을 판정하기 위한 레퍼런스 전류를 공급하는 레퍼런스 셀 어레이부(53)와 더미 셀 어레이부(52)가 형성되어 있다. 레퍼런스 셀 어레이부(53)는 1 페이지 (예를 들면 8셀)분의 데이터“10"을 기록하는 레퍼런스 셀 어레이 A (Ref. A라고 표기한다) (54)와, 마찬가지로 1 페이지 (예를 들면 8 셀) 분의 데이터 "01"을 기록하는 레퍼런스 셀 어레이 B (Ref. B라고도 표기한다)(55)로 이루어진다. 더미 셀 어레이부(52)는 도 3에 나타내는 바와 같이 코어 셀 어레이부(51)와 레퍼런스 셀 어레이부(53)의 사이에 형성된다.
도 4A에 더미 셀 어레이부(52)의 구성을 나타낸다. 도 4A에 나타내는 바와 같이 더미 셀 어레이부(52)는 복수개 (8개)의 프로그램 가능한 메모리 셀로 이루어지고, 더미 셀 어레이부(52)의 양단부의 메모리 셀(61, 62)이 프로그램되어 있다. 더미 셀 어레이부(52)의 양단부의 더미 셀(61, 62)이 프로그램되어 있기 때문에, 이 더미 셀(61)에 인접하는 레퍼런스 셀 어레이부(53)의 레퍼런스 셀로부터 읽어내기를 실시할 때의 누설 전류의 발생을 방지할 수 있다. 또한, 프로그램되어 있는 비트는 더미 셀(61)의 레퍼런스 셀측의 비트인 것이 바람직하지만, 이 레퍼런스 셀측의 비트와는 반대쪽의 비트만이 프로그램되어 있어도 된다. 당연히, 양쪽 비트 모두가 프로그램되어 있으면 더 좋다. 또는 도 4A에 나타내는 더미 셀 어레이부(52)는 양단부의 더미 셀(61, 62), 즉, 코어 셀 어레이부(51)측의 더미 셀(62)과 레퍼런스 셀 어레이부(53)측의 더미 셀(61)이 모두 프로그램되어 있는데, 도 4B에 나타내는 바와 같이 레퍼런스 셀 어레이부(53)측의 더미 셀(61)만이 프로그램되어 있어도 좋다.
또한, 레퍼런스 셀 어레이부(53)의 프로그램을 실시할 때에는 도 5에 나타내는 바와 같이 레퍼런스 셀 어레이부(53)의 바깥쪽으로부터 중심으로 향하는 방향으로 프로그램을 실시한다. 도 3에 나타내는 바와 같이 코어 셀 어레이부(51)와 레퍼런스 셀 어레이부(53)의 사이에, 프로그램된 더미 셀 어레이부(52)를 둔 구성으로 하였을 경우, 레퍼런스 셀 어레이부(53)의 중심 셀로부터 프로그램을 실시하면, 중심의 레퍼런스 셀에 대한 프로그램 시에는 누설 전류가 발생하지만, 단부의 레퍼런스 셀의 프로그램 시에는 누설 전류는 발생하지 않는다. 예를 들면, 도 6에 나타내는 Cell (2)의 오른쪽의 비트의 써넣기 검증을 실시하는 경우, 오른쪽의 비트라인 (3)을 소스, 왼쪽의 비트라인 (2)을 드레인, 드레인라인의 인접하는 소스라인과 반대쪽의 비트라인 (1)을 프리 차지에 접속한다. 이때, Cell(2)의 드레인라인측의 Cell(1)이 프로그램되어 있지 않으면 드레인라인 (비트라인 (2))으로부터 프리차지의 비트라인(1)에 누설 전류가 흐른다. 마찬가지로, 도 6에 나타내는 Cell(5)의 왼쪽의 비트에 데이터의 기입을 실시하는 경우, Cell(5)의 드레인라인측의 DCell(0)이 프로그램 되어 있기 때문에, 드레인라인(도 5에 나타내는 비트라인(6))으로부터 프리차지 상태의 비트라인(0)에의 누설 전류는 발생하지 않는다. 즉, 레퍼런스 셀의 중심으로부터 단부를 향하여 프로그램을 실시하면, 아무것도 쓰지 않은 중심 셀의 프로그램 시에는 누설 전류가 발생하지만, 레퍼런스 셀의 단부에는 프로그램된 더미 셀(61)이 설치되어 있기 때문에 누설 전류는 발생하지 않는다. 이와 같은 레 퍼런스 셀의 중심과 단부에서의 누설 전류의 변화를 방지하기 위하여, 도 5에 나타내는 바와 같이 레퍼런스 셀 어레이부(53)의 바깥쪽으로부터 중심으로 향하는 방향으로 프로그램을 실시한다. 레퍼런스 셀 어레이부(53)의 바깥쪽에 설치된 더미 셀 어레이부(52)는, 도 4에 나타내는 바와 같이, 단부의 더미 셀(61)이 반드시 프로그램되어 있기 때문에, 바깥쪽으로부터 중심 방향을 향하여 프로그램을 실시함으로써, 항상 누설 전류의 발생을 방지할 수 있다.
다음으로, 도 3에 나타내는 레퍼런스 셀 어레이부(53)에 대하여 상세하게 설명한다. 레퍼런스 셀 어레이부(53)는 코어 셀 어레이부(51)와 함께 소거의 사이클링 특성을 맞추기 위하여, 코어 셀 어레이부(51)과 함께 소거가 이루어진다. 그 후, 레퍼런스 셀 어레이 A (54)의 8 셀에 데이터“10"이 써넣어지고, 레퍼런스 셀 어레이 B (55)의 8 셀에 데이터 "01"이 써넣어진다.
데이터의 읽어내기 시에, 예를 들면 코어 셀 어레이부(51)의 좌단으로부터 두 번째의 비트가 선택되면, 레퍼런스 셀 A (54), B (55)도 각각 좌단으로부터 두 번째의 비트가 선택된다. 또한, 읽어낸 데이터 "10"과 데이터 "01"의 2개의 레퍼런스 셀의 전류를 평균화한 것이 레퍼런스 전류가 된다.
도 7에 데이터 입출력 회로(10)의 상세한 구성을 나타낸다. 도 7에 나타내는 바와 같이 데이터 입출력 회로(10)는 써넣기/소거 회로(21)와, 캐스코드 증폭기(22)와 센스 증폭기 (비교 회로)(23)를 구비하고 있다.
써넣기/소거 회로(21)는 써넣기 펄스 및 소거 펄스를 발생하여 셀 어레이(5)에의 데이터의 써넣기 및 셀 어레이(5)로부터의 데이터의 소거를 실시한다. 캐스코 드 증폭기(22)는 칼럼 게이트(9)를 거쳐 비트 라인상에 읽어낸 데이터나 레퍼런스 셀의 전류를 전압으로 변환한다.
센스 증폭기 (비교 회로)(23)는 데이터 읽어내기 시에는 코어 셀 어레이부(51)로부터 공급되는 데이터의 전압을, 레퍼런스 셀의 전압인 레퍼런스 전압과 비교하고, 데이터가 O인지 1인지 판정한다. 판정 결과는 읽어낸 데이터로서 입출력 버퍼(4)를 거쳐 외부에 공급된다. 또한 프로그램 동작 및 소거 동작에 수반되는 검증 동작은 코어 셀 어레이부(51)로부터 공급된 데이터의 전압을, 프로그램 검증용 레퍼런스 전압 또는 소거 검증용 레퍼런스 전압과 비교함으로써 실시한다. 프로그램 검증용의 레퍼런스 전압은 도 7에 나타내는 외부 레퍼런스 셀 선택 트랜지스터(26)에 의하여 프로그램 검증용의 외부 레퍼런스 셀 (PGM용 외부 Ref Cell이라고도 표기한다)(24)로부터 읽어낸다. 마찬가지로 소거 검증용의 레퍼런스 전압은 외부 레퍼런스 셀 선택 트랜지스터(26)에 의하여 소거 검증용의 외부 레퍼런스 셀 (ER용 외부 Ref Cell이라고도 표기한다)(25)로부터 읽어낸다. 외부 레퍼런스 셀 선택 트랜지스터(26)에 의하여 선택된 레퍼런스 전류는 캐스코드 증폭기(27)에 의하여 전압으로 변환되어 센스 증폭기 (비교 회로)(23)에 공급된다. 센스 증폭기 (비교 회로)(23)는 코어 셀 어레이부(51)로부터 공급된 데이터의 전압과, 써넣기 또는 소거용의 레퍼런스 전압을 비교한다.
도 8에, 코어 셀 어레이부(51)로부터 읽어낸 데이터의 판정을 실시하는 회로의 상세를 나타낸다. 전술한 바와 같이 레퍼런스 셀 어레이부(53)에는 “10"의 데이터를 기록한 레퍼런스 셀 어레이 A (54)와“01"의 데이터를 기록한 레퍼런스 셀 어레이 B (55)가 동일한 수로 설치되어 있다. 도 2에 나타내는 칼럼 게이트(9)에서 "10"과 “01"의 데이터를 기록한 레퍼런스 셀이 각각 선택되고, 선택된 레퍼런스 셀로부터 레퍼런스 전류가 흐른다. 캐스코드 증폭기(22)는 레퍼런스 전류의 전류값을 전압값으로 변환한다. 읽어내기시에는 도 8에 나타내는 스위치(SW1, SW2)를 쇼트시켜 이들 전압값의 평균값을 구하고, 구한 평균 전압값을 센스 증폭기 (비교 회로)(23)에 출력한다. 한편, 코어 셀 어레이부(51)의 읽어내기 대상의 코어 셀로부터도 칼럼 게이트(9)에서 선택된 비트라인으로부터 데이터의 전류가 읽어내지고 캐스코드 증폭기(22)에서 전압값으로 변환된다. 센스 증폭기 (비교 회로)(23)는 데이터의 전압값과 레퍼런스 셀로부터의 평균 전압값를 비교하여 데이터가 O인지, 1인지를 판정한다.
도 9에 코어 셀 어레이부(51)와 코어 셀 어레이부(51)의 메모리 셀을 선택하는 칼럼 디코더(7), 칼럼 게이트(9)의 상세를 나타낸다. 코어 셀 어레이부(51)는 복수의 워드라인(WL) (도 9에 있어서는 간략화를 위하여 1개의 WL만을 대표적으로 나타낸다)과 복수의 메탈 비트라인(MBL)과 워드라인(WL)과 메탈 비트라인(MBL)과의 교차점 부근에 설치되고, 매트릭스상으로 배열된 메모리 셀(MC)를 구비하고 있다. 메모리 셀(MC)은 2개의 메탈 비트라인(MBL)의 사이에 2개 형성된다. 써넣기나 읽어내기의 단위가 되는 1 페이지에는 8개의 메모리 셀 MC가 설치되고 (도 9에 나타내는 MC 0 내지 MC 7), 1개의 메모리 셀 MC에 2 비트를 기록할 수 있다. 또한 2개의 메탈 비트라인의 사이에 2개의 메모리 셀 MS가 설치되어 있기 때문에, 메모리 셀 MC를 2개의 비트라인에 접속하기 위한 서브 비트라인(SBL)이 설치된다. 서브 비트 라인(SBL)은 확산층으로 형성되고 메탈 비트라인(MBL)과 평행하게 설치되어, 셀 신호를 게이트 입력으로 하는 선택 트랜지스터 (도 9에 나타내는 STr)를 거쳐 메탈 비트라인(MBL)에 접속된다. 선택 트랜지스터는 페이지 내에 설치된 각 메모리 셀에 대응하여 8개 형성되어 있다. 1 페이지 내에는 메모리 셀 MC 0 내지 MC 7까지의 8개의 메모리 셀이 형성되어 있으므로, 선택 트랜지스터도 이것에 대응하여 STr 0 내지 STr 7까지의 8개가 형성되어 있다. 이 선택 트랜지스터 STr는 각 페이지에 걸쳐 주기적으로 형성되어 있다. 코어/레퍼런스/더미용 제1 디코더 (칼럼 디코더) (71)는 선택 트랜지스터 (SRTr)를 선택하는 셀 신호 0 내지 셀 신호 7를 생성하여 출력한다. 예를 들면, 메모리 셀 MC 0를 선택하는 셀 신호 SEL 0가 입력되면, 각 페이지의 선택 트랜지스터 STr 0가 온(ON)되고, 각 페이지의 메모리 셀 MC 0가 선택된다. 또한, 도 9에는 도시하고 있지 않지만 선택 트랜지스터(STr)는 레퍼런스 셀 어레이부(53), 더미 셀 어레이부(52)에도 형성되어, 코어 셀 어레이부(51)와 공통의 디코드 신호 (셀 신호 (0) 내지 셀 신호 (7))에 해당하는 메모리 셀 MC를 선택할 수 있다.
또한, 셀 어레이(5)에는 선택된 메모리 셀 MC를 그라운드라인, 데이터라인에 연결하여 칼럼 게이트(91)가 형성되어 있다. 코어/레퍼런스용으로 설치된 제2 디코더로부터의 디코드 신호에 의하여 칼럼 게이트(91)를 선택 구동시켜, 선택한 메모리 셀 MC의 비트라인(MBL)과 서브 비트라인(SBL)에 데이터라인, 그라운드라인의 어느 한 쪽을 접속한다. 또한, 선택한 메모리 셀 MC의 데이터라인측에 인접하는 메모리 셀 MC의 서브 비트라인(SBL)에는 데이터 P라인을 접속한다. 데이터 읽어내기 시 에는 그라운드라인은 접지 전위(Vss)에 접속되고, 데이터라인은 센스 증폭기(23)에 접속되고, 데이터 P라인으로부터는 선택된 메모리 셀 MC의 드레인 전압 (데이터라인으로부터 공급되는 전압)과 동일한 프리차지 전압이 공급된다. 또한, 프로그램시에는 데이터라인으로부터 프로그램 전압 (고전압)이 공급되고, 데이터 P라인으로부터의 프리차지 전압의 공급은 없다.
도 10에 더미 셀 어레이부(52)와 더미 셀 어레이부(52)의 메모리 셀을 선택하는 칼럼 디코더(7), 칼럼 게이트(9)의 상세를 나타낸다. 더미 셀 어레이부(52)는 코어 셀 어레이부(51), 레퍼런스 셀 어레이부(53)과 마찬가지로, 1 페이지가 8개의 메모리 셀 MC로이루어진다. 더미 셀 어레이부(52) 내에도 전술한 코어 셀 어레이부(51), 레퍼런스 셀 어레이부(53)과 마찬가지로 선택 트랜지스터(STr)가 설치되고, 제1 디코더 (칼럼 디코더)(71)로부터의 디코드 신호 (셀 신호)에 의하여 선택된다. 즉, 선택 트랜지스터 (STr)와 제1 디코더 (칼럼 디코더)(71)는, 코어 셀 어레이부(51), 레퍼런스 셀 어레이부(52), 더미 셀 어레이부(52)에서 공통으로 사용된다.
또한, 서브 비트라인(SBL)을 선택하는 더미용 칼럼 게이트(92)에 관하여는 코어 셀 어레이부(51), 레퍼런스 셀 어레이부(53)와 더미 셀 어레이부(52)로 나누어 형성되어 있다. 즉, 코어 셀 어레이부(51)와 레퍼런스 셀 어레이부(53)를 선택하는 디코드 신호와 더미 셀 어레이부(52)를 선택하는 디코드 신호는 다른 신호가 된다. 이것은 더미 셀 어레이부(52)는 코어 셀 어레이부(51), 레퍼런스 어레이부(53)의 경계부의 메모리 셀만을 프로그램 셀로서 기능시키기 때문에, 코어 셀 어 레이부(51), 레퍼런스 셀 어레이부(53)는 다른 디코드 신호에 의하여 제어된다.
도 11에 나타내는 플로차트를 참조하면서 레퍼런스 셀 어레이부(53)와 더미 셀 어레이부(52)에의 프로그램 순서에 대하여 설명한다. 먼저, 코어 셀 어레이부(51)의 소거 커멘드가 사용자로부터 입력된다. 제어 회로(2)는 커멘드를 입력하면, 로우 디코더(6), 칼럼 디코더(7), 데이터 입출력 회로(10) 등의 각부를 제어하고, 소거 전의 프리프로그램을 실행시킨다 (스텝 S1). 프리프로그램이란, 데이터(1)가 기록되어 있는 소거 상태의 메모리 셀에 대하여 프로그램을 실행하고, 모든 메모리 셀에 데이터 O을 쓰는 것이다. 이 프리프로그램은 코어 셀 어레이부(51)와 레퍼런스 셀 어레이부(53)에 대하여 실시된다.
다음으로, 제어 회로(2)는 소거 처리를 코어 셀 어레이부(51)와 레퍼런스 셀 어레이부(53)에 대하여 일괄하여 실시한다. 도 7에 도시하는 써넣기/소거 회로(21)을 사용하여 코어 셀 어레이부(51)와 레퍼런스 셀 어레이부(53)에 소거 펄스를 인가하고, 소거 처리를 실시한다. (스텝 S2). 소거 후 상기 문턱값 전압(Vt) 분포에 있어서, 가장 문턱값이 높은 비트의 문턱값 전압(Vt)이 소거 검증 레벨 이하가 될 때까지, 소거 펄스의 인가와 소거 검증 동작이 반복적으로 이루어진다.
다음으로, 소거 검증 동작에 의하여, 소정의 문턱값 전압 Vt보다 낮게 소거할 수 있으면, 코어 셀 어레이부(51)와 레퍼런스 셀 어레이부(52)에 대하여 문턱값 전압 (Vt)을 조금 올리는 써넣기를 실시하여, 소프트 프로그램을 실행한다 (스텝 S3). 이 소프트 써넣기에 의하여 코어 셀 어레이부(51)와 레퍼런스 셀 어레이부(53)의 메모리 셀의 문턱값 전압이 고르게 된다.
다음으로, 경계 부분의 더미 셀에 대하여 프로그램을 실시하고(스텝 S4), 이어서 16 셀의 레퍼런스 셀에 대하여 소정의 데이터 (01)와 (10)를 각각 프로그램한다 (스텝 S5). 이상의 처리에 의하여, 코어 셀 어레이의 소거 처리를 종료한다.
이와 같이 하여 본 실시예는 레퍼런스 셀 어레이부(53)의 바깥쪽의 더미 셀 (도 4 A에 도시하는 더미 셀 61)을 프로그램한 상태로 둠으로써, 레퍼런스 셀 어레이부(53)의 프로그램 검증시에, 그 리드 특성이 메모리 셀에 따라서 달라지는 문제가 발생하지 않는다. 또한 레퍼런스 셀 어레이부(53)로부터의 데이터 읽어내기 시에, 메모리 셀에 의하여 리드 특성이 달라지는 문제의 발생을 방지할 수 있다.
또한, 전술한 실시예는 본 발명의 매우 적합한 실시예이다. 다만, 이것에 한정되는 것이 아니며, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러 가지로 변형 실시 가능하다. 예를 들면, 전술한 실시예에서는 불휘발성 반도체 기억장치를 예를 들어 설명하였지만, 이 불휘발성 반도체 기억장치를 탑재한 반도체 장치에 대하여도 본 발명을 충분히 적용할 수 있다.

Claims (14)

  1. 복수개의 메모리 셀을 가지는 코어 셀 어레이와,
    상기 메모리 셀의 기억 데이터를 식별하기 위한 레퍼런스 전류를 생성하는 레퍼런스 셀 어레이와,
    상기 레퍼런스 셀 어레이에 근접하여, 적어도 1개의 프로그램 가능한 더미 셀 어레이를 가지는 반도체 장치.
  2. 제1항에 있어서, 상기 더미 셀 어레이는 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이가 접속된 워드라인에 접속되고, 또한 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이의 사이에 위치하는 반도체 장치.
  3. 제1항에 있어서, 상기 더미 셀 어레이는 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이가 접속된 워드라인에 접속되고, 또한 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이의 사이에 위치하고,
    상기 더미 셀 어레이는 상기 코어 셀 어레이에 근접하는 다른 프로그램 가능한 더미 셀을 가지는 반도체 장치.
  4. 제1항 내지 제3항의 어느 하나의 항에 있어서, 상기 코어 셀 어레이와, 상기 레퍼런스 셀 어레이와, 상기 더미 셀 어레이는 서로 인접하는 셀이 비트라인을 공 용하는 가상 접지 타입이고, 프로그램 가능한 더미 셀의 2 비트 중의 상기 레퍼런스 셀 어레이의 비트는 프로그램 상태에 있는 반도체 장치.
  5. 제1항 내지 제4항의 어느 하나의 항에 있어서, 상기 코어 셀 어레이, 상기 레퍼런스 셀 어레이 및 상기 더미 셀 어레이에 공통으로 부여되는 디코드 신호를 생성하는 디코더를 더 포함하는 반도체 장치.
  6. 제1항 내지 제5항의 어느 하나의 항에 있어서, 상기 레퍼런스 셀의 양단으로부터 개시되어 중앙을 향하여 진행되도록 레퍼런스 셀을 프로그램하는 제어 회로를 더 포함하는 반도체 장치.
  7. 제1항 내지 제6항의 어느 하나의 항에 있어서, 상기 코어 셀 어레이와 상기 레퍼런스 셀 어레이의 데이터를 소거한 후에, 상기 더미 셀 어레이의 단부의 상기 프로그램 가능한 더미 셀을 프로그램하고, 그 후 상기 레퍼런스 셀 어레이를 프로그램하는 제어 회로를 더 포함하는 반도체 장치.
  8. 제1항 내지 제7항의 어느 하나의 항에 있어서, 상기 메모리 셀은 절연막의 전하 트랩층을 가지고, 상기 전하 트랩층에 전하를 축적함으로써 정보를 기억하는 것인 반도체 장치.
  9. 제1항에 있어서, 상기 레퍼런스 셀에 근접하여 위치하는 상기 프로그램 가능한 더미 셀은 프로그램된 상태에 있는 것인 반도체 장치.
  10. 제1항에 있어서, 상기 더미 셀 어레이는 다른 프로그램 가능한 더미 셀을 가지고, 상기 레퍼런스 셀 어레이는 상기 프로그램 가능한 더미 셀과 상기 다른 프로그램 가능한 더미 셀의 사이에 끼워져 있는 것인 반도체 장치.
  11. 제1항에 있어서, 상기 더미 셀 어레이는 복수의 프로그램 가능한 더미 셀을 가지고, 상기 복수의 프로그램 가능한 더미 셀 중 상기 레퍼런스 셀 어레이에 근접하여 위치하는 1개 또는 복수의 프로그램 가능한 더미 셀만 프로그램된 상태에 있는 것인 반도체 장치.
  12. 제1항 내지 제11항의 어느 하나의 항에 있어서, 상기 프로그램 가능한 더미 셀은 상기 레퍼런스 셀 어레이에 서로 인접하는 것인 반도체 장치.
  13. 메모리 셀의 데이터를 식별하기 위한 레퍼런스 셀을 가지는 레퍼런스 셀 어레이를 프로그램하는 방법으로서,
    메모리 셀 및 레퍼런스 셀의 데이터를 소거하는 스텝과,
    상기 레퍼런스 셀 어레이에 근접하여 위치하는 더미 셀 어레이의 더미 셀을 프로그램하는 스텝과,
    상기 프로그램 종료 후에 상기 레퍼런스 셀 어레이를 프로그램하는 스텝
    을 가지는 레퍼런스 셀 어레이를 프로그램하는 방법.
  14. 제13항에 있어서, 상기 레퍼런스 셀을 프로그램하는 스텝은 레퍼런스 셀 어레이의 양단에 위치하는 셀로부터 개시하는 것인 레퍼런스 셀 어레이를 프로그램하는 방법.
KR1020067023674A 2006-11-10 2004-05-11 반도체 장치 및 프로그램 방법 KR20070036043A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067023674A KR20070036043A (ko) 2006-11-10 2004-05-11 반도체 장치 및 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067023674A KR20070036043A (ko) 2006-11-10 2004-05-11 반도체 장치 및 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20070036043A true KR20070036043A (ko) 2007-04-02

Family

ID=38158379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067023674A KR20070036043A (ko) 2006-11-10 2004-05-11 반도체 장치 및 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20070036043A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434401B1 (ko) * 2007-12-17 2014-08-27 삼성전자주식회사 집적 회로 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434401B1 (ko) * 2007-12-17 2014-08-27 삼성전자주식회사 집적 회로 메모리 장치

Similar Documents

Publication Publication Date Title
KR100935948B1 (ko) 알고리즘 다이내믹 기준 프로그래밍
US6567316B1 (en) Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device
JP3943526B2 (ja) 不揮発性半導体記憶装置
US6788580B2 (en) Nonvolatile semiconductor storage device and data erasing method
US6818491B2 (en) Set of three level concurrent word line bias conditions for a NOR type flash memory array
US6515908B2 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
KR100960352B1 (ko) 선 소거 단계를 이용하여 플래시 메모리를 소거하는 방법
US7251161B2 (en) Semiconductor device and method of controlling said semiconductor device
US8605512B2 (en) Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device
US20110007572A1 (en) Nand flash memory
US7206241B2 (en) Semiconductor device and programming method
US7286398B2 (en) Semiconductor device and method of controlling said semiconductor device
JP3974778B2 (ja) 不揮発性半導体メモリ装置およびそのデータ消去方法
JP2000236031A (ja) 不揮発性半導体記憶装置
JP4104151B2 (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法
JP2004171686A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
JP4270496B2 (ja) 不揮発性半導体メモリ装置およびその消去制御方法
US20030095435A1 (en) Non-volatile semiconductor memory device with a memory array preventing generation of a through current path
JP4177167B2 (ja) 不揮発性半導体記憶装置及びデータ判定方法
JP4794231B2 (ja) 不揮発性半導体記憶装置
US6178117B1 (en) Background correction for charge gain and loss
US6198664B1 (en) APDE scheme for flash memory application
KR20070036043A (ko) 반도체 장치 및 프로그램 방법
JP2006351112A (ja) 半導体装置
JP2630066B2 (ja) 不揮発性半導体記憶装置の消去方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination