JP4599734B2 - 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 - Google Patents
多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4599734B2 JP4599734B2 JP2001072089A JP2001072089A JP4599734B2 JP 4599734 B2 JP4599734 B2 JP 4599734B2 JP 2001072089 A JP2001072089 A JP 2001072089A JP 2001072089 A JP2001072089 A JP 2001072089A JP 4599734 B2 JP4599734 B2 JP 4599734B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen
- thin film
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 202
- 238000000034 method Methods 0.000 title claims description 197
- 239000004065 semiconductor Substances 0.000 title claims description 155
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 239000010408 film Substances 0.000 claims description 568
- 239000001257 hydrogen Substances 0.000 claims description 264
- 229910052739 hydrogen Inorganic materials 0.000 claims description 264
- 239000003054 catalyst Substances 0.000 claims description 261
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 251
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 211
- 239000000758 substrate Substances 0.000 claims description 206
- 239000010410 layer Substances 0.000 claims description 167
- 239000007789 gas Substances 0.000 claims description 158
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 110
- 229910052799 carbon Inorganic materials 0.000 claims description 109
- 230000005684 electric field Effects 0.000 claims description 81
- -1 activated hydrogen ions Chemical class 0.000 claims description 65
- 239000000463 material Substances 0.000 claims description 65
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 52
- 238000005401 electroluminescence Methods 0.000 claims description 49
- 125000004429 atom Chemical group 0.000 claims description 47
- 230000015572 biosynthetic process Effects 0.000 claims description 46
- 239000012159 carrier gas Substances 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 230000009471 action Effects 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 38
- 229910003460 diamond Inorganic materials 0.000 claims description 37
- 239000010432 diamond Substances 0.000 claims description 37
- 239000011882 ultra-fine particle Substances 0.000 claims description 37
- 150000002500 ions Chemical class 0.000 claims description 36
- 230000002093 peripheral effect Effects 0.000 claims description 33
- 239000013078 crystal Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000002245 particle Substances 0.000 claims description 31
- 238000001947 vapour-phase growth Methods 0.000 claims description 31
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 30
- 239000004973 liquid crystal related substance Substances 0.000 claims description 30
- 238000000137 annealing Methods 0.000 claims description 22
- 239000000203 mixture Substances 0.000 claims description 16
- 239000002994 raw material Substances 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 13
- 229910021480 group 4 element Inorganic materials 0.000 claims description 13
- 238000007740 vapor deposition Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 239000012808 vapor phase Substances 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000003421 catalytic decomposition reaction Methods 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 8
- 239000010419 fine particle Substances 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 238000003384 imaging method Methods 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 claims description 2
- 241000287463 Phalacrocorax Species 0.000 claims 1
- 238000011282 treatment Methods 0.000 description 147
- 238000004050 hot filament vapor deposition Methods 0.000 description 130
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 76
- 239000012535 impurity Substances 0.000 description 70
- 229910052814 silicon oxide Inorganic materials 0.000 description 68
- 239000011521 glass Substances 0.000 description 46
- 238000005755 formation reaction Methods 0.000 description 45
- 229910021417 amorphous silicon Inorganic materials 0.000 description 42
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 41
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 37
- 238000002425 crystallisation Methods 0.000 description 37
- 230000008025 crystallization Effects 0.000 description 37
- 238000005530 etching Methods 0.000 description 37
- 238000000206 photolithography Methods 0.000 description 33
- 238000005229 chemical vapour deposition Methods 0.000 description 32
- 229920002120 photoresistant polymer Polymers 0.000 description 32
- 238000010438 heat treatment Methods 0.000 description 31
- 229910052581 Si3N4 Inorganic materials 0.000 description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 30
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 28
- 229910052718 tin Inorganic materials 0.000 description 28
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 27
- 229910052782 aluminium Inorganic materials 0.000 description 27
- 238000004544 sputter deposition Methods 0.000 description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 26
- 238000005468 ion implantation Methods 0.000 description 23
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 23
- 230000000694 effects Effects 0.000 description 22
- 238000006243 chemical reaction Methods 0.000 description 19
- 238000002347 injection Methods 0.000 description 19
- 239000007924 injection Substances 0.000 description 19
- 229910052698 phosphorus Inorganic materials 0.000 description 17
- 239000011574 phosphorus Substances 0.000 description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- 229910052796 boron Inorganic materials 0.000 description 16
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- 150000002431 hydrogen Chemical class 0.000 description 14
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 14
- 238000012545 processing Methods 0.000 description 14
- 239000005368 silicate glass Substances 0.000 description 14
- 230000003197 catalytic effect Effects 0.000 description 13
- 230000005525 hole transport Effects 0.000 description 13
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 12
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 12
- 239000011777 magnesium Substances 0.000 description 12
- 229910052749 magnesium Inorganic materials 0.000 description 12
- 238000002844 melting Methods 0.000 description 12
- 230000008018 melting Effects 0.000 description 12
- 238000006555 catalytic reaction Methods 0.000 description 11
- 230000009977 dual effect Effects 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 9
- 229910001362 Ta alloys Inorganic materials 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 9
- 229910052744 lithium Inorganic materials 0.000 description 9
- 229910001316 Ag alloy Inorganic materials 0.000 description 8
- 230000004913 activation Effects 0.000 description 8
- 210000004027 cell Anatomy 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 238000006722 reduction reaction Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910000733 Li alloy Inorganic materials 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 7
- 229930195733 hydrocarbon Natural products 0.000 description 7
- 239000001989 lithium alloy Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 150000003254 radicals Chemical class 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 150000003384 small molecules Chemical class 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 229920006015 heat resistant resin Polymers 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000012495 reaction gas Substances 0.000 description 6
- 229910052990 silicon hydride Inorganic materials 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 239000005354 aluminosilicate glass Substances 0.000 description 5
- 230000036760 body temperature Effects 0.000 description 5
- 239000005388 borosilicate glass Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 239000013081 microcrystal Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 238000010790 dilution Methods 0.000 description 4
- 239000012895 dilution Substances 0.000 description 4
- 238000005984 hydrogenation reaction Methods 0.000 description 4
- 229910052743 krypton Inorganic materials 0.000 description 4
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 238000005979 thermal decomposition reaction Methods 0.000 description 4
- 229910052724 xenon Inorganic materials 0.000 description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 4
- 150000005072 1,3,4-oxadiazoles Chemical class 0.000 description 3
- NSPMIYGKQJPBQR-UHFFFAOYSA-N 4H-1,2,4-triazole Chemical class C=1N=CNN=1 NSPMIYGKQJPBQR-UHFFFAOYSA-N 0.000 description 3
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- ZMANZCXQSJIPKH-UHFFFAOYSA-N Triethylamine Chemical compound CCN(CC)CC ZMANZCXQSJIPKH-UHFFFAOYSA-N 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 150000004982 aromatic amines Chemical class 0.000 description 3
- 229940090961 chromium dioxide Drugs 0.000 description 3
- IAQWMWUKBQPOIY-UHFFFAOYSA-N chromium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Cr+4] IAQWMWUKBQPOIY-UHFFFAOYSA-N 0.000 description 3
- AYTAKQFHWFYBMA-UHFFFAOYSA-N chromium(IV) oxide Inorganic materials O=[Cr]=O AYTAKQFHWFYBMA-UHFFFAOYSA-N 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000013007 heat curing Methods 0.000 description 3
- 150000002430 hydrocarbons Chemical class 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 229910052754 neon Inorganic materials 0.000 description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000003847 radiation curing Methods 0.000 description 3
- 229910052704 radon Inorganic materials 0.000 description 3
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 229910001415 sodium ion Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- KXCAEQNNTZANTK-UHFFFAOYSA-N stannane Chemical compound [SnH4] KXCAEQNNTZANTK-UHFFFAOYSA-N 0.000 description 3
- 229910000083 tin tetrahydride Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 125000005259 triarylamine group Chemical group 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical compound C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 2
- RGSFGYAAUTVSQA-UHFFFAOYSA-N Cyclopentane Chemical compound C1CCCC1 RGSFGYAAUTVSQA-UHFFFAOYSA-N 0.000 description 2
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004523 catalytic cracking Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- FDPIMTJIUBPUKL-UHFFFAOYSA-N pentan-3-one Chemical compound CCC(=O)CC FDPIMTJIUBPUKL-UHFFFAOYSA-N 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GETQZCLCWQTVFV-UHFFFAOYSA-N trimethylamine Chemical compound CN(C)C GETQZCLCWQTVFV-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- MEZZCSHVIGVWFI-UHFFFAOYSA-N 2,2'-Dihydroxy-4-methoxybenzophenone Chemical compound OC1=CC(OC)=CC=C1C(=O)C1=CC=CC=C1O MEZZCSHVIGVWFI-UHFFFAOYSA-N 0.000 description 1
- 101710162400 Activator of 90 kDa heat shock protein ATPase homolog 1 Proteins 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PMPVIKIVABFJJI-UHFFFAOYSA-N Cyclobutane Chemical compound C1CCC1 PMPVIKIVABFJJI-UHFFFAOYSA-N 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- LVZWSLJZHVFIQJ-UHFFFAOYSA-N Cyclopropane Chemical compound C1CC1 LVZWSLJZHVFIQJ-UHFFFAOYSA-N 0.000 description 1
- QSJXEFYPDANLFS-UHFFFAOYSA-N Diacetyl Chemical compound CC(=O)C(C)=O QSJXEFYPDANLFS-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910007857 Li-Al Inorganic materials 0.000 description 1
- 229910008447 Li—Al Inorganic materials 0.000 description 1
- 229910019015 Mg-Ag Inorganic materials 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- YNPNZTXNASCQKK-UHFFFAOYSA-N Phenanthrene Natural products C1=CC=C2C3=CC=CC=C3C=CC2=C1 YNPNZTXNASCQKK-UHFFFAOYSA-N 0.000 description 1
- 102100032319 Putative activator of 90 kDa heat shock protein ATPase homolog 2 Human genes 0.000 description 1
- 229920000297 Rayon Polymers 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- DGEZNRSVGBDHLK-UHFFFAOYSA-N [1,10]phenanthroline Chemical compound C1=CN=C2C3=NC=CC=C3C=CC2=C1 DGEZNRSVGBDHLK-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910000074 antimony hydride Inorganic materials 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- DMLAVOWQYNRWNQ-UHFFFAOYSA-N azobenzene Chemical compound C1=CC=CC=C1N=NC1=CC=CC=C1 DMLAVOWQYNRWNQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000007233 catalytic pyrolysis Methods 0.000 description 1
- 238000002144 chemical decomposition reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 239000000571 coke Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000004696 coordination complex Chemical class 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- HWEQKSVYKBUIIK-UHFFFAOYSA-N cyclobuta-1,3-diene Chemical compound C1=CC=C1 HWEQKSVYKBUIIK-UHFFFAOYSA-N 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004815 dispersion polymer Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- DMEGYFMYUHOHGS-UHFFFAOYSA-N heptamethylene Natural products C1CCCCCC1 DMEGYFMYUHOHGS-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 239000006062 low-transmittance glass Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- JRZJOMJEPLMPRA-UHFFFAOYSA-N olefin Natural products CCCCCCCC=C JRZJOMJEPLMPRA-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000010525 oxidative degradation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 150000005837 radical ions Chemical class 0.000 description 1
- 239000002964 rayon Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- OUULRIDHGPHMNQ-UHFFFAOYSA-N stibane Chemical compound [SbH3] OUULRIDHGPHMNQ-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- JFLKFZNIIQFQBS-FNCQTZNRSA-N trans,trans-1,4-Diphenyl-1,3-butadiene Chemical group C=1C=CC=CC=1\C=C\C=C\C1=CC=CC=C1 JFLKFZNIIQFQBS-FNCQTZNRSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Cold Cathode And The Manufacture (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基体上に多結晶性シリコンなどの多結晶性半導体薄膜の形成方法及びその装置、その多結晶性半導体薄膜を基体上に有する半導体装置の製造方法及びその装置に関するものである。
【０００２】
【従来の技術】
従来、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である例えばＭＯＳＴＦＴ（Thin Film Transistor＝薄膜絶縁ゲート型電界効果トランジスタ）のソース、ドレイン及びチャンネル領域を多結晶シリコン膜で形成するに際し、プラズマＣＶＤ（ＣＶＤ：Chemical Vapor Deposition＝化学的気相成長法）や減圧ＣＶＤ法等が用いられている。
【０００３】
例えば特開平６−１４０３２５号によれば、プラズマＣＶＤ、スパッタリング法等により、ガラス基板上にアモルファスカーボン薄膜を形成し、プラズマ水素処理により、そのアモルファスカーボン薄膜の表面上に存在するカーボンクラスタを安定させ、かつその付近に存在するアモルファス構造のカーボンをわずかにエッチングする。その後に、プラズマＣＶＤ法にて水素含有アモルファスシリコン膜（ａ−Ｓｉ：Ｈ膜）を２〜２０μｍ堆積させる。最後に、ガラス基板の温度を室温から８００℃まで８〜２０秒間で昇温し、次いでハロゲンランプによる急速加熱を１５〜５００秒間行い、更に室温まで降温させる一連の工程を１サイクルとするアニ−リング処理を所定回数、例えば１００回行い、ａ−Ｓｉ：Ｈ膜から多結晶シリコン薄膜を形成する。これは、いわゆる高速ランプアニール法であり、カーボン超微粒子を核として多結晶シリコン膜を形成している。
【０００４】
また、プラズマＣＶＤ法、減圧ＣＶＤ法等により形成したアモルファス又は多結晶シリコンは、特開平７−１３１０３０号、特開平９−１１６１５６号、特公平７−１１８４４３号にみられるように、単に高温アニール又はエキシマレーザーアニール（ＥＬＡ：Excimer Laser Anneal）処理することにより、多結晶シリコン膜のキャリア移動度の改善を図ってきたが、この方法では８０〜１２０ｃｍ2／Ｖ・ｓｅｃ程度のキャリア移動度を得るのが限界であった。しかし、プラズマＣＶＤ法によるアモルファスシリコンのＥＬＡで得られた多結晶シリコンを用いるＭＯＳＴＦＴの電子移動度は、１００ｃｍ2／Ｖ・ｓｅｃ前後であり、高精細化にも対応できるので、最近は駆動回路一体型の多結晶シリコンＭＯＳＴＦＴを用いたＬＣＤ（Liquid Crystal Display＝液晶表示装置）が注目されている（特開平６−２４２４３３号参照）。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記した方法はいずれも、次に示す欠点を回避することができない。
【０００６】
１）ＲＦプラズマＣＶＤ法、又はＲＦ／ＤＣ混合プラズマＣＶＤ法による原料ガスの熱分解反応のエネルギー不足で、アモルファスカーボン薄膜中のカーボン超微粒子（クラスタ）の形成が不安定となる。
２）ＲＦプラズマ、又はＲＦ／ＤＣ混合プラズマの水素処理は、その水素分子／原子／イオンのエネルギーが低く、アモルファス構造のカーボンのエッチング効果が低く、カーボンクラスタの形成が不安定となる。
３）高速ランプアニール法は、熱伝導率の高い基板を用いる場合には効果はあるが、熱伝導率の低いガラス基板等では室温までの冷却に時間がかかるので、生産性が悪い。
【０００７】
また、エキシマレーザーを用いると、その出力の安定性や、生産性、大型化による装置価格の上昇、歩留／品質低下等の問題が山積しており、特に、１ｍ×１ｍの大型ガラス基板になると、前記の問題が拡大して性能／品質向上とコストダウンが一層難しくなる。
【０００８】
また、固相成長法による多結晶シリコンＭＯＳＴＦＴの製法では、６００℃以上での十数時間のアニールと、約１０００℃での熱酸化のゲートＳｉＯ2の形成が必要なために、半導体製造装置を採用せざるを得ない。このために、基板サイズは、ウエーハサイズ８〜１２インチφが限界であり、また高耐熱性で高価な石英ガラスを採用しなければならず、コストダウンが難しく、ＥＶＦやデータ／ＡＶプロジェクタに用途が限定されている。
【０００９】
近時、ガラス基板のような絶縁性基板上に、多結晶シリコン膜、窒化シリコン膜等を低温で作製し得る優れた熱ＣＶＤである触媒ＣＶＤ法が開発され（特公昭６３−４０３１４号、特公平８−２５０４３８号参照）、実用化の検討が推進されている。触媒ＣＶＤ法においては、結晶化アニールなしで、３０ｃｍ2／Ｖ・ｓｅｃ程度のキャリア移動度を得ているが、良質なＭＯＳＴＦＴデバイスを作製するにはまだ不十分である。そして、ガラス基板上に多結晶シリコン膜を形成すると、成膜条件次第では初期のアモルファスシリコンの遷移層（厚さ５〜１０ｎｍ）が形成されやすいので、ボトムゲート型ＭＯＳＴＦＴとした場合は所望のキャリア移動度は得にくい。一般に駆動回路一体型の多結晶シリコンＭＯＳＴＦＴを用いたＬＣＤは、ボトムゲート型ＭＯＳＴＦＴが歩留及び生産性の面で製造しやすいが、この問題がネックとなってくる。
【００１０】
本発明の目的は、高結晶化率で高品質の多結晶性シリコン等の多結晶性半導体薄膜を容易かつ低コストに、しかも大面積に形成可能な方法と、この方法を実施する装置を提供することにある。
【００１１】
本発明の他の目的は、こうした多結晶性半導体薄膜を構成部分として有するＭＯＳＴＦＴ等の半導体装置の製造方法と、この方法を実施する装置を提供することにある。
【００１２】
【課題を解決するための手段】
即ち、本発明は、基体上に多結晶性半導体薄膜を形成するに際し、或いは基体上に多結晶性半導体薄膜を有する半導体装置を製造するに際し、
前記基体上にアモルファスカーボン又は微結晶カーボン又はこれらの混合物からなるカーボン薄膜を形成する工程と、
水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記カーボン薄膜に作用させてアニールを行い、ダイヤモンド構造のカーボン超微粒子を形成する工程と、
このカーボン超微粒子上に半導体材料薄膜を気相成長させる工程と
を経て前記多結晶性半導体薄膜を得る、多結晶性半導体薄膜の形成方法、又は半導体装置の製造方法に係るものである。
【００１３】
また、本発明は、本発明の方法を実施する装置として、
アモルファスカーボン又は微結晶カーボン又はこれらの混合物からなるカーボン薄膜の形成手段と、
水素又は水素含有ガス供給手段と、
前記多結晶性半導体薄膜となる半導体材料薄膜の原料ガスの供給手段と、
触媒体と、
触媒体加熱手段と、
基体加熱手段と、
グロー放電開始電圧以下の電界又は／及び磁界を印加する電界又は／及び磁界印加手段と
を有する、多結晶性半導体薄膜の形成装置、又は半導体装置の製造装置を提供するものである。
【００１４】
本発明によれば、基体上に多結晶性半導体薄膜を形成するに際し、前記基体上に微結晶カーボン含有アモルファスカーボン（以後、アモルファスカーボンと称する。）又はアモルファスカーボン含有微結晶カーボン（以後、微結晶カーボンと称する。）又はこれらの混合物からなるカーボン薄膜を形成し、水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記カーボン薄膜に作用させてアニールを行い、ダイヤモンド構造のカーボン超微粒子を形成し、このカーボン超微粒子をシード（結晶成長核）に前記半導体材料薄膜を気相成長させているので、次の（１）〜（４）に示すような顕著な作用効果が得られる。
【００１５】
（１）加熱された触媒体に水素又は水素含有ガスを接触させて生成した水素系活性種（高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種）をグロー放電開始電圧以下（即ち、パッシェンの法則によるプラズマ発生電圧以下）の電界又は／及び磁界の作用下で作用させるアニール処理（以下、これをバイアス触媒ＡＨＡ（Atomic Hydrogen Anneal）処理と称する。）により、前記カーボン薄膜に対し吹き付け等で作用させているので、高温の加熱触媒体の輻射熱による加熱も加わって、次の顕著な効果を示す。
【００１６】
このバイアス触媒ＡＨＡ処理は、１０〜５０Ｐａの水素又は水素含有ガス圧下で、水素を高温の触媒体（融点未満の８００〜２０００℃、例えばタングステンでは１５００〜２０００℃）に接触させて、大量の高温の水素系活性種（水素系分子／水素系原子／活性化水素イオン等）を生成し、これを基板上に形成したアモルファスカーボン膜又は微結晶カーボン膜等に吹き付けると（但し、基板温度は特に２００〜５００℃）、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン等）が有する熱エネルギーに加えて上記電界による加速電界又は／及び磁界での十分な指向性運動エネルギーによりその膜等に移動して、その膜等の温度を局部的に上昇させ、アモルファスカーボン膜や微結晶カーボン膜等は、アモルファス成分がエッチング除去されると共に多結晶化して、アモルファスカーボン膜又は微結晶カーボン膜等の表面又は基板（例えばガラス基板）上に、ダイヤモンド構造を有するカーボン超微粒子（クラスタ）を確実に安定して点在させることができ、これを次の多結晶性シリコン等の結晶成長の核（シード）として有効に働かせることができる。この時、特にゲートチャンネル領域等には島状に点在し、電気抵抗が無視しうる程度に小さいことが必要である。
【００１７】
（２）こうしてバイアス触媒ＡＨＡ処理されて得られるダイヤモンド構造のカーボン超微粒子をシードとして、この上に半導体材料薄膜が多結晶化され易い状態で（多結晶性半導体薄膜として）成長し易くなり、特に次のバイアス触媒ＡＨＡ処理及び気相成長により、上記多結晶性半導体薄膜上に気相成長されたシリコン膜等はこの多結晶性半導体薄膜をシードとして結晶化が促進されるので、目的とする高結晶化率、高品質の多結晶性半導体薄膜を得ることができる。即ち、バイアス触媒ＡＨＡ処理により、例えば触媒ＣＶＤで成膜されたシリコン膜にアモルファス成分が存在していると、これがエッチング除去されて、その上に気相成長するシリコン膜は下地の多結晶性シリコン薄膜をシード（結晶成長核）にしてより多結晶性シリコン膜化し易く、更には、同様のバイアス触媒ＡＨＡ処理と気相成長とを繰り返すと、大量の高温の水素系活性種等が有する熱エネルギーが加速電界又は／及び磁界による十分な指向性運動エネルギーによりその膜等に移動して、その膜等の温度を局部的に上昇させ、アモルファスシリコンや微結晶シリコンは多結晶化し、多結晶性シリコンは高結晶化して、高結晶化率、大粒径の多結晶性シリコン薄膜を形成することができる。この結果、トップゲート型のみならず、ボトムゲート型、デュアルゲート型ＭＯＳＴＦＴでも、高いキャリア（電子／正孔）移動度の大粒径の多結晶性シリコン薄膜等が得られるために、この高性能の多結晶性シリコン等の半導体を使用した高速、高電流密度の半導体装置、電気光学装置、更には高効率の太陽電池等の製造が可能となる。
【００１８】
（３）このバイアス触媒ＡＨＡ処理は、プラズマの発生なしに行えるので、プラズマによるダメージがなく、またプラズマ処理に比べ、シンプルで安価な装置を実現できる。
【００１９】
（４）基体温度を低温化しても上記活性種のエネルギーが大きいために、目的とするダイヤモンド構造のカーボン超微粒子が確実に安定して得られることから、基体温度を特に２００〜４００℃と低温化しても、多結晶性半導体薄膜がカーボン超微粒子をシードに効率良く成長し、従って大型で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。
【００２０】
なお、本発明において、上記のバイアス触媒ＡＨＡ処理で形成されるダイヤモンド構造のカーボン超微粒子は、粒径１０ｎｍ以下で１〜１００個／μｍ2の面積比率で点在していることが望ましい。また、上記の多結晶性半導体薄膜は、アモルファス成分が除去された或いは微量存在してよい大粒径（グレインサイズでは通常、数１００ｎｍ以上）の多結晶をベースとしたものであり、微結晶も含有する構造からなる。なお、この多結晶性半導体薄膜となる上記の半導体材料薄膜は、多結晶以外にも、低級結晶性半導体薄膜であって、アモルファス成分を含有する微結晶をベースとした構造、いわゆる微結晶半導体薄膜、又は微結晶を含有するアモルファス（非晶質）をベースとした構造、いわゆるアモルファス半導体薄膜を含んでいても、これは、上記のカーボン超微粒子がシードとなって多結晶化されることになる。
【００２１】
【発明の実施の形態】
本発明の方法及びその装置においては、前記カーボン薄膜を気相成長法（触媒ＣＶＤ法、プラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法、光ＣＶＤ法、高密度プラズマＣＶＤ法（ＥＣＲプラズマＣＶＤ等）、高密度触媒ＣＶＤ法（高密度プラズマＣＶＤと触媒ＣＶＤとを組み合せたもの）等：以下、同様）又は物理的成膜法（スパッタリング法等：以下、同様）によって、前記半導体材料薄膜を気相成長法によって形成するのがよい。この場合、望ましくは融点未満の温度（例えば１６００〜１８００℃）に加熱された前記触媒体に、前記原料ガス及び水素又は水素含有ガス(水素ガス＋不活性ガス)の少なくとも一部を接触させて触媒的に分解させ、これによって生成したラジカル、イオン等の反応種を必要あればグロー放電開始電圧以下の電界又は／及び磁界の作用下で加熱された前記基体上に堆積させて前記カーボン薄膜及び／又は前記半導体材料薄膜を触媒ＣＶＤ（上記電界又は／及び磁界の作用下の場合はバイアス触媒ＣＶＤ）により気相成長させるのがよい。また、この気相成長後に、前記原料ガスの供給を停止し、望ましくは、融点未満の温度に加熱された触媒体（これは前記触媒体と同一物であるのがよいが、別のものであってもよい。）に前記水素又は水素含有ガスの少なくとも一部を接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種を前記カーボン薄膜又は前記半導体材料薄膜に作用させてバイアス触媒ＡＨＡ処理による前記アニールを行うのがよい。
【００２２】
この場合、前記気相成長時の水素又は水素含有ガス供給量よりも前記アニール時の水素又は水素含有ガス供給量を多くする。例えば、気相成長時に用いる水素系キャリアガスは水素又は水素と不活性ガス（熱伝導性が良好であって反応性向上に寄与するアルゴン、ヘリウム、キセノン、クリプトン、ラドン等）との混合ガスであり、混合ガスの場合は水素含有比率は７０〜８０モル％以上とすることによって触媒体の酸化劣化を防止できる。また、バイアス触媒ＡＨＡ処理時に用いる水素又は水素含有ガスは、気相成長時の水素系キャリアガスと同様であってよいが、例えばガス流量３００〜１０００ＳＣＣＭ（Standard cc per minute）、ガス圧１０〜５０Ｐａと大きくし（触媒ＣＶＤのときのガス圧は０．１〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種発生量の増大を図るのがよい。
【００２３】
また、前記半導体材料薄膜の気相成長後に、水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記半導体材料薄膜に作用させてアニールを行い、必要あれば、前記半導体材料薄膜と同様の半導体材料薄膜の気相成長と前記アニールとを繰り返すのが望ましい。このためには、前記原料ガス供給手段と前記水素又は水素含有ガス供給手段とを制御する制御手段を有するのがよい。
【００２４】
即ち、バイアス触媒ＡＨＡ処理されて得られる多結晶性半導体薄膜上に更に半導体材料薄膜を気相成長させる工程とアニール工程とを目的とする膜厚となるまで繰り返す、いわば２ステップ又はそれ以上のマルチバイアス触媒ＡＨＡ処理により、この半導体材料薄膜は既にバイアス触媒ＡＨＡ処理で多結晶化された下地膜上に、これをシードとして多結晶化され易い状態で成長し易くなり、目的とする高結晶化率、高品質の多結晶性半導体膜を所定の膜厚で得ることができる。即ち、触媒ＣＶＤ又はバイアス触媒ＣＶＤとバイアス触媒ＡＨＡ処理を繰り返すマルチバイアス触媒ＡＨＡ処理により、例えば触媒ＣＶＤでカーボン超微粒子層上に成膜された多結晶性シリコンをバイアス触媒ＡＨＡ処理でシード化し、この上に触媒ＣＶＤ又はバイアス触媒ＣＶＤで半導体材料薄膜を気相成長させ、更にバイアス触媒ＡＨＡ処理することにより、高結晶化率、大粒径の多結晶性シリコン膜等を形成することができる。
【００２５】
具体的には、シリコン膜においては、大量の高温の水素系活性種などが有する熱エネルギーが上記電界による加速電界での十分な指向性運動エネルギーで移動して、その膜の温度を局部的に上昇させ、アモルファスシリコン等は多結晶化し、多結晶性シリコンは高結晶化して大粒径の多結晶性シリコン膜が形成され易くなると共に、この上に気相成長させるシリコン膜はより高結晶化され、キャリア移動度の向上が図れる。
【００２６】
しかも、多結晶性シリコン膜上又は膜内又は粒界にシリコン酸化物が存在したとき、水素系活性種等がこれと反応してＳｉＯを生成して蒸発するので、多結晶性シリコン膜上又は膜内のシリコン酸化物を減少／除去させることができ、キャリア移動度の向上を図ることができる。
【００２７】
また、このバイアス触媒ＣＶＤ処理の場合、触媒体の種類及び温度、電界又は／及び磁界の種類及び印加量、基板加熱温度、気相成膜条件、原料ガスの種類、添加するｎ又はｐ型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られ、かつ、バイアス触媒ＡＨＡ処理により大きな粒径の多結晶性シリコン膜を形成できるので、高キャリア移動度でＶth（しきい値）調整が容易であり、低抵抗での高速動作が可能となる。
【００２８】
なお、微結晶性シリコンをプラズマＣＶＤで成膜し、これをバイアス触媒ＡＨＡ処理する場合、プラズマＣＶＤでの微結晶性シリコン膜中に１０〜２０％含有する水素をバイアス触媒ＡＨＡ処理で減少／除去させ、大きな粒径の多結晶性シリコン膜を形成できるので、大きなキャリア移動度の多結晶性シリコン膜の形成が可能となる。更に、基板加熱温度、気相成膜条件、原料ガスの種類、バイアス触媒ＡＨＡ処理条件、添加するｎ又はｐ型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られるので、高キャリア移動度でＶth調整が容易で低抵抗での高速動作が可能となる。
【００２９】
また、スパッタリングで成膜後にバイアス触媒ＡＨＡ処理する場合、シリコンターゲットの比抵抗（添加するｎ又はｐ型不純物濃度）、スパッタリング成膜条件、基板加熱温度、バイアス触媒ＡＨＡ処理条件等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られるので、高キャリア移動度でＶth調整が容易であり、低抵抗での高速動作が可能となる。
【００３０】
ＣＶＤを上記バイアス電界又は／及び磁界の作用下でのバイアス触媒ＣＶＤで行うと（更には、バイアス触媒ＡＨＡ処理とバイアス触媒ＣＶＤとを繰り返すと）、触媒体の触媒作用とその熱エネルギーに加えて上記電圧による加速電界又は／及び磁界を与えるため、運動エネルギーが大きくなって基体上に効率良く導けると共に、基体上での泳動及び生成過程の膜中での拡散が十分となる。従って、従来の触媒ＣＶＤ法に比べて、触媒体で生成された反応種の運動エネルギーを電界又は／及び磁界で独立してコントロールできるため、上記触媒体により原料ガスが分解されて生成する反応種（堆積種又はその前駆体及びラジカルイオン）は、基体上での泳動及び生成過程の膜中での拡散が十分となるので、生成膜の基体との密着性向上、生成膜密度の向上、生成膜均一性又は平滑性の向上、ビアホールなどへの埋め込み性とステップカバレージの向上、基体温度の更なる低温化、生成膜のストレスコントロール等が可能となり、かつ反応ガスの利用効率が高く、生成速度を早め、コストダウンを図れる。
【００３１】
触媒ＣＶＤ、バイアス触媒ＣＶＤ、触媒ＡＨＡ処理、バイアス触媒ＡＨＡ処理のいずれも、具体的には、前記触媒体を８００〜２０００℃の範囲であってその融点未満の温度に加熱し（例えば触媒体に通電してそれ自体の抵抗加熱によって加熱し）、この加熱された触媒体により前記原料ガス及び／又は前記水素又は水素含有ガス（キャリアガス）の少なくとも一部を触媒反応又は熱分解反応させて生成した前記反応種又は水素系活性種を、２００〜８００℃に加熱した基板上に薄膜として堆積させるか、或いはこの薄膜をアニールすることができる。このような触媒体温度や下記の触媒体材質は触媒ＣＶＤ及びバイアス触媒ＣＶＤ、触媒ＡＨＡ及びバイアス触媒ＡＨＡ処理のいずれも同様であってよい。
【００３２】
ここで、触媒体の加熱温度が８００℃未満であると、触媒反応又は熱分解反応が不十分となって反応種の堆積速度や水素系活性種の熱エネルギーが低下し易く、また２０００℃を超えると触媒体の構成材料が堆積膜中に混入して膜の電気的特性を阻害し、膜質低下を生じ、また、触媒体の融点以上の加熱は、その形態安定性が失われるので、回避するのがよい。触媒体の加熱温度は、その構成材料の融点未満であって１１００℃〜１８００℃であるのが好ましい。
【００３３】
触媒体は、タングステン、トリア含有タングステン、モリブデン、白金、パラジウム、バナジウム、シリコン、アルミナ、金属を付着したセラミックス、及び炭化ケイ素からなる群より選ばれた少なくとも１種の材料によって形成することができる。
【００３４】
そして、この触媒体及びこれを支持する支持体の純度を９９．９９ｗｔ％（４Ｎ）以上、好ましくは９９．９９９ｗｔ％（５Ｎ）又はそれ以上とすることによって、形成される多結晶性半導体薄膜の重金属汚染を低減することができる。
【００３５】
また、基板温度は、２００〜８００℃が好ましく、より好ましくは３００〜４００℃とすれば、効率的で高品質の成膜を行なえる。基板温度が高いと、安価なほうけい酸ガラス、アルミノけい酸ガラスが使用できなくなり、また熱の影響によって不純物のドーピング濃度分布が変化し易くなる。
【００３６】
前記バイアス触媒ＡＨＡ処理（又はバイアス触媒ＣＶＤ）における前記電界として、グロー放電開始電圧以下の直流電圧（即ち、パッシェンの法則により決まるプラズマ発生電圧以下、例えば１ｋＶ以下、数１０Ｖ以上）を印加し、前記水素系活性種等を前記基体の側へ指向させることが望ましい。
【００３７】
そして、前記電界として、グロー放電開始電圧以下であって直流電圧（ＤＣ）に交流電圧（高周波電圧及び／又は低周波電圧）を重畳させた電圧（即ち、パッシェンの法則により決まるプラズマ発生電圧以下、例えば１ｋＶ以下、数１０Ｖ以上）を印加すると、直流電圧に重畳させた交流電圧により微妙な電界変化での運動エネルギーを水素系活性種（又は反応種）等に与えることができるため、上記した作用効果に加えて、種々の形状の膜を効果的に十二分にアニールすることができ、或いは複雑な形状を有する基体表面（凹凸段差や高アスペクト比のビアホール等）にステップカバレージが良く、均一で密着性及び密度の高い膜を形成できる。これと同様の作用効果は、前記電界を形成する電圧（但し、その絶対値はグロー放電開始電圧以下である。）として、交流電圧（高周波電圧及び／又は低周波電圧）を印加するときにも得られる。なお、上記において交流電圧とは、高周波電圧のみ、又は低周波電圧のみ、又は低周波電圧に高周波電圧を重畳させた電圧を意味する。
【００３８】
上記の場合、前記交流電圧を高周波電圧（ＲＦ）及び／又は低周波電圧（ＡＣ）としてよいが、高周波電圧の周波数を１〜１００ＭＨｚ、低周波電圧の周波数を１ＭＨｚ未満とするのがよい。
【００３９】
電界印加は、電極に直流の正電圧、サセプタ（基板）に直流の負（又はアース）電圧を印加する方法、又は、電極にアース電位、サセプタ（基板）に負電圧又は低周波（又は高周波）電圧を印加する方法のいずれでもよい。これは、装置構造、電源の種類、バイアス効果等に応じて決めればよい。
【００４０】
そして、前記基体又は前記サセプタと前記電界印加用の電極との間に前記触媒体を設置することができる。この場合、前記水素又は水素含有ガス及び原料ガスを導出するガス供給口を前記電極に形成するのがよい。
【００４１】
また、前記基体又は前記サセプタと前記ガス供給手段との間に前記触媒体と前記電界印加用の電極とを設置してよい。この電極は高耐熱性材料、例えば触媒体と同じか、またはそれ以上の融点をもつ材料で形成されるのが望ましい（以下、同様）。
【００４２】
前記触媒体又は前記電界印加用の電極はコイル状、ワイヤー状、メッシュ状又は多孔板状に形成してよく、またガス流に沿って複数個又は複数枚配設してよい。これによってガス流を効果的に形成しつつ、触媒体とガスとの接触面積を増大させ、触媒反応を十分に生ぜしめることができる。ガス流に沿って複数個又は複数枚配設する場合は、互いに同じ材質又は互いに異なる材質の触媒体又は電極としてもよい。又、複数個又は複数枚配設した触媒体のそれぞれに互いに異なる電界、例えばＤＣとＡＣ／ＤＣ、ＤＣとＲＦ／ＤＣ、ＡＣ／ＤＣとＲＦ／ＤＣを印加して、独立してコントロールしてもよい。
【００４３】
上記のバイアス触媒ＡＨＡ処理は、以下の（１）〜（３）の方法で行うことができる。
（１）電界印加
グロー放電開始電圧以下の適当な電界の作用下で触媒ＡＨＡ処理、いわゆる電界バイアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系ガス（水素＋不活性ガス）を触媒体の触媒反応又は接触分解反応させて発生させた水素系活性種が、電界と相互作用して一定の方向に向き、指向性の運動エネルギーが付与されて基板上の微粒子層等に作用する。
【００４４】
（２）磁界印加
適当な磁界の作用下で触媒ＡＨＡ処理、いわゆる磁界バイアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系ガス（水素＋不活性ガス）を触媒体の触媒反応又は接触分解反応させて発生させた水素系活性種が磁界と相互作用して一定の方向に向き、指向性の運動エネルギーが付与されて、基板上の微粒子層等に作用する。
【００４５】
（３）電界と磁界印加
グロー放電開始電圧以下の適当な電界と、適当な磁界とを同時に印加して触媒ＡＨＡ処理、いわゆる電界／磁界バイアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系ガス（水素＋不活性ガス）を触媒体の触媒反応又は接触分解反応させて発生させた水素系活性種が電界と磁界の相互作用により更に一定の方向に向き、指向性の運動エネルギーが付与されて基板上の微粒子層等に作用する。
【００４６】
以上のようなバイアス効果により、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）等によりカーボン薄膜や低級結晶性半導体薄膜中のアモルファス成分が効率良く選択的にエッチングされて、例えばアモルファスシリコン含有微結晶シリコンや微結晶シリコン含有アモルファスシリコンはアモルファス成分がエッチングされて多結晶化し、アモルファスシリコン及び微結晶シリコン含有多結晶シリコンは高結晶化して、多結晶性シリコン膜が効率良く形成される。
【００４７】
また、上記のバイアス触媒ＣＶＤ法は、以下の（１）〜（３）の方法で行うことができる。
（１）電界印加
グロー放電開始電圧以下の電界の作用下で触媒ＣＶＤ、いわゆる電界バイアス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分解反応により発生させた堆積種、例えばシリコン原子の電子スピンが電界と相互作用して一定の方向に向き、この状態で基板上に堆積するシリコンの結晶方位が揃うことになる。
【００４８】
（２）磁界印加
適当な磁界の作用下で触媒ＣＶＤ、いわゆる磁界バイアス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分解反応により発生させた堆積種、例えばシリコン原子の電子スピンが磁界と相互作用して一定の方向に向き、この状態で基板上に堆積するシリコンの結晶方位が揃うことになる。
【００４９】
（３）電界と磁界印加
グロー放電開始電圧以下の適当な電界と、適当な磁界とを同時に印加して触媒ＣＶＤ、いわゆる電界／磁界バイアス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分解反応により発生させた堆積種、例えばシリコン原子の電子スピンが電界と磁界の相互作用により更に一定の方向に向き、この状態で基板上に堆積するシリコンの結晶方位が揃うことになる。
【００５０】
以上のようなバイアス効果により、
（１）結晶化された膜の結晶方位がほぼ揃うために、粒界の持つ電子ポテンシャルバリアが低くなり、キャリア移動度が大きくなる。
（２）結晶粒が揃うことにより、多結晶性シリコン薄膜の表面の凹凸がなくなって薄膜表面が平坦化されるので、これに接して形成されるゲート絶縁膜等との間の界面状態が良好となり、キャリア移動度が改善され、耐圧が向上してＴＦＴ特性が改善される。
という効果が得られる。
【００５１】
通常の熱ＣＶＤ法で例えば多結晶性シリコン膜を形成する場合には、基板温度を約６００〜９００℃とする必要があるが、これを触媒ＣＶＤ（又はバイアス触媒ＣＶＤ）で成膜する場合には、プラズマや光励起を必要とせずに、上記のような低温での熱ＣＶＤが可能となるので有利である。そして、触媒ＣＶＤ（又はバイアス触媒ＣＶＤ）時の基板温度が上記したように低いため、基板、例えばガラス基板として、歪点が４７０〜６７０℃と低いほうけい酸ガラスやアルミノけい酸ガラス等のガラスを用いることができる。これは、安価で、薄板化が容易であり、大型化（１ｍ×１ｍ以上）が可能であり、また長尺ロール化されたガラス板を作製できる。例えば、長尺ロール化ガラス板上に、上記手法を用いて、薄膜を連続して又は非連続に作製することができる。
【００５２】
本発明による触媒ＣＶＤによる気相成長に使用する原料ガスは、カーボン薄膜の場合は、メタン、エタン、プロパン等の炭化水素又はその誘導体が挙げられる。半導体材料薄膜の場合は、水素化ケイ素又はその誘導体、水素化ケイ素又はその誘導体と水素、ゲルマニウム又はスズを含有するガスとの混合物、水素化ケイ素又はその誘導体と周期表第III族又は第Ｖ族元素からなる不純物を含有するガスとの混合物、水素化ケイ素又はその誘導体と水素、ゲルマニウム又はスズを含有するガスと周期表第III族又は第Ｖ族元素からなる不純物を含有するガスとの混合物等が挙げられる。
【００５３】
上記の如き原料ガスを使用することによって、アモルファス又は微結晶カーボン薄膜（粒径は１０ｎｍ以下）を形成することができる。また、多結晶性半導体薄膜として、多結晶性シリコン膜、多結晶性ゲルマニウム膜又は多結晶性シリコンゲルマニウム膜を形成することができる。
【００５４】
そして、半導体材料薄膜の成長時又は成長後に、錫、ゲルマニウム、鉛等のIV族元素の少なくとも１種を合計が適量（１０16ａｔｏｍｓ／ｃｃ以上、例えば１０18〜１０20ａｔｏｍｓ／ｃｃ）含有させる（更にこの状態で触媒ＡＨＡ処理による前記アニール工程を行う）と、多結晶性半導体薄膜の結晶粒界（グレインバウンダリ）に存在する不整を低減し、その膜ストレスを低減して高キャリア移動度、高品質の多結晶性半導体が得られ易くなる。これらのIV族元素は、シリコン膜中で電子又は正孔を発生させないので、ＴＦＴ特性を損わず、ゲッタリングする必要がない。このIV族元素は、原料ガス中にガス成分として混合したり、或いはイオン注入又はイオンドーピングにより、半導体材料薄膜中に含有させることができる。また、本発明により形成した多結晶性半導体膜中の酸素、窒素、炭素濃度はそれぞれ１×１０19ａｔｏｍｓ／ｃｃ以下、好ましくは５×１０18ａｔｏｍｓ／ｃｃ以下がよく、水素濃度は０．０１原子％以上が好ましい。又、ナトリウム（Ｎａ）濃度はＳＩＭＳ最低濃度領域で１×１０18ａｔｏｍｓ／ｃｃ以下が好ましい。
【００５５】
なお、前記原料ガスを供給する前に、前記触媒体を水素系ガス雰囲気中で加熱処理することが望ましい。これは、原料ガスの供給前に触媒体を加熱すると、触媒体の構成材料が放出され、これが成膜された膜中に混入することがあるが、触媒体を水素系ガス雰囲気中で加熱することによってそのような混入を解消することができる。従って、成膜室内を水素系ガスで充たした状態で触媒体を加熱し、次いで水素系ガスをキャリアガスとして原料ガス（いわゆる反応ガス）を供給することがよい。
【００５６】
前記バイアス触媒ＡＨＡ処理は、前記多結晶性半導体薄膜中のアモルファス成分を水素系活性種等の作用により選択的にエッチング除去する作用があり、高結晶化率、大粒径（特にグレインサイズが数１００ｎｍ以上）の多結晶をベースとする薄膜を形成し、かつ膜中のキャリア不純物を活性化する処理であるが、その際、触媒体温度は１６００〜１８００℃、基板−触媒体間の距離は２０〜５０ｍｍとし、処理時間を短縮する等、処理効果向上のため、任意に変更してもよい。
【００５７】
本発明の処理で得られた前記多結晶性半導体薄膜によって、ＭＯＳＴＦＴのチャンネル、ソース及びドレイン領域、又は配線、抵抗、容量又は電子放出体等を形成することができる。この場合、前記チャンネル、ソース及びドレイン領域の形成後に、これらの領域に対し、このバイアス触媒ＡＨＡ処理又は触媒ＡＨＡ処理を施すと、膜中のｎ型又はｐ型不純物の活性化を行える。また、この触媒ＡＨＡ処理（又はバイアス触媒ＡＨＡ処理）により高結晶化率、大粒径の多結晶性シリコン膜化し、これに連続して触媒ＣＶＤによりゲート絶縁膜（ＳｉＯ2、ＳｉＯｘＮｙ、ＳｉＯ2／ＳｉＮ等）を形成することができる。Ｓｎ、Ｇｅ、Ｐｂ等のIV族元素含有の低級結晶性半導体薄膜に、ゲートチャンネル、ソース及びドレイン領域の形成後に、バイアス触媒ＡＨＡ処理して高結晶化率、大粒径の多結晶性シリコン膜化し、これに連続して触媒ＣＶＤによりゲート絶縁膜（ＳｉＯ2、ＳｉＯｘＮｙ、ＳｉＯ2／ＳｉＮ等）を形成することもできる。
【００５８】
また、多結晶性シリコン等の前記多結晶性半導体薄膜中への外部からの酸素侵入を低減するために、多結晶性シリコン膜等内においてゲート絶縁膜側から外部に向って結晶粒径を小さくして高密度化するか、或いはアモルファスシリコン等のアモルファス半導体膜又は微粒径層とアモルファスシリコン等のアモルファス半導体膜で前記多結晶性半導体薄膜を被覆するのがよい。この場合、汎用フォトリソグラフィ及びエッチング技術により、微粒径層又はアモルファス半導体膜を除去し、大粒径層（前記多結晶性半導体薄膜）とコンタクトしたソース、ドレイン電極を形成することができる。
【００５９】
本発明は、シリコン半導体装置、シリコン半導体集積回路装置、シリコン−ゲルマニウム半導体装置、シリコン−ゲルマニウム半導体集積回路装置、化合物半導体装置、化合物半導体集積回路装置、炭化ケイ素半導体装置、炭化ケイ素半導体集積回路装置、液晶表示装置、有機又は無機エレクトロルミネセンス（ＥＬ）表示装置、フィールドエミッションディスプレイ（ＦＥＤ）装置、発光ポリマー表示装置、発光ダイオード表示装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装置用の薄膜を形成するのに好適である。
【００６０】
この場合、内部回路及び周辺回路を有する半導体装置、固体撮像装置、電気光学装置等の製造に際し、これらの少なくとも一部を構成するＭＯＳＴＦＴのチャンネル、ソース及びドレイン領域を前記多結晶性半導体薄膜によって形成してよく、また周辺駆動回路一体型の構成とすることもできる。
【００６１】
また、各色用の有機又は無機エレクトロルミネセンス層の下層にそれぞれ、前記ＭＯＳＴＦＴのドレイン又はソースと接続された陰極又は陽極を有するＥＬ素子構造とするのがよい。
【００６２】
この場合、前記ＭＯＳＴＦＴ及びダイオード等の能動素子上も前記陰極が覆うようにすれば、陽極が上部にある構造では発光面積が増大すると共に、陰極の遮光作用で発光光が前記能動素子に入射してリーク電流を発生させることを防止できる。また、前記各色用の有機又は無機ＥＬ層の各層上及び各層間の全面に前記陰極又は陽極が被着されるようにすれば、全面が陰極又は陽極で覆われることにより、湿気に弱い有機ＥＬ層の劣化や電極の酸化を防止して、長寿命、高品質、高信頼性が可能となり、また陰極で覆われると放熱効果が高まるので、発熱による薄膜の構造変化（融解あるいは再結晶化）が低減し、長寿命、高品質、高信頼性が可能となり、更にこれにより、高精度、高品質のフルカラーの有機ＥＬ層を生産性良く形成できるので、コストダウンが可能となる。
【００６３】
また、前記各色用の前記有機又は無機ＥＬ層間にクロム、二酸化クロム等のブラックマスク層を形成すると、各色間又は画素間での光漏れを防ぎ、コントラストが向上する。
【００６４】
本発明をフィールドエミッションディスプレイ装置に適用するときは、そのエミッタ（電界放出カソード）を、前記多結晶性半導体薄膜を介して前記ＭＯＳＴＦＴのドレインに接続すると共に前記多結晶性半導体薄膜上に成長されたｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜によって形成するのがよい。
【００６５】
この場合、前記ＭＯＳＴＦＴ、ダイオード等の能動素子上にアース電位の金属系遮蔽膜（これは、前記ＦＥＤ装置のゲート引き出し電極と同一材料で同一工程により形成すると、工程簡略化等の点で有利である。）を形成すると、気密容器内にあるガスがエミッタから放出された電子により正イオン化されて絶縁層上にチャージアップし、この正電荷が絶縁層下にある能動素子に不要な反転層を形成したり、この反転層を介して余分な電流が流れるために生じるエミッタ電流の暴走を防止することができる。また、エミッタから放出された電子の衝突により蛍光体が発光する際、この光によりＴＦＴのゲートチャンネル内に電子、正孔が発生してリーク電流が生じることも防止できる。
【００６６】
次に、本発明を好ましい実施の形態について更に詳細に説明する。
【００６７】
第１の実施の形態
図１〜図１２について、本発明の第１の実施の形態を説明する。
【００６８】
本実施の形態は、本発明をトップゲート型の多結晶性シリコンＣＭＯＳ（Complementary MOS）ＴＦＴに適用したものである。
【００６９】
＜触媒ＣＶＤ法、バイアス触媒ＡＨＡ処理とその装置＞
まず、本実施の形態に用いるバイアス触媒ＣＶＤ法（又は触媒ＣＶＤ法）及びバイアス触媒ＡＨＡ処理について説明する。触媒ＣＶＤ法においては、水素系キャリアガスとシランガス等の原料ガスとからなる反応ガスを加熱されたタングステン等の触媒体に接触させ、これによって生成したラジカルな堆積種又はその前駆体及び活性化水素イオン等の水素系活性種に高いエネルギーを与え（バイアス触媒ＣＶＤ法では、グロー放電開始電圧以下の電界の作用で指向性の運動エネルギーを与え）、基板上にアモルファスシリコン含有微結晶シリコン等の低級結晶性半導体薄膜やアモルファス又は微結晶カーボン薄膜を気相成長させる。そして、この成膜後に原料ガスの供給を停止し、水素系キャリアガスのみを供給することによって、上記薄膜のバイアス触媒ＡＨＡ処理を行う（必要に応じて、バイアス触媒ＡＨＡ処理と触媒ＣＶＤとを繰り返す）。つまり、高温の水素分子、水素原子、活性化水素イオン等の水素系活性種によりアモルファス成分のシリコンを還元エッチングし、所定膜厚の高結晶化率、大粒径の多結晶性シリコン等の多結晶性半導体薄膜を得るか、或いはダイヤモンド構造のカーボン超微粒子を形成し、或いはこのカーボン超微粒子をシード（結晶成長核）にして多結晶性シリコン等を大粒径に成長させる。これらのバイアス触媒ＡＨＡ処理と触媒ＣＶＤとを繰り返して、より大粒径で所定膜厚の多結晶性シリコン等の多結晶性半導体薄膜を得る。
【００７０】
このバイアス触媒ＡＨＡ処理、バイアス触媒ＣＶＤにおいては、基板と対向電極との間にグロー放電開始電圧以下の直流電圧（パッシェンの法則で決まる直流電圧、例えば、１ｋＶ以下の電圧）を印加し、前記水素系活性種、又は前記ラジカルな堆積種又はその前駆体及びラジカル水素イオンを基板の側へ指向させる。以下、本実施の形態によるＡＨＡ処理、ＣＶＤ法をＤＣバイアス触媒ＡＨＡ処理、ＤＣバイアス触媒ＣＶＤ法と称するが、交流バイアス（ＲＦ）又は交流と直流の重畳バイアス（ＲＦ／ＤＣ）による場合も同様である。
【００７１】
このＤＣバイアス触媒ＡＨＡ処理又はＣＶＤ法は、図５〜図７に示す如き装置を用いて実施される。
【００７２】
この装置によれば、水素系キャリアガスと水素化ケイ素（例えばモノシラン）等の原料ガス４０（及び必要に応じてＢ2Ｈ6やＰＨ3などのドーピングガスも含む。）からなるガスは、供給導管４１からシャワーヘッド４２の供給口（図示せず）を通して成膜又はアニール用のチャンバ４４へ導入される。チャンバ４４の内部には、ガラス等の基板１を支持するためのサセプタ４５と、耐熱性の良い（望ましくは触媒体４６と同じか或いはそれ以上の融点を有する材質の）シャワーヘッド４２と、例えばコイル状のタングステン等の触媒体４６と、更には開閉可能なシャッター４７とがそれぞれ配されている。なお、サセプタ４５とチャンバ４４との間には磁気シール５２が施され、また、チャンバ４４は前工程を行なう前室５３に後続され、ターボ分子ポンプ等でバルブ５５を介して排気される。
【００７３】
そして、基板１はサセプタ４５内のヒーター線５１等の加熱手段で加熱され、また触媒体４６は例えば抵抗線として融点以下（特に８００〜２０００℃、タングステンの場合は約１６００〜１８００℃）に加熱されて活性化される。触媒体４６の両端子は直流又は交流の触媒体電源４８に接続され、この電源からの通電により所定温度に加熱される。また、シャワーヘッド４２は加速電極として、導管４１を介して可変の直流電源（１ｋＶ以下、例えば５００Ｖ）４９の正極側に接続され、負極側のサセプタ４５（従って、基板１）との間に１ｋＶ以下の直流バイアス電圧が印加されるようになっている。
【００７４】
この方法を実施するには、図５の状態で、チャンバ４４内の真空度を１．３３×１０-4〜１．３３×１０-6Ｐａとし、例えば水素系キャリアガス１００〜２００ＳＣＣＭを供給して、触媒体を所定温度に加熱して活性化した後に、炭化水素（例えばメタン）ガス１０〜２０ＳＣＣＭ又は水素化ケイ素（例えばモノシラン）ガス１〜２０ＳＣＣＭ（及び必要に応じてＢ2Ｈ6や、ＰＨ3等のドーピングガスも適量含む。）からなる原料ガス４０（ガス圧０．１３３〜１３．３Ｐａ、例えば１．３３Ｐａ）、又は水素系キャリアガスのみ（３００〜１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａ）を供給導管４１からシャワーヘッド４２の供給口４３を通して導入する。ここで、水素系キャリアガスは、水素、水素＋アルゴン、水素＋ヘリウム、水素＋ネオン、水素＋キセノン、水素＋クリプトン等の、水素に不活性ガスを適量混合させたガスであれば、いずれでもよい（以下、同様）。尚、原料ガスの種類によっては、必ずしも水素系キャリアガスは必要ではない。
【００７５】
そして、図６のようにシャッター４７を開ける。原料ガス４０又は水素系キャリアガスの少なくとも一部は触媒体４６と接触して触媒的に分解し、触媒分解反応または熱分解反応によって、高エネルギーをもつシリコン等のイオン、ラジカル等の反応種の集団（即ち、堆積種又はその前駆体及びラジカル水素イオン）、又は高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種を形成し、こうして生成したイオン、ラジカル等の反応種５０にグロー放電開始電圧（約１ｋＶ）以下、例えば５００Ｖの直流電源４９による直流電界を作用させて指向性運動エネルギーを与え、基板１の側へ指向させて、室温〜５５０℃（例えば２００〜３００℃）に保持された基板１上にアモルファスカーボン、低級結晶性シリコン等の所定の膜をＤＣバイアス触媒ＣＶＤで気相成長させる。或いは上記水素系活性種に指向性運動エネルギーを与え、室温〜５５０℃（例えば２００〜３００℃）に保持された基板１上の上記膜に作用させてＤＣバイアス触媒ＡＨＡ処理を行う。なお、上記低級結晶性シリコン膜等は、バイアスを用いない触媒ＣＶＤで気相成長させてもよいが、この場合は、上記の直流電源４９をオフとしておく。
【００７６】
こうして、プラズマを発生することなく、反応種又は水素系活性種に対し、触媒体４６の触媒作用とその熱エネルギーに直流電界による加速エネルギーを与えた指向性の運動エネルギーを与えるので、反応ガスを効率良く反応種に変えて、基板１上に均一に熱ＣＶＤで堆積することができる。この堆積種５６は基板１上で泳動し、薄膜中で拡散するので、緻密でステップカバレージの良い平坦かつ均一な薄膜を形成できる。或いは、水素系キャリアガスから生成した水素系活性種をＣＶＤ膜に対し十分なエネルギーで効率良く作用させることができる。
【００７７】
本実施の形態においてＤＣバイアス触媒ＣＶＤを適用すると、これは、従来の触媒ＣＶＤのコントロールファクタである基板温度、触媒体温度、ガス圧（反応ガス流量）、原料ガス種類等に比べ、独立した任意の直流電界で薄膜生成をコントロールすることを追加するのが特長である。このため、生成膜の基板との密着性をはじめ、生成膜密度、生成膜均一性又は平滑性、ビアホールなどへの生め込み性とステップカバレージを向上させ、基板温度を一層低温化し、生成膜のストレスコントロール等が可能となり、高品質膜（例えばバルクに近い物性のシリコン膜や金属膜）が得られる。しかも、触媒体４６で生成された反応種を直流電界で独立してコントロールし、効率良く基板上に堆積できるので、反応ガスの利用効率が高く、生成速度を早め、生産性向上と反応ガス削減によるコストダウンを図れる。
【００７８】
また、ＤＣバイアス触媒ＡＨＡ処理においても、上記と同様に独立した任意の直流電界でアニールをコントロールすることができ、基板温度の低温化、膜ストレスの減少等がガス利用効率の向上、処理速度の向上、コストダウンを実現しながら可能となる。
【００７９】
また、基板温度を低温化しても堆積種又は活性種のエネルギーが大きいために、目的とする良質の膜が得られることから、基板温度を上記のように更に低温化でき、大型で安価な絶縁基板（ほうけい酸ガラス、アルミノけい酸ガラス等のガラス基板、ポリイミド等の耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。しかも、上記した反応種の加速のための電極として、ガス供給用のシャワーヘッド４２を兼用できるので、構造が簡略となる。
【００８０】
また、勿論のことであるが、プラズマの発生がないので、プラズマによるダメージがなく、低ストレスの生成膜が得られると共に、プラズマＣＶＤ法等に比べ、はるかにシンプルで安価な装置が実現する。
【００８１】
この場合、減圧下（例えば０．１３３〜１．３３Ｐａ）又は常圧下で操作を行なえるが、減圧タイプよりも常圧タイプの方がよりシンプルで安価な装置が実現する。そして、常圧タイプでも上記の電界を加えるので、密度、均一性、密着性のよい高品質膜が得られる。この場合も、減圧タイプよりも常圧タイプの方がスループットが大であり、生産性が高く、コストダウンが可能である。
【００８２】
減圧タイプの場合は、直流電圧はガス圧（ガス流量）やガス種等によって左右されるが、いずれにしても、グロー放電開始電圧以下の任意の電圧に調整する必要がある。常圧タイプの場合は、放電はしないが、原料ガス及び反応種又は活性種の流れが膜厚及び膜質に悪影響を及ぼさないように、基板上に排ガス流が接しないように排気を調整することが望ましい。
【００８３】
上記のＤＣバイアス触媒ＣＶＤ（又は触媒ＣＶＤ）又はＤＣバイアス触媒ＡＨＡ処理において、触媒体４６による副射熱のために、基板温度は上昇するが、上記のように、必要に応じて基板加熱用ヒーター５１を設置してよい。また、触媒体４６はコイル状（これ以外にメッシュ、ワイヤー、多孔板状もよい。）としているが、更にガス流方向に複数段（例えば２〜３段）として、ガスとの接触面積を増やすのがよい。なお、基板１をサセプタ４５の下面においてシャワーヘッド４２の上方に配しているので、チャンバ４４内で生じたパーティクルが落下して基板１又はその上の膜に付着することがない。
【００８４】
本実施の形態においては、触媒ＣＶＤに用いた装置をそのまま用い、触媒ＣＶＤによるアモルファスカーボン等のカーボン薄膜、低級結晶性半導体薄膜の気相成長後に、モノシラン等の原料ガスの供給を停止し、触媒ＣＶＤ時よりも多い流量で水素系キャリアガスのみを成膜室４４内に供給して、低級結晶性半導体薄膜に対してＤＣバイアス触媒ＡＨＡ処理を行い、そのアモルファス成分のエッチング、より多結晶化のためのアニールを施し、かつ、この触媒ＣＶＤとＤＣバイアス触媒ＡＨＡ処理とを所定回数繰り返して、目的とする膜厚の多結晶シリコン等の多結晶性半導体薄膜を形成する。
【００８５】
このＤＣバイアス触媒ＡＨＡ処理は、加熱された触媒により分解、生成した水素系活性種により前記アモルファス成分をエッチング除去してカーボン超微粒子を生成すると共に、半導体材料薄膜の場合は下地のカーボン超微粒子をシードとして多結晶化し易くして、高結晶化率、大粒径（特にグレインサイズが数１００ｎｍ以上）の多結晶をベースとする薄膜を得、膜中のキャリア不純物を活性化する処理であるが、その際、触媒体温度１６００〜１８００℃、基板−触媒体間の距離２０〜５０ｍｍ、基板温度２００〜８００℃とし、処理時間１０〜２０分とし、また水素系キャリアガスは上記したと同様に水素又は水素と不活性ガス（アルゴン、ヘリウム、キセノン、クリプトン、ラドン等）との混合ガスであり、混合ガスの場合は水素含有比率は７０〜８０モル％以上とすることによって触媒体の酸化劣化を防止できる。また、触媒ＡＨＡ処理時に用いる水素又は水素含有ガスは、気相成長時の水素系キャリアガスと同様であってよいが、ガス流量３００〜１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａと大きくし（触媒ＣＶＤのときは０．１〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種発生量の増大を図るのがよい。
【００８６】
本発明に基づいて、バイアスの作用下での半導体薄膜の結晶化処理によれば、電界又は磁界、又はこれらの双方を印加し、この作用下で水素系活性種によるアニール（バイアス触媒ＡＨＡ処理）又は堆積種の気相成長（バイアス触媒ＣＶＤ）を行うので、結晶粒の結晶方位を揃えることができる。以下に、上記したＤＣバイアス触媒ＡＨＡ処理及びＤＣバイアス触媒ＣＶＤも含めてまとめると、次のようになる。
【００８７】
まず、図８は、上記した電界の作用下で触媒ＣＶＤ、いわゆるバイアス触媒ＣＶＤを行う場合を示すが、基板１を収容した真空容器４４の周囲に高周波電圧（又は直流電圧、或いはこれらの双方）を印加する電極２００、２０１を設け、これによる電界を作用させる。
【００８８】
この時に、バイアス触媒ＣＶＤの場合、触媒体４６の触媒反応又は接触分解反応で発生させた堆積種のシリコン原子の電子スピンが電界と相互作用して一定の方向に向き、この状態から冷却により固化する際に、一定の方向性をもって結晶化し、シリコンの結晶方位が揃うことになる。こうして結晶化された膜は結晶方位がほぼ揃うため、粒界のもつ電子ポテンシャルバリアが低くなり、キャリア移動度が大きくなる。この際、結晶方位を一定方向に揃えることが重要であり、シリコン原子の外殻軌道の構造に応じて、得られた多結晶性シリコン薄膜７の垂直方向に結晶が揃う場合もあり或いは水平方向に結晶方位が揃う場合もある。結晶粒が一定の方向に揃うことにより、多結晶性シリコン薄膜の表面の凹凸もなくなり、薄膜の表面が平坦化されることになり、これに接して形成されるゲート絶縁膜等との間の界面状態が良好となり、キャリア移動度が向上する。
【００８９】
図９は、電界に代えて、磁界を印加する場合であり、基板１を収容した真空容器４４の周囲に永久磁石２０２及び２０３、又は電磁石２０４を設け、これによる磁界を作用させる。
【００９０】
こうして、上記した電界の場合と同様に、磁界の作用で一定の方向に結晶粒が揃い、キャリア移動度が向上し、また表面の凹凸も減少する。
【００９１】
図１０は、上記の電界と共に磁界も同時に印加する例であるが、基板１を収容した真空容器４４の周囲の永久磁石２０２、２０３（これは電磁石でもよい。）による磁界と同時に、高周波電圧（または直流電圧、或いはこれらの双方）４９を印加する電極２００、２０１による電界を同時に作用させる。
【００９２】
この時に、シリコン原子の電子スピンが磁場と電場の相互作用で一定の方向に向き、この状態から冷却により固化する際に、磁界と電界の相乗作用により更に十分な方向性をもって結晶化することになる。従って、一定の方向に結晶粒が更に揃い易くなり、キャリア移動度が一層向上し、また表面の凹凸も一層減少する。
【００９３】
図８〜図１０に示したバイアス方式は、バイアス触媒ＡＨＡ処理においても同様に適用され、電界又は／及び磁界の作用によって、微粒子層１００Ａやシリコン薄膜７に対して水素系活性種が効率的に十分なエネルギーで作用し、ＡＨＡ処理効果が向上し、アモルファス成分を十二分にエッチングしてシリコンの結晶化を促進させることができる。
【００９４】
図１１は、上記の触媒ＣＶＤ（ＤＣバイアス触媒ＣＶＤも同様）とＤＣバイアスと触媒ＡＨＡ処理における上記水素系キャリアガス及び原料ガスの導入時間及びタイミングを多結晶性シリコン薄膜形成の場合について示し、また図１２は、流量計（ＭＦＣ）や調整弁などを組み込んだガス導入系を示す。
【００９５】
まず、成膜を行う前に、ゲートバルブを通してチャンバ（成膜室）４４内に基板１を搬入し、サセプタ４５に載置し、次いで、排気系を作動させてチャンバ４４内を所定圧力まで排気するとともに、サセプタ４５に内蔵されたヒーターを作動させて基板１を所定温度まで加熱する。
【００９６】
そして、ガス導入系によって、まず水素系キャリアガス３００〜１０００ＳＣＣＭ、例えば５００ＳＣＣＭをチャンバ１内に導入する。導入された水素ガスの一部は、加熱触媒体４６による接触分解反応により活性化水素イオン等の水素系活性種となり、基板表面に到達して、基板１の表面クリーニングを行う。その後に水素系キャリアガスを１５０ＳＣＣＭにする。
【００９７】
このように、チャンバ４４内に水素系キャリアガスが供給されている状態で、ガス導入系を作動させ、原料ガス（メタン又はモノシラン１５ＳＣＣＭ）をチャンバ４４内に導入する。導入された原料ガスは、加熱触媒体４６の熱触媒反応及び熱分解反応により堆積種が生成され、必要あれば上記バイアス電界の作用下で多結晶性シリコン薄膜等として基板表面に気相成長する。
【００９８】
その後、原料ガスの導入を停止して、チャンバ４４内から原料ガスを排出し、更に水素系キャリアガスのみを３００〜１０００ＳＣＣＭ、例えば５００ＳＣＣＭの流量で導入する、これによって、加熱触媒体による接触分解反応で生じた活性水素イオン等の水素系活性種が上記したバイアス電界の作用下で上記の薄膜に作用してそのアモルファス成分をエッチングし、アモルファス成分が除去された下地のカーボン超微粒子を得、またこれをシードとして結晶化が促進された多結晶性シリコンを得る。
【００９９】
こうしてバイアス触媒ＡＨＡ処理されたシリコン膜上に、再び上記の触媒ＣＶＤを施し、多結晶性シリコンをシードとしてその上に多結晶性シリコン薄膜を成長させ、更にバイアス触媒ＡＨＡ処理、触媒ＣＶＤを繰り返して行うことにより、多結晶性シリコン薄膜の膜厚をコントロールしつつ最終的には目的とする膜厚で高結晶化率、大粒径の多結晶性シリコン薄膜を形成することができる。
【０１００】
このように、上記のバイアス電界で加速された十分なエネルギーの水素系活性種のラジカル作用により、熱エネルギーが膜に移動して局部的に温度上昇させ、半導体薄膜は、アモルファス成分がエッチングされて結晶化が促進され、大粒径の多結晶性膜化し、高キャリア移動度、高品質の多結晶性半導体薄膜を得ることができ、しかも、多結晶性シリコン膜上又は膜内にシリコン酸化物が存在したときに、これと還元反応してＳｉＯ等を生成して蒸発させるので、その膜上又は膜内のシリコン酸化物を減少／除去させることができ、高キャリア移動度、高品質の多結晶性シリコン膜等を得ることができる。
【０１０１】
また、微結晶シリコン含有アモルファスシリコン、アモルファスシリコン含有微結晶シリコンなどは、下地のカーボン超微粒子をシードとして多結晶化し、多結晶性シリコンは高結晶化が促進され、大粒径の多結晶性シリコン膜化する。しかも、その膜に含有されるアモルファス構造のシリコンが活性水素イオン等で還元（エッチング）されるので、高結晶化率の多結晶性膜が形成される。
【０１０２】
そして、このバイアス触媒ＡＨＡ処理時に、半導体薄膜中に存在するキャリア不純物は高温で活性化され、各領域において最適なキャリア不純物濃度を得ることができ、また、高温の水素分子、水素原子及び活性化水素イオンによるクリーニング（基板等への吸着ガス及び有機物残渣等の還元除去）が可能であり、触媒体も酸化劣化し難しくなり、更に水素化により、半導体膜中の例えばシリコンダングリングボンドをなくし、特性が向上する。
【０１０３】
こうしたバイアス触媒ＡＨＡ処理によるアニールと半導体薄膜の触媒ＣＶＤによる気相成長とを目的とする膜厚となるまで繰り返すことにより、この半導体薄膜は既にバイアス触媒ＡＨＡ処理で多結晶化された下地膜上に多結晶化され易い状態で成長し易くなり、目的とする高結晶化率、高品質の多結晶性半導体薄膜を所定の膜厚で得ることができる。即ち、触媒ＣＶＤとバイアス触媒ＡＨＡ処理を繰り返すマルチバイアス触媒ＡＨＡ処理により、例えば触媒ＣＶＤで成膜された微結晶シリコン含有アモルファスシリコン、アモルファスシリコン及び微結晶シリコン含有多結晶シリコン等をバイアス触媒ＡＨＡ処理で多結晶性シリコン化し、多結晶性シリコンは高結晶化し、更にこの多結晶性シリコンをシードとした触媒ＣＶＤで多結晶性シリコン膜の気相成長、更にはバイアス触媒ＡＨＡ処理を繰り返すので、高結晶化率、大粒径の多結晶性シリコン膜を形成することができる。
【０１０４】
なお、上記の触媒ＣＶＤ及びバイアス触媒ＡＨＡ処理はいずれも、プラズマの発生なしに行えるので、プラズマによるダメージがなく、低ストレスの生成膜が得られ、またプラズマＣＶＤ法に比べ、シンプルで安価な装置を実現できる。
【０１０５】
図１３は、本実施の形態による上記のマルチバイアス触媒ＡＨＡ処理（触媒ＣＶＤとバイアス触媒ＡＨＡ処理の繰り返し）で得られた多結晶性シリコン薄膜のラマンスペクトルをその繰り返し回数等に応じて示すものである。この結果によれば、触媒ＣＶＤによる堆積（ｄｅｐｏ）時のガス流量をＳｉＨ4：Ｈ2＝５：５００ＳＣＣＭ、触媒温度＝１８００〜２０００℃、基板温度＝４００℃とし、バイアス触媒ＡＨＡ処理の条件を各種とし、繰り返し回数も変えたところ、この繰り返し回数を多くし、かつ処理時間を長くし、処理時のＨ2流量を増加させると、サンプル＃１→＃２→＃３→＃４の順に、アモルファス（非晶質）や微結晶が減少し、多結晶層が増加すること（即ち、大粒径化、高結晶化すること）が明らかである。尚、ここで、ＡＨＡ１は成膜前の基板表面のクリーニング処理であり、本来のバイアス触媒ＡＨＡ処理はＡＨＡ２〜４である。
【０１０６】
また、図１４は、各サンプルについての結晶化率を多結晶性シリコン中の微結晶の有無について比較して示すものである。これによれば、結晶化率はサンプル＃１→＃２→＃３→＃４の順に高くなり、かつ下地が微結晶（Ｉｍ）を含む方が高くなることが分かる。
【０１０７】
これらの結果は、本発明に基づく処理が高結晶化率、大粒径の多結晶性半導体薄膜の形成にとって非常に優れた方法であることを示すものである。
【０１０８】
なお、本実施の形態において、上記の触媒ＣＶＤでは、例えば０．４ｍｍφタングステンワイヤーの触媒体及びこれを支持している例えば０．８ｍｍφモリブデンワイヤーの支持体（図示せず）の純度が問題となるが、従来の純度：３Ｎ（９９．９ｗｔ％）を４Ｎ（９９．９９ｗｔ％）以上、好ましくは５Ｎ（９９．９９９ｗｔ％）又はそれ以上に純度を上げることにより、触媒ＣＶＤによる多結晶性シリコン膜中の鉄、ニッケル、クロム等の重金属汚染を低減できることが実証されている。図１５（Ａ）は純度３Ｎでの膜中の鉄、ニッケル、クロム等の重金属濃度を示すが、これを５Ｎに高めることによって図１５（Ｂ）に示すように鉄、ニッケル、クロム等の重金属濃度を大幅に減らせることが判明した。これにより、ＴＦＴ特性の向上が可能となる。
【０１０９】
＜トップゲート型ＣＭＯＳＴＦＴの製造＞
次に、本実施の形態によるバイアス触媒ＡＨＡ処理を用いたトップゲート型ＣＭＯＳＴＦＴの製造例を示す。
【０１１０】
まず、図１の（１）に示す石英ガラス、結晶化ガラスなどの絶縁基板１の少なくともＴＦＴ形成領域に、プラズマＣＶＤ、触媒ＣＶＤ、高密度プラズマＣＶＤ、高密度触媒ＣＶＤ等の気相成長法により、保護用の窒化シリコン膜及び酸化シリコン膜の積層膜からなる下地保護膜（図示せず）を下記の条件で形成する（以下、同様）。
【０１１１】
この場合、ＴＦＴ形成のプロセス温度によってガラス材質を使い分ける。
２００〜５００℃の低温の場合：ほうけい酸、アルミノけい酸ガラス等のガラス基板（５００×６００×０．５〜１．１μｍ厚）、耐熱性樹脂基板を用いてもよい。
６００〜１０００℃の高温の場合：石英ガラス、結晶化ガラス等の耐熱性ガラス基板（６〜１２インチφ、７００〜８００μｍ厚）を用いてもよい。保護膜用の窒化シリコン膜はガラス基板からのＮａイオンストップのために形成するが、合成石英ガラスを用いる場合は不要である。
【０１１２】
また、触媒ＣＶＤを用いる場合、図５〜図７に示したと同様の装置が使用可能であるが、触媒体の酸化劣化防止のために、水素系キャリアガスを供給して触媒体を所定温度（約１６００〜１８００℃、例えば約１７００℃）に加熱し、成膜後は触媒体を問題ない温度まで冷却して水素系キャリアガスをカットする必要がある。
【０１１３】
成膜条件としては、チャンバ内に水素系キャリアガス（水素、アルゴン＋水素、ヘリウム＋水素、ネオン＋水素等）を常時流し、流量と圧力、サセプタ温度を下記の所定の値に制御する。
チャンバ内圧力：１〜１５Ｐａ程度、例えば１０Ｐａ
サセプタ温度：２００〜３００℃
水素系キャリアガス流量（混合ガスの場合、水素は７０〜８０モル％）：５０〜１５０ＳＣＣＭ
【０１１４】
また、窒化シリコン膜は、次の条件で５０〜２００ｎｍの厚みに形成する。
水素（Ｈ2）をキャリアガスとし、原料ガスとしてモノシラン（ＳｉＨ4）に アンモニア（ＮＨ3）を適量比率で混合して形成。
水素（Ｈ2）流量：５０〜１５０ＳＣＣＭ、
ＳｉＨ4流量：１０〜２０ＳＣＣＭ、ＮＨ3流量：５０〜６０ＳＣＣＭ
【０１１５】
また、酸化シリコン膜は、次の条件で５０〜１００ｎｍの厚みに形成する。
水素（Ｈ2）をキャリアガス、原料ガスとしてモノシラン（ＳｉＨ4）にＨｅ 希釈Ｏ2を適量比率で混合して形成。
Ｈ2流量：５０〜１５０ＳＣＣＭ、ＳｉＨ4流量：１０〜２０ＳＣＣＭ、Ｈｅ希
釈Ｏ2流量：１〜２ＳＣＣＭ
【０１１６】
次いで、図１の（１）に示すように、本発明に基づく触媒ＣＶＤ法等により上記の保護膜上に、次の条件でアモルファスカーボン又は微結晶カーボン膜１００Ａを５０〜１００ｎｍの厚みに形成する。
水素（Ｈ2）をキャリアガス、原料ガスとしてＣＨ4を適量比率混合して形成 。
Ｈ2流量；５０〜１００ＳＣＣＭ、ＣＨ4流量；１０〜２０ＳＣＣＭ
【０１１７】
次いで、図１の（２）に示すように、連続してバイアス触媒ＡＨＡ処理により、上記のアモルファスカーボン又は微結晶カーボン膜１００Ａからアモルファス成分をエッチング除去し、ダイヤモンド構造のカーボン超微粒子層１００Ｂを形成する。
【０１１８】
このバイアス触媒ＡＨＡ処理は、バイアス触媒ＣＶＤ法において原料ガスを供給しないで処理する方法であり、具体的には、水素系キャリアガスを供給して１０〜５０Ｐａのガス圧とし、触媒体を所定温度（約１６００〜１８００℃、例えば約１７００℃設定）に加熱し、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを発生させて、これらをグロー放電開始電圧以下の電界又は／及び磁界の作用による指向性運動エネルギーの付与下で、基板上に形成した例えばアモルファスカーボン又は微結晶カーボン膜１００Ａに吹き付ける。これにより大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する高い熱エネルギーがそれらの膜に移動して、それらの膜温度を局部的に上昇させる。これにより、アモルファスカーボン又は微結晶カーボン膜１００Ａ上に存在するダイヤモンド構造のカーボン超微粒子（クラスタ）を安定させ、かつその付近に存在するアモルファス構造のカーボンをわずかにエッチングして、ダイヤモンド構造のカーボン超微粒子を形成し、多結晶性シリコン成長の核とする。この時に、ＴＦＴ形成領域内で、ダイヤモンド構造を有するカーボン超微粒子（クラスタ）が点在し、それらの間の電気抵抗が無視し得る（電気的ショートしていない）ことが必要である。
【０１１９】
次いで、図１の（３）に示すように、連続して触媒ＣＶＤ法（或いはバイアス触媒ＣＶＤ）によって、例えば周期表IV族元素、例えば錫を１０18〜１０20ａｔｏｍｓ／ｃｃドープした（これはＣＶＤ時又は成膜後のイオン注入によってドープしてよい。）多結晶性シリコン膜７をダイヤモンド構造のカーボン超微粒子層１００Ｂをシードに５０〜１００ｎｍ厚、例えば５０ｎｍ厚に気相成長させる。但し、この錫のドーピングは必ずしも必要ではない（以下、同様）。
【０１２０】
このとき、必要に応じて、モノシランにｎ型不純物（燐、ひ素、アンチモン）又はｐ型不純物（ボロン等）を適量添加、例えば１０17〜１０18ａｔｏｍｓ／ｃｃ含有させて、ｎ型又はｐ型の多結晶性シリコンを形成してもよい。また、ダイヤモンド構造を有するカーボン超微粒子１００Ｂ上に、アモルファスシリコン又は微結晶シリコン又は多結晶性シリコンを１０〜３０ｎｍ厚に成長させた後、バイアス触媒ＡＨＡ処理し、アモルファスシリコン又は微結晶シリコン又は多結晶性シリコンを１０〜３０ｎｍ厚に成長させ、更にバイアス触媒ＡＨＡ処理し、アモルファスシリコン又は微結晶シリコン又は多結晶性シリコン膜を１０〜３０ｎｍ厚に成長させ、更にバイアス触媒ＡＨＡ処理してもよい。この方法によって、より大きい粒径の多結晶性シリコン膜を形成できる。
【０１２１】
この場合、図５〜図７に示した装置を用い、上記の触媒ＣＶＤにより下記の条件で例えば錫ドープの多結晶性シリコンを気相成長させ、しかる後に下記の条件でバイアス触媒ＡＨＡ処理を行ってアニールし、多結晶性シリコンをより多結晶化及び高結晶化し、これらの触媒ＣＶＤとバイアス触媒ＡＨＡ処理とを繰り返して５０ｎｍ厚の多結晶性シリコン膜７を形成してよい。例えば、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、バイアス触媒ＡＨＡ処理後、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、更にバイアス触媒ＡＨＡ処理後に、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させて、最終的に目的とする膜厚の多結晶性シリコン膜を得る。尚、この時に触媒ＣＶＤに代えて、バイアス触媒ＣＶＤとしてもよい。
【０１２２】
触媒ＣＶＤによる多結晶性シリコンの成膜：
水素（Ｈ2）をキャリアガス、原料ガスとしてモノシラン（ＳｉＨ4）、水素化錫（ＳｎＨ4）を適量比率で混合して形成。Ｈ2流量：１５０ＳＣＣＭ、ＳｉＨ4流量：１５ＳＣＣＭ、ＳｎＨ4流量：１５ＳＣＣＭ。この時、原料ガスのシラン系ガス（シラン又はジシラン又はトリシラン等）に、ｎ型のリン又はひ素又はアンチモン等を適量混入したり、又はｐ型のボロン等を適量混入することにより、任意のｎ又はｐ型不純物キャリア濃度の錫含有シリコン膜を形成してもよい。
ｎ型化の場合：ホスフィン（ＰＨ3）、アルシン（ＡｓＨ3）、スチビン（ＳｂＨ3）
ｐ型化の場合：ジボラン（Ｂ2Ｈ6）
【０１２３】
バイアス触媒ＡＨＡ処理：
バイアス触媒ＡＨＡ処理は、バイアス触媒ＣＶＤにおいて原料ガスを供給しない方法であり、具体的には、減圧下で、水素系キャリアガスをガス流量３００〜１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａで供給して触媒体を所定温度（約１６００〜１８００℃、例えば約１７００℃）に加熱し、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを発生させ、これらを基板上に形成した例えば多結晶性シリコン膜に吹き付ける。これにより、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する熱エネルギーがそれらの膜に移動して、それらの膜温度を上昇させ、アモルファスシリコンや微結晶シリコンを含有するときにはこれらは多結晶化し、多結晶性シリコンは高結晶化して、大粒径の錫含有多結晶性シリコン膜化し、その結晶粒界に存在する不整及びストレスを低減し、高キャリア移動度及び高品質の多結晶性シリコン膜を形成することができる。
【０１２４】
上記のバイアス触媒ＡＨＡ処理（又はバイアス触媒ＣＶＤ）時のバイアス電界は、次のいずれかの電圧印加によって形成できる。
【０１２５】
１）直流電圧（例えば５００Ｖ）
２）低周波電圧（例えば５００ＶP-P／２６ｋＨｚ）
３）高周波電圧（例えば５００ＶP-P／１３．５６ＭＨｚ）
４）低周波電圧に高周波電圧を重複させた電圧（例えば５００ＶP-P／２６ｋＨｚ＋２００ＶP-P／１３．５６ＭＨｚ）
５）直流電圧に低周波電圧を重複させた電圧（例えば５００Ｖ＋２００ＶP-P／２６ｋＨｚ）
６）直流電圧に高周波電圧を重複させた電圧（例えば５００Ｖ＋２００ＶP-P／１３．５６ＭＨｚ）
７）直流電圧に低周波電圧と高周波電圧を重複させた電圧（例えば５００Ｖ＋ １００ＶP-P／２６ｋＨｚ＋１００ＶP-P／１３．５６ＭＨｚ）
【０１２６】
また、上記の水素系活性種は、多結晶性シリコン等の膜上又は膜内にシリコン酸化物が存在したときにこれと還元反応してＳｉＯ等を生成し、蒸発させるので、それらの膜上又は膜内のシリコン酸化物を減少／除去させることができ、高キャリア移動度及び高品質の多結晶性シリコン膜を形成できる。このバイアス触媒ＡＨＡ処理（又は触媒ＡＨＡ処理）を後述のゲートチャンネル／ソース／ドレイン形成後に行うと、大量の高温の水素系活性種が有する熱エネルギーがそれらの膜に移動して、それらの膜温度を上昇させ、結晶化促進と同時にゲートチャンネル／ソース／ドレインに注入されキャリア不純物（燐、ひ素、ボロンイオン等）が活性化される。
【０１２７】
なお、上記の各膜を同一のチャンバで形成する場合は、水素系キャリアガスを常時供給し、触媒体を所定温度に加熱してスタンバイをしておき、次のように処理してよい。
【０１２８】
モノシランにアンモニアを適当比率で混合して所定膜厚の窒化シリコン膜を形成し、前の原料ガスを十分に排出した後に、連続してモノシランとＨｅ希釈Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を形成し、前の原料ガス等を十分に排出した後に、連続してメタンを供給し、或いはモノシランとＳｎＨ4を適量比率で混合して、所定膜厚のアモルファス又は微結晶カーボン薄膜、又は所定膜厚の錫含有多結晶性シリコン膜を形成し、前の原料ガスを十分に排出した後に、連続して原料ガスをカットしてバイアス触媒ＡＨＡ処理によりカーボン薄膜をダイヤモンド構造の超微粒子化し、或いは多結晶性シリコン膜をより結晶化させ、必要に応じて前の原料ガスを十分に排出した後に、連続してモノシランとＨｅ希釈Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を形成する。成膜後は原料ガスをカットし、触媒体を問題ない温度まで冷却して水素系キャリアガスをカットする。この時、絶縁膜形成時の原料ガスは傾斜減少又は傾斜増加させて、傾斜接合の絶縁膜としてもよい。
【０１２９】
或いは、それぞれ独立したチャンバで形成する場合は、各チャンバ内に水素系キャリアガスを常時供給し、触媒体を所定温度に加熱してスタンバイしておき、次のように処理してよい。Ａチャンバに移し、モノシランにアンモニアを適量比率で混合して所定膜厚の窒化シリコン膜を形成する。次にＢチャンバに移し、モノシランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜を形成する。次にＣチャンバに移し、メタンを供給し、或いはモノシランとＳｎＨ4を適量比率で混合して、アモルファス又は微結晶カーボン薄膜、又は錫含有の多結晶性シリコン膜を形成し、連続して（或いは別のチャンバで）水素系キャリアガスによるバイアス触媒ＡＨＡ処理により、カーボン薄膜をダイヤモンド構造の超微粒子化し、或いは多結晶性シリコン膜をより結晶化する。必要に応じて次にＢチャンバに移し、モノシランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜を形成する。成膜後は原料ガスをカットし、触媒体を問題ない温度まで冷却して水素系キャリアガスをカットする。この時に、それぞれのチャンバ内に水素系キャリアガスとそれぞれの原料ガスを常時供給して、スタンバイの状態にしておいてもよい。
【０１３０】
そして次に、多結晶性シリコン膜７をソース、チャンネル及びドレイン領域とするＭＯＳＴＦＴの作製を行なう。
【０１３１】
即ち、図２の（４）に示すように、汎用フォトリソグラフィ及びエッチングにより多結晶性シリコン膜７をアイランド化した後、ｎＭＯＳＴＦＴ用のチャンネル領域の不純物濃度制御によるしきい値（Ｖth）の最適化のために、ｐＭＯＳＴＦＴ部をフォトレジスト９でマスクし、イオン注入又はイオンドーピングによりｐ型不純物イオン（例えばボロンイオン）１０を例えば５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、多結晶性シリコン膜７の導電型をｐ型化した多結晶性シリコン膜１１とする。
【０１３２】
次いで、図２の（５）に示すように、ｐＭＯＳＴＦＴ用のチャンネル領域の不純物濃度制御によるＶthの最適化のために、今度はｎＭＯＳＴＦＴ部をフォトレジスト１２でマスクし、イオン注入又はイオンドーピングによりｎ型不純物イオン（例えば燐イオン）１３を例えば１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、多結晶性シリコン膜７の導電型をｎ型化した多結晶性シリコン膜１４とする。
【０１３３】
次いで、図３の（６）に示すように、必要あれば結晶化促進と膜中の不純物の活性化のために上記のバイアス触媒ＡＨＡ処理を行なった後、触媒ＣＶＤ又はバイアス触媒ＣＶＤ等によりゲート絶縁膜の酸化シリコン膜５０ｎｍ厚８を形成した後、ゲート電極材料としてのリンドープド多結晶シリコン膜１５を例えば２〜２０ＳＣＣＭのＰＨ3及び２０ＳＣＣＭのモノシランの供給下での上記と同様の触媒ＣＶＤ法等によって厚さ例えば４００ｎｍ厚に堆積させる。
【０１３４】
次いで、図３の（７）に示すように、フォトレジスト１６を所定パターンに形成し、これをマスクにしてリンドープド多結晶シリコン膜１５をゲート電極形状にパターニングし、更に、必要に応じてフォトレジスト１６の除去後に図３の（８）に示すように、例えば触媒ＣＶＤ等によりゲート電極用保護膜の酸化シリコン膜１７を２０〜３０ｎｍ厚に形成する。
【０１３５】
次いで、図３の（９）に示すように、ｐＭＯＳＴＦＴ部をフォトレジスト１８でマスクし、イオン注入又はイオンドーピングによりｎ型不純物である例えば燐イオン１９を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソース領域２０及びドレイン領域２１をそれぞれ形成する。
【０１３６】
次いで、図４の（１０）に示すように、ｎＭＯＳＴＦＴ部をフォトレジスト２２でマスクし、イオン注入又はイオンドーピングによりｐ型不純物である例えばボロンイオン２３を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴのｐ+型ソース領域２４及びドレイン領域２５をそれぞれ形成する。
【０１３７】
こうしてゲート、ソース及びドレインを形成するが、これらは上記したプロセス以外の方法で形成することが可能である。
【０１３８】
即ち、図１の（３）の工程後に、多結晶性シリコン膜７をｐＭＯＳＴＦＴとｎＭＯＳＴＦＴ領域にアイランド化し、ｐＭＯＳＴＦＴ領域にイオン注入又はイオンドーピングでｎ型不純物、例えば燐イオンを１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴＦＴ領域にｐ型不純物、例えばボロンイオンを５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、各チャンネル領域の不純物濃度を制御し、Ｖthを最適化する。
【０１３９】
そして、次に、汎用フォトリソグラフィ技術により、フォトレジストマスクで各ソース／ドレイン領域を形成する。ｎＭＯＳＴＦＴの場合、イオン注入又はイオンドーピング法によりｎ型不純物、例えばひ素、燐イオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｐＭＯＳＴＦＴの場合、イオン注入又はイオンドーピング法によりｐ型不純物、例えばボロンイオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定する。
【０１４０】
しかる後、必要あれば膜中の不純物の活性化のためにバイアス触媒ＡＨＡ処理を行った後、ゲート絶縁膜として酸化シリコン膜を形成するが、必要に応じて連続して窒化シリコン膜と酸化シリコン膜を形成する。即ち、必要に応じて、バイアス触媒ＡＨＡ処理後に連続してバイアス触媒ＣＶＤ法により、水素系キャリアガスとモノシランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜８を２０〜３０ｎｍ厚に形成し、必要に応じて水素系キャリアガスとモノシランにＮＨ3を適量比率で混合して窒化シリコン膜を１０〜２０ｎｍ厚に形成し、更に前記の条件で酸化シリコン膜を２０〜３０ｎｍ厚に形成する。この後は、上記と同様の汎用の触媒ＣＶＤ法、フォトリソグラフィ技術によりゲート電極を形成する。
【０１４１】
ゲート、ソース及びドレイン形成後は、図４の（１１）に示すように、全面に上記したと同様の触媒ＣＶＤ又はバイアス触媒ＣＶＤ法等によって、水素系キャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣＣＭのヘリウムガス希釈のＯ2、１５〜２０ＳＣＣＭのモノシラン供給下で酸化シリコン膜２６を例えば１００〜２００ｎｍ厚に、１〜２０ＳＣＣＭのＰＨ3、１〜２ＳＣＣＭのヘリウム希釈のＯ2、１５〜２０ＳＣＣＭのモノシラン供給下でフォスフィンシリケートガラス（ＰＳＧ）膜２７を３００〜４００ｎｍ厚に形成し、５０〜６０ＳＣＣＭのＮＨ3、１５〜２０ＳＣＣＭのモノシラン供給下で窒化シリコン膜２８を例えば１００〜２００ｎｍ厚に形成し、積層絶縁膜を形成する。その後に、例えば約１０００℃で２０〜３０秒のＲＴＡ（Rapid Thermal Anneal）処理でイオン活性化させ、各領域に設定したキャリア不純物濃度とする。
【０１４２】
次いで、図４の（１２）に示すように、上記の絶縁膜の所定位置にコンタクト窓開けを行い、各コンタクトホールを含む全面に１％Ｓｉ入りアルミニウム等の電極材料をスパッタ法等で１μｍの厚みに堆積し、これをパターニングして、ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴのそれぞれのソース又はドレイン電極２９（Ｓ又はＤ）とゲート取出し電極又は配線３０（Ｇ）を形成し、トップゲート型の各ＣＭＯＳＴＦＴを形成する。この後に、フォーミングガス中で４００℃、１ｈの水素化及びシンター処理する。
【０１４３】
なお、上記のゲート電極の形成に代えて、全面にＭｏ−Ｔａ合金等の耐熱性金属のスパッタ膜４００〜５００ｎｍ厚を形成し、汎用フォトリソグラフィ及びエッチング技術により、ｎＭＯＳＴＦＴ及びｐＭＯＳＴＦＴのゲート電極を形成してよい。
【０１４４】
なお、上記のアモルファス又は微結晶カーボン薄膜をスパッタリングで形成し、これをバイアス触媒ＡＨＡ処理してトップゲート型多結晶シリコンＣＭＯＳＴＦＴを製造する例について説明すると、まず、グラファイトターゲットを、アルゴンガス０．１３３〜１．３３Ｐａの真空中でスパッタリングして、ガラス基板等の絶縁性基板の少なくともＴＦＴ形成領域に１０〜２０ｎｍ厚のアモルファスカーボン膜を形成する。
【０１４５】
次いで、このアモルファスカーボン膜をバイアス触媒ＡＨＡ処理して、ダイヤモンド構造を有するカーボン超微粒子を形成する。バイアス触媒ＡＨＡ処理条件は上述したものに準ずる。
【０１４６】
次いで、ダイヤモンド構造を有するこのカーボン超微粒子上に、シリコンターゲットをアルゴンガス０．１３３〜１．３３Ｐａの真空中でスパッタリングして、絶縁性基板の少なくともＴＦＴ形成領域に３０〜１００ｎｍ厚、例えば５０ｎｍ厚のアモルファスシリコン膜を形成する。
【０１４７】
次いで、これをバイアス触媒ＡＨＡ処理して多結晶性シリコン膜化する。このバイアス触媒ＡＨＡ処理条件は上述したものに準ずる。必要に応じて、例えばダイヤモンド構造を有するカーボン超微粒子上にアモルファスシリコンを１０〜３０ｎｍ厚に成膜し、バイアス触媒ＡＨＡ処理後にアモルファスシリコンを１０〜３０ｎｍ厚に成膜し、更にバイアス触媒ＡＨＡ処理を必要回数繰り返す、いわゆるマルチバイアス触媒ＡＨＡ処理をしてもよい。この方が、より大きい粒径の多結晶性シリコン膜を形成できる。
【０１４８】
これ以降は、上述したプロセスと同様である。但し、多結晶性シリコン膜は、上述した触媒ＣＶＤ法で成長させてもよい。
【０１４９】
なお、このスパッタリング膜を用いる方法は、後述のボトムゲート型、デュアルゲート型ＣＭＯＳＴＦＴ等についても、同様に適用されてよい。
【０１５０】
上述したように、本実施の形態によれば、下記（ａ）〜（ｏ）の優れた作用効果を得ることができる。
【０１５１】
（ａ）上記のバイアス触媒ＡＨＡ処理は、１０〜５０Ｐａの水素又は水素含有ガス圧下で、水素を高温触媒体（例えばタングステン、１５００〜２０００℃）に接触させて、高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを形成し、絶縁性基板上に形成したアモルファスカーボン膜又は微結晶カーボン膜にグロー放電開始電圧以下の電界又は／及び磁界の作用による指向性運動エネルギーの付与下で吹き付けると（基板温度２００〜５００℃）、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する熱エネルギーがその膜等に移動して、その膜等の温度を局部的に上昇させ、高温の水素系活性種の作用によりアモルファス構造のカーボンがエッチングされてアモルファスカーボン膜や微結晶カーボン膜は結晶化して、アモルファスカーボン膜又は微結晶カーボン膜表面又はガラス基板上に、ダイヤモンド構造を有するカーボン超微粒子（クラスタ）が点在し、これが多結晶性シリコン成長の核として働く。
【０１５２】
（ｂ）また、上記のバイアス触媒ＡＨＡ処理において高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを絶縁性基板上に形成したアモルファスシリコン又は多結晶性シリコン又は微結晶シリコンに吹き付けると（基板温度２００〜５００℃）、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する熱エネルギーがその膜等に移動して、その膜等の温度を局部的に上昇させ、高温の水素系活性種の作用によりアモルファス構造のシリコンがエッチングされて、アモルファスシリコンや微結晶シリコンは多結晶化し、多結晶性シリコンは高結晶化して、大粒径多結晶性シリコン膜が形成され、キャリア移動度向上が図れる。
【０１５３】
（ｃ）この時に、高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを触媒体温度等のみならず、電界又は／及び磁界で独立してコントロールするので、効率良く処理でき、カーボン超微粒子を十分に形成し、大粒径多結晶性シリコン膜化が可能であり、高キャリア移動度、高品質の多結晶性シリコン薄膜を得ることができる。又、例えば３０ｋｅＶ、１０15ａｔｏｍｓ／ｃｍ2（ＳｉＦ4使用）のシリコンイオンの注入後にバイアス触媒ＡＨＡ処理すると、結晶核成長の促進により更に大粒径の多結晶性シリコン膜化が可能であり、さらなる高キャリア移動度化が可能となる。
【０１５４】
（ｄ）基板上に形成したアモルファスシリコン又は多結晶性シリコン又は微結晶シリコンに大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを吹き付けると、その膜上又は膜内又は粒界にシリコン酸化物が存在したとき、これと反応してＳｉＯを形成し蒸発するので、アモルファスシリコン又は多結晶性シリコン又は微結晶シリコン膜上又は膜内のシリコン酸化物を減少／除去させることができ、キャリア移動度の向上を図ることができる。
【０１５５】
（ｅ）このバイアス触媒ＡＨＡ処理時に、半導体薄膜中に存在するキャリア不純物は高温により効率良く活性化され、各領域において最適なキャリア不純物濃度を得る。
【０１５６】
（ｆ）また、活性化水素イオン等の水素系活性種によるクリーニング（基板等への吸着ガス及び有機物残渣等の還元除去）が可能であり、触媒体も酸化劣化し難くなる（なお、このような効果は、上記のシリコン薄膜を触媒ＣＶＤで形成する時も水素系キャリアガスを用いることから、同様に生じる）。
【０１５７】
（ｇ）活性化水素イオン等の水素系活性種の水素化作用により、半導体膜中の例えばシリコンダングリングボンドをなくし、特性が向上する。
【０１５８】
（ｈ）こうしてバイアス触媒ＡＨＡ処理された多結晶性薄膜上に更に低級結晶性半導体薄膜を気相成長させる工程を目的とする膜厚となるまで繰り返すと、この半導体薄膜は既にバイアス触媒ＡＨＡ処理で多結晶化された下地膜上に多結晶化され易い状態で成長し易くなり、目的とする高結晶化率、高品質の多結晶性半導体薄膜を所定の膜厚で得ることができ、また上記したと同様のクリーニング作用により酸素、金属等によるコンタミを低減させて更なる高性能化、高品質化が可能となる。即ち、触媒ＣＶＤとバイアス触媒ＡＨＡ処理を繰り返すマルチバイアス触媒ＡＨＡ処理により、例えば微結晶シリコン含有アモルファスシリコン膜、アモルファスシリコン及び微結晶シリコン含有多結晶シリコン膜をバイアス触媒ＡＨＡ処理で多結晶性シリコン膜化した後、更にこの多結晶シリコンをシードとした触媒ＣＶＤ又はバイアス触媒ＣＶＤで多結晶性シリコン膜の気相成長、更にはバイアス触媒ＡＨＡ処理を繰り返す（繰り返し回数が１回で２ステップバイアス触媒ＡＨＡ処理、２回又はそれ以上ではマルチバイアス触媒ＡＨＡ処理と称する。）ので、高結晶化率、大粒径の多結晶性シリコン膜を形成することができる。この場合、上記の電界又は／及び磁界（バイアス）の作用下で処理するため、効率が向上し、バイアスを作用させない場合に比べて繰り返し処理の回数を減少させ、スループットを向上させることもできる。
【０１５９】
（ｉ）触媒ＣＶＤ又はバイアス触媒ＣＶＤによる成膜後にバイアス触媒ＡＨＡ処理を行う場合、バイアス（電界又は／及び磁界）の種類及び処理条件、触媒体の種類及び温度、基板加熱温度、気相成膜条件、原料ガスの種類、添加するｎ又はｐ型不純物濃度、錫又は他のIV族元素の種類と含有量等により、広範囲のｎ又はｐ型不純物濃度の錫又は他のIV族元素（鉛、ゲルマニウム）含有多結晶性シリコン膜が容易に得られ、またバイアス触媒ＡＨＡ処理により多結晶性シリコン膜の大粒径化、多結晶性シリコン粒界に存在する結晶不整を減少させて内部応力を減少させ、同時に各領域に添加したｎ又はｐ型不純物を活性化させるので、高いキャリア移動度でしきい値（Ｖth）調整が容易となり、低抵抗での高速動作が可能となる。
【０１６０】
（ｊ）なお、プラズマＣＶＤによる成膜後にバイアス触媒ＡＨＡ処理を行う場合、プラズマＣＶＤでのアモルファスシリコン膜中に１０〜２０％含有する水素をバイアス触媒ＡＨＡ処理で減少／除去させ、大きな粒径の多結晶性シリコン膜を形成するので、大きなキャリア移動度の多結晶性シリコン膜の形成が可能となる。更に、基板加熱温度、気相成膜条件、原料ガスの種類、バイアス（電界又は／及び磁界）の種類及び処理条件、添加するｎ又はｐ型不純物濃度により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られるので、高キャリア移動度でＶth調整が容易で低抵抗での高速動作が可能となる。
【０１６１】
（ｋ）スパッタリングによる成膜後にバイアス触媒ＡＨＡ処理を行う場合、シリコンターゲットの比抵抗（添加するｎ又はｐ型不純物濃度）、スパッタリング成膜条件、基板加熱温度、バイアス（電界又は／及び磁界）の種類及び処理条件等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られるので、高キャリア移動度でＶth調整が容易で低抵抗での高速動作が可能となる。
【０１６２】
（ｌ）トップゲート型のみならず、ボトムゲート型、デュアルゲート型ＭＯＳＴＦＴでも高い電子／正孔移動度の大粒径多結晶性シリコン薄膜が得られるために、この高性能の多結晶性シリコン半導体を使用した高速、高電流密度の半導体装置、電気光学装置、更に、高効率の太陽電池等の製造が可能となる。
【０１６３】
（ｍ）上記バイアス触媒ＡＨＡ処理及び触媒ＣＶＤは、プラズマの発生なしに行えるので、プラズマによるダメージがなく、またプラズマ処理に比べ、シンプルで安価な装置を実現できる。
【０１６４】
（ｎ）基体温度を低温化しても上記活性種のエネルギーが大きいために、目的とするダイヤモンド構造のカーボン超微粒子が確実に安定して得られ、また多結晶性シリコンの成膜が可能となることから、基体温度を特に３００〜４００℃と低温化でき、従って大型で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。
【０１６５】
（ｏ）ゲートチャンネル／ソース／ドレイン領域に添加されたｎ又はｐ型不純物の活性化に、条件によっては触媒ＣＶＤ装置が兼用できるので、設備投資の削減、生産性向上でのコストダウンが可能となる。
【０１６６】
第２の実施の形態
＜ＬＣＤの製造例１＞
本実施の形態は、高温プロセスによる多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液晶表示装置）に本発明を適用したものであり、以下にその製造例を示す（この製造例は、後述する有機ＥＬやＦＥＤ等の表示装置等にも同様に適用可能である）。
【０１６７】
まず、図１６の（１）に示すように、画素部及び周辺回路部において、石英ガラス、結晶化ガラスなどの耐熱性絶縁基板６１（歪点約８００〜１１００℃、厚さ５０ミクロン〜数ｍｍ）の一主面に、上述した触媒ＣＶＤ法等によって、保護膜（図示せず）の形成後に、この上にアモルファス又は微結晶カーボン薄膜１００Ａを形成する。
【０１６８】
次いで、図１６の（２）に示すように、上述のバイアス触媒ＡＨＡ処理により、カーボン薄膜１００Ａをダイヤモンド構造のカーボン超微粒子層１００Ｂに変化させる。
【０１６９】
次いで、図１６の（３）に示すように、上述した触媒ＣＶＤ法等によって、カーボン超微粒子層１００Ｂをシードに多結晶性シリコン膜６７を例えば５０ｎｍ厚に形成する。この多結晶性シリコン膜は、上述のマルチバイアス触媒ＡＨＡ処理により形成してよい。
【０１７０】
次いで、図１７の（４）に示すように、フォトレジストマスクを用いて多結晶性シリコン膜６７をパターニング（アイランド化）し、トランジスタ、ダイオード等の能動素子、抵抗、容量、インダクタンス等の受動素子の活性層を形成する。
【０１７１】
次いで、トランジスタ活性層６７のチャンネル領域の不純物濃度制御によるＶthの最適化のために前記と同様のボロン又は燐等の所定の不純物のイオン注入を行なった後、図１７の（５）に示すように、例えば上記と同様の触媒ＣＶＤ法等によって多結晶性シリコン膜６７の表面に厚さ例えば５０ｎｍ厚のゲート絶縁膜用の酸化シリコン膜６８を形成する。触媒ＣＶＤ法等でゲート絶縁膜用の酸化シリコン膜６８を形成する場合、基板温度及び触媒体温度は上記したものと同様であるが、酸素ガス流量は１〜２ＳＣＣＭ、モノシランガス流量は１５〜２０ＳＣＣＭ、水素系キャリアガスは１５０ＳＣＣＭとしてよい。尚、チャンネル領域の不純物濃度制御する前又は後に、例えば、約１０００℃、３０分の高温熱酸化により、ゲート絶縁膜用の酸化シリコン膜６８を形成してもよい。
【０１７２】
次いで、図１７の（６）に示すように、ゲート電極及びゲートライン用材料として、例えばＭｏ−Ｔａ合金をスパッタリングで厚さ例えば４００ｎｍ厚に堆積させるか、或いは、リンドープド多結晶シリコン膜を例えば水素系キャリアガス１５０ＳＣＣＭ、２〜２０ＳＣＣＭのＰＨ3及び２０ＳＣＣＭのモノシランガスの供給下での上記と同様の触媒ＣＶＤ法等によって厚さ例えば４００ｎｍ厚に堆積させる。そして、汎用フォトリソグラフィー及びエッチング技術により、ゲート電極材料層をゲート電極７５及びゲートラインの形状にパターニングする。尚、リンドープド多結晶性シリコン膜の場合は、触媒ＣＶＤ等により、その表面に保護用酸化シリコン膜１０〜２０ｎｍ厚を形成してもよい。
【０１７３】
次いで、図１８の（７）に示すように、ｐＭＯＳＴＦＴ部をフォトレジスト７８でマスクし、イオン注入又はイオンドーピング法によりｎ型不純物である例えばヒ素（又は燐）イオン７９を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソース領域８０及びドレイン領域８１をそれぞれ形成する。
【０１７４】
次いで、図１８の（８）に示すように、ｎＭＯＳＴＦＴ部をフォトレジスト８２でマスクし、イオン注入又はイオンドーピング法によりｐ型不純物である例えばボロンイオン８３を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴのｐ+型ソース領域８４及びドレイン領域８５をそれぞれ形成する。
【０１７５】
次いで、図１８の（９）に示すように、全面に上記したと同様の触媒ＣＶＤ法等によって、水素系キャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモノシラン供給下で酸化シリコン膜を例えば１００〜２００ｎｍ厚に、更に、１〜２０ＳＣＣＭのＰＨ3、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモノシラン供給下でフォスフィンシリケートガラス（ＰＳＧ）膜を３００〜４００ｎｍ厚に形成し、５０〜６０ＳＣＣＭのＮＨ3、１５〜２０ＳＣＣＭのＳｉＨ4供給下で窒化シリコン膜を例えば１００〜２００ｎｍ厚に形成する。これらの絶縁膜の積層によって層間絶縁膜８６を形成する。なお、このような層間絶縁膜は、上記とは別の通常の方法で形成してもよい。この後に、例えば９００℃、５分間のＮ2中のアニール又は１０００℃、２０〜３０秒のＮ2中のＲＴＡ処理によりイオン活性化し、各領域に設定したキャリア不純物濃度とする。
【０１７６】
次いで、図１９の（１０）に示すように、上記の絶縁膜８６の所定位置にコンタクト窓開けを行い、各コンタクトホールを含む全面にアルミニウムなどの電極材料をスパッタ法等で１μｍの厚みに堆積し、これをパターニングして、画素部のｎＭＯＳＴＦＴのソース電極８７及びデータライン、周辺回路部のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴのソース電極８８、９０とドレイン電極８９、９１及び配線をそれぞれ形成する。この後に、例えばフォーミングガス中、４００℃、１ｈの水素化及びシンター処理する。
【０１７７】
次いで、表面上に酸化シリコン膜等の層間絶縁膜９２をＣＶＤ法で形成した後、図１９の（１１）に示すように、画素部のｎＭＯＳＴＦＴドレイン領域において層間絶縁膜９２及び８６にコンタクトホールを開け、例えばＩＴＯ（Indium tin oxide：インジウム酸化物にスズをドープした透明電極材料）を真空蒸着法等で全面に堆積させ、パターニングしてｎＭＯＳＴＦＴのドレイン領域８１に接続された透明画素電極９３を形成する。この後に、例えばフォーミングガス中、２５０℃、１ｈ、アニールして、ＩＴＯとのオーミックコンタクトを改善し、ＩＴＯの透明度を向上させる。
【０１７８】
こうしてアクティブマトリクス基板（以後、ＴＦＴ基板と称する。）を作製し、透過型のＬＣＤを作製することができる。この透過型ＬＣＤは、図１９（１２）に示すように、画素電極９３上に配向膜９４、液晶９５、配向膜９６、透明電極９７、対向基板９８が積層された構造からなっている。
【０１７９】
なお、上記した工程は、反射型のＬＣＤの製造にも同様に適用可能である。図２４（Ａ）には、この反射型のＬＣＤの一例が示されているが、図中の１０１は粗面化された絶縁膜９２上に被着された反射膜であり、ＭＯＳＴＦＴのドレインと接続されている。
【０１８０】
このＬＣＤの液晶セルを面面組立で作製する場合（２インチサイズ以上の中／大型液晶パネルに適している。）、まずＴＦＴ基板６１と、全面ベタのＩＴＯ（Indium Tin Oxide）電極９７を設けた対向基板９８の素子形成面に、ポリイミド配向膜９４、９６を形成する。このポリイミド配向膜はロールコート、スピンコート等により５０〜１００ｎｍ厚に形成し、１８０℃／２ｈで硬化キュアする。
【０１８１】
次いで、ＴＦＴ基板６１と対向基板９８をラビング、又は光配向処理する。ラビングバフ材にはコットンやレーヨン等があるが、バフかす（ゴミ）やリタデーション等の面からはコットンの方が安定している。光配向は非接触の線型偏光紫外線照射による液晶分子の配向技術である。なお、配向には、ラビング以外にも、偏光又は非偏光を斜め入射させることによって高分子配向膜を形成することができる（このような高分子化合物は、例えばアゾベンゼンを有するポリメチルメタクリレート系高分子等がある）。
【０１８２】
次いで、洗浄後に、ＴＦＴ基板６１側にはコモン剤塗布、対向基板９８側にはシール剤塗布する。ラビングバフかす除去のために、水、又はＩＰＡ（イソプロピルアルコール）洗浄する。コモン剤は導電性フィラーを含有したアクリル、又はエポキシアクリレート、又はエポキシ系接着剤であってよく、シール剤はアクリル、又はエポキシアクリレート、又はエポキシ系接着剤であってよい。加熱硬化、紫外線照射硬化、紫外線照射硬化＋加熱硬化のいずれも使用できるが、重ね合せの精度と作業性からは紫外線照射硬化＋加熱硬化タイプが良い。
【０１８３】
次いで、対向基板９８側に所定のギャップを得るためのスペーサを散布し、ＴＦＴ基板６１と所定の位置で重ね合せる。対向基板９８側のアライメントマークとＴＦＴ基板６１側のアライメントマークとを精度よく合わせた後に、紫外線照射してシール剤を仮硬化させ、その後に一括して加熱硬化する。
【０１８４】
次いで、スクライブブレークして、ＴＦＴ基板６１と対向基板９８を重ね合せた単個の液晶パネルを作成する。
【０１８５】
次いで、液晶９５を両基板６１−９８間のギャップ内に注入し、注入口を紫外線接着剤で封止後に、ＩＰＡ洗浄する。液晶の種類は何れでも良いが、例えばネマティック液晶を用いる高速応答のＴＮ（ツイストネマティック）モードが一般的である。
【０１８６】
次いで、加熱急冷処理して、液晶９５を配向させる。
【０１８７】
次いで、ＴＦＴ基板６１のパネル電極取り出し部にフレキシブル配線を異方性導電膜の熱圧着で接続し、更に対向基板９８に偏光板を貼合わせる。
【０１８８】
また、液晶パネルの面単組立の場合（２インチサイズ以下の小型液晶パネルに適している。）、上記と同様、ＴＦＴ基板６１と対向基板９８の素子形成面に、ポリイミド配向膜９４、９６を形成し、両基板をラビング、又は非接触の線型偏光紫外線光の配向処理する。
【０１８９】
次いで、ＴＦＴ基板６１と対向基板９８をダイシング又はスクライブブレークで単個に分割し、水又はＩＰＡ洗浄する。ＴＦＴ基板６１にはコモン剤塗布、対向基板９８にはスペーサ含有のシール剤塗布し、両基板を重ね合せる。これ以降のプロセスは上記に準ずる。
【０１９０】
上記したＬＣＤにおいて、対向基板９８はＣＦ（カラーフィルタ）基板であって、カラーフィルタ層（図示せず）をＩＴＯ電極９７下に設けたものである。対向基板９８側からの入射光は例えば反射膜９３で効率良く反射されて対向基板９８側から出射してよい。
【０１９１】
他方、ＴＦＴ基板６１として、ＴＦＴ基板６１にカラーフィルタを設けたオンチップカラーフィルタ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向基板９８にはＩＴＯ電極がベタ付け（又はブラックマスク付きのＩＴＯ電極がベタ付け）される。
【０１９２】
透過型ＬＣＤの場合、次のようにしてオンチップカラーフィルタ（ＯＣＣＦ）構造とオンチップブラック（ＯＣＢ）構造を作製することができる。
【０１９３】
即ち、図１９の（１３）に示すように、フォスフィンシリケートガラス／酸化シリコンの絶縁膜８６のドレイン部も窓開けしてドレイン電極用のアルミニウム埋込み層を形成した後、Ｒ、Ｇ、Ｂの各色を各セグメント毎に顔料分散したフォトレジスト９９を所定厚さ（１〜１．５μｍ）で形成した後、汎用フォトリソグラフィ技術で所定位置（各画素部）のみを残すパターニングで各カラーフィルタ層９９（Ｒ）、９９（Ｇ）、９９（Ｂ）を形成する（オンチップカラーフィルタ構造）。この際、ドレイン部の窓開けも行う。なお、不透明なセラミック基板や低透過率のガラス及び耐熱性樹脂基板は使用できない。
【０１９４】
次いで、表示用ＴＦＴのドレインに連通するコンタクトホールに、カラーフィルタ層上にかけてブラックマスク層となる遮光層１００’を金属のパターニングで形成する。例えば、スパッタ法により、モリブデンを２００〜２５０ｎｍ厚で成膜し、表示用ＭＯＳＴＦＴを覆って遮光する所定の形状にパターニングする（オンチップブラック構造）。
【０１９５】
次いで、透明樹脂の平坦化膜９２を形成し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透明電極９３を遮光層１００’に接続するように形成する。
【０１９６】
このように、表示アレイ部上に、カラーフィルタ９９やブラックマスク１００’を作り込むことにより、液晶表示パネルの開口率を改善し、またバックライトも含めたディスプレイモジュールの低消費電力化が実現する。
【０１９７】
図２０は、上述のトップゲート型ＭＯＳＴＦＴを組み込んで駆動回路一体型に構成したアクティブマトリクス液晶表示装置（ＬＣＤ）の全体を概略的に示すものである。このアクティブマトリクスＬＣＤは、主基板６１（これはアクティブマトリクス基板を構成する。）と対向基板９８とをスペーサ（図示せず）を介して貼り合わせたフラットパネル構造からなり、両基板６１−９８間に液晶（ここでは図示せず）が封入されている。主基板６１の表面には、マトリクス状に配列した画素電極９３と、この画素電極を駆動するスイッチング素子とからなる表示部、及びこの表示部に接続される周辺駆動回路部とが設けられている。
【０１９８】
表示部のスイッチング素子は、上記したｎＭＯＳ又はｐＭＯＳ又はＣＭＯＳでＬＤＤ構造のトップゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回路部にも、回路要素として、上記したトップゲート型ＭＯＳＴＦＴのＣＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ又はこれらの混在が形成されている。なお、一方の周辺駆動回路部はデータ信号を供給して各画素のＴＦＴを水平ライン毎に駆動する水平駆動回路であり、また他方の周辺駆動回路部は各画素のＴＦＴのゲートを走査ライン毎に駆動する垂直駆動回路であり、通常は表示部の両辺にそれぞれ設けられる。これらの駆動回路は、点順次アナログ方式、線順次デジタル方式のいずれも構成できる。
【０１９９】
図２１に示すように、直交するゲートバスラインとデータバスラインの交差部に上記のＭＯＳＴＦＴが配置され、このＭＯＳＴＦＴを介して液晶容量（ＣLC）に画像情報を書き込み、次の情報がくるまで電荷を保持する。この場合、ＴＦＴのチャンネル抵抗だけで保持させるには十分ではないので、それを補うため液晶容量と並列に蓄積容量（補助容量）（ＣS）を付加し、リーク電流による液晶電圧の低下を補ってよい。こうしたＬＣＤ用ＭＯＳＴＦＴでは、画素部（表示部）に使用するＴＦＴの特性と周辺駆動回路に使用するＴＦＴの特性とでは要求性能が異なり、特に画素部のＴＦＴではオフ電流の制御、オン電流の確保が重要な問題となる。このため、表示部には、後述の如きＬＤＤ構造のＴＦＴを設けることによって、ゲート−ドレイン間に電界がかかりにくい構造としてチャンネル領域にかかる実効的な電界を低減させ、オフ電流を低減し、特性の変化も小さくできる。しかし、プロセス的には複雑になり、素子サイズも大きくなり、かつオン電流が低下するなどの問題も発生するため、それぞれの使用目的に合わせた最適設計が必要である。
【０２００】
なお、使用可能な液晶としては、ＴＮ液晶（アクティブマトリクス駆動のＴＮモード用に用いられるネマチック液晶）をはじめ、ＳＴＮ（スーパーツイステッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型液晶）等の各種モード用の液晶を採用してよい。
【０２０１】
＜ＬＣＤの製造例２＞
次に、本実施の形態による低温プロセスの多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液晶表示装置）の製造例を示す（この製造例は後述する有機ＥＬやＦＥＤの表示装置等にも同様に適用可能である）。
【０２０２】
この製造例では、上述の製造例１において、基板６１としてアルミノけい酸ガラス、ホウケイ酸ガラス等を使用し、図１６の（１）、（２）及び（３）の工程を同様に行う。即ち、基板６１上に触媒ＣＶＤとバイアス触媒ＡＨＡ処理により錫含有（又は非含有）の多結晶性シリコン膜６７を形成してこれをアイランド化し、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部及びｐＭＯＳＴＦＴ部を形成する。この場合、同時に、ダイオード、コンデンサ、インダクタンス、抵抗等の領域を形成する。
【０２０３】
次いで、図２２の（１）に示すように（但し、ダイヤモンド構造の超微粒子層１００Ｂは図示省略：以下、同様）、各ＭＯＳＴＦＴゲートチャンネル領域のキャリア不純物濃度を制御してＶthを最適化するために、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部をフォトレジスト８２でカバーし、周辺駆動回路領域のｐＭＯＳＴＦＴ部に、イオン注入又はイオンドーピング法により例えば燐、ひ素等のｎ型不純物７９を１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、更に図２２の（２）に示すように、周辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８２でカバーし、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部に、イオン注入又はイオンドーピング法により例えばボロン等のｐ型不純物８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度を設定する。
【０２０４】
次いで、図２２の（３）に示すように、表示領域のｎＭＯＳＴＦＴ部にｎ-型のＬＤＤ（Lightly Doped Drain）部を形成するために、汎用フォトリソグラフィ技術により、表示領域のｎＭＯＳＴＦＴのゲート部と周辺駆動領域のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴ全部をフォトレジスト８２で覆い、露出した表示領域のｎＭＯＳＴＦＴのソース／ドレイン領域に、イオン注入又はイオンドーピング法により例えば燐等のｎ型不純物７９を１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０18ａｔｏｍｓ／ｃｃのドナー濃度に設定して、ｎ-型のＬＤＤ部を形成する。
【０２０５】
次いで、図２３の（４）に示すように、表示領域のｎＭＯＳＴＦＴ部及び周辺駆動回路領域のｎＭＯＳＴＦＴ部の全部をフォトレジスト８２でカバーし、周辺駆動回路領域のｐＭＯＳＴＦＴ部のゲート部をフォトレジスト８２でカバーして露出したソース、ドレイン領域に、イオン注入又はイオンドーピング法により例えばボロン等のｐ型不純物８３を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定してｐ+型のソース部８４、ドレイン部８５を形成する。
【０２０６】
次いで、図２３の（５）に示すように、周辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８２でカバーし、表示領域のｎＭＯＳＴＦＴのゲート及びＬＤＤ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部のゲート部をフォトレジスト８２でカバーし、露出した表示領域及び周辺駆動領域のｎＭＯＳＴＦＴのソース、ドレイン領域に、イオン注入又はイオンドーピング法により例えば燐、ひ素等のｎ型不純物７９を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でイオンドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ+型のソース部８０、ドレイン部８１を形成する。
【０２０７】
次いで、図２３の（６）に示すように、プラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ法等により、ゲート絶縁膜６８として、酸化シリコン膜４０〜５０ｎｍ厚、窒化シリコン膜１０〜２０ｎｍ厚、酸化シリコン膜４０〜５０ｎｍ厚の積層膜を形成する。そして、ハロゲンランプ等でのＲＴＡ処理を例えば、約１０００℃、１０〜３０秒行い、添加したｎ又はｐ型不純物を活性化することにより、設定した各々のキャリア不純物濃度を得る。
【０２０８】
この後に、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチングにより、全ＴＦＴのゲート電極７５及びゲートラインを形成する。更にこの後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚、窒化シリコン膜１００〜２００ｎｍ厚の積層膜からなる絶縁膜８６を形成する。
【０２０９】
次いで、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＴＦＴ部のソース／ドレイン部及び表示用ｎＭＯＳＴＦＴ部のソース部の窓開けを行う。窒化シリコン膜はＣＦ4のプラズマエッチング、酸化シリコン膜及びリンシリケートガラス膜はフッ酸系エッチング液でエッチング処理する。
【０２１０】
次いで、図２３の（７）に示すように、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＴＦＴのソース、ドレイン電極８８、８９、９０、９１を形成すると同時に、表示用ｎＭＯＳＴＦＴのソース電極８７及びデータラインを形成する。
【０２１１】
次いで、図示は省略したが、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３００ｎｍ厚を層間絶縁膜（上述の９２）として全面に形成し、フォーミングガス中で約４００℃、１時間、水素化及びシンター処理する。その後に、表示用ｎＭＯＳＴＦＴのドレイン部コンタクト用窓開けを行う。
【０２１２】
ここで、ＬＣＤが透過型の場合は、画素開口部の酸化シリコン膜、フォスフィンシリケートガラス膜及び窒化シリコン膜は除去し、また反射型の場合は、画素開口部等の酸化シリコン膜、フォスフィンシリケートガラス膜及び窒化シリコン膜は除去する必要はない（これは上述又は後述のＬＣＤにおいても同様である）。
【０２１３】
透過型の場合、図１９の（１０）と同様に、全面に、スピンコート等で２〜３μｍ厚のアクリル系透明樹脂平坦化膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用ＴＦＴのドレイン側の透明樹脂窓開けを形成した後、全面に１３０〜１５０ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用ｎＭＯＳＴＦＴのドレイン部とコンタクトしたＩＴＯ透明電極を形成する。更に熱処理（フォーミングガス中で２００〜２５０℃、１時間）により、コンタクト抵抗の低減化とＩＴＯ透明度向上を図る。
【０２１４】
反射型の場合は、全面に、スピンコート等で２〜３μｍ厚の感光性樹脂膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に凹凸形状パターンを形成し、リフローさせて凹凸反射下部を形成する。同時に、表示用ｎＭＯＳＴＦＴのドレイン部の感光性樹脂窓開けを形成する。しかる後、全面に、３００〜４００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、画素部以外のアルミニウム膜を除去し、表示用ｎＭＯＳＴＦＴのドレイン電極と接続した凹凸形状のアルミニウム反射部を形成する。その後に、フォーミングガス中で３００℃、１時間シンター処理する。
【０２１５】
なお、上記において、ｎＭＯＳＴＦＴのソース、ドレインを形成した後に、バイアス触媒ＡＨＡ処理すれば、多結晶性シリコン膜の膜温度を局部的に上昇させ、結晶化が更に促進され、高移動度及び高品質の多結晶性シリコン膜を形成する。同時に、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する熱エネルギーが膜に移動して、膜温度を局部的に上昇させるので、ゲートチャンネル／ソース／ドレイン領域に注入された燐、ひ素、ボロンイオン等が活性化される。
【０２１６】
なお、プラズマＣＶＤ法によってアモルファスシリコン含有微結晶シリコン膜を形成した場合、膜中に１０〜２０％の水素が含有されるが、バイアス触媒ＡＨＡ処理によって減少／除去することができて多結晶性シリコン膜化し、高移動度及び高品質の多結晶性シリコン膜を形成する。又、アモルファスシリコン含有微結晶シリコン等の膜上又は膜内にシリコン酸化物が存在するときに、これと還元反応してＳｉＯを生成し、蒸発させるので、それらの膜上又は膜内のシリコン酸化物を減少／除去させることができ、高移動度及び高品質の多結晶性シリコン膜を形成できる。
【０２１７】
＜ボトムゲート型又はデュアルゲート型ＭＯＳＴＦＴ＞
ＭＯＳＴＦＴを組み込んだ例えばＬＣＤにおいて、上述のトップゲート型に代えて、ボトムゲート型、デュアルゲート型のＭＯＳＴＦＴからなる透過型ＬＣＤを製造した例を述べる（但し、反射型ＬＣＤも同様である）。
【０２１８】
図２４（Ｂ）に示すように、表示部及び周辺部にはボトムゲート型のｎＭＯＳＴＦＴが設けられ、或いは図２４（Ｃ）に示すように、表示部及び周辺部にはデュアルゲート型のｎＭＯＳＴＦＴがそれぞれ設けられている。これらのボトムゲート型、デュアルゲート型ＭＯＳＴＦＴのうち、特にデュアルゲート型の場合には上下のゲート部によって駆動能力が向上し、高速スイッチングに適し、また上下のゲート部のいずれかを選択的に用いて場合に応じてトップゲート型又はボトムゲート型として動作させることもできる。
【０２１９】
図２４（Ｂ）のボトムゲート型ＭＯＳＴＦＴにおいて、図中の１０２はＭｏ−Ｔａ合金等のゲート電極であり、１０３は窒化シリコン膜及び１０４は酸化シリコン膜であってゲート絶縁膜を形成し、このゲート絶縁膜上にはトップゲート型ＭＯＳＴＦＴと同様の多結晶性シリコン膜６７を用いたチャンネル領域等が形成されている。また、図２４（Ｃ）のデュアルゲート型ＭＯＳＴＦＴにおいて、下部ゲート部はボトムゲート型ＭＯＳＴＦＴと同様であるが、上部ゲート部は、ゲート絶縁膜１０６を酸化シリコン膜と窒化シリコン膜、必要に応じて更に酸化シリコン膜の積層膜で形成し、この上に上部ゲート電極７５を設けている。
【０２２０】
＜ボトムゲート型ＭＯＳＴＦＴの製造＞
まず、ガラス基板６１上の全面に、Ｍｏ−Ｔａ合金のスパッタ膜を３００〜４００ｎｍ厚に形成し、これを汎用フォトリソグラフィ及びエッチング技術により２０〜４５度のテーパーエッチングし、少なくともＴＦＴ形成領域に、ボトムゲート電極１０２を形成すると同時に、ゲートラインを形成する。ガラス材質の使い分けは上述したトップゲート型に準ずる。
【０２２１】
次いで、プラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ、減圧ＣＶＤ等の気相成長法により、ゲート絶縁膜及び保護膜用の窒化シリコン膜１０３及び酸化シリコン膜１０４と、錫含有のアモルファスシリコン含有微結晶シリコン膜とを形成する。この膜は上述したと同様に更にバイアス触媒ＡＨＡ処理を繰り返して多結晶性シリコン膜６７を形成する。これらの気相成膜条件は上述したトップゲート型に準ずる。なお、ボトムゲート絶縁膜及び保護膜用の窒化シリコン膜はガラス基板からのＮａイオンストッパ作用を期待して設けるものであるが、合成石英ガラスの場合は不要である。
【０２２２】
これ以降のプロセスは上述したものに準ずるが、すでに上記の工程でゲート電極を形成しているので、ここではゲート電極用多結晶シリコン膜形成、ゲート電極形成、ゲート多結晶シリコン酸化工程は不要である。
【０２２３】
そして次に、上述したと同様に、ｐＭＯＳＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し（但し、一方の領域のみを図示：以下、同様）、各チャンネル領域のキャリア不純物濃度を制御してＶthを最適化するために、イオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦＴのソース、ドレイン領域を形成するためにイオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入させる。この後に、不純物活性化のためにＲＴＡ処理（約１０００℃、１０〜３０秒間）する。
【０２２４】
これ以降のプロセスは、上述したものに準ずる。
【０２２５】
＜デュアルゲート型ＭＯＳＴＦＴの製造＞
上記のボトムゲート型と同様に、ボトムゲート電極１０２、ゲート絶縁膜１０３及び１０４、多結晶性シリコン膜６７をそれぞれ形成する。但し、ボトムゲート絶縁膜及び保護膜用の窒化シリコン膜１０３はガラス基板からのＮａイオンストッパ作用を期待して設けるものであるが、合成石英ガラスの場合は不要である。
【０２２６】
そして次に、上述したと同様に、ｐＭＯＳＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し、各チャンネル領域のキャリア不純物濃度を制御してＶthを最適化するために、イオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦＴのソース、ドレイン領域を形成するためにイオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入させる。
【０２２７】
次いで、トップゲート絶縁膜１０６用の酸化シリコン膜及び窒化シリコン膜、必要に応じて更に酸化シリコン膜の積層膜を成膜する。気相成長条件は上述したトップゲート型に準ずる。この後に、不純物活性化のためにＲＴＡ処理（約１０００℃、１０〜３０秒間）する。
【０２２８】
この後に、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリグラフィ及びエッチング技術により、全ＴＦＴのトップゲート電極７５及びゲートラインを形成する。この後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚からなる絶縁膜８６を形成する。次に、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＭＯＳＴＦＴのソース、ドレイン電極部、さらに表示部ｎＭＯＳＴＦＴのソース電極部の窓開けを行う。
【０２２９】
次いで、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、ソース及びドレインの各アルミニウム電極８７、８８及び８９、ソースライン及び配線等を形成する。次いで、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３００ｎｍ厚を層間絶縁膜９２として全面に形成し、フォーミングガス中で約４００℃、１時間、水素化及びシンター処理する。その後に、表示用ｎＭＯＳＴＦＴのドレイン部コンタクト用窓開けを行い、画素電極９３を形成する。
【０２３０】
上述したように、本実施の形態によれば、上述の第１の実施の形態と同様に、触媒ＣＶＤ又はバイアス触媒ＣＶＤとバイアス触媒ＡＨＡ処理により、ＬＣＤの表示部及び周辺駆動回路部のＭＯＳＴＦＴのゲートチャンネル、ソース及びドレイン領域となる、高キャリア移動度でＶth調整が容易であり、低抵抗での高速動作が可能な多結晶性シリコン膜を形成することができる。この多結晶性シリコン膜によるトップゲート、ボトムゲート又はデュアルゲート型ＭＯＳＴＦＴを用いた液晶表示装置は、高いスイッチング特性と低リーク電流のＬＤＤ構造を有する表示部と、高い駆動能力のＣＭＯＳ、又はｎＭＯＳ、又はｐＭＯＳ周辺駆動回路を一体化した構成が可能となり、高画質、高精細、狭額縁、高効率、安価な液晶パネルの実現が可能である。
【０２３１】
そして、低温（３００〜４００℃）で形成できるので、安価で、大型化が容易な低歪点ガラスを採用でき、コストダウンが可能となる。しかも、アレイ部上にカラーフィルタやブラックマスクを作り込むことにより、液晶表示パネルの開口率、輝度等を改善し、カラーフィルタ基板を不要とし、生産性改善等によるコストダウンが実現する。
【０２３２】
第３の実施の形態
本実施の形態は、本発明を有機又は無機のエレクトロルミネセンス（ＥＬ）表示装置、例えば有機ＥＬ表示装置に適用したものである。以下にその構造例と製造例を示す。
【０２３３】
＜有機ＥＬ素子の構造例Ｉ＞
図２５（Ａ）、（Ｂ）に示すように、この構造例Ｉによれば、ガラス等の基板１１１上に、本発明に基づいて上述した方法で形成された高結晶化率、大粒径の多結晶性シリコン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８、１３１が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン電極１３１は有機ＥＬ素子の陰極１３８にまで延設されている。
【０２３４】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には陰極を覆うように有機ＥＬ素子の例えば緑色有機発光層１３２（又は青色有機発光層１３３、更には図示しない赤色有機発光層）が形成され、この有機発光層を覆うように陽極（１層目）１３４が形成され、更に共通の陽極（２層目）１３５が全面に形成されている。なお、ＣＭＯＳＴＦＴからなる周辺駆動回路、映像信号処理回路、メモリー回路等の製法は、上述した液晶表示装置に準ずる（以下、同様）。
【０２３５】
この構造の有機ＥＬ表示部は、有機ＥＬ発光層が電流駆動用ＭＯＳＴＦＴ２のドレインに接続され、陰極（Ｌｉ−Ａｌ、Ｍｇ−Ａｇなど）１３８がガラス等の基板１１１の面に被着され、陽極（ＩＴＯ膜など）１３４、１３５がその上部に設けられており、従って、上面発光１３６’となる。また、陰極がＭＯＳＴＦＴ上を覆っている場合は発光面積が大きくなり、このときには陰極が遮光膜となり、発光光等がＭＯＳＴＦＴに入射しないのでリーク電流発生がなく、ＴＦＴ特性の悪化がない。
【０２３６】
また、各画素部周辺に図２５（Ｃ）のようにブラックマスク部（クロム、二酸化クロム等）１４０を形成すれば、光漏れ（クロストーク等）を防止し、コントラストの向上が図れる。
【０２３７】
なお、画素表示部に緑色、青色、赤色の３色発光層を使用する方法、色変換層を使用する方法、白色発光層にカラーフィルターを使用する方法のいずれでも、良好なフルカラーのＥＬ表示装置が実現でき、また、各色発光材料である高分子化合物のスピンコーティング法、又は金属錯体の真空加熱蒸着法においても、長寿命、高精度、高品質、高信頼性のフルカラー有機ＥＬ部を生産性良く作成できるので、コストダウンが可能となる（以下、同様）。
【０２３８】
従来のこの種の有機ＥＬは、アモルファスシリコンＴＦＴを用いているので、Ｖthが変動しても電流値が変わり易く、画質に変動が起き易い。しかも、移動度が小さいため、高速応答でドライブできる電流にも限界があり、またｐチャンネルの形成が困難であり、小規模なＣＭＯＳ回路構成さえも困難である。そこで、比較的大面積化が容易であって高信頼性で移動度も高く、ＣＭＯＳ回路構成も可能な多結晶シリコンＴＦＴを用いることが望ましいが、従来の多結晶シリコン膜は、１）アモルファスシリコン膜を３００〜４００℃のプラズマＣＶＤ法で成膜し、エキシマレーザーアニールして多結晶シリコン膜化する。２）アモルファスシリコン膜を４３０〜５００℃のＬＰＣＶＤ法で成膜し、窒素ガス中で６００℃／５〜２０ｈｒと８５０℃／０．５〜３ｈｒで固相成長させて多結晶シリコン膜化する。
【０２３９】
しかし、１）は、高価なエキシマレーザー装置の採用、エキシマレーザーの不安定性起因のＴＦＴ特性むらと品質問題、生産性低下等によるコストアップとなる。２）は、６００℃以上、１５〜２０ｈｒｓの長時間の熱処理のために、汎用ガラス基板を使用できず、石英ガラス採用となるので、コストアップとなる。また、フルカラー有機ＥＬ層では、その微細加工プロセスにおいて、電極の酸化や有機ＥＬ材料が酸素、水分にさらされたり、加熱で構造変化（溶解あるいは再結晶化）して劣化しやすいので、各色発光領域を高精度に形成するのが難しい。
【０２４０】
次に、本実施の形態による有機ＥＬ素子の製造プロセスを説明すると、まず、図２６の（１）に示すように、上述した工程を経て多結晶性シリコン膜からなるソース領域１２０、チャンネル領域１１７及びドレイン領域１２１を形成した後、ゲート絶縁膜１１８を形成し、この上にＭＯＳＴＦＴ１、２のゲート電極１１５をＭｏ−Ｔａ合金等のスパッタリング成膜とフォトリソグラフィ及びエッチング技術により形成し、またＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインをスパッタリング成膜とフォトリソグラフィ及びエッチング技術により（以下、同様）形成する。そして、オーバーコート膜（酸化シリコン等）１３７を触媒ＣＶＤ等の気相成長法により（以下、同様）形成後、ＭＯＳＴＦＴ２のソース電極１２７及びアースラインを形成し、更にオーバーコート膜（酸化シリコン／窒化シリコン積層膜など）１３６を形成する。
【０２４１】
次いで、図２６の（２）に示すように、ＭＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲート部の窓開けを行った後、図２６の（３）に示すように、１％Ｓｉ入りＡｌのスパッタリングと汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１のドレイン電極とＭＯＳＴＦＴ２のゲート電極を１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソース電極と、この電極に接続される１％Ｓｉ入りＡｌからなるソースラインを形成する。そして、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成し、ＭＯＳＴＦＴ２のドレイン部の窓開けを行い、ＭＯＳＴＦＴ２のドレイン部と接続した発光部の陰極１３８を形成する。
【０２４２】
次いで、図２６の（４）に示すように、有機発光層１３２等及び陽極１３４、１３５を形成する。
【０２４３】
なお、上記において、緑色（Ｇ）発光有機ＥＬ層、青色（Ｂ）発光有機ＥＬ層、赤色（Ｒ）発光有機ＥＬ層はそれぞれ、１００〜２００ｎｍ厚に形成するが、これらの有機ＥＬ層は、低分子化合物の場合は真空加熱蒸着法で形成され、高分子化合物の場合はディッピングコーティング、スピンコーティングなどの塗布法やインクジェット法によりＲ、Ｇ、Ｂ発光ポリマーを配列する方法が用いられる。金属錯体の場合は、昇華可能な材料を真空加熱蒸着法で形成される。
【０２４４】
有機ＥＬ層には、単層型、二層型、三層型等があるが、ここでは低分子化合物の三層型の例を示す。
単層型；陽極／バイポーラー発光層／陰極、
二層型；陽極／ホール輸送層／電子輸送性発光層／陰極、又は陽極／ホール輸送性発光層／電子輸送層／陰極、
三層型；陽極／ホール輸送層／発光層／電子輸送層／陰極、又は陽極／ホール輸送性発光層／キャリアブロック層／電子輸送性発光層／陰極
【０２４５】
なお、図２５（Ｂ）の素子において、有機発光層の代わりに公知の発光ポリマーを用いれば、パッシブマトリクス又はアクティブマトリクス駆動の発光ポリマー表示装置（ＬＥＰＤ）として構成することができる（以下、同様）。
【０２４６】
＜有機ＥＬ素子の構造例II＞
図２７（Ａ）、（Ｂ）に示すように、この構造例IIによれば、ガラス等の基板１１１上に、上記の構造例Ｉと同様に、本発明に基づいて上述した方法で形成された高結晶化率、大粒径の多結晶性シリコン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８、１３１が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のドレイン電極１３１との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のソース電極１２７は有機ＥＬ素子の陽極１４４にまで延設されている。
【０２４７】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には陽極を覆うように有機ＥＬ素子の例えば緑色有機発光層１３２（又は青色有機発光層１３３、更には図示しない赤色有機発光層）が形成され、この有機発光層を覆うように陰極（１層目）１４１が形成され、更に共通の陰極（２層目）１４２が全面に形成されている。
【０２４８】
この構造の有機ＥＬ表示部は、有機ＥＬ発光層が電流駆動用ＭＯＳＴＦＴ２のソースに接続され、ガラス等の基板１１１の面に被着された陽極１４４を覆うように有機ＥＬ発光層を形成し、その有機ＥＬ発光層を覆うように陰極１４１を形成し、全面に陰極１４２を形成しており、従って、下面発光１３６’となる。また、陰極が有機ＥＬ発光層間及びＭＯＳＴＦＴ上を覆っている。即ち、全面に、例えば緑色発光有機ＥＬ層を真空加熱蒸着法等により形成した後に、緑色発光有機ＥＬ部をフォトリソグラフィ及びドライエッチングで形成し、連続して同様に、青色、赤色発光有機ＥＬ部を形成し、最後に全面に陰極（電子注入層）１４１をマグネシウム：銀合金又はアルミニウム：リチウム合金により形成する。この全面に更に形成した陰極（電子注入層）で密封するので、外部から有機ＥＬ層間に湿気が侵入することを特に全面被着の陰極１４２により防止して湿気に弱い有機ＥＬ層の劣化や電極の酸化を防止し、長寿命、高品質、高信頼性が可能となる（これは、図２５の構造例Ｉでも陽極で全面被覆されているため、同様である）。また、陰極１４１及び１４２により放熱効果が高まるので、発熱による薄膜の構造変化（融解又は再結晶化）が低減し、長寿命、高品質、高信頼性が可能となる。しかも、これによって、高精度、高品質のフルカラーの有機ＥＬ層を生産性良く作成できるので、コストダウンが可能となる。
【０２４９】
また、各画素部周辺に図２７（Ｃ）のようにブラックマスク部（クロム、二酸化クロム等）１４０を形成すれば、光漏れ（クロストーク等）を防止し、コントラストの向上が図れる。なお、このブラックマスク部１４０は、酸化シリコン膜１４３（これはゲート絶縁膜１１８と同時に同一材料で形成してよい。）によって覆われている。
【０２５０】
次に、この有機ＥＬ素子の製造プロセスを説明すると、まず、図２８の（１）に示すように、上述した工程を経て多結晶性シリコン膜からなるソース領域１２０、チャンネル領域１１７及びドレイン領域１２１を形成した後、触媒ＣＶＤ等の気相成長法によりゲート絶縁膜１１８を形成し、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術によりこの上にＭＯＳＴＦＴ１、２のゲート電極１１５を形成し、また１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインを形成する。そして、触媒ＣＶＤ等の気相成長法によりオーバーコート膜（酸化シリコン等）１３７を形成後、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２のドレイン電極１３１及びＶddラインを形成し、更に触媒ＣＶＤ等の気相成長法によりオーバーコート膜（酸化シリコン／窒化シリコン積層膜等）１３６を形成する。
【０２５１】
次いで、図２８の（２）に示すように、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲート部の窓開けを行った後、図２８の（３）に示すように、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術により、ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソースに接続される１％Ｓｉ入りＡｌからなるソースラインを形成する。そして、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成し、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２のソース部の窓開けを行い、ＩＴＯ等のスパッタリング及び汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２のソース部と接続した発光部の陽極１４４を形成する。
【０２５２】
次いで、図２８の（４）に示すように、上記のように有機発光層１３２等及び陰極１４１、１４２を形成する。
【０２５３】
なお、以下に述べる有機ＥＬの各層の構成材料や形成方法は図２７の例に適用されるが、図２５の例にも同様に適用されてよい。
【０２５４】
緑色発光有機ＥＬ層に低分子化合物を用いる場合は、ガラス基板上の陽極（ホール注入層）である電流駆動用ＭＯＳＴＦＴのソース部とコンタクトしたＩＴＯ透明電極上に、連続した真空加熱蒸着法により形成する。
１）ホール輸送層は、アミン系化合物（例えば、トリアリールアミン誘導体、アリールアミンオリゴマー、芳香族第三アミン等）等
２）発光層は、緑色発光材料であるトリス（８−ヒドロキシキシリノ）Ａｌ錯体（Ａｌｑ）等
３）電子輸送層は、１，３，４−オキサジアゾール誘導体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡＺ）等
４）陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。
例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚
アルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚
ここで、銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。
【０２５５】
緑色画素部を形成するには、緑色画素部をフォトレジストでマスクし、ＣＣｌ4ガスのプラズマエッチングにより陰極である電子注入層のアルミニウム：リチウム合金を除去し、連続して電子輸送層、発光層、ホール輸送層の低分子系化合物及びフォトレジストを酸素プラズマエッチングで除去し、緑色画素部を形成する。この時に、フォトレジストの下にはアルミニウム：リチウム合金があるので、フォトレジストがエッチングされても問題ない。又、この時に、電子輸送層、発光層、ホール輸送層の低分子系化合物層は、ホール注入層のＩＴＯ透明電極よりも大きい面積とし、後工程で全面に形成する陰極の電子注入層（マグネシウム：銀合金）と電気的ショートしないようにする。
【０２５６】
次に、青色発光有機ＥＬ層を低分子化合物で形成する場合は、ガラス基板上の陽極（ホール注入層）である電流駆動用ＴＦＴのソース部とコンタクトしたＩＴＯ透明電極上に、連続して真空加熱蒸着により形成する。
１）ホール輸送層は、アミン系化合物（例えば、トリアリールアミン誘導体、アリールアミンオリゴマー、芳香族第三アミン等）等
２）発光層は、青色発光材料であるＤＴＶＢｉのようなジスチリル誘導体等
３）電子輸送層は、１，３，４−オキサジアゾール誘導体（ＴＡＺ）、１，２，４−トリアゾール誘導体（ＴＡＺ）等
４）陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。
例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚
アルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚
ここで、銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。
【０２５７】
青色画素部を形成するには、青色画素部をフォトレジストでマスクし、ＣＣｌ4ガスのプラズマエッチングで陰極である電子注入層のアルミニウム：リチウム合金を除去し、連続して電子輸送層、発光層、ホール輸送層の低分子系化合物及びフォトレジストを酸素プラズマエッチングで除去し、青色画素部を形成する。この時に、フォトレジストの下にはアルミニウム：リチウム合金があるので、フォトレジストがエッチングされても問題ない。又、この時に、電子輸送層、発光層、ホール輸送層の低分子系化合物層は、ホール注入層のＩＴＯ透明電極よりも大きい面積とし、後工程で全面に形成する陰極の電子注入層（マグネシウム：銀合金）と電気的ショートしないようにする。
【０２５８】
また、赤色発光有機ＥＬ層を低分子化合物で形成する場合は、ガラス基板上の陽極（ホール注入層）である電流駆動用ＴＦＴのソース部とコンタクトしたＩＴＯ透明電極上に、連続して真空加熱蒸着により形成する。
１）ホール輸送層は、アミン系化合物（例えば、トリアリールアミン誘導体、アリールアミンオリゴマー、芳香族第三アミン等）等
２）発光層は、赤色発光材料であるＥｕ（Ｅｕ(ＤＢＭ)3（Ｐｈｅｎ））等
３）電子輸送層は、１，３，４−オキサジアゾール誘導体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡＺ）等
４）陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。
例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚
アルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚
銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。
【０２５９】
赤色画素部を形成するには、赤色画素部をフォトレジストでマスクし、ＣＣｌ4ガスのプラズマエッチングで陰極である電子注入層のアルミニウム：リチウム合金を除去し、連続して電子輸送層、発光層、ホール輸送層の低分子系化合物及びフォトレジストを酸素プラズマエッチングで除去し、赤色画素部を形成する。この時に、フォトレジストの下にはアルミニウム：リチウム合金があるので、フォトレジストがエッチングされても問題ない。又、この時に、電子輸送層、発光層、ホール輸送層の低分子系化合物層は、ホール注入層のＩＴＯ透明電極よりも大きい面積とし、後工程で全面に形成する陰極の電子注入層（マグネシウム：銀合金）と電気的ショートしないようにする。
【０２６０】
陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚、又はアルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚とする。ここで、銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。なお、スパッタリングで成膜してもよい。
【０２６１】
第４の実施の形態
本実施の形態は、本発明を電界放出型（フィールドエミッション）ディスプレイ装置（ＦＥＤ：Field Emission Display）に適用したものである。以下にその構造例と製造例を示す。
【０２６２】
＜ＦＥＤの構造例Ｉ＞
図２９（Ａ）、（Ｂ）、（Ｃ）に示すように、この構造例Ｉによれば、ガラス等の基板１１１上に、本発明に基づいて上述した方法で形成された高結晶化率、大粒径の多結晶性シリコン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素子のＦＥＣ（電界放出カソード）にまで延設され、エミッタ領域１５２として機能している。
【０２６３】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０と同一材料にて同一工程で接地用の金属遮蔽膜１５１が形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにおいては、多結晶性シリコン膜からなるエミッタ領域１５２上に電界放出エミッタとなるｎ型多結晶性シリコン膜１５３が形成され、更にｍ×ｎ個の各エミッタに区画するための開口を有するように、絶縁膜１１８、１３７、１３６及び１３０がパターニングされ、この上面にはゲート引き出し電極１５０が被着されている。
【０２６４】
また、このＦＥＣに対向して、バックメタル１５５付きの蛍光体１５６をアノードとして形成したガラス基板等の基板１５７が設けられており、ＦＥＣとの間は高真空に保持されている。
【０２６５】
この構造のＦＥＣにおいては、ゲート引き出し電極１５０の開口下には、本発明に基づいて形成された多結晶性シリコン膜１５２上に成長されたｎ型多結晶性シリコン膜１５３が露出し、これがそれぞれ電子１５４を放出する薄膜型のエミッタとして機能する。即ち、エミッタの下地となる多結晶性シリコン膜１５２は、大粒径（グレインサイズ数１００ｎｍ以上）のグレインからなっているため、これをシードとしてその上にｎ型多結晶性シリコン膜１５３を触媒ＣＶＤ等によって成長させると、この多結晶性シリコン膜１５３はさらに大きな粒径で成長し、表面が電子放出にとって有利な微細な凹凸１５８を生じるように形成されるのである。
【０２６６】
従って、エミッタが薄膜からなる面放出型であるために、その形成が容易であると共に、エミッタ性能も安定し、長寿命化が可能となる。
【０２６７】
また、すべての能動素子（これには周辺駆動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含まれる。）の上部にアース電位の金属系遮蔽膜１５１（この金属系遮蔽膜は、ゲート引き出し電極１５０と同じ材料（Ｎｂ、Ｔｉ／Ｍｏ、金属シリサイド等）、同じ工程で形成すると工程上都合がよい。）が形成されているので、次の（１）、（２）の利点を得ることができる。
【０２６８】
（１）気密容器内にあるガスがエミッタ１５３から放出された電子により正イオン化されて絶縁層上にチャージアップし、この正電荷が絶縁層下にあるＭＯＳＴＦＴに不要な反転層を形成し、この反転層からなる不要な電流経路を介して余分な電流が流れるために、エミッタ電流の暴走が起きる。しかし、ＭＯＳＴＦＴ上の絶縁層に金属系遮蔽膜１５１を形成してアース電位に落としているので、チャージアップ防止が可能となり、エミッタ電流の暴走を防止できる。
【０２６９】
（２）エミッタ１５３から放出された電子の衝突により蛍光体１５６が発光するが、この光によりＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発生し、リーク電流となる。しかし、ＭＯＳＴＦＴ上の絶縁層に金属系遮蔽膜１５１が形成されているので、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は生じない。
【０２７０】
また、触媒ＣＶＤ等により、少なくとも多結晶性シリコンＭＯＳＴＦＴのドレイン領域に連続してｎ型多結晶性シリコン膜の電子放出体（エミッタ）が形成されているので、その接合性が良好であり、高効率のエミッタ特性が可能となる。
【０２７１】
また、１つの画素表示部の電子放出体（エミッタ）領域を複数に分割し、それぞれにスイッチング素子のＭＯＳＴＦＴを接続すれば、たとえ１つのＭＯＳＴＦＴが故障しても、他のＭＯＳＴＦＴが動作するので、１つの画素表示部は必ず電子放出する構成となっており、高品質で歩留が高く、コストダウンできる。又、これらのＭＯＳＴＦＴにおいて、電気的オープン不良のＭＯＳＴＦＴは問題ないが、電気的ショートしたＭＯＳＴＦＴはレーザーリペアで分離できるので、高品質で歩留が高く、コストダウンできる。
【０２７２】
これに比べて、従来のＦＥＤでは、シリコン単結晶基板を用いるために、基板コストが高く、ウエーハサイズ以上の大面積化が困難である。そして、カソード電極表面に減圧ＣＶＤ等により導電性の多結晶シリコン膜を形成し、その表面にプラズマＣＶＤ等により結晶性ダイヤモンド膜を形成して電子放出体を構成することが提案されているが、減圧ＣＶＤ時の成膜温度が６３０℃と高く、ガラス基板を採用できないので、コストダウンが難しい。そして、その減圧ＣＶＤによる多結晶シリコン膜は粒径が小さく、その上の結晶性ダイヤモンド膜も粒径が小さく、電子放出体の特性が良くない。更に、プラズマＣＶＤのために、反応エネルギーが不足しているので、良い結晶性ダイヤモンド膜は得にくい。又、透明電極又はＡｌ、Ｔｉ、Ｃｒ等の金属のカソード電極と導電性の多結晶シリコン膜の接合性が悪いので、良好な電子放出特性は得られない。
【０２７３】
次に、本実施の形態によるＦＥＤの製造プロセスを説明すると、まず、図３０の（１）に示すように、上述した工程を経て全面に多結晶性シリコン膜１１７を形成した後、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にアイランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により全面に保護用酸化シリコン膜１５９を形成する。
【０２７４】
次いで、ＭＯＳＴＦＴ１、２のゲートチャンネル不純物濃度の制御によるＶthの最適化のために、イオン注入又はイオンドーピング法により全面にボロンイオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定する。
【０２７５】
次いで、図３０の（２）に示すように、フォトレジスト８２をマスクにして、イオン注入又はイオンドーピング法によりＭＯＳＴＦＴ１、２のソース／ドレイン部及びエミッタ領域に燐イオン７９を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領域１２０、ドレイン領域１２１、エミッタ領域１５２をそれぞれ形成した後、汎用フォトリソグラフィ及びエッチング技術によりエミッタ領域の保護用酸化シリコン膜を除去する。
【０２７６】
次いで、図３０の（３）に示すように、触媒ＣＶＤによりエミッタ領域を形成する多結晶性シリコン膜１５２をシードに、モノシランとＰＨ3等のドーパントを適量比率で混合し、表面に微細凹凸１５８を有し、ドーパントを例えば５×１０20〜１×１０21ａｔｏｍｓ／ｃｃ含有するｎ型多結晶性シリコン膜１５３を１〜５μｍ厚にエミッタ領域に形成し、同時に他の酸化シリコン膜１５９及びガラス基板１１１上にはｎ型アモルファスシリコン膜１６０を１〜５μｍ厚に形成する。
【０２７７】
次いで、図３０の（４）に示すように、上述した触媒ＡＨＡ処理時の活性化水素イオンにより、アモルファスシリコン膜１６０をエッチング除去し、酸化シリコン膜１５９のエッチング除去後に触媒ＣＶＤ等によりゲート絶縁膜（酸化シリコン膜等）１１８を形成する。
【０２７８】
次いで、図３１の（５）に示すように、スパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属によりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインを形成し、オーバーコート膜（酸化シリコン膜等）１３７を形成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯＳＴＦＴ２のソース電極１２７及びアースラインを形成する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオーバーコート膜（酸化シリコン／窒化シリコン積層膜など）１３６を形成し、ＲＴＡ処理等の１０００℃、１０〜２０秒のイオン活性化処理を行う。
【０２７９】
次いで、図３１の（６）に示すように、ＭＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソース電極とそのソースに接続されるソースライン１２７を形成する。
【０２８０】
次いで、図３１の（７）に示すように、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成した後、ＧＮＤラインの窓開けし、図３１の（８）に示すように、ゲート引き出し電極１５０や金属遮蔽膜１５１をＮｂ蒸着後のエッチングで形成し、更に電界放出カソード部を窓開けしてエミッタ１５３を露出させ、上述したバイアス触媒ＡＨＡ処理の水素系活性種等でクリーニングする。
【０２８１】
＜ＦＥＤの構造例II＞
図３２（Ａ）、（Ｂ）、（Ｃ）に示すように、この構造例IIによれば、ガラス等の基板１１１上に、上記の構造例Ｉと同様に、本発明に基づいて上述した方法で形成された高結晶化率、大粒径の多結晶性シリコン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素子のＦＥＣ（電界放出カソード）にまで延設され、エミッタ領域１５２として機能している。
【０２８２】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０と同一材料にて同一工程で接地用の金属遮蔽膜１５１が形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにおいては、多結晶シリコン膜からなるエミッタ領域１５２上に電界放出エミッタとなるｎ型多結晶ダイヤモンド膜１６３が形成され、更にｍ×ｎ個の各エミッタに区画するための開口を有するように、絶縁膜１１８、１３７、１３６及び１３０がパターニングされ、この上面にはゲート引き出し電極１５０が被着されている。
【０２８３】
また、このＦＥＣに対向して、バックメタル１５５付きの蛍光体１５６をアノードとして形成したガラス基板等の基板１５７が設けられており、ＦＥＣとの間は高真空に保持されている。
【０２８４】
この構造のＦＥＣは、ゲート引き出し電極１５０の開口下には、本発明に基づいて形成された多結晶性シリコン膜１５２上に成長されたｎ型多結晶ダイヤモンド膜１６３が露出し、これがそれぞれ電子１５４を放出する薄膜型のエミッタとして機能する。即ち、エミッタの下地となる多結晶性シリコン膜１５２は、大粒径（グレインサイズ数１００ｎｍ以上）のグレインからなっているため、これをシードとしてその上にｎ型多結晶性ダイヤモンド膜１６３を触媒ＣＶＤ等によって成長させると、この多結晶性ダイヤモンド膜１６３はやはり大粒径で成長し、表面が電子放出にとって有利な微細な凹凸１６８を生じるように形成されるのである。
【０２８５】
従って、エミッタが薄膜からなる面放出型であるために、その形成が容易であると共に、エミッタ性能も安定し、長寿命化が可能となる。
【０２８６】
また、すべての能動素子（これには周辺駆動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含まれる。）の上部にアース電位の金属系遮蔽膜１５１（この金属系遮蔽膜は、ゲート引き出し電極１５０と同じ材料（Ｎｂ、Ｔｉ／Ｍｏ、金属シリサイド等）、同じ工程で形成すると工程上都合がよい。）が形成されているので、上述したと同様に、ＭＯＳＴＦＴ上の絶縁層に金属系遮蔽膜１５１を形成してアース電位に落とし、チャージアップ防止が可能となり、エミッタ電流の暴走を防止でき、また、ＭＯＳＴＦＴ上の絶縁層に金属系遮蔽膜１５１が形成されているので、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は生じない。
【０２８７】
次に、このＦＥＤの製造プロセスを説明すると、まず、図３３の（１）に示すように、上述した工程を経て全面に多結晶性シリコン膜１１７を形成した後、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にアイランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により全面に保護用酸化シリコン膜１５９を形成する。
【０２８８】
次いで、ＭＯＳＴＦＴ１、２のゲートチャンネル不純物濃度の制御によるＶthの最適化のために、イオン注入又はイオンドーピング法により全面にボロンイオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定する。
【０２８９】
次いで、図３３の（２）に示すように、フォトレジスト８２をマスクにして、イオン注入又はイオンドーピング法によりＭＯＳＴＦＴ１、２のソース／ドレイン部及びエミッタ領域に燐イオン７９を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領域１２０、ドレイン領域１２１、エミッタ領域１５２をそれぞれ形成した後、汎用フォトリソグラフィ及びエッチング技術によりエミッタ領域の保護用酸化シリコン膜を除去する。
【０２９０】
次いで、図３３の（３）に示すように、触媒ＣＶＤによりエミッタ領域を形成する多結晶性シリコン膜１５２をシードに、モノシランとメタン（ＣＨ4）及びドーパントを適量比率混合し、表面に微細凹凸１６８を有するｎ型多結晶性ダイヤモンド膜１６３をエミッタ領域に形成し、同時に他の酸化シリコン膜１５９及びガラス基板１１１上にはｎ型アモルファスダイヤモンド膜１７０を形成する。
【０２９１】
次いで、図３３の（４）に示すように、上述した触媒ＡＨＡ処理時の活性化水素イオンにより、アモルファスダイヤモンド膜１７０をエッチング除去し、酸化シリコン膜１５９のエッチング除去後に触媒ＣＶＤ等によりゲート絶縁膜（酸化シリコン膜等）１１８を形成する。
【０２９２】
次いで、図３４の（５）に示すように、スパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属によりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインを形成し、オーバーコート膜（酸化シリコン膜等）１３７を形成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯＳＴＦＴ２のソース電極１２７及びアースラインを形成する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオーバーコート膜（酸化シリコン／窒化シリコン積層膜など）１３６を形成し、ＲＴＡ等の１０００℃、１０〜２０秒のイオン活性化処理を行う。
【０２９３】
次いで、図３４の（６）に示すように、ＭＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソース電極とそのソースに接続されるソースライン１２７を形成する。
【０２９４】
次いで、図３４の（７）に示すように、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成した後、ＧＮＤラインの窓開けし、図３４の（８）に示すように、ゲート引き出し電極１５０や金属遮蔽膜１５１をＮｂ蒸着後のエッチングで形成し、更に電界放出カソード部を窓開けしてエミッタ１６３を露出させ、上述したバイアス触媒ＡＨＡ処理の水素系活性種でクリーニングする。
【０２９５】
なお、上記において、多結晶性ダイヤモンド膜１６３を成膜する際、使用する原料ガスとしての炭素含有化合物は、例えば
１）メタン、エタン、プロパン、ブタン等のパラフィン系炭化水素
２）アセチレン、アリレン系のアセチレン系炭化水素
３）エチレン、プロピレン、ブチレン等のオレフィン系炭化水素
４）ブタジエン等のジオレフィン系炭化水素
５）シクロプロパン、シクロブタン、シクロペンタン、シクロヘキサン等の脂環式炭化水素
６）シクロブタジエン、ベンゼン、トルエン、キシレン、ナフタリン等の芳香族炭化水素
７）アセトン、ジエチルケトン、ベンゾフェノン等のケトン類
８）メタノール、エタノール等のアルコール類
９）トリメチルアミン、トリエチルアミン等のアミン類
１０）グラファイト、石炭、コークス等の炭素原子のみからなる物質
であってよく、これらは、１種を単独で用いることもできるし、２種以上を併用することもできる。
【０２９６】
また、使用可能な不活性ガスは、例えばアルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドンである。ドーパントとしては、例えばホウ素、リチウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリウム等を含む化合物又は単体が使用可能であり、そのドーピング量は１０20ａｔｏｍｓ／ｃｃ以上であってよい。
【０２９７】
第５の実施の形態
本実施の形態は、本発明を光電変換装置としての太陽電池に適用したものである。以下にその製造例を示す。
【０２９８】
まず、図３５の（１）に示すように、ステンレス等の金属基板１１１上に、上述した触媒ＣＶＤ法等によって、保護膜（図示せず）の形成後に、この上にアモルファス又は微結晶カーボン薄膜１００Ａを形成する。
【０２９９】
次いで、図３５の（２）に示すように、上述したバイアス触媒ＡＨＡ処理によって、カーボン薄膜１００Ａをダイヤモンド構造のカーボン超微粒子層１００Ｂに変化させる。
【０３００】
次いで、図３５の（３）に示すように、上述した触媒ＣＶＤ又はバイアス触媒ＣＶＤ法等によって、カーボン超微粒子層１００Ｂをシードにｎ型多結晶性シリコン膜７を形成する。この多結晶性シリコン膜７は、上述のマルチ触媒ＡＨＡ処理により形成してよく、高結晶化率、大粒径の錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｎ型多結晶性シリコン膜として１００〜２００ｎｍ厚に形成する。この多結晶性シリコン膜７には、リン等のｎ型不純物をＰＨ3等としてモノシランと共に供給して例えば１×１０17〜１×１０18ａｔｏｍｓ／ｃｃ含有させる。
【０３０１】
次いで、図３６の（４）に示すように、多結晶性シリコン膜７上に、これをシードにして触媒ＣＶＤ等により錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｉ型多結晶性シリコン膜１８０、錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｐ型多結晶性シリコン膜１８１等を成長させ、光電変換層を形成する。
【０３０２】
例えば、触媒ＣＶＤにより、モノシランに水素化錫（ＳｎＨ4）を適量比率で混合してｉ型の大粒径の錫含有多結晶性シリコン膜１８０を２〜５μｍ厚に成長させ、この上に、モノシランにｐ型不純物ボロン（Ｂ2Ｈ6など）と水素化錫（ＳｎＨ4）を適量比率混合して、例えば１×１０17〜１×１０18ａｔｏｍｓ／ｃｃ含有させたｐ型の大粒径の錫含有多結晶性シリコン膜１８１を１００〜２００ｎｍ厚に形成する。この時にそれぞれの膜中に錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物、例えば錫を１×１０16ａｔｏｍｓ／ｃｃ以上、好ましくは１×１０18〜１×１０20ａｔｏｍｓ／ｃｃ含有させることにより、結晶粒界に存在する結晶不整及び応力を低減させるので、キャリア移動度向上を図ることができる（これは、ｎ型又はｐ型多結晶性シリコン膜７、１８１を形成する場合も同様である）。
【０３０３】
また、上述したマルチバイアス触媒ＡＨＡ処理を行ってよい。例えば、触媒ＣＶＤ又はバイアス触媒ＣＶＤでｎ型又はｐ型の錫含有多結晶性シリコン膜を２０〜５０ｎｍ厚に成長させた後、バイアス触媒ＡＨＡ処理を行い、触媒ＣＶＤ又はバイアス触媒ＣＶＤでｎ型又はｐ型の錫含有多結晶性シリコン膜を２０〜５０ｎｍ厚に成長させ、バイアス触媒ＡＨＡ処理後、更に触媒ＣＶＤ又はバイアス触媒ＣＶＤでｎ型又はｐ型の錫含有多結晶性シリコン膜を２０〜５０ｎｍに成長させた後、バイアス触媒ＡＨＡ処理を行うように、各処理を必要回数繰り返す方法で成膜してもよい（これはｉ型多結晶性シリコン膜１８０の場合も同様である）。この方法によって、より大きい粒径の錫含有多結晶性シリコン膜を形成できる。また、成膜途中で原料ガス供給量を増加して、高速成膜としてもよい。この後に、ＲＴＡ処理（約１０００℃、１０〜３０秒間）で各層内のイオン活性化する。
【０３０４】
次いで、図３６の（５）に示すように、上記の方法で形成したｎ−ｉ−ｐ接合の大粒径の錫含有多結晶性シリコン膜の全面に、透明電極１８２を形成する。例えば、汎用スパッタリング技術により、無反射コート用のＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indium Zinc Oxide）等の透明電極１８２を１００〜１５０ｎｍ厚に形成する。そして、この上に、汎用スパッタリング技術により、メタルマスクを用いて、所定領域に銀等のくし型電極１８３を１００〜１５０ｎｍ厚に形成する。
【０３０５】
なお、上記の膜は錫又は他のIV族元素を含有していなくてもよいが、この場合も上記と同様に製造することができる。また、上記のｎ−ｉ−ｐ接合構造以外にも、ｐ−ｉ−ｎ接合、ｎ−ｐ接合、ｐ−ｎ接合構造も同様に作製することができる。
【０３０６】
本実施の形態による太陽電池は、本発明に基づく大粒径の多結晶性シリコン膜によって、高キャリア移動度で変換効率の大きい光電変換薄膜を形成でき、良好な表面テクスチャ構造と裏面テクスチャ構造が形成されるので、光封じ込め効果が高く、変換効率の大きい光電変換薄膜を形成できる。これはまた、太陽電池に限らず、電子写真用の感光体ドラム等の薄膜光電変換装置にも有利に利用することができる。
【０３０７】
これに比べて、従来のこの種の光電変換装置では、ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等によりアモルファスカーボン薄膜を形成し、プラズマ水素処理でカーボン超微粒子を形成してこれを多結晶シリコン結晶成長の核として大粒径多結晶シリコン膜を形成しており、ｎ型多結晶シリコン層とｉ型多結晶シリコン活性層及びｐ型多結晶シリコン層を連続成膜し、その全面にＩＴＯ膜を積層し、最後にくし型電極を形成して、２μｍ厚程度の薄膜多結晶性シリコン太陽電池を得ている。
【０３０８】
ところが、この従来法では、次のような欠点を回避できない。
１）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ法等による低温形成の結晶質シリコン系薄膜は、そのエネルギーが低いので、原料ガスの化学的分解反応やプラズマ水素処理が不十分になりやすく、結晶粒径が小さいので、移動度が小さく、しかも粒界の多さやピンホール等のために局部的な電気的ショート又はリークによる過剰電流が発生しやすく、光電変換層として必要な数μｍの膜厚に堆積させたときに膜の内部応力や歪が大きくなって、最悪の場合には膜が剥離してしまうという問題がある。これによって、光電変換層の製造歩留や信頼性を著しく低下させ、それを含む光電変換装置の実用化を目指す上で大きな支障となる。
２）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤはエネルギーが低いので、原料ガスの利用効率が５〜１０％と低い。このために、生産性が低く、コストダウンしにくい。
【０３０９】
以上に述べた本発明の実施の形態は、本発明の技術的思想に基づいて種々変形が可能である。
【０３１０】
例えば、上述した触媒ＣＶＤ法とバイアス触媒ＡＨＡ処理の繰り返し回数や各条件は種々変更してよく、用いる基板等の材質も上述したものに限定されることはない。
【０３１１】
また、本発明は、表示部等の内部回路や周辺駆動回路及び映像信号処理回路及びメモリー回路等のＭＯＳＴＦＴに好適なものであるが、それ以外にもダイオードなどの素子の能動領域や、抵抗、キャパシタンス（容量）、配線、インダクタンス等の受動領域を本発明による多結晶性シリコン膜で形成することも可能である。
【０３１２】
【発明の作用効果】
本発明は上述したように、基体上に多結晶性半導体薄膜を形成するに際し、前記基体上にアモルファスカーボン又は微結晶カーボン又はこれらの混合物からなるカーボン薄膜を形成し、水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した水素系活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記カーボン薄膜に作用させて水素系活性種の作用によりアモルファス構造のカーボンをエッチングして、ダイヤモンド構造のカーボン超微粒子を形成し、このカーボン超微粒子をシード（結晶成長核）に前記半導体材料薄膜を気相成長させているので、次の（１）〜（４）に示すような顕著な作用効果が得られる。
【０３１３】
（１）加熱された触媒体に水素又は水素含有ガスを接触させて生成した活性種（高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種）を任意の電界又は／及び磁界によるバイアス触媒ＡＨＡ処理により、前記カーボン薄膜に対し吹き付け等で作用させているので、高温の加熱触媒体の輻射熱による加熱も加わって、次の顕著な効果を示す。
【０３１４】
このバイアス触媒ＡＨＡ処理は、１０〜５０Ｐａの水素又は水素含有ガス圧下で、水素を高温の触媒体（融点未満の８００〜２０００℃、例えばタングステンでは１５００〜２０００℃）に接触させて、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを生成し、これを基板上に形成したアモルファスカーボン膜又は微結晶カーボン膜等に吹き付けると（但し、基板温度は特に２００〜５００℃）、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する熱エネルギーに加えて上記電界又は／及び磁界による加速電界又は／及び磁界での十分な指向性運動エネルギーによりその膜等に移動して、その膜等の温度を局部的に上昇させ、アモルファスカーボン膜や微結晶カーボン膜等は、水素系活性種の作用によりアモルファス成分がエッチング除去されると共に結晶化して、アモルファスカーボン膜又は微結晶カーボン膜等の表面又は基板（例えばガラス基板）上に、ダイヤモンド構造を有するカーボン超微粒子（クラスタ）を確実に安定して点在させることができ、これを次の多結晶性シリコン等の成長の結晶成長核（シード）として有効に働かせることができる。この時、特にゲートチャンネル領域等には島状に点在し、電気抵抗が無視しうる程度に小さいことが必要である。
【０３１５】
（２）こうしてバイアス触媒ＡＨＡ処理されて得られるダイヤモンド構造のカーボン超微粒子をシードとして、この上に半導体材料薄膜が多結晶化され易い状態で（多結晶性半導体薄膜として）成長し易くなり、特に次のバイアス触媒ＡＨＡ処理及び気相成長により、上記多結晶性半導体薄膜上に気相成長されたシリコン膜等はこの多結晶性半導体薄膜をシードとして結晶化が促進されるので、目的とする高結晶化率、高品質の多結晶性半導体薄膜を得ることができる。即ち、バイアス触媒ＡＨＡ処理により、例えば触媒ＣＶＤで成膜されたシリコン膜にアモルファス成分が存在していると、これが水素系活性種の作用によりエッチング除去されて、その上に気相成長するシリコン膜は下地のダイヤモンド構造のカーボン超微粒子をシード（核）にしてより多結晶性シリコン膜化し易く、更には、同様のバイアス触媒ＡＨＡ処理と気相成長とを繰り返すと、大量の高温の水素系活性種などが有する熱エネルギーが加速電界又は／及び磁界による十分な指向性運動エネルギーによりその膜等に移動して、その膜等の温度を局部的に上昇させ、アモルファスシリコンや微結晶シリコンは多結晶化し、多結晶性シリコンは高結晶化して、高結晶化率、大粒径の多結晶性シリコン膜を形成することができる。この結果、トップゲート型のみならず、ボトムゲート型、デュアルゲート型ＭＯＳＴＦＴでも、高いキャリア（電子／正孔）移動度の大粒径の多結晶性シリコン薄膜等が得られるために、この高性能の多結晶性シリコン等の半導体を使用した高速、高電流密度の半導体装置、電気光学装置、更には高効率の太陽電池等の製造が可能となる。
【０３１６】
（３）このバイアス触媒ＡＨＡ処理は、プラズマの発生なしに行えるので、プラズマによるダメージがなく、またプラズマ処理に比べ、シンプルで安価な装置を実現できる。
【０３１７】
（４）基体温度を低温化しても上記活性種のエネルギーが大きいために、目的とするダイヤモンド構造のカーボン超微粒子が確実に安定して得られることから、基体温度を特に３００〜４００℃と低温化しても、多結晶性半導体薄膜がカーボン超微粒子をシードに効率良く成長し、従って大型で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＭＯＳＴＦＴの製造プロセスを工程順に示す断面図である。
【図２】同、製造プロセスを工程順に示す断面図である。
【図３】同、製造プロセスを工程順に示す断面図である。
【図４】同、製造プロセスを工程順に示す断面図である。
【図５】同、製造に用いる触媒ＣＶＤ及びバイアス触媒ＡＨＡ処理用の装置の一状態での概略断面図である。
【図６】同、この装置の他の状態での概略断面図である。
【図７】同、この装置をより詳細に示す概略断面図である。
【図８】同、バイアス方式による装置の概略断面図である。
【図９】同、バイアス方式による他の装置の概略断面図である。
【図１０】同、バイアス方式による他の装置の概略断面図である。
【図１１】同、この装置を用いた処理時のガス流量のタイミングチャートである。
【図１２】同、この装置のガス供給系の概略図である。
【図１３】同、処理により得られた半導体膜のラマンスペクトルを比較して示すグラフである。
【図１４】同、半導体薄膜の結晶化率を比較して示すグラフである。
【図１５】同、触媒体及びこの支持体の純度による膜中の重金属濃度を比較して示すグラフである。
【図１６】本発明の第２の実施の形態によるＬＣＤの製造プロセスを工程順に示す断面図である。
【図１７】同、製造プロセスを工程順に示す断面図である。
【図１８】同、製造プロセスを工程順に示す断面図である。
【図１９】同、製造プロセスを工程順に示す断面図である。
【図２０】同、ＬＣＤの全体の概略レイアウトを示す斜視図である。
【図２１】同、ＬＣＤの等価回路図である。
【図２２】同、ＬＣＤの他の製造プロセスを工程順に示す断面図である。
【図２３】同、製造プロセスを工程順に示す断面図である。
【図２４】同、ＬＣＤのＭＯＳＴＦＴを各種示す断面図である。
【図２５】本発明の第３の実施の形態による有機ＥＬ表示装置の要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図２６】同、有機ＥＬ表示装置の製造プロセスを工程順に示す断面図である。
【図２７】同、他の有機ＥＬ表示装置の要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図２８】同、有機ＥＬ表示装置の製造プロセスを工程順に示す断面図である。
【図２９】本発明の第４の実施の形態によるＦＥＤの要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同要部の概略平面図（Ｃ）である。
【図３０】同、ＦＥＤの製造プロセスを工程順に示す断面図である。
【図３１】同、製造プロセスを工程順に示す断面図である。
【図３２】同、他のＦＥＤの要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同要部の平面図（Ｃ）である。
【図３３】同、ＦＥＤの製造プロセスを工程順に示す断面図である。
【図３４】同、製造プロセスを工程順に示す断面図である。
【図３５】本発明の第５の実施の形態による太陽電池の製造プロセスを工程順に示す断面図である。
【図３６】同、製造プロセスを工程順に示す断面図である。
【符号の説明】
１、６１、９８、１１１、１５７…基板、７、６７…多結晶性シリコン膜、
１４、６７、１１７…チャンネル、
１５、７５、１０２、１０５、１１５…ゲート電極、
８、６８、１０３、１０４、１０６、１１８…ゲート絶縁膜、
２０、２１、８０、８１、１２０、１２１…ｎ+型ソース又はドレイン領域、
２４、２５、８４、８５…ｐ+型ソース又はドレイン領域、
２７、２８、８６、９２、１３０、１３６、１３７…絶縁膜、
２９、３０、８７、８８、８９、９０、９１、９３、９７、１２７、１２８、１３１…電極、４０…原料ガス、４２…シャワーヘッド、４４…成膜室、
４５…サセプタ、４６…触媒体、４７…シャッター、４８…触媒体電源、
４９…バイアス電源、９４、９６…配向膜、９５…液晶、
９９…カラーフィルタ層、１００Ａ…アモルファス又は微結晶カーボン薄膜、
１００Ｂ…ダイヤモンド構造のカーボン超微粒子層、
１００’、１４０…ブラックマスク層、１３２、１３３…有機発光層、
１３４、１３５、１４４…陽極、１３８、１４１、１４２、１７１…陰極、
１５０…ゲート引き出し電極（ゲートライン）、１５１…遮蔽膜、
１５２…エミッタ、１５３…ｎ型多結晶性シリコン膜、１５５…バックメタル、１５６…蛍光体、１５８、１６８…微細凹凸、
１６３…ｎ型多結晶性ダイヤモンド膜、１８０…ｉ型多結晶性シリコン膜、
１８１…ｐ型多結晶性シリコン膜、１８２…透明電極、１８３…くし型電極、
２００、２０１…電極、２０２、２０３…磁極（永久磁石）、２０４…電磁石
【発明の属する技術分野】
本発明は、基体上に多結晶性シリコンなどの多結晶性半導体薄膜の形成方法及びその装置、その多結晶性半導体薄膜を基体上に有する半導体装置の製造方法及びその装置に関するものである。
【０００２】
【従来の技術】
従来、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である例えばＭＯＳＴＦＴ（Thin Film Transistor＝薄膜絶縁ゲート型電界効果トランジスタ）のソース、ドレイン及びチャンネル領域を多結晶シリコン膜で形成するに際し、プラズマＣＶＤ（ＣＶＤ：Chemical Vapor Deposition＝化学的気相成長法）や減圧ＣＶＤ法等が用いられている。
【０００３】
例えば特開平６−１４０３２５号によれば、プラズマＣＶＤ、スパッタリング法等により、ガラス基板上にアモルファスカーボン薄膜を形成し、プラズマ水素処理により、そのアモルファスカーボン薄膜の表面上に存在するカーボンクラスタを安定させ、かつその付近に存在するアモルファス構造のカーボンをわずかにエッチングする。その後に、プラズマＣＶＤ法にて水素含有アモルファスシリコン膜（ａ−Ｓｉ：Ｈ膜）を２〜２０μｍ堆積させる。最後に、ガラス基板の温度を室温から８００℃まで８〜２０秒間で昇温し、次いでハロゲンランプによる急速加熱を１５〜５００秒間行い、更に室温まで降温させる一連の工程を１サイクルとするアニ−リング処理を所定回数、例えば１００回行い、ａ−Ｓｉ：Ｈ膜から多結晶シリコン薄膜を形成する。これは、いわゆる高速ランプアニール法であり、カーボン超微粒子を核として多結晶シリコン膜を形成している。
【０００４】
また、プラズマＣＶＤ法、減圧ＣＶＤ法等により形成したアモルファス又は多結晶シリコンは、特開平７−１３１０３０号、特開平９−１１６１５６号、特公平７−１１８４４３号にみられるように、単に高温アニール又はエキシマレーザーアニール（ＥＬＡ：Excimer Laser Anneal）処理することにより、多結晶シリコン膜のキャリア移動度の改善を図ってきたが、この方法では８０〜１２０ｃｍ2／Ｖ・ｓｅｃ程度のキャリア移動度を得るのが限界であった。しかし、プラズマＣＶＤ法によるアモルファスシリコンのＥＬＡで得られた多結晶シリコンを用いるＭＯＳＴＦＴの電子移動度は、１００ｃｍ2／Ｖ・ｓｅｃ前後であり、高精細化にも対応できるので、最近は駆動回路一体型の多結晶シリコンＭＯＳＴＦＴを用いたＬＣＤ（Liquid Crystal Display＝液晶表示装置）が注目されている（特開平６−２４２４３３号参照）。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記した方法はいずれも、次に示す欠点を回避することができない。
【０００６】
１）ＲＦプラズマＣＶＤ法、又はＲＦ／ＤＣ混合プラズマＣＶＤ法による原料ガスの熱分解反応のエネルギー不足で、アモルファスカーボン薄膜中のカーボン超微粒子（クラスタ）の形成が不安定となる。
２）ＲＦプラズマ、又はＲＦ／ＤＣ混合プラズマの水素処理は、その水素分子／原子／イオンのエネルギーが低く、アモルファス構造のカーボンのエッチング効果が低く、カーボンクラスタの形成が不安定となる。
３）高速ランプアニール法は、熱伝導率の高い基板を用いる場合には効果はあるが、熱伝導率の低いガラス基板等では室温までの冷却に時間がかかるので、生産性が悪い。
【０００７】
また、エキシマレーザーを用いると、その出力の安定性や、生産性、大型化による装置価格の上昇、歩留／品質低下等の問題が山積しており、特に、１ｍ×１ｍの大型ガラス基板になると、前記の問題が拡大して性能／品質向上とコストダウンが一層難しくなる。
【０００８】
また、固相成長法による多結晶シリコンＭＯＳＴＦＴの製法では、６００℃以上での十数時間のアニールと、約１０００℃での熱酸化のゲートＳｉＯ2の形成が必要なために、半導体製造装置を採用せざるを得ない。このために、基板サイズは、ウエーハサイズ８〜１２インチφが限界であり、また高耐熱性で高価な石英ガラスを採用しなければならず、コストダウンが難しく、ＥＶＦやデータ／ＡＶプロジェクタに用途が限定されている。
【０００９】
近時、ガラス基板のような絶縁性基板上に、多結晶シリコン膜、窒化シリコン膜等を低温で作製し得る優れた熱ＣＶＤである触媒ＣＶＤ法が開発され（特公昭６３−４０３１４号、特公平８−２５０４３８号参照）、実用化の検討が推進されている。触媒ＣＶＤ法においては、結晶化アニールなしで、３０ｃｍ2／Ｖ・ｓｅｃ程度のキャリア移動度を得ているが、良質なＭＯＳＴＦＴデバイスを作製するにはまだ不十分である。そして、ガラス基板上に多結晶シリコン膜を形成すると、成膜条件次第では初期のアモルファスシリコンの遷移層（厚さ５〜１０ｎｍ）が形成されやすいので、ボトムゲート型ＭＯＳＴＦＴとした場合は所望のキャリア移動度は得にくい。一般に駆動回路一体型の多結晶シリコンＭＯＳＴＦＴを用いたＬＣＤは、ボトムゲート型ＭＯＳＴＦＴが歩留及び生産性の面で製造しやすいが、この問題がネックとなってくる。
【００１０】
本発明の目的は、高結晶化率で高品質の多結晶性シリコン等の多結晶性半導体薄膜を容易かつ低コストに、しかも大面積に形成可能な方法と、この方法を実施する装置を提供することにある。
【００１１】
本発明の他の目的は、こうした多結晶性半導体薄膜を構成部分として有するＭＯＳＴＦＴ等の半導体装置の製造方法と、この方法を実施する装置を提供することにある。
【００１２】
【課題を解決するための手段】
即ち、本発明は、基体上に多結晶性半導体薄膜を形成するに際し、或いは基体上に多結晶性半導体薄膜を有する半導体装置を製造するに際し、
前記基体上にアモルファスカーボン又は微結晶カーボン又はこれらの混合物からなるカーボン薄膜を形成する工程と、
水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記カーボン薄膜に作用させてアニールを行い、ダイヤモンド構造のカーボン超微粒子を形成する工程と、
このカーボン超微粒子上に半導体材料薄膜を気相成長させる工程と
を経て前記多結晶性半導体薄膜を得る、多結晶性半導体薄膜の形成方法、又は半導体装置の製造方法に係るものである。
【００１３】
また、本発明は、本発明の方法を実施する装置として、
アモルファスカーボン又は微結晶カーボン又はこれらの混合物からなるカーボン薄膜の形成手段と、
水素又は水素含有ガス供給手段と、
前記多結晶性半導体薄膜となる半導体材料薄膜の原料ガスの供給手段と、
触媒体と、
触媒体加熱手段と、
基体加熱手段と、
グロー放電開始電圧以下の電界又は／及び磁界を印加する電界又は／及び磁界印加手段と
を有する、多結晶性半導体薄膜の形成装置、又は半導体装置の製造装置を提供するものである。
【００１４】
本発明によれば、基体上に多結晶性半導体薄膜を形成するに際し、前記基体上に微結晶カーボン含有アモルファスカーボン（以後、アモルファスカーボンと称する。）又はアモルファスカーボン含有微結晶カーボン（以後、微結晶カーボンと称する。）又はこれらの混合物からなるカーボン薄膜を形成し、水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記カーボン薄膜に作用させてアニールを行い、ダイヤモンド構造のカーボン超微粒子を形成し、このカーボン超微粒子をシード（結晶成長核）に前記半導体材料薄膜を気相成長させているので、次の（１）〜（４）に示すような顕著な作用効果が得られる。
【００１５】
（１）加熱された触媒体に水素又は水素含有ガスを接触させて生成した水素系活性種（高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種）をグロー放電開始電圧以下（即ち、パッシェンの法則によるプラズマ発生電圧以下）の電界又は／及び磁界の作用下で作用させるアニール処理（以下、これをバイアス触媒ＡＨＡ（Atomic Hydrogen Anneal）処理と称する。）により、前記カーボン薄膜に対し吹き付け等で作用させているので、高温の加熱触媒体の輻射熱による加熱も加わって、次の顕著な効果を示す。
【００１６】
このバイアス触媒ＡＨＡ処理は、１０〜５０Ｐａの水素又は水素含有ガス圧下で、水素を高温の触媒体（融点未満の８００〜２０００℃、例えばタングステンでは１５００〜２０００℃）に接触させて、大量の高温の水素系活性種（水素系分子／水素系原子／活性化水素イオン等）を生成し、これを基板上に形成したアモルファスカーボン膜又は微結晶カーボン膜等に吹き付けると（但し、基板温度は特に２００〜５００℃）、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン等）が有する熱エネルギーに加えて上記電界による加速電界又は／及び磁界での十分な指向性運動エネルギーによりその膜等に移動して、その膜等の温度を局部的に上昇させ、アモルファスカーボン膜や微結晶カーボン膜等は、アモルファス成分がエッチング除去されると共に多結晶化して、アモルファスカーボン膜又は微結晶カーボン膜等の表面又は基板（例えばガラス基板）上に、ダイヤモンド構造を有するカーボン超微粒子（クラスタ）を確実に安定して点在させることができ、これを次の多結晶性シリコン等の結晶成長の核（シード）として有効に働かせることができる。この時、特にゲートチャンネル領域等には島状に点在し、電気抵抗が無視しうる程度に小さいことが必要である。
【００１７】
（２）こうしてバイアス触媒ＡＨＡ処理されて得られるダイヤモンド構造のカーボン超微粒子をシードとして、この上に半導体材料薄膜が多結晶化され易い状態で（多結晶性半導体薄膜として）成長し易くなり、特に次のバイアス触媒ＡＨＡ処理及び気相成長により、上記多結晶性半導体薄膜上に気相成長されたシリコン膜等はこの多結晶性半導体薄膜をシードとして結晶化が促進されるので、目的とする高結晶化率、高品質の多結晶性半導体薄膜を得ることができる。即ち、バイアス触媒ＡＨＡ処理により、例えば触媒ＣＶＤで成膜されたシリコン膜にアモルファス成分が存在していると、これがエッチング除去されて、その上に気相成長するシリコン膜は下地の多結晶性シリコン薄膜をシード（結晶成長核）にしてより多結晶性シリコン膜化し易く、更には、同様のバイアス触媒ＡＨＡ処理と気相成長とを繰り返すと、大量の高温の水素系活性種等が有する熱エネルギーが加速電界又は／及び磁界による十分な指向性運動エネルギーによりその膜等に移動して、その膜等の温度を局部的に上昇させ、アモルファスシリコンや微結晶シリコンは多結晶化し、多結晶性シリコンは高結晶化して、高結晶化率、大粒径の多結晶性シリコン薄膜を形成することができる。この結果、トップゲート型のみならず、ボトムゲート型、デュアルゲート型ＭＯＳＴＦＴでも、高いキャリア（電子／正孔）移動度の大粒径の多結晶性シリコン薄膜等が得られるために、この高性能の多結晶性シリコン等の半導体を使用した高速、高電流密度の半導体装置、電気光学装置、更には高効率の太陽電池等の製造が可能となる。
【００１８】
（３）このバイアス触媒ＡＨＡ処理は、プラズマの発生なしに行えるので、プラズマによるダメージがなく、またプラズマ処理に比べ、シンプルで安価な装置を実現できる。
【００１９】
（４）基体温度を低温化しても上記活性種のエネルギーが大きいために、目的とするダイヤモンド構造のカーボン超微粒子が確実に安定して得られることから、基体温度を特に２００〜４００℃と低温化しても、多結晶性半導体薄膜がカーボン超微粒子をシードに効率良く成長し、従って大型で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。
【００２０】
なお、本発明において、上記のバイアス触媒ＡＨＡ処理で形成されるダイヤモンド構造のカーボン超微粒子は、粒径１０ｎｍ以下で１〜１００個／μｍ2の面積比率で点在していることが望ましい。また、上記の多結晶性半導体薄膜は、アモルファス成分が除去された或いは微量存在してよい大粒径（グレインサイズでは通常、数１００ｎｍ以上）の多結晶をベースとしたものであり、微結晶も含有する構造からなる。なお、この多結晶性半導体薄膜となる上記の半導体材料薄膜は、多結晶以外にも、低級結晶性半導体薄膜であって、アモルファス成分を含有する微結晶をベースとした構造、いわゆる微結晶半導体薄膜、又は微結晶を含有するアモルファス（非晶質）をベースとした構造、いわゆるアモルファス半導体薄膜を含んでいても、これは、上記のカーボン超微粒子がシードとなって多結晶化されることになる。
【００２１】
【発明の実施の形態】
本発明の方法及びその装置においては、前記カーボン薄膜を気相成長法（触媒ＣＶＤ法、プラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法、光ＣＶＤ法、高密度プラズマＣＶＤ法（ＥＣＲプラズマＣＶＤ等）、高密度触媒ＣＶＤ法（高密度プラズマＣＶＤと触媒ＣＶＤとを組み合せたもの）等：以下、同様）又は物理的成膜法（スパッタリング法等：以下、同様）によって、前記半導体材料薄膜を気相成長法によって形成するのがよい。この場合、望ましくは融点未満の温度（例えば１６００〜１８００℃）に加熱された前記触媒体に、前記原料ガス及び水素又は水素含有ガス(水素ガス＋不活性ガス)の少なくとも一部を接触させて触媒的に分解させ、これによって生成したラジカル、イオン等の反応種を必要あればグロー放電開始電圧以下の電界又は／及び磁界の作用下で加熱された前記基体上に堆積させて前記カーボン薄膜及び／又は前記半導体材料薄膜を触媒ＣＶＤ（上記電界又は／及び磁界の作用下の場合はバイアス触媒ＣＶＤ）により気相成長させるのがよい。また、この気相成長後に、前記原料ガスの供給を停止し、望ましくは、融点未満の温度に加熱された触媒体（これは前記触媒体と同一物であるのがよいが、別のものであってもよい。）に前記水素又は水素含有ガスの少なくとも一部を接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種を前記カーボン薄膜又は前記半導体材料薄膜に作用させてバイアス触媒ＡＨＡ処理による前記アニールを行うのがよい。
【００２２】
この場合、前記気相成長時の水素又は水素含有ガス供給量よりも前記アニール時の水素又は水素含有ガス供給量を多くする。例えば、気相成長時に用いる水素系キャリアガスは水素又は水素と不活性ガス（熱伝導性が良好であって反応性向上に寄与するアルゴン、ヘリウム、キセノン、クリプトン、ラドン等）との混合ガスであり、混合ガスの場合は水素含有比率は７０〜８０モル％以上とすることによって触媒体の酸化劣化を防止できる。また、バイアス触媒ＡＨＡ処理時に用いる水素又は水素含有ガスは、気相成長時の水素系キャリアガスと同様であってよいが、例えばガス流量３００〜１０００ＳＣＣＭ（Standard cc per minute）、ガス圧１０〜５０Ｐａと大きくし（触媒ＣＶＤのときのガス圧は０．１〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種発生量の増大を図るのがよい。
【００２３】
また、前記半導体材料薄膜の気相成長後に、水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記半導体材料薄膜に作用させてアニールを行い、必要あれば、前記半導体材料薄膜と同様の半導体材料薄膜の気相成長と前記アニールとを繰り返すのが望ましい。このためには、前記原料ガス供給手段と前記水素又は水素含有ガス供給手段とを制御する制御手段を有するのがよい。
【００２４】
即ち、バイアス触媒ＡＨＡ処理されて得られる多結晶性半導体薄膜上に更に半導体材料薄膜を気相成長させる工程とアニール工程とを目的とする膜厚となるまで繰り返す、いわば２ステップ又はそれ以上のマルチバイアス触媒ＡＨＡ処理により、この半導体材料薄膜は既にバイアス触媒ＡＨＡ処理で多結晶化された下地膜上に、これをシードとして多結晶化され易い状態で成長し易くなり、目的とする高結晶化率、高品質の多結晶性半導体膜を所定の膜厚で得ることができる。即ち、触媒ＣＶＤ又はバイアス触媒ＣＶＤとバイアス触媒ＡＨＡ処理を繰り返すマルチバイアス触媒ＡＨＡ処理により、例えば触媒ＣＶＤでカーボン超微粒子層上に成膜された多結晶性シリコンをバイアス触媒ＡＨＡ処理でシード化し、この上に触媒ＣＶＤ又はバイアス触媒ＣＶＤで半導体材料薄膜を気相成長させ、更にバイアス触媒ＡＨＡ処理することにより、高結晶化率、大粒径の多結晶性シリコン膜等を形成することができる。
【００２５】
具体的には、シリコン膜においては、大量の高温の水素系活性種などが有する熱エネルギーが上記電界による加速電界での十分な指向性運動エネルギーで移動して、その膜の温度を局部的に上昇させ、アモルファスシリコン等は多結晶化し、多結晶性シリコンは高結晶化して大粒径の多結晶性シリコン膜が形成され易くなると共に、この上に気相成長させるシリコン膜はより高結晶化され、キャリア移動度の向上が図れる。
【００２６】
しかも、多結晶性シリコン膜上又は膜内又は粒界にシリコン酸化物が存在したとき、水素系活性種等がこれと反応してＳｉＯを生成して蒸発するので、多結晶性シリコン膜上又は膜内のシリコン酸化物を減少／除去させることができ、キャリア移動度の向上を図ることができる。
【００２７】
また、このバイアス触媒ＣＶＤ処理の場合、触媒体の種類及び温度、電界又は／及び磁界の種類及び印加量、基板加熱温度、気相成膜条件、原料ガスの種類、添加するｎ又はｐ型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られ、かつ、バイアス触媒ＡＨＡ処理により大きな粒径の多結晶性シリコン膜を形成できるので、高キャリア移動度でＶth（しきい値）調整が容易であり、低抵抗での高速動作が可能となる。
【００２８】
なお、微結晶性シリコンをプラズマＣＶＤで成膜し、これをバイアス触媒ＡＨＡ処理する場合、プラズマＣＶＤでの微結晶性シリコン膜中に１０〜２０％含有する水素をバイアス触媒ＡＨＡ処理で減少／除去させ、大きな粒径の多結晶性シリコン膜を形成できるので、大きなキャリア移動度の多結晶性シリコン膜の形成が可能となる。更に、基板加熱温度、気相成膜条件、原料ガスの種類、バイアス触媒ＡＨＡ処理条件、添加するｎ又はｐ型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られるので、高キャリア移動度でＶth調整が容易で低抵抗での高速動作が可能となる。
【００２９】
また、スパッタリングで成膜後にバイアス触媒ＡＨＡ処理する場合、シリコンターゲットの比抵抗（添加するｎ又はｐ型不純物濃度）、スパッタリング成膜条件、基板加熱温度、バイアス触媒ＡＨＡ処理条件等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られるので、高キャリア移動度でＶth調整が容易であり、低抵抗での高速動作が可能となる。
【００３０】
ＣＶＤを上記バイアス電界又は／及び磁界の作用下でのバイアス触媒ＣＶＤで行うと（更には、バイアス触媒ＡＨＡ処理とバイアス触媒ＣＶＤとを繰り返すと）、触媒体の触媒作用とその熱エネルギーに加えて上記電圧による加速電界又は／及び磁界を与えるため、運動エネルギーが大きくなって基体上に効率良く導けると共に、基体上での泳動及び生成過程の膜中での拡散が十分となる。従って、従来の触媒ＣＶＤ法に比べて、触媒体で生成された反応種の運動エネルギーを電界又は／及び磁界で独立してコントロールできるため、上記触媒体により原料ガスが分解されて生成する反応種（堆積種又はその前駆体及びラジカルイオン）は、基体上での泳動及び生成過程の膜中での拡散が十分となるので、生成膜の基体との密着性向上、生成膜密度の向上、生成膜均一性又は平滑性の向上、ビアホールなどへの埋め込み性とステップカバレージの向上、基体温度の更なる低温化、生成膜のストレスコントロール等が可能となり、かつ反応ガスの利用効率が高く、生成速度を早め、コストダウンを図れる。
【００３１】
触媒ＣＶＤ、バイアス触媒ＣＶＤ、触媒ＡＨＡ処理、バイアス触媒ＡＨＡ処理のいずれも、具体的には、前記触媒体を８００〜２０００℃の範囲であってその融点未満の温度に加熱し（例えば触媒体に通電してそれ自体の抵抗加熱によって加熱し）、この加熱された触媒体により前記原料ガス及び／又は前記水素又は水素含有ガス（キャリアガス）の少なくとも一部を触媒反応又は熱分解反応させて生成した前記反応種又は水素系活性種を、２００〜８００℃に加熱した基板上に薄膜として堆積させるか、或いはこの薄膜をアニールすることができる。このような触媒体温度や下記の触媒体材質は触媒ＣＶＤ及びバイアス触媒ＣＶＤ、触媒ＡＨＡ及びバイアス触媒ＡＨＡ処理のいずれも同様であってよい。
【００３２】
ここで、触媒体の加熱温度が８００℃未満であると、触媒反応又は熱分解反応が不十分となって反応種の堆積速度や水素系活性種の熱エネルギーが低下し易く、また２０００℃を超えると触媒体の構成材料が堆積膜中に混入して膜の電気的特性を阻害し、膜質低下を生じ、また、触媒体の融点以上の加熱は、その形態安定性が失われるので、回避するのがよい。触媒体の加熱温度は、その構成材料の融点未満であって１１００℃〜１８００℃であるのが好ましい。
【００３３】
触媒体は、タングステン、トリア含有タングステン、モリブデン、白金、パラジウム、バナジウム、シリコン、アルミナ、金属を付着したセラミックス、及び炭化ケイ素からなる群より選ばれた少なくとも１種の材料によって形成することができる。
【００３４】
そして、この触媒体及びこれを支持する支持体の純度を９９．９９ｗｔ％（４Ｎ）以上、好ましくは９９．９９９ｗｔ％（５Ｎ）又はそれ以上とすることによって、形成される多結晶性半導体薄膜の重金属汚染を低減することができる。
【００３５】
また、基板温度は、２００〜８００℃が好ましく、より好ましくは３００〜４００℃とすれば、効率的で高品質の成膜を行なえる。基板温度が高いと、安価なほうけい酸ガラス、アルミノけい酸ガラスが使用できなくなり、また熱の影響によって不純物のドーピング濃度分布が変化し易くなる。
【００３６】
前記バイアス触媒ＡＨＡ処理（又はバイアス触媒ＣＶＤ）における前記電界として、グロー放電開始電圧以下の直流電圧（即ち、パッシェンの法則により決まるプラズマ発生電圧以下、例えば１ｋＶ以下、数１０Ｖ以上）を印加し、前記水素系活性種等を前記基体の側へ指向させることが望ましい。
【００３７】
そして、前記電界として、グロー放電開始電圧以下であって直流電圧（ＤＣ）に交流電圧（高周波電圧及び／又は低周波電圧）を重畳させた電圧（即ち、パッシェンの法則により決まるプラズマ発生電圧以下、例えば１ｋＶ以下、数１０Ｖ以上）を印加すると、直流電圧に重畳させた交流電圧により微妙な電界変化での運動エネルギーを水素系活性種（又は反応種）等に与えることができるため、上記した作用効果に加えて、種々の形状の膜を効果的に十二分にアニールすることができ、或いは複雑な形状を有する基体表面（凹凸段差や高アスペクト比のビアホール等）にステップカバレージが良く、均一で密着性及び密度の高い膜を形成できる。これと同様の作用効果は、前記電界を形成する電圧（但し、その絶対値はグロー放電開始電圧以下である。）として、交流電圧（高周波電圧及び／又は低周波電圧）を印加するときにも得られる。なお、上記において交流電圧とは、高周波電圧のみ、又は低周波電圧のみ、又は低周波電圧に高周波電圧を重畳させた電圧を意味する。
【００３８】
上記の場合、前記交流電圧を高周波電圧（ＲＦ）及び／又は低周波電圧（ＡＣ）としてよいが、高周波電圧の周波数を１〜１００ＭＨｚ、低周波電圧の周波数を１ＭＨｚ未満とするのがよい。
【００３９】
電界印加は、電極に直流の正電圧、サセプタ（基板）に直流の負（又はアース）電圧を印加する方法、又は、電極にアース電位、サセプタ（基板）に負電圧又は低周波（又は高周波）電圧を印加する方法のいずれでもよい。これは、装置構造、電源の種類、バイアス効果等に応じて決めればよい。
【００４０】
そして、前記基体又は前記サセプタと前記電界印加用の電極との間に前記触媒体を設置することができる。この場合、前記水素又は水素含有ガス及び原料ガスを導出するガス供給口を前記電極に形成するのがよい。
【００４１】
また、前記基体又は前記サセプタと前記ガス供給手段との間に前記触媒体と前記電界印加用の電極とを設置してよい。この電極は高耐熱性材料、例えば触媒体と同じか、またはそれ以上の融点をもつ材料で形成されるのが望ましい（以下、同様）。
【００４２】
前記触媒体又は前記電界印加用の電極はコイル状、ワイヤー状、メッシュ状又は多孔板状に形成してよく、またガス流に沿って複数個又は複数枚配設してよい。これによってガス流を効果的に形成しつつ、触媒体とガスとの接触面積を増大させ、触媒反応を十分に生ぜしめることができる。ガス流に沿って複数個又は複数枚配設する場合は、互いに同じ材質又は互いに異なる材質の触媒体又は電極としてもよい。又、複数個又は複数枚配設した触媒体のそれぞれに互いに異なる電界、例えばＤＣとＡＣ／ＤＣ、ＤＣとＲＦ／ＤＣ、ＡＣ／ＤＣとＲＦ／ＤＣを印加して、独立してコントロールしてもよい。
【００４３】
上記のバイアス触媒ＡＨＡ処理は、以下の（１）〜（３）の方法で行うことができる。
（１）電界印加
グロー放電開始電圧以下の適当な電界の作用下で触媒ＡＨＡ処理、いわゆる電界バイアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系ガス（水素＋不活性ガス）を触媒体の触媒反応又は接触分解反応させて発生させた水素系活性種が、電界と相互作用して一定の方向に向き、指向性の運動エネルギーが付与されて基板上の微粒子層等に作用する。
【００４４】
（２）磁界印加
適当な磁界の作用下で触媒ＡＨＡ処理、いわゆる磁界バイアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系ガス（水素＋不活性ガス）を触媒体の触媒反応又は接触分解反応させて発生させた水素系活性種が磁界と相互作用して一定の方向に向き、指向性の運動エネルギーが付与されて、基板上の微粒子層等に作用する。
【００４５】
（３）電界と磁界印加
グロー放電開始電圧以下の適当な電界と、適当な磁界とを同時に印加して触媒ＡＨＡ処理、いわゆる電界／磁界バイアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系ガス（水素＋不活性ガス）を触媒体の触媒反応又は接触分解反応させて発生させた水素系活性種が電界と磁界の相互作用により更に一定の方向に向き、指向性の運動エネルギーが付与されて基板上の微粒子層等に作用する。
【００４６】
以上のようなバイアス効果により、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）等によりカーボン薄膜や低級結晶性半導体薄膜中のアモルファス成分が効率良く選択的にエッチングされて、例えばアモルファスシリコン含有微結晶シリコンや微結晶シリコン含有アモルファスシリコンはアモルファス成分がエッチングされて多結晶化し、アモルファスシリコン及び微結晶シリコン含有多結晶シリコンは高結晶化して、多結晶性シリコン膜が効率良く形成される。
【００４７】
また、上記のバイアス触媒ＣＶＤ法は、以下の（１）〜（３）の方法で行うことができる。
（１）電界印加
グロー放電開始電圧以下の電界の作用下で触媒ＣＶＤ、いわゆる電界バイアス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分解反応により発生させた堆積種、例えばシリコン原子の電子スピンが電界と相互作用して一定の方向に向き、この状態で基板上に堆積するシリコンの結晶方位が揃うことになる。
【００４８】
（２）磁界印加
適当な磁界の作用下で触媒ＣＶＤ、いわゆる磁界バイアス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分解反応により発生させた堆積種、例えばシリコン原子の電子スピンが磁界と相互作用して一定の方向に向き、この状態で基板上に堆積するシリコンの結晶方位が揃うことになる。
【００４９】
（３）電界と磁界印加
グロー放電開始電圧以下の適当な電界と、適当な磁界とを同時に印加して触媒ＣＶＤ、いわゆる電界／磁界バイアス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分解反応により発生させた堆積種、例えばシリコン原子の電子スピンが電界と磁界の相互作用により更に一定の方向に向き、この状態で基板上に堆積するシリコンの結晶方位が揃うことになる。
【００５０】
以上のようなバイアス効果により、
（１）結晶化された膜の結晶方位がほぼ揃うために、粒界の持つ電子ポテンシャルバリアが低くなり、キャリア移動度が大きくなる。
（２）結晶粒が揃うことにより、多結晶性シリコン薄膜の表面の凹凸がなくなって薄膜表面が平坦化されるので、これに接して形成されるゲート絶縁膜等との間の界面状態が良好となり、キャリア移動度が改善され、耐圧が向上してＴＦＴ特性が改善される。
という効果が得られる。
【００５１】
通常の熱ＣＶＤ法で例えば多結晶性シリコン膜を形成する場合には、基板温度を約６００〜９００℃とする必要があるが、これを触媒ＣＶＤ（又はバイアス触媒ＣＶＤ）で成膜する場合には、プラズマや光励起を必要とせずに、上記のような低温での熱ＣＶＤが可能となるので有利である。そして、触媒ＣＶＤ（又はバイアス触媒ＣＶＤ）時の基板温度が上記したように低いため、基板、例えばガラス基板として、歪点が４７０〜６７０℃と低いほうけい酸ガラスやアルミノけい酸ガラス等のガラスを用いることができる。これは、安価で、薄板化が容易であり、大型化（１ｍ×１ｍ以上）が可能であり、また長尺ロール化されたガラス板を作製できる。例えば、長尺ロール化ガラス板上に、上記手法を用いて、薄膜を連続して又は非連続に作製することができる。
【００５２】
本発明による触媒ＣＶＤによる気相成長に使用する原料ガスは、カーボン薄膜の場合は、メタン、エタン、プロパン等の炭化水素又はその誘導体が挙げられる。半導体材料薄膜の場合は、水素化ケイ素又はその誘導体、水素化ケイ素又はその誘導体と水素、ゲルマニウム又はスズを含有するガスとの混合物、水素化ケイ素又はその誘導体と周期表第III族又は第Ｖ族元素からなる不純物を含有するガスとの混合物、水素化ケイ素又はその誘導体と水素、ゲルマニウム又はスズを含有するガスと周期表第III族又は第Ｖ族元素からなる不純物を含有するガスとの混合物等が挙げられる。
【００５３】
上記の如き原料ガスを使用することによって、アモルファス又は微結晶カーボン薄膜（粒径は１０ｎｍ以下）を形成することができる。また、多結晶性半導体薄膜として、多結晶性シリコン膜、多結晶性ゲルマニウム膜又は多結晶性シリコンゲルマニウム膜を形成することができる。
【００５４】
そして、半導体材料薄膜の成長時又は成長後に、錫、ゲルマニウム、鉛等のIV族元素の少なくとも１種を合計が適量（１０16ａｔｏｍｓ／ｃｃ以上、例えば１０18〜１０20ａｔｏｍｓ／ｃｃ）含有させる（更にこの状態で触媒ＡＨＡ処理による前記アニール工程を行う）と、多結晶性半導体薄膜の結晶粒界（グレインバウンダリ）に存在する不整を低減し、その膜ストレスを低減して高キャリア移動度、高品質の多結晶性半導体が得られ易くなる。これらのIV族元素は、シリコン膜中で電子又は正孔を発生させないので、ＴＦＴ特性を損わず、ゲッタリングする必要がない。このIV族元素は、原料ガス中にガス成分として混合したり、或いはイオン注入又はイオンドーピングにより、半導体材料薄膜中に含有させることができる。また、本発明により形成した多結晶性半導体膜中の酸素、窒素、炭素濃度はそれぞれ１×１０19ａｔｏｍｓ／ｃｃ以下、好ましくは５×１０18ａｔｏｍｓ／ｃｃ以下がよく、水素濃度は０．０１原子％以上が好ましい。又、ナトリウム（Ｎａ）濃度はＳＩＭＳ最低濃度領域で１×１０18ａｔｏｍｓ／ｃｃ以下が好ましい。
【００５５】
なお、前記原料ガスを供給する前に、前記触媒体を水素系ガス雰囲気中で加熱処理することが望ましい。これは、原料ガスの供給前に触媒体を加熱すると、触媒体の構成材料が放出され、これが成膜された膜中に混入することがあるが、触媒体を水素系ガス雰囲気中で加熱することによってそのような混入を解消することができる。従って、成膜室内を水素系ガスで充たした状態で触媒体を加熱し、次いで水素系ガスをキャリアガスとして原料ガス（いわゆる反応ガス）を供給することがよい。
【００５６】
前記バイアス触媒ＡＨＡ処理は、前記多結晶性半導体薄膜中のアモルファス成分を水素系活性種等の作用により選択的にエッチング除去する作用があり、高結晶化率、大粒径（特にグレインサイズが数１００ｎｍ以上）の多結晶をベースとする薄膜を形成し、かつ膜中のキャリア不純物を活性化する処理であるが、その際、触媒体温度は１６００〜１８００℃、基板−触媒体間の距離は２０〜５０ｍｍとし、処理時間を短縮する等、処理効果向上のため、任意に変更してもよい。
【００５７】
本発明の処理で得られた前記多結晶性半導体薄膜によって、ＭＯＳＴＦＴのチャンネル、ソース及びドレイン領域、又は配線、抵抗、容量又は電子放出体等を形成することができる。この場合、前記チャンネル、ソース及びドレイン領域の形成後に、これらの領域に対し、このバイアス触媒ＡＨＡ処理又は触媒ＡＨＡ処理を施すと、膜中のｎ型又はｐ型不純物の活性化を行える。また、この触媒ＡＨＡ処理（又はバイアス触媒ＡＨＡ処理）により高結晶化率、大粒径の多結晶性シリコン膜化し、これに連続して触媒ＣＶＤによりゲート絶縁膜（ＳｉＯ2、ＳｉＯｘＮｙ、ＳｉＯ2／ＳｉＮ等）を形成することができる。Ｓｎ、Ｇｅ、Ｐｂ等のIV族元素含有の低級結晶性半導体薄膜に、ゲートチャンネル、ソース及びドレイン領域の形成後に、バイアス触媒ＡＨＡ処理して高結晶化率、大粒径の多結晶性シリコン膜化し、これに連続して触媒ＣＶＤによりゲート絶縁膜（ＳｉＯ2、ＳｉＯｘＮｙ、ＳｉＯ2／ＳｉＮ等）を形成することもできる。
【００５８】
また、多結晶性シリコン等の前記多結晶性半導体薄膜中への外部からの酸素侵入を低減するために、多結晶性シリコン膜等内においてゲート絶縁膜側から外部に向って結晶粒径を小さくして高密度化するか、或いはアモルファスシリコン等のアモルファス半導体膜又は微粒径層とアモルファスシリコン等のアモルファス半導体膜で前記多結晶性半導体薄膜を被覆するのがよい。この場合、汎用フォトリソグラフィ及びエッチング技術により、微粒径層又はアモルファス半導体膜を除去し、大粒径層（前記多結晶性半導体薄膜）とコンタクトしたソース、ドレイン電極を形成することができる。
【００５９】
本発明は、シリコン半導体装置、シリコン半導体集積回路装置、シリコン−ゲルマニウム半導体装置、シリコン−ゲルマニウム半導体集積回路装置、化合物半導体装置、化合物半導体集積回路装置、炭化ケイ素半導体装置、炭化ケイ素半導体集積回路装置、液晶表示装置、有機又は無機エレクトロルミネセンス（ＥＬ）表示装置、フィールドエミッションディスプレイ（ＦＥＤ）装置、発光ポリマー表示装置、発光ダイオード表示装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装置用の薄膜を形成するのに好適である。
【００６０】
この場合、内部回路及び周辺回路を有する半導体装置、固体撮像装置、電気光学装置等の製造に際し、これらの少なくとも一部を構成するＭＯＳＴＦＴのチャンネル、ソース及びドレイン領域を前記多結晶性半導体薄膜によって形成してよく、また周辺駆動回路一体型の構成とすることもできる。
【００６１】
また、各色用の有機又は無機エレクトロルミネセンス層の下層にそれぞれ、前記ＭＯＳＴＦＴのドレイン又はソースと接続された陰極又は陽極を有するＥＬ素子構造とするのがよい。
【００６２】
この場合、前記ＭＯＳＴＦＴ及びダイオード等の能動素子上も前記陰極が覆うようにすれば、陽極が上部にある構造では発光面積が増大すると共に、陰極の遮光作用で発光光が前記能動素子に入射してリーク電流を発生させることを防止できる。また、前記各色用の有機又は無機ＥＬ層の各層上及び各層間の全面に前記陰極又は陽極が被着されるようにすれば、全面が陰極又は陽極で覆われることにより、湿気に弱い有機ＥＬ層の劣化や電極の酸化を防止して、長寿命、高品質、高信頼性が可能となり、また陰極で覆われると放熱効果が高まるので、発熱による薄膜の構造変化（融解あるいは再結晶化）が低減し、長寿命、高品質、高信頼性が可能となり、更にこれにより、高精度、高品質のフルカラーの有機ＥＬ層を生産性良く形成できるので、コストダウンが可能となる。
【００６３】
また、前記各色用の前記有機又は無機ＥＬ層間にクロム、二酸化クロム等のブラックマスク層を形成すると、各色間又は画素間での光漏れを防ぎ、コントラストが向上する。
【００６４】
本発明をフィールドエミッションディスプレイ装置に適用するときは、そのエミッタ（電界放出カソード）を、前記多結晶性半導体薄膜を介して前記ＭＯＳＴＦＴのドレインに接続すると共に前記多結晶性半導体薄膜上に成長されたｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜によって形成するのがよい。
【００６５】
この場合、前記ＭＯＳＴＦＴ、ダイオード等の能動素子上にアース電位の金属系遮蔽膜（これは、前記ＦＥＤ装置のゲート引き出し電極と同一材料で同一工程により形成すると、工程簡略化等の点で有利である。）を形成すると、気密容器内にあるガスがエミッタから放出された電子により正イオン化されて絶縁層上にチャージアップし、この正電荷が絶縁層下にある能動素子に不要な反転層を形成したり、この反転層を介して余分な電流が流れるために生じるエミッタ電流の暴走を防止することができる。また、エミッタから放出された電子の衝突により蛍光体が発光する際、この光によりＴＦＴのゲートチャンネル内に電子、正孔が発生してリーク電流が生じることも防止できる。
【００６６】
次に、本発明を好ましい実施の形態について更に詳細に説明する。
【００６７】
第１の実施の形態
図１〜図１２について、本発明の第１の実施の形態を説明する。
【００６８】
本実施の形態は、本発明をトップゲート型の多結晶性シリコンＣＭＯＳ（Complementary MOS）ＴＦＴに適用したものである。
【００６９】
＜触媒ＣＶＤ法、バイアス触媒ＡＨＡ処理とその装置＞
まず、本実施の形態に用いるバイアス触媒ＣＶＤ法（又は触媒ＣＶＤ法）及びバイアス触媒ＡＨＡ処理について説明する。触媒ＣＶＤ法においては、水素系キャリアガスとシランガス等の原料ガスとからなる反応ガスを加熱されたタングステン等の触媒体に接触させ、これによって生成したラジカルな堆積種又はその前駆体及び活性化水素イオン等の水素系活性種に高いエネルギーを与え（バイアス触媒ＣＶＤ法では、グロー放電開始電圧以下の電界の作用で指向性の運動エネルギーを与え）、基板上にアモルファスシリコン含有微結晶シリコン等の低級結晶性半導体薄膜やアモルファス又は微結晶カーボン薄膜を気相成長させる。そして、この成膜後に原料ガスの供給を停止し、水素系キャリアガスのみを供給することによって、上記薄膜のバイアス触媒ＡＨＡ処理を行う（必要に応じて、バイアス触媒ＡＨＡ処理と触媒ＣＶＤとを繰り返す）。つまり、高温の水素分子、水素原子、活性化水素イオン等の水素系活性種によりアモルファス成分のシリコンを還元エッチングし、所定膜厚の高結晶化率、大粒径の多結晶性シリコン等の多結晶性半導体薄膜を得るか、或いはダイヤモンド構造のカーボン超微粒子を形成し、或いはこのカーボン超微粒子をシード（結晶成長核）にして多結晶性シリコン等を大粒径に成長させる。これらのバイアス触媒ＡＨＡ処理と触媒ＣＶＤとを繰り返して、より大粒径で所定膜厚の多結晶性シリコン等の多結晶性半導体薄膜を得る。
【００７０】
このバイアス触媒ＡＨＡ処理、バイアス触媒ＣＶＤにおいては、基板と対向電極との間にグロー放電開始電圧以下の直流電圧（パッシェンの法則で決まる直流電圧、例えば、１ｋＶ以下の電圧）を印加し、前記水素系活性種、又は前記ラジカルな堆積種又はその前駆体及びラジカル水素イオンを基板の側へ指向させる。以下、本実施の形態によるＡＨＡ処理、ＣＶＤ法をＤＣバイアス触媒ＡＨＡ処理、ＤＣバイアス触媒ＣＶＤ法と称するが、交流バイアス（ＲＦ）又は交流と直流の重畳バイアス（ＲＦ／ＤＣ）による場合も同様である。
【００７１】
このＤＣバイアス触媒ＡＨＡ処理又はＣＶＤ法は、図５〜図７に示す如き装置を用いて実施される。
【００７２】
この装置によれば、水素系キャリアガスと水素化ケイ素（例えばモノシラン）等の原料ガス４０（及び必要に応じてＢ2Ｈ6やＰＨ3などのドーピングガスも含む。）からなるガスは、供給導管４１からシャワーヘッド４２の供給口（図示せず）を通して成膜又はアニール用のチャンバ４４へ導入される。チャンバ４４の内部には、ガラス等の基板１を支持するためのサセプタ４５と、耐熱性の良い（望ましくは触媒体４６と同じか或いはそれ以上の融点を有する材質の）シャワーヘッド４２と、例えばコイル状のタングステン等の触媒体４６と、更には開閉可能なシャッター４７とがそれぞれ配されている。なお、サセプタ４５とチャンバ４４との間には磁気シール５２が施され、また、チャンバ４４は前工程を行なう前室５３に後続され、ターボ分子ポンプ等でバルブ５５を介して排気される。
【００７３】
そして、基板１はサセプタ４５内のヒーター線５１等の加熱手段で加熱され、また触媒体４６は例えば抵抗線として融点以下（特に８００〜２０００℃、タングステンの場合は約１６００〜１８００℃）に加熱されて活性化される。触媒体４６の両端子は直流又は交流の触媒体電源４８に接続され、この電源からの通電により所定温度に加熱される。また、シャワーヘッド４２は加速電極として、導管４１を介して可変の直流電源（１ｋＶ以下、例えば５００Ｖ）４９の正極側に接続され、負極側のサセプタ４５（従って、基板１）との間に１ｋＶ以下の直流バイアス電圧が印加されるようになっている。
【００７４】
この方法を実施するには、図５の状態で、チャンバ４４内の真空度を１．３３×１０-4〜１．３３×１０-6Ｐａとし、例えば水素系キャリアガス１００〜２００ＳＣＣＭを供給して、触媒体を所定温度に加熱して活性化した後に、炭化水素（例えばメタン）ガス１０〜２０ＳＣＣＭ又は水素化ケイ素（例えばモノシラン）ガス１〜２０ＳＣＣＭ（及び必要に応じてＢ2Ｈ6や、ＰＨ3等のドーピングガスも適量含む。）からなる原料ガス４０（ガス圧０．１３３〜１３．３Ｐａ、例えば１．３３Ｐａ）、又は水素系キャリアガスのみ（３００〜１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａ）を供給導管４１からシャワーヘッド４２の供給口４３を通して導入する。ここで、水素系キャリアガスは、水素、水素＋アルゴン、水素＋ヘリウム、水素＋ネオン、水素＋キセノン、水素＋クリプトン等の、水素に不活性ガスを適量混合させたガスであれば、いずれでもよい（以下、同様）。尚、原料ガスの種類によっては、必ずしも水素系キャリアガスは必要ではない。
【００７５】
そして、図６のようにシャッター４７を開ける。原料ガス４０又は水素系キャリアガスの少なくとも一部は触媒体４６と接触して触媒的に分解し、触媒分解反応または熱分解反応によって、高エネルギーをもつシリコン等のイオン、ラジカル等の反応種の集団（即ち、堆積種又はその前駆体及びラジカル水素イオン）、又は高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種を形成し、こうして生成したイオン、ラジカル等の反応種５０にグロー放電開始電圧（約１ｋＶ）以下、例えば５００Ｖの直流電源４９による直流電界を作用させて指向性運動エネルギーを与え、基板１の側へ指向させて、室温〜５５０℃（例えば２００〜３００℃）に保持された基板１上にアモルファスカーボン、低級結晶性シリコン等の所定の膜をＤＣバイアス触媒ＣＶＤで気相成長させる。或いは上記水素系活性種に指向性運動エネルギーを与え、室温〜５５０℃（例えば２００〜３００℃）に保持された基板１上の上記膜に作用させてＤＣバイアス触媒ＡＨＡ処理を行う。なお、上記低級結晶性シリコン膜等は、バイアスを用いない触媒ＣＶＤで気相成長させてもよいが、この場合は、上記の直流電源４９をオフとしておく。
【００７６】
こうして、プラズマを発生することなく、反応種又は水素系活性種に対し、触媒体４６の触媒作用とその熱エネルギーに直流電界による加速エネルギーを与えた指向性の運動エネルギーを与えるので、反応ガスを効率良く反応種に変えて、基板１上に均一に熱ＣＶＤで堆積することができる。この堆積種５６は基板１上で泳動し、薄膜中で拡散するので、緻密でステップカバレージの良い平坦かつ均一な薄膜を形成できる。或いは、水素系キャリアガスから生成した水素系活性種をＣＶＤ膜に対し十分なエネルギーで効率良く作用させることができる。
【００７７】
本実施の形態においてＤＣバイアス触媒ＣＶＤを適用すると、これは、従来の触媒ＣＶＤのコントロールファクタである基板温度、触媒体温度、ガス圧（反応ガス流量）、原料ガス種類等に比べ、独立した任意の直流電界で薄膜生成をコントロールすることを追加するのが特長である。このため、生成膜の基板との密着性をはじめ、生成膜密度、生成膜均一性又は平滑性、ビアホールなどへの生め込み性とステップカバレージを向上させ、基板温度を一層低温化し、生成膜のストレスコントロール等が可能となり、高品質膜（例えばバルクに近い物性のシリコン膜や金属膜）が得られる。しかも、触媒体４６で生成された反応種を直流電界で独立してコントロールし、効率良く基板上に堆積できるので、反応ガスの利用効率が高く、生成速度を早め、生産性向上と反応ガス削減によるコストダウンを図れる。
【００７８】
また、ＤＣバイアス触媒ＡＨＡ処理においても、上記と同様に独立した任意の直流電界でアニールをコントロールすることができ、基板温度の低温化、膜ストレスの減少等がガス利用効率の向上、処理速度の向上、コストダウンを実現しながら可能となる。
【００７９】
また、基板温度を低温化しても堆積種又は活性種のエネルギーが大きいために、目的とする良質の膜が得られることから、基板温度を上記のように更に低温化でき、大型で安価な絶縁基板（ほうけい酸ガラス、アルミノけい酸ガラス等のガラス基板、ポリイミド等の耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。しかも、上記した反応種の加速のための電極として、ガス供給用のシャワーヘッド４２を兼用できるので、構造が簡略となる。
【００８０】
また、勿論のことであるが、プラズマの発生がないので、プラズマによるダメージがなく、低ストレスの生成膜が得られると共に、プラズマＣＶＤ法等に比べ、はるかにシンプルで安価な装置が実現する。
【００８１】
この場合、減圧下（例えば０．１３３〜１．３３Ｐａ）又は常圧下で操作を行なえるが、減圧タイプよりも常圧タイプの方がよりシンプルで安価な装置が実現する。そして、常圧タイプでも上記の電界を加えるので、密度、均一性、密着性のよい高品質膜が得られる。この場合も、減圧タイプよりも常圧タイプの方がスループットが大であり、生産性が高く、コストダウンが可能である。
【００８２】
減圧タイプの場合は、直流電圧はガス圧（ガス流量）やガス種等によって左右されるが、いずれにしても、グロー放電開始電圧以下の任意の電圧に調整する必要がある。常圧タイプの場合は、放電はしないが、原料ガス及び反応種又は活性種の流れが膜厚及び膜質に悪影響を及ぼさないように、基板上に排ガス流が接しないように排気を調整することが望ましい。
【００８３】
上記のＤＣバイアス触媒ＣＶＤ（又は触媒ＣＶＤ）又はＤＣバイアス触媒ＡＨＡ処理において、触媒体４６による副射熱のために、基板温度は上昇するが、上記のように、必要に応じて基板加熱用ヒーター５１を設置してよい。また、触媒体４６はコイル状（これ以外にメッシュ、ワイヤー、多孔板状もよい。）としているが、更にガス流方向に複数段（例えば２〜３段）として、ガスとの接触面積を増やすのがよい。なお、基板１をサセプタ４５の下面においてシャワーヘッド４２の上方に配しているので、チャンバ４４内で生じたパーティクルが落下して基板１又はその上の膜に付着することがない。
【００８４】
本実施の形態においては、触媒ＣＶＤに用いた装置をそのまま用い、触媒ＣＶＤによるアモルファスカーボン等のカーボン薄膜、低級結晶性半導体薄膜の気相成長後に、モノシラン等の原料ガスの供給を停止し、触媒ＣＶＤ時よりも多い流量で水素系キャリアガスのみを成膜室４４内に供給して、低級結晶性半導体薄膜に対してＤＣバイアス触媒ＡＨＡ処理を行い、そのアモルファス成分のエッチング、より多結晶化のためのアニールを施し、かつ、この触媒ＣＶＤとＤＣバイアス触媒ＡＨＡ処理とを所定回数繰り返して、目的とする膜厚の多結晶シリコン等の多結晶性半導体薄膜を形成する。
【００８５】
このＤＣバイアス触媒ＡＨＡ処理は、加熱された触媒により分解、生成した水素系活性種により前記アモルファス成分をエッチング除去してカーボン超微粒子を生成すると共に、半導体材料薄膜の場合は下地のカーボン超微粒子をシードとして多結晶化し易くして、高結晶化率、大粒径（特にグレインサイズが数１００ｎｍ以上）の多結晶をベースとする薄膜を得、膜中のキャリア不純物を活性化する処理であるが、その際、触媒体温度１６００〜１８００℃、基板−触媒体間の距離２０〜５０ｍｍ、基板温度２００〜８００℃とし、処理時間１０〜２０分とし、また水素系キャリアガスは上記したと同様に水素又は水素と不活性ガス（アルゴン、ヘリウム、キセノン、クリプトン、ラドン等）との混合ガスであり、混合ガスの場合は水素含有比率は７０〜８０モル％以上とすることによって触媒体の酸化劣化を防止できる。また、触媒ＡＨＡ処理時に用いる水素又は水素含有ガスは、気相成長時の水素系キャリアガスと同様であってよいが、ガス流量３００〜１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａと大きくし（触媒ＣＶＤのときは０．１〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種発生量の増大を図るのがよい。
【００８６】
本発明に基づいて、バイアスの作用下での半導体薄膜の結晶化処理によれば、電界又は磁界、又はこれらの双方を印加し、この作用下で水素系活性種によるアニール（バイアス触媒ＡＨＡ処理）又は堆積種の気相成長（バイアス触媒ＣＶＤ）を行うので、結晶粒の結晶方位を揃えることができる。以下に、上記したＤＣバイアス触媒ＡＨＡ処理及びＤＣバイアス触媒ＣＶＤも含めてまとめると、次のようになる。
【００８７】
まず、図８は、上記した電界の作用下で触媒ＣＶＤ、いわゆるバイアス触媒ＣＶＤを行う場合を示すが、基板１を収容した真空容器４４の周囲に高周波電圧（又は直流電圧、或いはこれらの双方）を印加する電極２００、２０１を設け、これによる電界を作用させる。
【００８８】
この時に、バイアス触媒ＣＶＤの場合、触媒体４６の触媒反応又は接触分解反応で発生させた堆積種のシリコン原子の電子スピンが電界と相互作用して一定の方向に向き、この状態から冷却により固化する際に、一定の方向性をもって結晶化し、シリコンの結晶方位が揃うことになる。こうして結晶化された膜は結晶方位がほぼ揃うため、粒界のもつ電子ポテンシャルバリアが低くなり、キャリア移動度が大きくなる。この際、結晶方位を一定方向に揃えることが重要であり、シリコン原子の外殻軌道の構造に応じて、得られた多結晶性シリコン薄膜７の垂直方向に結晶が揃う場合もあり或いは水平方向に結晶方位が揃う場合もある。結晶粒が一定の方向に揃うことにより、多結晶性シリコン薄膜の表面の凹凸もなくなり、薄膜の表面が平坦化されることになり、これに接して形成されるゲート絶縁膜等との間の界面状態が良好となり、キャリア移動度が向上する。
【００８９】
図９は、電界に代えて、磁界を印加する場合であり、基板１を収容した真空容器４４の周囲に永久磁石２０２及び２０３、又は電磁石２０４を設け、これによる磁界を作用させる。
【００９０】
こうして、上記した電界の場合と同様に、磁界の作用で一定の方向に結晶粒が揃い、キャリア移動度が向上し、また表面の凹凸も減少する。
【００９１】
図１０は、上記の電界と共に磁界も同時に印加する例であるが、基板１を収容した真空容器４４の周囲の永久磁石２０２、２０３（これは電磁石でもよい。）による磁界と同時に、高周波電圧（または直流電圧、或いはこれらの双方）４９を印加する電極２００、２０１による電界を同時に作用させる。
【００９２】
この時に、シリコン原子の電子スピンが磁場と電場の相互作用で一定の方向に向き、この状態から冷却により固化する際に、磁界と電界の相乗作用により更に十分な方向性をもって結晶化することになる。従って、一定の方向に結晶粒が更に揃い易くなり、キャリア移動度が一層向上し、また表面の凹凸も一層減少する。
【００９３】
図８〜図１０に示したバイアス方式は、バイアス触媒ＡＨＡ処理においても同様に適用され、電界又は／及び磁界の作用によって、微粒子層１００Ａやシリコン薄膜７に対して水素系活性種が効率的に十分なエネルギーで作用し、ＡＨＡ処理効果が向上し、アモルファス成分を十二分にエッチングしてシリコンの結晶化を促進させることができる。
【００９４】
図１１は、上記の触媒ＣＶＤ（ＤＣバイアス触媒ＣＶＤも同様）とＤＣバイアスと触媒ＡＨＡ処理における上記水素系キャリアガス及び原料ガスの導入時間及びタイミングを多結晶性シリコン薄膜形成の場合について示し、また図１２は、流量計（ＭＦＣ）や調整弁などを組み込んだガス導入系を示す。
【００９５】
まず、成膜を行う前に、ゲートバルブを通してチャンバ（成膜室）４４内に基板１を搬入し、サセプタ４５に載置し、次いで、排気系を作動させてチャンバ４４内を所定圧力まで排気するとともに、サセプタ４５に内蔵されたヒーターを作動させて基板１を所定温度まで加熱する。
【００９６】
そして、ガス導入系によって、まず水素系キャリアガス３００〜１０００ＳＣＣＭ、例えば５００ＳＣＣＭをチャンバ１内に導入する。導入された水素ガスの一部は、加熱触媒体４６による接触分解反応により活性化水素イオン等の水素系活性種となり、基板表面に到達して、基板１の表面クリーニングを行う。その後に水素系キャリアガスを１５０ＳＣＣＭにする。
【００９７】
このように、チャンバ４４内に水素系キャリアガスが供給されている状態で、ガス導入系を作動させ、原料ガス（メタン又はモノシラン１５ＳＣＣＭ）をチャンバ４４内に導入する。導入された原料ガスは、加熱触媒体４６の熱触媒反応及び熱分解反応により堆積種が生成され、必要あれば上記バイアス電界の作用下で多結晶性シリコン薄膜等として基板表面に気相成長する。
【００９８】
その後、原料ガスの導入を停止して、チャンバ４４内から原料ガスを排出し、更に水素系キャリアガスのみを３００〜１０００ＳＣＣＭ、例えば５００ＳＣＣＭの流量で導入する、これによって、加熱触媒体による接触分解反応で生じた活性水素イオン等の水素系活性種が上記したバイアス電界の作用下で上記の薄膜に作用してそのアモルファス成分をエッチングし、アモルファス成分が除去された下地のカーボン超微粒子を得、またこれをシードとして結晶化が促進された多結晶性シリコンを得る。
【００９９】
こうしてバイアス触媒ＡＨＡ処理されたシリコン膜上に、再び上記の触媒ＣＶＤを施し、多結晶性シリコンをシードとしてその上に多結晶性シリコン薄膜を成長させ、更にバイアス触媒ＡＨＡ処理、触媒ＣＶＤを繰り返して行うことにより、多結晶性シリコン薄膜の膜厚をコントロールしつつ最終的には目的とする膜厚で高結晶化率、大粒径の多結晶性シリコン薄膜を形成することができる。
【０１００】
このように、上記のバイアス電界で加速された十分なエネルギーの水素系活性種のラジカル作用により、熱エネルギーが膜に移動して局部的に温度上昇させ、半導体薄膜は、アモルファス成分がエッチングされて結晶化が促進され、大粒径の多結晶性膜化し、高キャリア移動度、高品質の多結晶性半導体薄膜を得ることができ、しかも、多結晶性シリコン膜上又は膜内にシリコン酸化物が存在したときに、これと還元反応してＳｉＯ等を生成して蒸発させるので、その膜上又は膜内のシリコン酸化物を減少／除去させることができ、高キャリア移動度、高品質の多結晶性シリコン膜等を得ることができる。
【０１０１】
また、微結晶シリコン含有アモルファスシリコン、アモルファスシリコン含有微結晶シリコンなどは、下地のカーボン超微粒子をシードとして多結晶化し、多結晶性シリコンは高結晶化が促進され、大粒径の多結晶性シリコン膜化する。しかも、その膜に含有されるアモルファス構造のシリコンが活性水素イオン等で還元（エッチング）されるので、高結晶化率の多結晶性膜が形成される。
【０１０２】
そして、このバイアス触媒ＡＨＡ処理時に、半導体薄膜中に存在するキャリア不純物は高温で活性化され、各領域において最適なキャリア不純物濃度を得ることができ、また、高温の水素分子、水素原子及び活性化水素イオンによるクリーニング（基板等への吸着ガス及び有機物残渣等の還元除去）が可能であり、触媒体も酸化劣化し難しくなり、更に水素化により、半導体膜中の例えばシリコンダングリングボンドをなくし、特性が向上する。
【０１０３】
こうしたバイアス触媒ＡＨＡ処理によるアニールと半導体薄膜の触媒ＣＶＤによる気相成長とを目的とする膜厚となるまで繰り返すことにより、この半導体薄膜は既にバイアス触媒ＡＨＡ処理で多結晶化された下地膜上に多結晶化され易い状態で成長し易くなり、目的とする高結晶化率、高品質の多結晶性半導体薄膜を所定の膜厚で得ることができる。即ち、触媒ＣＶＤとバイアス触媒ＡＨＡ処理を繰り返すマルチバイアス触媒ＡＨＡ処理により、例えば触媒ＣＶＤで成膜された微結晶シリコン含有アモルファスシリコン、アモルファスシリコン及び微結晶シリコン含有多結晶シリコン等をバイアス触媒ＡＨＡ処理で多結晶性シリコン化し、多結晶性シリコンは高結晶化し、更にこの多結晶性シリコンをシードとした触媒ＣＶＤで多結晶性シリコン膜の気相成長、更にはバイアス触媒ＡＨＡ処理を繰り返すので、高結晶化率、大粒径の多結晶性シリコン膜を形成することができる。
【０１０４】
なお、上記の触媒ＣＶＤ及びバイアス触媒ＡＨＡ処理はいずれも、プラズマの発生なしに行えるので、プラズマによるダメージがなく、低ストレスの生成膜が得られ、またプラズマＣＶＤ法に比べ、シンプルで安価な装置を実現できる。
【０１０５】
図１３は、本実施の形態による上記のマルチバイアス触媒ＡＨＡ処理（触媒ＣＶＤとバイアス触媒ＡＨＡ処理の繰り返し）で得られた多結晶性シリコン薄膜のラマンスペクトルをその繰り返し回数等に応じて示すものである。この結果によれば、触媒ＣＶＤによる堆積（ｄｅｐｏ）時のガス流量をＳｉＨ4：Ｈ2＝５：５００ＳＣＣＭ、触媒温度＝１８００〜２０００℃、基板温度＝４００℃とし、バイアス触媒ＡＨＡ処理の条件を各種とし、繰り返し回数も変えたところ、この繰り返し回数を多くし、かつ処理時間を長くし、処理時のＨ2流量を増加させると、サンプル＃１→＃２→＃３→＃４の順に、アモルファス（非晶質）や微結晶が減少し、多結晶層が増加すること（即ち、大粒径化、高結晶化すること）が明らかである。尚、ここで、ＡＨＡ１は成膜前の基板表面のクリーニング処理であり、本来のバイアス触媒ＡＨＡ処理はＡＨＡ２〜４である。
【０１０６】
また、図１４は、各サンプルについての結晶化率を多結晶性シリコン中の微結晶の有無について比較して示すものである。これによれば、結晶化率はサンプル＃１→＃２→＃３→＃４の順に高くなり、かつ下地が微結晶（Ｉｍ）を含む方が高くなることが分かる。
【０１０７】
これらの結果は、本発明に基づく処理が高結晶化率、大粒径の多結晶性半導体薄膜の形成にとって非常に優れた方法であることを示すものである。
【０１０８】
なお、本実施の形態において、上記の触媒ＣＶＤでは、例えば０．４ｍｍφタングステンワイヤーの触媒体及びこれを支持している例えば０．８ｍｍφモリブデンワイヤーの支持体（図示せず）の純度が問題となるが、従来の純度：３Ｎ（９９．９ｗｔ％）を４Ｎ（９９．９９ｗｔ％）以上、好ましくは５Ｎ（９９．９９９ｗｔ％）又はそれ以上に純度を上げることにより、触媒ＣＶＤによる多結晶性シリコン膜中の鉄、ニッケル、クロム等の重金属汚染を低減できることが実証されている。図１５（Ａ）は純度３Ｎでの膜中の鉄、ニッケル、クロム等の重金属濃度を示すが、これを５Ｎに高めることによって図１５（Ｂ）に示すように鉄、ニッケル、クロム等の重金属濃度を大幅に減らせることが判明した。これにより、ＴＦＴ特性の向上が可能となる。
【０１０９】
＜トップゲート型ＣＭＯＳＴＦＴの製造＞
次に、本実施の形態によるバイアス触媒ＡＨＡ処理を用いたトップゲート型ＣＭＯＳＴＦＴの製造例を示す。
【０１１０】
まず、図１の（１）に示す石英ガラス、結晶化ガラスなどの絶縁基板１の少なくともＴＦＴ形成領域に、プラズマＣＶＤ、触媒ＣＶＤ、高密度プラズマＣＶＤ、高密度触媒ＣＶＤ等の気相成長法により、保護用の窒化シリコン膜及び酸化シリコン膜の積層膜からなる下地保護膜（図示せず）を下記の条件で形成する（以下、同様）。
【０１１１】
この場合、ＴＦＴ形成のプロセス温度によってガラス材質を使い分ける。
２００〜５００℃の低温の場合：ほうけい酸、アルミノけい酸ガラス等のガラス基板（５００×６００×０．５〜１．１μｍ厚）、耐熱性樹脂基板を用いてもよい。
６００〜１０００℃の高温の場合：石英ガラス、結晶化ガラス等の耐熱性ガラス基板（６〜１２インチφ、７００〜８００μｍ厚）を用いてもよい。保護膜用の窒化シリコン膜はガラス基板からのＮａイオンストップのために形成するが、合成石英ガラスを用いる場合は不要である。
【０１１２】
また、触媒ＣＶＤを用いる場合、図５〜図７に示したと同様の装置が使用可能であるが、触媒体の酸化劣化防止のために、水素系キャリアガスを供給して触媒体を所定温度（約１６００〜１８００℃、例えば約１７００℃）に加熱し、成膜後は触媒体を問題ない温度まで冷却して水素系キャリアガスをカットする必要がある。
【０１１３】
成膜条件としては、チャンバ内に水素系キャリアガス（水素、アルゴン＋水素、ヘリウム＋水素、ネオン＋水素等）を常時流し、流量と圧力、サセプタ温度を下記の所定の値に制御する。
チャンバ内圧力：１〜１５Ｐａ程度、例えば１０Ｐａ
サセプタ温度：２００〜３００℃
水素系キャリアガス流量（混合ガスの場合、水素は７０〜８０モル％）：５０〜１５０ＳＣＣＭ
【０１１４】
また、窒化シリコン膜は、次の条件で５０〜２００ｎｍの厚みに形成する。
水素（Ｈ2）をキャリアガスとし、原料ガスとしてモノシラン（ＳｉＨ4）に アンモニア（ＮＨ3）を適量比率で混合して形成。
水素（Ｈ2）流量：５０〜１５０ＳＣＣＭ、
ＳｉＨ4流量：１０〜２０ＳＣＣＭ、ＮＨ3流量：５０〜６０ＳＣＣＭ
【０１１５】
また、酸化シリコン膜は、次の条件で５０〜１００ｎｍの厚みに形成する。
水素（Ｈ2）をキャリアガス、原料ガスとしてモノシラン（ＳｉＨ4）にＨｅ 希釈Ｏ2を適量比率で混合して形成。
Ｈ2流量：５０〜１５０ＳＣＣＭ、ＳｉＨ4流量：１０〜２０ＳＣＣＭ、Ｈｅ希
釈Ｏ2流量：１〜２ＳＣＣＭ
【０１１６】
次いで、図１の（１）に示すように、本発明に基づく触媒ＣＶＤ法等により上記の保護膜上に、次の条件でアモルファスカーボン又は微結晶カーボン膜１００Ａを５０〜１００ｎｍの厚みに形成する。
水素（Ｈ2）をキャリアガス、原料ガスとしてＣＨ4を適量比率混合して形成 。
Ｈ2流量；５０〜１００ＳＣＣＭ、ＣＨ4流量；１０〜２０ＳＣＣＭ
【０１１７】
次いで、図１の（２）に示すように、連続してバイアス触媒ＡＨＡ処理により、上記のアモルファスカーボン又は微結晶カーボン膜１００Ａからアモルファス成分をエッチング除去し、ダイヤモンド構造のカーボン超微粒子層１００Ｂを形成する。
【０１１８】
このバイアス触媒ＡＨＡ処理は、バイアス触媒ＣＶＤ法において原料ガスを供給しないで処理する方法であり、具体的には、水素系キャリアガスを供給して１０〜５０Ｐａのガス圧とし、触媒体を所定温度（約１６００〜１８００℃、例えば約１７００℃設定）に加熱し、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを発生させて、これらをグロー放電開始電圧以下の電界又は／及び磁界の作用による指向性運動エネルギーの付与下で、基板上に形成した例えばアモルファスカーボン又は微結晶カーボン膜１００Ａに吹き付ける。これにより大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する高い熱エネルギーがそれらの膜に移動して、それらの膜温度を局部的に上昇させる。これにより、アモルファスカーボン又は微結晶カーボン膜１００Ａ上に存在するダイヤモンド構造のカーボン超微粒子（クラスタ）を安定させ、かつその付近に存在するアモルファス構造のカーボンをわずかにエッチングして、ダイヤモンド構造のカーボン超微粒子を形成し、多結晶性シリコン成長の核とする。この時に、ＴＦＴ形成領域内で、ダイヤモンド構造を有するカーボン超微粒子（クラスタ）が点在し、それらの間の電気抵抗が無視し得る（電気的ショートしていない）ことが必要である。
【０１１９】
次いで、図１の（３）に示すように、連続して触媒ＣＶＤ法（或いはバイアス触媒ＣＶＤ）によって、例えば周期表IV族元素、例えば錫を１０18〜１０20ａｔｏｍｓ／ｃｃドープした（これはＣＶＤ時又は成膜後のイオン注入によってドープしてよい。）多結晶性シリコン膜７をダイヤモンド構造のカーボン超微粒子層１００Ｂをシードに５０〜１００ｎｍ厚、例えば５０ｎｍ厚に気相成長させる。但し、この錫のドーピングは必ずしも必要ではない（以下、同様）。
【０１２０】
このとき、必要に応じて、モノシランにｎ型不純物（燐、ひ素、アンチモン）又はｐ型不純物（ボロン等）を適量添加、例えば１０17〜１０18ａｔｏｍｓ／ｃｃ含有させて、ｎ型又はｐ型の多結晶性シリコンを形成してもよい。また、ダイヤモンド構造を有するカーボン超微粒子１００Ｂ上に、アモルファスシリコン又は微結晶シリコン又は多結晶性シリコンを１０〜３０ｎｍ厚に成長させた後、バイアス触媒ＡＨＡ処理し、アモルファスシリコン又は微結晶シリコン又は多結晶性シリコンを１０〜３０ｎｍ厚に成長させ、更にバイアス触媒ＡＨＡ処理し、アモルファスシリコン又は微結晶シリコン又は多結晶性シリコン膜を１０〜３０ｎｍ厚に成長させ、更にバイアス触媒ＡＨＡ処理してもよい。この方法によって、より大きい粒径の多結晶性シリコン膜を形成できる。
【０１２１】
この場合、図５〜図７に示した装置を用い、上記の触媒ＣＶＤにより下記の条件で例えば錫ドープの多結晶性シリコンを気相成長させ、しかる後に下記の条件でバイアス触媒ＡＨＡ処理を行ってアニールし、多結晶性シリコンをより多結晶化及び高結晶化し、これらの触媒ＣＶＤとバイアス触媒ＡＨＡ処理とを繰り返して５０ｎｍ厚の多結晶性シリコン膜７を形成してよい。例えば、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、バイアス触媒ＡＨＡ処理後、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、更にバイアス触媒ＡＨＡ処理後に、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させて、最終的に目的とする膜厚の多結晶性シリコン膜を得る。尚、この時に触媒ＣＶＤに代えて、バイアス触媒ＣＶＤとしてもよい。
【０１２２】
触媒ＣＶＤによる多結晶性シリコンの成膜：
水素（Ｈ2）をキャリアガス、原料ガスとしてモノシラン（ＳｉＨ4）、水素化錫（ＳｎＨ4）を適量比率で混合して形成。Ｈ2流量：１５０ＳＣＣＭ、ＳｉＨ4流量：１５ＳＣＣＭ、ＳｎＨ4流量：１５ＳＣＣＭ。この時、原料ガスのシラン系ガス（シラン又はジシラン又はトリシラン等）に、ｎ型のリン又はひ素又はアンチモン等を適量混入したり、又はｐ型のボロン等を適量混入することにより、任意のｎ又はｐ型不純物キャリア濃度の錫含有シリコン膜を形成してもよい。
ｎ型化の場合：ホスフィン（ＰＨ3）、アルシン（ＡｓＨ3）、スチビン（ＳｂＨ3）
ｐ型化の場合：ジボラン（Ｂ2Ｈ6）
【０１２３】
バイアス触媒ＡＨＡ処理：
バイアス触媒ＡＨＡ処理は、バイアス触媒ＣＶＤにおいて原料ガスを供給しない方法であり、具体的には、減圧下で、水素系キャリアガスをガス流量３００〜１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａで供給して触媒体を所定温度（約１６００〜１８００℃、例えば約１７００℃）に加熱し、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを発生させ、これらを基板上に形成した例えば多結晶性シリコン膜に吹き付ける。これにより、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する熱エネルギーがそれらの膜に移動して、それらの膜温度を上昇させ、アモルファスシリコンや微結晶シリコンを含有するときにはこれらは多結晶化し、多結晶性シリコンは高結晶化して、大粒径の錫含有多結晶性シリコン膜化し、その結晶粒界に存在する不整及びストレスを低減し、高キャリア移動度及び高品質の多結晶性シリコン膜を形成することができる。
【０１２４】
上記のバイアス触媒ＡＨＡ処理（又はバイアス触媒ＣＶＤ）時のバイアス電界は、次のいずれかの電圧印加によって形成できる。
【０１２５】
１）直流電圧（例えば５００Ｖ）
２）低周波電圧（例えば５００ＶP-P／２６ｋＨｚ）
３）高周波電圧（例えば５００ＶP-P／１３．５６ＭＨｚ）
４）低周波電圧に高周波電圧を重複させた電圧（例えば５００ＶP-P／２６ｋＨｚ＋２００ＶP-P／１３．５６ＭＨｚ）
５）直流電圧に低周波電圧を重複させた電圧（例えば５００Ｖ＋２００ＶP-P／２６ｋＨｚ）
６）直流電圧に高周波電圧を重複させた電圧（例えば５００Ｖ＋２００ＶP-P／１３．５６ＭＨｚ）
７）直流電圧に低周波電圧と高周波電圧を重複させた電圧（例えば５００Ｖ＋ １００ＶP-P／２６ｋＨｚ＋１００ＶP-P／１３．５６ＭＨｚ）
【０１２６】
また、上記の水素系活性種は、多結晶性シリコン等の膜上又は膜内にシリコン酸化物が存在したときにこれと還元反応してＳｉＯ等を生成し、蒸発させるので、それらの膜上又は膜内のシリコン酸化物を減少／除去させることができ、高キャリア移動度及び高品質の多結晶性シリコン膜を形成できる。このバイアス触媒ＡＨＡ処理（又は触媒ＡＨＡ処理）を後述のゲートチャンネル／ソース／ドレイン形成後に行うと、大量の高温の水素系活性種が有する熱エネルギーがそれらの膜に移動して、それらの膜温度を上昇させ、結晶化促進と同時にゲートチャンネル／ソース／ドレインに注入されキャリア不純物（燐、ひ素、ボロンイオン等）が活性化される。
【０１２７】
なお、上記の各膜を同一のチャンバで形成する場合は、水素系キャリアガスを常時供給し、触媒体を所定温度に加熱してスタンバイをしておき、次のように処理してよい。
【０１２８】
モノシランにアンモニアを適当比率で混合して所定膜厚の窒化シリコン膜を形成し、前の原料ガスを十分に排出した後に、連続してモノシランとＨｅ希釈Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を形成し、前の原料ガス等を十分に排出した後に、連続してメタンを供給し、或いはモノシランとＳｎＨ4を適量比率で混合して、所定膜厚のアモルファス又は微結晶カーボン薄膜、又は所定膜厚の錫含有多結晶性シリコン膜を形成し、前の原料ガスを十分に排出した後に、連続して原料ガスをカットしてバイアス触媒ＡＨＡ処理によりカーボン薄膜をダイヤモンド構造の超微粒子化し、或いは多結晶性シリコン膜をより結晶化させ、必要に応じて前の原料ガスを十分に排出した後に、連続してモノシランとＨｅ希釈Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を形成する。成膜後は原料ガスをカットし、触媒体を問題ない温度まで冷却して水素系キャリアガスをカットする。この時、絶縁膜形成時の原料ガスは傾斜減少又は傾斜増加させて、傾斜接合の絶縁膜としてもよい。
【０１２９】
或いは、それぞれ独立したチャンバで形成する場合は、各チャンバ内に水素系キャリアガスを常時供給し、触媒体を所定温度に加熱してスタンバイしておき、次のように処理してよい。Ａチャンバに移し、モノシランにアンモニアを適量比率で混合して所定膜厚の窒化シリコン膜を形成する。次にＢチャンバに移し、モノシランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜を形成する。次にＣチャンバに移し、メタンを供給し、或いはモノシランとＳｎＨ4を適量比率で混合して、アモルファス又は微結晶カーボン薄膜、又は錫含有の多結晶性シリコン膜を形成し、連続して（或いは別のチャンバで）水素系キャリアガスによるバイアス触媒ＡＨＡ処理により、カーボン薄膜をダイヤモンド構造の超微粒子化し、或いは多結晶性シリコン膜をより結晶化する。必要に応じて次にＢチャンバに移し、モノシランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜を形成する。成膜後は原料ガスをカットし、触媒体を問題ない温度まで冷却して水素系キャリアガスをカットする。この時に、それぞれのチャンバ内に水素系キャリアガスとそれぞれの原料ガスを常時供給して、スタンバイの状態にしておいてもよい。
【０１３０】
そして次に、多結晶性シリコン膜７をソース、チャンネル及びドレイン領域とするＭＯＳＴＦＴの作製を行なう。
【０１３１】
即ち、図２の（４）に示すように、汎用フォトリソグラフィ及びエッチングにより多結晶性シリコン膜７をアイランド化した後、ｎＭＯＳＴＦＴ用のチャンネル領域の不純物濃度制御によるしきい値（Ｖth）の最適化のために、ｐＭＯＳＴＦＴ部をフォトレジスト９でマスクし、イオン注入又はイオンドーピングによりｐ型不純物イオン（例えばボロンイオン）１０を例えば５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、多結晶性シリコン膜７の導電型をｐ型化した多結晶性シリコン膜１１とする。
【０１３２】
次いで、図２の（５）に示すように、ｐＭＯＳＴＦＴ用のチャンネル領域の不純物濃度制御によるＶthの最適化のために、今度はｎＭＯＳＴＦＴ部をフォトレジスト１２でマスクし、イオン注入又はイオンドーピングによりｎ型不純物イオン（例えば燐イオン）１３を例えば１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、多結晶性シリコン膜７の導電型をｎ型化した多結晶性シリコン膜１４とする。
【０１３３】
次いで、図３の（６）に示すように、必要あれば結晶化促進と膜中の不純物の活性化のために上記のバイアス触媒ＡＨＡ処理を行なった後、触媒ＣＶＤ又はバイアス触媒ＣＶＤ等によりゲート絶縁膜の酸化シリコン膜５０ｎｍ厚８を形成した後、ゲート電極材料としてのリンドープド多結晶シリコン膜１５を例えば２〜２０ＳＣＣＭのＰＨ3及び２０ＳＣＣＭのモノシランの供給下での上記と同様の触媒ＣＶＤ法等によって厚さ例えば４００ｎｍ厚に堆積させる。
【０１３４】
次いで、図３の（７）に示すように、フォトレジスト１６を所定パターンに形成し、これをマスクにしてリンドープド多結晶シリコン膜１５をゲート電極形状にパターニングし、更に、必要に応じてフォトレジスト１６の除去後に図３の（８）に示すように、例えば触媒ＣＶＤ等によりゲート電極用保護膜の酸化シリコン膜１７を２０〜３０ｎｍ厚に形成する。
【０１３５】
次いで、図３の（９）に示すように、ｐＭＯＳＴＦＴ部をフォトレジスト１８でマスクし、イオン注入又はイオンドーピングによりｎ型不純物である例えば燐イオン１９を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソース領域２０及びドレイン領域２１をそれぞれ形成する。
【０１３６】
次いで、図４の（１０）に示すように、ｎＭＯＳＴＦＴ部をフォトレジスト２２でマスクし、イオン注入又はイオンドーピングによりｐ型不純物である例えばボロンイオン２３を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴのｐ+型ソース領域２４及びドレイン領域２５をそれぞれ形成する。
【０１３７】
こうしてゲート、ソース及びドレインを形成するが、これらは上記したプロセス以外の方法で形成することが可能である。
【０１３８】
即ち、図１の（３）の工程後に、多結晶性シリコン膜７をｐＭＯＳＴＦＴとｎＭＯＳＴＦＴ領域にアイランド化し、ｐＭＯＳＴＦＴ領域にイオン注入又はイオンドーピングでｎ型不純物、例えば燐イオンを１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴＦＴ領域にｐ型不純物、例えばボロンイオンを５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、各チャンネル領域の不純物濃度を制御し、Ｖthを最適化する。
【０１３９】
そして、次に、汎用フォトリソグラフィ技術により、フォトレジストマスクで各ソース／ドレイン領域を形成する。ｎＭＯＳＴＦＴの場合、イオン注入又はイオンドーピング法によりｎ型不純物、例えばひ素、燐イオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｐＭＯＳＴＦＴの場合、イオン注入又はイオンドーピング法によりｐ型不純物、例えばボロンイオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定する。
【０１４０】
しかる後、必要あれば膜中の不純物の活性化のためにバイアス触媒ＡＨＡ処理を行った後、ゲート絶縁膜として酸化シリコン膜を形成するが、必要に応じて連続して窒化シリコン膜と酸化シリコン膜を形成する。即ち、必要に応じて、バイアス触媒ＡＨＡ処理後に連続してバイアス触媒ＣＶＤ法により、水素系キャリアガスとモノシランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜８を２０〜３０ｎｍ厚に形成し、必要に応じて水素系キャリアガスとモノシランにＮＨ3を適量比率で混合して窒化シリコン膜を１０〜２０ｎｍ厚に形成し、更に前記の条件で酸化シリコン膜を２０〜３０ｎｍ厚に形成する。この後は、上記と同様の汎用の触媒ＣＶＤ法、フォトリソグラフィ技術によりゲート電極を形成する。
【０１４１】
ゲート、ソース及びドレイン形成後は、図４の（１１）に示すように、全面に上記したと同様の触媒ＣＶＤ又はバイアス触媒ＣＶＤ法等によって、水素系キャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣＣＭのヘリウムガス希釈のＯ2、１５〜２０ＳＣＣＭのモノシラン供給下で酸化シリコン膜２６を例えば１００〜２００ｎｍ厚に、１〜２０ＳＣＣＭのＰＨ3、１〜２ＳＣＣＭのヘリウム希釈のＯ2、１５〜２０ＳＣＣＭのモノシラン供給下でフォスフィンシリケートガラス（ＰＳＧ）膜２７を３００〜４００ｎｍ厚に形成し、５０〜６０ＳＣＣＭのＮＨ3、１５〜２０ＳＣＣＭのモノシラン供給下で窒化シリコン膜２８を例えば１００〜２００ｎｍ厚に形成し、積層絶縁膜を形成する。その後に、例えば約１０００℃で２０〜３０秒のＲＴＡ（Rapid Thermal Anneal）処理でイオン活性化させ、各領域に設定したキャリア不純物濃度とする。
【０１４２】
次いで、図４の（１２）に示すように、上記の絶縁膜の所定位置にコンタクト窓開けを行い、各コンタクトホールを含む全面に１％Ｓｉ入りアルミニウム等の電極材料をスパッタ法等で１μｍの厚みに堆積し、これをパターニングして、ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴのそれぞれのソース又はドレイン電極２９（Ｓ又はＤ）とゲート取出し電極又は配線３０（Ｇ）を形成し、トップゲート型の各ＣＭＯＳＴＦＴを形成する。この後に、フォーミングガス中で４００℃、１ｈの水素化及びシンター処理する。
【０１４３】
なお、上記のゲート電極の形成に代えて、全面にＭｏ−Ｔａ合金等の耐熱性金属のスパッタ膜４００〜５００ｎｍ厚を形成し、汎用フォトリソグラフィ及びエッチング技術により、ｎＭＯＳＴＦＴ及びｐＭＯＳＴＦＴのゲート電極を形成してよい。
【０１４４】
なお、上記のアモルファス又は微結晶カーボン薄膜をスパッタリングで形成し、これをバイアス触媒ＡＨＡ処理してトップゲート型多結晶シリコンＣＭＯＳＴＦＴを製造する例について説明すると、まず、グラファイトターゲットを、アルゴンガス０．１３３〜１．３３Ｐａの真空中でスパッタリングして、ガラス基板等の絶縁性基板の少なくともＴＦＴ形成領域に１０〜２０ｎｍ厚のアモルファスカーボン膜を形成する。
【０１４５】
次いで、このアモルファスカーボン膜をバイアス触媒ＡＨＡ処理して、ダイヤモンド構造を有するカーボン超微粒子を形成する。バイアス触媒ＡＨＡ処理条件は上述したものに準ずる。
【０１４６】
次いで、ダイヤモンド構造を有するこのカーボン超微粒子上に、シリコンターゲットをアルゴンガス０．１３３〜１．３３Ｐａの真空中でスパッタリングして、絶縁性基板の少なくともＴＦＴ形成領域に３０〜１００ｎｍ厚、例えば５０ｎｍ厚のアモルファスシリコン膜を形成する。
【０１４７】
次いで、これをバイアス触媒ＡＨＡ処理して多結晶性シリコン膜化する。このバイアス触媒ＡＨＡ処理条件は上述したものに準ずる。必要に応じて、例えばダイヤモンド構造を有するカーボン超微粒子上にアモルファスシリコンを１０〜３０ｎｍ厚に成膜し、バイアス触媒ＡＨＡ処理後にアモルファスシリコンを１０〜３０ｎｍ厚に成膜し、更にバイアス触媒ＡＨＡ処理を必要回数繰り返す、いわゆるマルチバイアス触媒ＡＨＡ処理をしてもよい。この方が、より大きい粒径の多結晶性シリコン膜を形成できる。
【０１４８】
これ以降は、上述したプロセスと同様である。但し、多結晶性シリコン膜は、上述した触媒ＣＶＤ法で成長させてもよい。
【０１４９】
なお、このスパッタリング膜を用いる方法は、後述のボトムゲート型、デュアルゲート型ＣＭＯＳＴＦＴ等についても、同様に適用されてよい。
【０１５０】
上述したように、本実施の形態によれば、下記（ａ）〜（ｏ）の優れた作用効果を得ることができる。
【０１５１】
（ａ）上記のバイアス触媒ＡＨＡ処理は、１０〜５０Ｐａの水素又は水素含有ガス圧下で、水素を高温触媒体（例えばタングステン、１５００〜２０００℃）に接触させて、高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを形成し、絶縁性基板上に形成したアモルファスカーボン膜又は微結晶カーボン膜にグロー放電開始電圧以下の電界又は／及び磁界の作用による指向性運動エネルギーの付与下で吹き付けると（基板温度２００〜５００℃）、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する熱エネルギーがその膜等に移動して、その膜等の温度を局部的に上昇させ、高温の水素系活性種の作用によりアモルファス構造のカーボンがエッチングされてアモルファスカーボン膜や微結晶カーボン膜は結晶化して、アモルファスカーボン膜又は微結晶カーボン膜表面又はガラス基板上に、ダイヤモンド構造を有するカーボン超微粒子（クラスタ）が点在し、これが多結晶性シリコン成長の核として働く。
【０１５２】
（ｂ）また、上記のバイアス触媒ＡＨＡ処理において高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを絶縁性基板上に形成したアモルファスシリコン又は多結晶性シリコン又は微結晶シリコンに吹き付けると（基板温度２００〜５００℃）、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する熱エネルギーがその膜等に移動して、その膜等の温度を局部的に上昇させ、高温の水素系活性種の作用によりアモルファス構造のシリコンがエッチングされて、アモルファスシリコンや微結晶シリコンは多結晶化し、多結晶性シリコンは高結晶化して、大粒径多結晶性シリコン膜が形成され、キャリア移動度向上が図れる。
【０１５３】
（ｃ）この時に、高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを触媒体温度等のみならず、電界又は／及び磁界で独立してコントロールするので、効率良く処理でき、カーボン超微粒子を十分に形成し、大粒径多結晶性シリコン膜化が可能であり、高キャリア移動度、高品質の多結晶性シリコン薄膜を得ることができる。又、例えば３０ｋｅＶ、１０15ａｔｏｍｓ／ｃｍ2（ＳｉＦ4使用）のシリコンイオンの注入後にバイアス触媒ＡＨＡ処理すると、結晶核成長の促進により更に大粒径の多結晶性シリコン膜化が可能であり、さらなる高キャリア移動度化が可能となる。
【０１５４】
（ｄ）基板上に形成したアモルファスシリコン又は多結晶性シリコン又は微結晶シリコンに大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを吹き付けると、その膜上又は膜内又は粒界にシリコン酸化物が存在したとき、これと反応してＳｉＯを形成し蒸発するので、アモルファスシリコン又は多結晶性シリコン又は微結晶シリコン膜上又は膜内のシリコン酸化物を減少／除去させることができ、キャリア移動度の向上を図ることができる。
【０１５５】
（ｅ）このバイアス触媒ＡＨＡ処理時に、半導体薄膜中に存在するキャリア不純物は高温により効率良く活性化され、各領域において最適なキャリア不純物濃度を得る。
【０１５６】
（ｆ）また、活性化水素イオン等の水素系活性種によるクリーニング（基板等への吸着ガス及び有機物残渣等の還元除去）が可能であり、触媒体も酸化劣化し難くなる（なお、このような効果は、上記のシリコン薄膜を触媒ＣＶＤで形成する時も水素系キャリアガスを用いることから、同様に生じる）。
【０１５７】
（ｇ）活性化水素イオン等の水素系活性種の水素化作用により、半導体膜中の例えばシリコンダングリングボンドをなくし、特性が向上する。
【０１５８】
（ｈ）こうしてバイアス触媒ＡＨＡ処理された多結晶性薄膜上に更に低級結晶性半導体薄膜を気相成長させる工程を目的とする膜厚となるまで繰り返すと、この半導体薄膜は既にバイアス触媒ＡＨＡ処理で多結晶化された下地膜上に多結晶化され易い状態で成長し易くなり、目的とする高結晶化率、高品質の多結晶性半導体薄膜を所定の膜厚で得ることができ、また上記したと同様のクリーニング作用により酸素、金属等によるコンタミを低減させて更なる高性能化、高品質化が可能となる。即ち、触媒ＣＶＤとバイアス触媒ＡＨＡ処理を繰り返すマルチバイアス触媒ＡＨＡ処理により、例えば微結晶シリコン含有アモルファスシリコン膜、アモルファスシリコン及び微結晶シリコン含有多結晶シリコン膜をバイアス触媒ＡＨＡ処理で多結晶性シリコン膜化した後、更にこの多結晶シリコンをシードとした触媒ＣＶＤ又はバイアス触媒ＣＶＤで多結晶性シリコン膜の気相成長、更にはバイアス触媒ＡＨＡ処理を繰り返す（繰り返し回数が１回で２ステップバイアス触媒ＡＨＡ処理、２回又はそれ以上ではマルチバイアス触媒ＡＨＡ処理と称する。）ので、高結晶化率、大粒径の多結晶性シリコン膜を形成することができる。この場合、上記の電界又は／及び磁界（バイアス）の作用下で処理するため、効率が向上し、バイアスを作用させない場合に比べて繰り返し処理の回数を減少させ、スループットを向上させることもできる。
【０１５９】
（ｉ）触媒ＣＶＤ又はバイアス触媒ＣＶＤによる成膜後にバイアス触媒ＡＨＡ処理を行う場合、バイアス（電界又は／及び磁界）の種類及び処理条件、触媒体の種類及び温度、基板加熱温度、気相成膜条件、原料ガスの種類、添加するｎ又はｐ型不純物濃度、錫又は他のIV族元素の種類と含有量等により、広範囲のｎ又はｐ型不純物濃度の錫又は他のIV族元素（鉛、ゲルマニウム）含有多結晶性シリコン膜が容易に得られ、またバイアス触媒ＡＨＡ処理により多結晶性シリコン膜の大粒径化、多結晶性シリコン粒界に存在する結晶不整を減少させて内部応力を減少させ、同時に各領域に添加したｎ又はｐ型不純物を活性化させるので、高いキャリア移動度でしきい値（Ｖth）調整が容易となり、低抵抗での高速動作が可能となる。
【０１６０】
（ｊ）なお、プラズマＣＶＤによる成膜後にバイアス触媒ＡＨＡ処理を行う場合、プラズマＣＶＤでのアモルファスシリコン膜中に１０〜２０％含有する水素をバイアス触媒ＡＨＡ処理で減少／除去させ、大きな粒径の多結晶性シリコン膜を形成するので、大きなキャリア移動度の多結晶性シリコン膜の形成が可能となる。更に、基板加熱温度、気相成膜条件、原料ガスの種類、バイアス（電界又は／及び磁界）の種類及び処理条件、添加するｎ又はｐ型不純物濃度により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られるので、高キャリア移動度でＶth調整が容易で低抵抗での高速動作が可能となる。
【０１６１】
（ｋ）スパッタリングによる成膜後にバイアス触媒ＡＨＡ処理を行う場合、シリコンターゲットの比抵抗（添加するｎ又はｐ型不純物濃度）、スパッタリング成膜条件、基板加熱温度、バイアス（電界又は／及び磁界）の種類及び処理条件等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られるので、高キャリア移動度でＶth調整が容易で低抵抗での高速動作が可能となる。
【０１６２】
（ｌ）トップゲート型のみならず、ボトムゲート型、デュアルゲート型ＭＯＳＴＦＴでも高い電子／正孔移動度の大粒径多結晶性シリコン薄膜が得られるために、この高性能の多結晶性シリコン半導体を使用した高速、高電流密度の半導体装置、電気光学装置、更に、高効率の太陽電池等の製造が可能となる。
【０１６３】
（ｍ）上記バイアス触媒ＡＨＡ処理及び触媒ＣＶＤは、プラズマの発生なしに行えるので、プラズマによるダメージがなく、またプラズマ処理に比べ、シンプルで安価な装置を実現できる。
【０１６４】
（ｎ）基体温度を低温化しても上記活性種のエネルギーが大きいために、目的とするダイヤモンド構造のカーボン超微粒子が確実に安定して得られ、また多結晶性シリコンの成膜が可能となることから、基体温度を特に３００〜４００℃と低温化でき、従って大型で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。
【０１６５】
（ｏ）ゲートチャンネル／ソース／ドレイン領域に添加されたｎ又はｐ型不純物の活性化に、条件によっては触媒ＣＶＤ装置が兼用できるので、設備投資の削減、生産性向上でのコストダウンが可能となる。
【０１６６】
第２の実施の形態
＜ＬＣＤの製造例１＞
本実施の形態は、高温プロセスによる多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液晶表示装置）に本発明を適用したものであり、以下にその製造例を示す（この製造例は、後述する有機ＥＬやＦＥＤ等の表示装置等にも同様に適用可能である）。
【０１６７】
まず、図１６の（１）に示すように、画素部及び周辺回路部において、石英ガラス、結晶化ガラスなどの耐熱性絶縁基板６１（歪点約８００〜１１００℃、厚さ５０ミクロン〜数ｍｍ）の一主面に、上述した触媒ＣＶＤ法等によって、保護膜（図示せず）の形成後に、この上にアモルファス又は微結晶カーボン薄膜１００Ａを形成する。
【０１６８】
次いで、図１６の（２）に示すように、上述のバイアス触媒ＡＨＡ処理により、カーボン薄膜１００Ａをダイヤモンド構造のカーボン超微粒子層１００Ｂに変化させる。
【０１６９】
次いで、図１６の（３）に示すように、上述した触媒ＣＶＤ法等によって、カーボン超微粒子層１００Ｂをシードに多結晶性シリコン膜６７を例えば５０ｎｍ厚に形成する。この多結晶性シリコン膜は、上述のマルチバイアス触媒ＡＨＡ処理により形成してよい。
【０１７０】
次いで、図１７の（４）に示すように、フォトレジストマスクを用いて多結晶性シリコン膜６７をパターニング（アイランド化）し、トランジスタ、ダイオード等の能動素子、抵抗、容量、インダクタンス等の受動素子の活性層を形成する。
【０１７１】
次いで、トランジスタ活性層６７のチャンネル領域の不純物濃度制御によるＶthの最適化のために前記と同様のボロン又は燐等の所定の不純物のイオン注入を行なった後、図１７の（５）に示すように、例えば上記と同様の触媒ＣＶＤ法等によって多結晶性シリコン膜６７の表面に厚さ例えば５０ｎｍ厚のゲート絶縁膜用の酸化シリコン膜６８を形成する。触媒ＣＶＤ法等でゲート絶縁膜用の酸化シリコン膜６８を形成する場合、基板温度及び触媒体温度は上記したものと同様であるが、酸素ガス流量は１〜２ＳＣＣＭ、モノシランガス流量は１５〜２０ＳＣＣＭ、水素系キャリアガスは１５０ＳＣＣＭとしてよい。尚、チャンネル領域の不純物濃度制御する前又は後に、例えば、約１０００℃、３０分の高温熱酸化により、ゲート絶縁膜用の酸化シリコン膜６８を形成してもよい。
【０１７２】
次いで、図１７の（６）に示すように、ゲート電極及びゲートライン用材料として、例えばＭｏ−Ｔａ合金をスパッタリングで厚さ例えば４００ｎｍ厚に堆積させるか、或いは、リンドープド多結晶シリコン膜を例えば水素系キャリアガス１５０ＳＣＣＭ、２〜２０ＳＣＣＭのＰＨ3及び２０ＳＣＣＭのモノシランガスの供給下での上記と同様の触媒ＣＶＤ法等によって厚さ例えば４００ｎｍ厚に堆積させる。そして、汎用フォトリソグラフィー及びエッチング技術により、ゲート電極材料層をゲート電極７５及びゲートラインの形状にパターニングする。尚、リンドープド多結晶性シリコン膜の場合は、触媒ＣＶＤ等により、その表面に保護用酸化シリコン膜１０〜２０ｎｍ厚を形成してもよい。
【０１７３】
次いで、図１８の（７）に示すように、ｐＭＯＳＴＦＴ部をフォトレジスト７８でマスクし、イオン注入又はイオンドーピング法によりｎ型不純物である例えばヒ素（又は燐）イオン７９を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソース領域８０及びドレイン領域８１をそれぞれ形成する。
【０１７４】
次いで、図１８の（８）に示すように、ｎＭＯＳＴＦＴ部をフォトレジスト８２でマスクし、イオン注入又はイオンドーピング法によりｐ型不純物である例えばボロンイオン８３を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴのｐ+型ソース領域８４及びドレイン領域８５をそれぞれ形成する。
【０１７５】
次いで、図１８の（９）に示すように、全面に上記したと同様の触媒ＣＶＤ法等によって、水素系キャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモノシラン供給下で酸化シリコン膜を例えば１００〜２００ｎｍ厚に、更に、１〜２０ＳＣＣＭのＰＨ3、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモノシラン供給下でフォスフィンシリケートガラス（ＰＳＧ）膜を３００〜４００ｎｍ厚に形成し、５０〜６０ＳＣＣＭのＮＨ3、１５〜２０ＳＣＣＭのＳｉＨ4供給下で窒化シリコン膜を例えば１００〜２００ｎｍ厚に形成する。これらの絶縁膜の積層によって層間絶縁膜８６を形成する。なお、このような層間絶縁膜は、上記とは別の通常の方法で形成してもよい。この後に、例えば９００℃、５分間のＮ2中のアニール又は１０００℃、２０〜３０秒のＮ2中のＲＴＡ処理によりイオン活性化し、各領域に設定したキャリア不純物濃度とする。
【０１７６】
次いで、図１９の（１０）に示すように、上記の絶縁膜８６の所定位置にコンタクト窓開けを行い、各コンタクトホールを含む全面にアルミニウムなどの電極材料をスパッタ法等で１μｍの厚みに堆積し、これをパターニングして、画素部のｎＭＯＳＴＦＴのソース電極８７及びデータライン、周辺回路部のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴのソース電極８８、９０とドレイン電極８９、９１及び配線をそれぞれ形成する。この後に、例えばフォーミングガス中、４００℃、１ｈの水素化及びシンター処理する。
【０１７７】
次いで、表面上に酸化シリコン膜等の層間絶縁膜９２をＣＶＤ法で形成した後、図１９の（１１）に示すように、画素部のｎＭＯＳＴＦＴドレイン領域において層間絶縁膜９２及び８６にコンタクトホールを開け、例えばＩＴＯ（Indium tin oxide：インジウム酸化物にスズをドープした透明電極材料）を真空蒸着法等で全面に堆積させ、パターニングしてｎＭＯＳＴＦＴのドレイン領域８１に接続された透明画素電極９３を形成する。この後に、例えばフォーミングガス中、２５０℃、１ｈ、アニールして、ＩＴＯとのオーミックコンタクトを改善し、ＩＴＯの透明度を向上させる。
【０１７８】
こうしてアクティブマトリクス基板（以後、ＴＦＴ基板と称する。）を作製し、透過型のＬＣＤを作製することができる。この透過型ＬＣＤは、図１９（１２）に示すように、画素電極９３上に配向膜９４、液晶９５、配向膜９６、透明電極９７、対向基板９８が積層された構造からなっている。
【０１７９】
なお、上記した工程は、反射型のＬＣＤの製造にも同様に適用可能である。図２４（Ａ）には、この反射型のＬＣＤの一例が示されているが、図中の１０１は粗面化された絶縁膜９２上に被着された反射膜であり、ＭＯＳＴＦＴのドレインと接続されている。
【０１８０】
このＬＣＤの液晶セルを面面組立で作製する場合（２インチサイズ以上の中／大型液晶パネルに適している。）、まずＴＦＴ基板６１と、全面ベタのＩＴＯ（Indium Tin Oxide）電極９７を設けた対向基板９８の素子形成面に、ポリイミド配向膜９４、９６を形成する。このポリイミド配向膜はロールコート、スピンコート等により５０〜１００ｎｍ厚に形成し、１８０℃／２ｈで硬化キュアする。
【０１８１】
次いで、ＴＦＴ基板６１と対向基板９８をラビング、又は光配向処理する。ラビングバフ材にはコットンやレーヨン等があるが、バフかす（ゴミ）やリタデーション等の面からはコットンの方が安定している。光配向は非接触の線型偏光紫外線照射による液晶分子の配向技術である。なお、配向には、ラビング以外にも、偏光又は非偏光を斜め入射させることによって高分子配向膜を形成することができる（このような高分子化合物は、例えばアゾベンゼンを有するポリメチルメタクリレート系高分子等がある）。
【０１８２】
次いで、洗浄後に、ＴＦＴ基板６１側にはコモン剤塗布、対向基板９８側にはシール剤塗布する。ラビングバフかす除去のために、水、又はＩＰＡ（イソプロピルアルコール）洗浄する。コモン剤は導電性フィラーを含有したアクリル、又はエポキシアクリレート、又はエポキシ系接着剤であってよく、シール剤はアクリル、又はエポキシアクリレート、又はエポキシ系接着剤であってよい。加熱硬化、紫外線照射硬化、紫外線照射硬化＋加熱硬化のいずれも使用できるが、重ね合せの精度と作業性からは紫外線照射硬化＋加熱硬化タイプが良い。
【０１８３】
次いで、対向基板９８側に所定のギャップを得るためのスペーサを散布し、ＴＦＴ基板６１と所定の位置で重ね合せる。対向基板９８側のアライメントマークとＴＦＴ基板６１側のアライメントマークとを精度よく合わせた後に、紫外線照射してシール剤を仮硬化させ、その後に一括して加熱硬化する。
【０１８４】
次いで、スクライブブレークして、ＴＦＴ基板６１と対向基板９８を重ね合せた単個の液晶パネルを作成する。
【０１８５】
次いで、液晶９５を両基板６１−９８間のギャップ内に注入し、注入口を紫外線接着剤で封止後に、ＩＰＡ洗浄する。液晶の種類は何れでも良いが、例えばネマティック液晶を用いる高速応答のＴＮ（ツイストネマティック）モードが一般的である。
【０１８６】
次いで、加熱急冷処理して、液晶９５を配向させる。
【０１８７】
次いで、ＴＦＴ基板６１のパネル電極取り出し部にフレキシブル配線を異方性導電膜の熱圧着で接続し、更に対向基板９８に偏光板を貼合わせる。
【０１８８】
また、液晶パネルの面単組立の場合（２インチサイズ以下の小型液晶パネルに適している。）、上記と同様、ＴＦＴ基板６１と対向基板９８の素子形成面に、ポリイミド配向膜９４、９６を形成し、両基板をラビング、又は非接触の線型偏光紫外線光の配向処理する。
【０１８９】
次いで、ＴＦＴ基板６１と対向基板９８をダイシング又はスクライブブレークで単個に分割し、水又はＩＰＡ洗浄する。ＴＦＴ基板６１にはコモン剤塗布、対向基板９８にはスペーサ含有のシール剤塗布し、両基板を重ね合せる。これ以降のプロセスは上記に準ずる。
【０１９０】
上記したＬＣＤにおいて、対向基板９８はＣＦ（カラーフィルタ）基板であって、カラーフィルタ層（図示せず）をＩＴＯ電極９７下に設けたものである。対向基板９８側からの入射光は例えば反射膜９３で効率良く反射されて対向基板９８側から出射してよい。
【０１９１】
他方、ＴＦＴ基板６１として、ＴＦＴ基板６１にカラーフィルタを設けたオンチップカラーフィルタ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向基板９８にはＩＴＯ電極がベタ付け（又はブラックマスク付きのＩＴＯ電極がベタ付け）される。
【０１９２】
透過型ＬＣＤの場合、次のようにしてオンチップカラーフィルタ（ＯＣＣＦ）構造とオンチップブラック（ＯＣＢ）構造を作製することができる。
【０１９３】
即ち、図１９の（１３）に示すように、フォスフィンシリケートガラス／酸化シリコンの絶縁膜８６のドレイン部も窓開けしてドレイン電極用のアルミニウム埋込み層を形成した後、Ｒ、Ｇ、Ｂの各色を各セグメント毎に顔料分散したフォトレジスト９９を所定厚さ（１〜１．５μｍ）で形成した後、汎用フォトリソグラフィ技術で所定位置（各画素部）のみを残すパターニングで各カラーフィルタ層９９（Ｒ）、９９（Ｇ）、９９（Ｂ）を形成する（オンチップカラーフィルタ構造）。この際、ドレイン部の窓開けも行う。なお、不透明なセラミック基板や低透過率のガラス及び耐熱性樹脂基板は使用できない。
【０１９４】
次いで、表示用ＴＦＴのドレインに連通するコンタクトホールに、カラーフィルタ層上にかけてブラックマスク層となる遮光層１００’を金属のパターニングで形成する。例えば、スパッタ法により、モリブデンを２００〜２５０ｎｍ厚で成膜し、表示用ＭＯＳＴＦＴを覆って遮光する所定の形状にパターニングする（オンチップブラック構造）。
【０１９５】
次いで、透明樹脂の平坦化膜９２を形成し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透明電極９３を遮光層１００’に接続するように形成する。
【０１９６】
このように、表示アレイ部上に、カラーフィルタ９９やブラックマスク１００’を作り込むことにより、液晶表示パネルの開口率を改善し、またバックライトも含めたディスプレイモジュールの低消費電力化が実現する。
【０１９７】
図２０は、上述のトップゲート型ＭＯＳＴＦＴを組み込んで駆動回路一体型に構成したアクティブマトリクス液晶表示装置（ＬＣＤ）の全体を概略的に示すものである。このアクティブマトリクスＬＣＤは、主基板６１（これはアクティブマトリクス基板を構成する。）と対向基板９８とをスペーサ（図示せず）を介して貼り合わせたフラットパネル構造からなり、両基板６１−９８間に液晶（ここでは図示せず）が封入されている。主基板６１の表面には、マトリクス状に配列した画素電極９３と、この画素電極を駆動するスイッチング素子とからなる表示部、及びこの表示部に接続される周辺駆動回路部とが設けられている。
【０１９８】
表示部のスイッチング素子は、上記したｎＭＯＳ又はｐＭＯＳ又はＣＭＯＳでＬＤＤ構造のトップゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回路部にも、回路要素として、上記したトップゲート型ＭＯＳＴＦＴのＣＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ又はこれらの混在が形成されている。なお、一方の周辺駆動回路部はデータ信号を供給して各画素のＴＦＴを水平ライン毎に駆動する水平駆動回路であり、また他方の周辺駆動回路部は各画素のＴＦＴのゲートを走査ライン毎に駆動する垂直駆動回路であり、通常は表示部の両辺にそれぞれ設けられる。これらの駆動回路は、点順次アナログ方式、線順次デジタル方式のいずれも構成できる。
【０１９９】
図２１に示すように、直交するゲートバスラインとデータバスラインの交差部に上記のＭＯＳＴＦＴが配置され、このＭＯＳＴＦＴを介して液晶容量（ＣLC）に画像情報を書き込み、次の情報がくるまで電荷を保持する。この場合、ＴＦＴのチャンネル抵抗だけで保持させるには十分ではないので、それを補うため液晶容量と並列に蓄積容量（補助容量）（ＣS）を付加し、リーク電流による液晶電圧の低下を補ってよい。こうしたＬＣＤ用ＭＯＳＴＦＴでは、画素部（表示部）に使用するＴＦＴの特性と周辺駆動回路に使用するＴＦＴの特性とでは要求性能が異なり、特に画素部のＴＦＴではオフ電流の制御、オン電流の確保が重要な問題となる。このため、表示部には、後述の如きＬＤＤ構造のＴＦＴを設けることによって、ゲート−ドレイン間に電界がかかりにくい構造としてチャンネル領域にかかる実効的な電界を低減させ、オフ電流を低減し、特性の変化も小さくできる。しかし、プロセス的には複雑になり、素子サイズも大きくなり、かつオン電流が低下するなどの問題も発生するため、それぞれの使用目的に合わせた最適設計が必要である。
【０２００】
なお、使用可能な液晶としては、ＴＮ液晶（アクティブマトリクス駆動のＴＮモード用に用いられるネマチック液晶）をはじめ、ＳＴＮ（スーパーツイステッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型液晶）等の各種モード用の液晶を採用してよい。
【０２０１】
＜ＬＣＤの製造例２＞
次に、本実施の形態による低温プロセスの多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液晶表示装置）の製造例を示す（この製造例は後述する有機ＥＬやＦＥＤの表示装置等にも同様に適用可能である）。
【０２０２】
この製造例では、上述の製造例１において、基板６１としてアルミノけい酸ガラス、ホウケイ酸ガラス等を使用し、図１６の（１）、（２）及び（３）の工程を同様に行う。即ち、基板６１上に触媒ＣＶＤとバイアス触媒ＡＨＡ処理により錫含有（又は非含有）の多結晶性シリコン膜６７を形成してこれをアイランド化し、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部及びｐＭＯＳＴＦＴ部を形成する。この場合、同時に、ダイオード、コンデンサ、インダクタンス、抵抗等の領域を形成する。
【０２０３】
次いで、図２２の（１）に示すように（但し、ダイヤモンド構造の超微粒子層１００Ｂは図示省略：以下、同様）、各ＭＯＳＴＦＴゲートチャンネル領域のキャリア不純物濃度を制御してＶthを最適化するために、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部をフォトレジスト８２でカバーし、周辺駆動回路領域のｐＭＯＳＴＦＴ部に、イオン注入又はイオンドーピング法により例えば燐、ひ素等のｎ型不純物７９を１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、更に図２２の（２）に示すように、周辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８２でカバーし、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部に、イオン注入又はイオンドーピング法により例えばボロン等のｐ型不純物８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度を設定する。
【０２０４】
次いで、図２２の（３）に示すように、表示領域のｎＭＯＳＴＦＴ部にｎ-型のＬＤＤ（Lightly Doped Drain）部を形成するために、汎用フォトリソグラフィ技術により、表示領域のｎＭＯＳＴＦＴのゲート部と周辺駆動領域のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴ全部をフォトレジスト８２で覆い、露出した表示領域のｎＭＯＳＴＦＴのソース／ドレイン領域に、イオン注入又はイオンドーピング法により例えば燐等のｎ型不純物７９を１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０18ａｔｏｍｓ／ｃｃのドナー濃度に設定して、ｎ-型のＬＤＤ部を形成する。
【０２０５】
次いで、図２３の（４）に示すように、表示領域のｎＭＯＳＴＦＴ部及び周辺駆動回路領域のｎＭＯＳＴＦＴ部の全部をフォトレジスト８２でカバーし、周辺駆動回路領域のｐＭＯＳＴＦＴ部のゲート部をフォトレジスト８２でカバーして露出したソース、ドレイン領域に、イオン注入又はイオンドーピング法により例えばボロン等のｐ型不純物８３を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定してｐ+型のソース部８４、ドレイン部８５を形成する。
【０２０６】
次いで、図２３の（５）に示すように、周辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８２でカバーし、表示領域のｎＭＯＳＴＦＴのゲート及びＬＤＤ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部のゲート部をフォトレジスト８２でカバーし、露出した表示領域及び周辺駆動領域のｎＭＯＳＴＦＴのソース、ドレイン領域に、イオン注入又はイオンドーピング法により例えば燐、ひ素等のｎ型不純物７９を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でイオンドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ+型のソース部８０、ドレイン部８１を形成する。
【０２０７】
次いで、図２３の（６）に示すように、プラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ法等により、ゲート絶縁膜６８として、酸化シリコン膜４０〜５０ｎｍ厚、窒化シリコン膜１０〜２０ｎｍ厚、酸化シリコン膜４０〜５０ｎｍ厚の積層膜を形成する。そして、ハロゲンランプ等でのＲＴＡ処理を例えば、約１０００℃、１０〜３０秒行い、添加したｎ又はｐ型不純物を活性化することにより、設定した各々のキャリア不純物濃度を得る。
【０２０８】
この後に、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチングにより、全ＴＦＴのゲート電極７５及びゲートラインを形成する。更にこの後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚、窒化シリコン膜１００〜２００ｎｍ厚の積層膜からなる絶縁膜８６を形成する。
【０２０９】
次いで、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＴＦＴ部のソース／ドレイン部及び表示用ｎＭＯＳＴＦＴ部のソース部の窓開けを行う。窒化シリコン膜はＣＦ4のプラズマエッチング、酸化シリコン膜及びリンシリケートガラス膜はフッ酸系エッチング液でエッチング処理する。
【０２１０】
次いで、図２３の（７）に示すように、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＴＦＴのソース、ドレイン電極８８、８９、９０、９１を形成すると同時に、表示用ｎＭＯＳＴＦＴのソース電極８７及びデータラインを形成する。
【０２１１】
次いで、図示は省略したが、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３００ｎｍ厚を層間絶縁膜（上述の９２）として全面に形成し、フォーミングガス中で約４００℃、１時間、水素化及びシンター処理する。その後に、表示用ｎＭＯＳＴＦＴのドレイン部コンタクト用窓開けを行う。
【０２１２】
ここで、ＬＣＤが透過型の場合は、画素開口部の酸化シリコン膜、フォスフィンシリケートガラス膜及び窒化シリコン膜は除去し、また反射型の場合は、画素開口部等の酸化シリコン膜、フォスフィンシリケートガラス膜及び窒化シリコン膜は除去する必要はない（これは上述又は後述のＬＣＤにおいても同様である）。
【０２１３】
透過型の場合、図１９の（１０）と同様に、全面に、スピンコート等で２〜３μｍ厚のアクリル系透明樹脂平坦化膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用ＴＦＴのドレイン側の透明樹脂窓開けを形成した後、全面に１３０〜１５０ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用ｎＭＯＳＴＦＴのドレイン部とコンタクトしたＩＴＯ透明電極を形成する。更に熱処理（フォーミングガス中で２００〜２５０℃、１時間）により、コンタクト抵抗の低減化とＩＴＯ透明度向上を図る。
【０２１４】
反射型の場合は、全面に、スピンコート等で２〜３μｍ厚の感光性樹脂膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に凹凸形状パターンを形成し、リフローさせて凹凸反射下部を形成する。同時に、表示用ｎＭＯＳＴＦＴのドレイン部の感光性樹脂窓開けを形成する。しかる後、全面に、３００〜４００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、画素部以外のアルミニウム膜を除去し、表示用ｎＭＯＳＴＦＴのドレイン電極と接続した凹凸形状のアルミニウム反射部を形成する。その後に、フォーミングガス中で３００℃、１時間シンター処理する。
【０２１５】
なお、上記において、ｎＭＯＳＴＦＴのソース、ドレインを形成した後に、バイアス触媒ＡＨＡ処理すれば、多結晶性シリコン膜の膜温度を局部的に上昇させ、結晶化が更に促進され、高移動度及び高品質の多結晶性シリコン膜を形成する。同時に、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する熱エネルギーが膜に移動して、膜温度を局部的に上昇させるので、ゲートチャンネル／ソース／ドレイン領域に注入された燐、ひ素、ボロンイオン等が活性化される。
【０２１６】
なお、プラズマＣＶＤ法によってアモルファスシリコン含有微結晶シリコン膜を形成した場合、膜中に１０〜２０％の水素が含有されるが、バイアス触媒ＡＨＡ処理によって減少／除去することができて多結晶性シリコン膜化し、高移動度及び高品質の多結晶性シリコン膜を形成する。又、アモルファスシリコン含有微結晶シリコン等の膜上又は膜内にシリコン酸化物が存在するときに、これと還元反応してＳｉＯを生成し、蒸発させるので、それらの膜上又は膜内のシリコン酸化物を減少／除去させることができ、高移動度及び高品質の多結晶性シリコン膜を形成できる。
【０２１７】
＜ボトムゲート型又はデュアルゲート型ＭＯＳＴＦＴ＞
ＭＯＳＴＦＴを組み込んだ例えばＬＣＤにおいて、上述のトップゲート型に代えて、ボトムゲート型、デュアルゲート型のＭＯＳＴＦＴからなる透過型ＬＣＤを製造した例を述べる（但し、反射型ＬＣＤも同様である）。
【０２１８】
図２４（Ｂ）に示すように、表示部及び周辺部にはボトムゲート型のｎＭＯＳＴＦＴが設けられ、或いは図２４（Ｃ）に示すように、表示部及び周辺部にはデュアルゲート型のｎＭＯＳＴＦＴがそれぞれ設けられている。これらのボトムゲート型、デュアルゲート型ＭＯＳＴＦＴのうち、特にデュアルゲート型の場合には上下のゲート部によって駆動能力が向上し、高速スイッチングに適し、また上下のゲート部のいずれかを選択的に用いて場合に応じてトップゲート型又はボトムゲート型として動作させることもできる。
【０２１９】
図２４（Ｂ）のボトムゲート型ＭＯＳＴＦＴにおいて、図中の１０２はＭｏ−Ｔａ合金等のゲート電極であり、１０３は窒化シリコン膜及び１０４は酸化シリコン膜であってゲート絶縁膜を形成し、このゲート絶縁膜上にはトップゲート型ＭＯＳＴＦＴと同様の多結晶性シリコン膜６７を用いたチャンネル領域等が形成されている。また、図２４（Ｃ）のデュアルゲート型ＭＯＳＴＦＴにおいて、下部ゲート部はボトムゲート型ＭＯＳＴＦＴと同様であるが、上部ゲート部は、ゲート絶縁膜１０６を酸化シリコン膜と窒化シリコン膜、必要に応じて更に酸化シリコン膜の積層膜で形成し、この上に上部ゲート電極７５を設けている。
【０２２０】
＜ボトムゲート型ＭＯＳＴＦＴの製造＞
まず、ガラス基板６１上の全面に、Ｍｏ−Ｔａ合金のスパッタ膜を３００〜４００ｎｍ厚に形成し、これを汎用フォトリソグラフィ及びエッチング技術により２０〜４５度のテーパーエッチングし、少なくともＴＦＴ形成領域に、ボトムゲート電極１０２を形成すると同時に、ゲートラインを形成する。ガラス材質の使い分けは上述したトップゲート型に準ずる。
【０２２１】
次いで、プラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ、減圧ＣＶＤ等の気相成長法により、ゲート絶縁膜及び保護膜用の窒化シリコン膜１０３及び酸化シリコン膜１０４と、錫含有のアモルファスシリコン含有微結晶シリコン膜とを形成する。この膜は上述したと同様に更にバイアス触媒ＡＨＡ処理を繰り返して多結晶性シリコン膜６７を形成する。これらの気相成膜条件は上述したトップゲート型に準ずる。なお、ボトムゲート絶縁膜及び保護膜用の窒化シリコン膜はガラス基板からのＮａイオンストッパ作用を期待して設けるものであるが、合成石英ガラスの場合は不要である。
【０２２２】
これ以降のプロセスは上述したものに準ずるが、すでに上記の工程でゲート電極を形成しているので、ここではゲート電極用多結晶シリコン膜形成、ゲート電極形成、ゲート多結晶シリコン酸化工程は不要である。
【０２２３】
そして次に、上述したと同様に、ｐＭＯＳＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し（但し、一方の領域のみを図示：以下、同様）、各チャンネル領域のキャリア不純物濃度を制御してＶthを最適化するために、イオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦＴのソース、ドレイン領域を形成するためにイオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入させる。この後に、不純物活性化のためにＲＴＡ処理（約１０００℃、１０〜３０秒間）する。
【０２２４】
これ以降のプロセスは、上述したものに準ずる。
【０２２５】
＜デュアルゲート型ＭＯＳＴＦＴの製造＞
上記のボトムゲート型と同様に、ボトムゲート電極１０２、ゲート絶縁膜１０３及び１０４、多結晶性シリコン膜６７をそれぞれ形成する。但し、ボトムゲート絶縁膜及び保護膜用の窒化シリコン膜１０３はガラス基板からのＮａイオンストッパ作用を期待して設けるものであるが、合成石英ガラスの場合は不要である。
【０２２６】
そして次に、上述したと同様に、ｐＭＯＳＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し、各チャンネル領域のキャリア不純物濃度を制御してＶthを最適化するために、イオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦＴのソース、ドレイン領域を形成するためにイオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入させる。
【０２２７】
次いで、トップゲート絶縁膜１０６用の酸化シリコン膜及び窒化シリコン膜、必要に応じて更に酸化シリコン膜の積層膜を成膜する。気相成長条件は上述したトップゲート型に準ずる。この後に、不純物活性化のためにＲＴＡ処理（約１０００℃、１０〜３０秒間）する。
【０２２８】
この後に、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリグラフィ及びエッチング技術により、全ＴＦＴのトップゲート電極７５及びゲートラインを形成する。この後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚からなる絶縁膜８６を形成する。次に、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＭＯＳＴＦＴのソース、ドレイン電極部、さらに表示部ｎＭＯＳＴＦＴのソース電極部の窓開けを行う。
【０２２９】
次いで、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、ソース及びドレインの各アルミニウム電極８７、８８及び８９、ソースライン及び配線等を形成する。次いで、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３００ｎｍ厚を層間絶縁膜９２として全面に形成し、フォーミングガス中で約４００℃、１時間、水素化及びシンター処理する。その後に、表示用ｎＭＯＳＴＦＴのドレイン部コンタクト用窓開けを行い、画素電極９３を形成する。
【０２３０】
上述したように、本実施の形態によれば、上述の第１の実施の形態と同様に、触媒ＣＶＤ又はバイアス触媒ＣＶＤとバイアス触媒ＡＨＡ処理により、ＬＣＤの表示部及び周辺駆動回路部のＭＯＳＴＦＴのゲートチャンネル、ソース及びドレイン領域となる、高キャリア移動度でＶth調整が容易であり、低抵抗での高速動作が可能な多結晶性シリコン膜を形成することができる。この多結晶性シリコン膜によるトップゲート、ボトムゲート又はデュアルゲート型ＭＯＳＴＦＴを用いた液晶表示装置は、高いスイッチング特性と低リーク電流のＬＤＤ構造を有する表示部と、高い駆動能力のＣＭＯＳ、又はｎＭＯＳ、又はｐＭＯＳ周辺駆動回路を一体化した構成が可能となり、高画質、高精細、狭額縁、高効率、安価な液晶パネルの実現が可能である。
【０２３１】
そして、低温（３００〜４００℃）で形成できるので、安価で、大型化が容易な低歪点ガラスを採用でき、コストダウンが可能となる。しかも、アレイ部上にカラーフィルタやブラックマスクを作り込むことにより、液晶表示パネルの開口率、輝度等を改善し、カラーフィルタ基板を不要とし、生産性改善等によるコストダウンが実現する。
【０２３２】
第３の実施の形態
本実施の形態は、本発明を有機又は無機のエレクトロルミネセンス（ＥＬ）表示装置、例えば有機ＥＬ表示装置に適用したものである。以下にその構造例と製造例を示す。
【０２３３】
＜有機ＥＬ素子の構造例Ｉ＞
図２５（Ａ）、（Ｂ）に示すように、この構造例Ｉによれば、ガラス等の基板１１１上に、本発明に基づいて上述した方法で形成された高結晶化率、大粒径の多結晶性シリコン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８、１３１が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン電極１３１は有機ＥＬ素子の陰極１３８にまで延設されている。
【０２３４】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には陰極を覆うように有機ＥＬ素子の例えば緑色有機発光層１３２（又は青色有機発光層１３３、更には図示しない赤色有機発光層）が形成され、この有機発光層を覆うように陽極（１層目）１３４が形成され、更に共通の陽極（２層目）１３５が全面に形成されている。なお、ＣＭＯＳＴＦＴからなる周辺駆動回路、映像信号処理回路、メモリー回路等の製法は、上述した液晶表示装置に準ずる（以下、同様）。
【０２３５】
この構造の有機ＥＬ表示部は、有機ＥＬ発光層が電流駆動用ＭＯＳＴＦＴ２のドレインに接続され、陰極（Ｌｉ−Ａｌ、Ｍｇ−Ａｇなど）１３８がガラス等の基板１１１の面に被着され、陽極（ＩＴＯ膜など）１３４、１３５がその上部に設けられており、従って、上面発光１３６’となる。また、陰極がＭＯＳＴＦＴ上を覆っている場合は発光面積が大きくなり、このときには陰極が遮光膜となり、発光光等がＭＯＳＴＦＴに入射しないのでリーク電流発生がなく、ＴＦＴ特性の悪化がない。
【０２３６】
また、各画素部周辺に図２５（Ｃ）のようにブラックマスク部（クロム、二酸化クロム等）１４０を形成すれば、光漏れ（クロストーク等）を防止し、コントラストの向上が図れる。
【０２３７】
なお、画素表示部に緑色、青色、赤色の３色発光層を使用する方法、色変換層を使用する方法、白色発光層にカラーフィルターを使用する方法のいずれでも、良好なフルカラーのＥＬ表示装置が実現でき、また、各色発光材料である高分子化合物のスピンコーティング法、又は金属錯体の真空加熱蒸着法においても、長寿命、高精度、高品質、高信頼性のフルカラー有機ＥＬ部を生産性良く作成できるので、コストダウンが可能となる（以下、同様）。
【０２３８】
従来のこの種の有機ＥＬは、アモルファスシリコンＴＦＴを用いているので、Ｖthが変動しても電流値が変わり易く、画質に変動が起き易い。しかも、移動度が小さいため、高速応答でドライブできる電流にも限界があり、またｐチャンネルの形成が困難であり、小規模なＣＭＯＳ回路構成さえも困難である。そこで、比較的大面積化が容易であって高信頼性で移動度も高く、ＣＭＯＳ回路構成も可能な多結晶シリコンＴＦＴを用いることが望ましいが、従来の多結晶シリコン膜は、１）アモルファスシリコン膜を３００〜４００℃のプラズマＣＶＤ法で成膜し、エキシマレーザーアニールして多結晶シリコン膜化する。２）アモルファスシリコン膜を４３０〜５００℃のＬＰＣＶＤ法で成膜し、窒素ガス中で６００℃／５〜２０ｈｒと８５０℃／０．５〜３ｈｒで固相成長させて多結晶シリコン膜化する。
【０２３９】
しかし、１）は、高価なエキシマレーザー装置の採用、エキシマレーザーの不安定性起因のＴＦＴ特性むらと品質問題、生産性低下等によるコストアップとなる。２）は、６００℃以上、１５〜２０ｈｒｓの長時間の熱処理のために、汎用ガラス基板を使用できず、石英ガラス採用となるので、コストアップとなる。また、フルカラー有機ＥＬ層では、その微細加工プロセスにおいて、電極の酸化や有機ＥＬ材料が酸素、水分にさらされたり、加熱で構造変化（溶解あるいは再結晶化）して劣化しやすいので、各色発光領域を高精度に形成するのが難しい。
【０２４０】
次に、本実施の形態による有機ＥＬ素子の製造プロセスを説明すると、まず、図２６の（１）に示すように、上述した工程を経て多結晶性シリコン膜からなるソース領域１２０、チャンネル領域１１７及びドレイン領域１２１を形成した後、ゲート絶縁膜１１８を形成し、この上にＭＯＳＴＦＴ１、２のゲート電極１１５をＭｏ−Ｔａ合金等のスパッタリング成膜とフォトリソグラフィ及びエッチング技術により形成し、またＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインをスパッタリング成膜とフォトリソグラフィ及びエッチング技術により（以下、同様）形成する。そして、オーバーコート膜（酸化シリコン等）１３７を触媒ＣＶＤ等の気相成長法により（以下、同様）形成後、ＭＯＳＴＦＴ２のソース電極１２７及びアースラインを形成し、更にオーバーコート膜（酸化シリコン／窒化シリコン積層膜など）１３６を形成する。
【０２４１】
次いで、図２６の（２）に示すように、ＭＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲート部の窓開けを行った後、図２６の（３）に示すように、１％Ｓｉ入りＡｌのスパッタリングと汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１のドレイン電極とＭＯＳＴＦＴ２のゲート電極を１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソース電極と、この電極に接続される１％Ｓｉ入りＡｌからなるソースラインを形成する。そして、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成し、ＭＯＳＴＦＴ２のドレイン部の窓開けを行い、ＭＯＳＴＦＴ２のドレイン部と接続した発光部の陰極１３８を形成する。
【０２４２】
次いで、図２６の（４）に示すように、有機発光層１３２等及び陽極１３４、１３５を形成する。
【０２４３】
なお、上記において、緑色（Ｇ）発光有機ＥＬ層、青色（Ｂ）発光有機ＥＬ層、赤色（Ｒ）発光有機ＥＬ層はそれぞれ、１００〜２００ｎｍ厚に形成するが、これらの有機ＥＬ層は、低分子化合物の場合は真空加熱蒸着法で形成され、高分子化合物の場合はディッピングコーティング、スピンコーティングなどの塗布法やインクジェット法によりＲ、Ｇ、Ｂ発光ポリマーを配列する方法が用いられる。金属錯体の場合は、昇華可能な材料を真空加熱蒸着法で形成される。
【０２４４】
有機ＥＬ層には、単層型、二層型、三層型等があるが、ここでは低分子化合物の三層型の例を示す。
単層型；陽極／バイポーラー発光層／陰極、
二層型；陽極／ホール輸送層／電子輸送性発光層／陰極、又は陽極／ホール輸送性発光層／電子輸送層／陰極、
三層型；陽極／ホール輸送層／発光層／電子輸送層／陰極、又は陽極／ホール輸送性発光層／キャリアブロック層／電子輸送性発光層／陰極
【０２４５】
なお、図２５（Ｂ）の素子において、有機発光層の代わりに公知の発光ポリマーを用いれば、パッシブマトリクス又はアクティブマトリクス駆動の発光ポリマー表示装置（ＬＥＰＤ）として構成することができる（以下、同様）。
【０２４６】
＜有機ＥＬ素子の構造例II＞
図２７（Ａ）、（Ｂ）に示すように、この構造例IIによれば、ガラス等の基板１１１上に、上記の構造例Ｉと同様に、本発明に基づいて上述した方法で形成された高結晶化率、大粒径の多結晶性シリコン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８、１３１が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のドレイン電極１３１との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のソース電極１２７は有機ＥＬ素子の陽極１４４にまで延設されている。
【０２４７】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には陽極を覆うように有機ＥＬ素子の例えば緑色有機発光層１３２（又は青色有機発光層１３３、更には図示しない赤色有機発光層）が形成され、この有機発光層を覆うように陰極（１層目）１４１が形成され、更に共通の陰極（２層目）１４２が全面に形成されている。
【０２４８】
この構造の有機ＥＬ表示部は、有機ＥＬ発光層が電流駆動用ＭＯＳＴＦＴ２のソースに接続され、ガラス等の基板１１１の面に被着された陽極１４４を覆うように有機ＥＬ発光層を形成し、その有機ＥＬ発光層を覆うように陰極１４１を形成し、全面に陰極１４２を形成しており、従って、下面発光１３６’となる。また、陰極が有機ＥＬ発光層間及びＭＯＳＴＦＴ上を覆っている。即ち、全面に、例えば緑色発光有機ＥＬ層を真空加熱蒸着法等により形成した後に、緑色発光有機ＥＬ部をフォトリソグラフィ及びドライエッチングで形成し、連続して同様に、青色、赤色発光有機ＥＬ部を形成し、最後に全面に陰極（電子注入層）１４１をマグネシウム：銀合金又はアルミニウム：リチウム合金により形成する。この全面に更に形成した陰極（電子注入層）で密封するので、外部から有機ＥＬ層間に湿気が侵入することを特に全面被着の陰極１４２により防止して湿気に弱い有機ＥＬ層の劣化や電極の酸化を防止し、長寿命、高品質、高信頼性が可能となる（これは、図２５の構造例Ｉでも陽極で全面被覆されているため、同様である）。また、陰極１４１及び１４２により放熱効果が高まるので、発熱による薄膜の構造変化（融解又は再結晶化）が低減し、長寿命、高品質、高信頼性が可能となる。しかも、これによって、高精度、高品質のフルカラーの有機ＥＬ層を生産性良く作成できるので、コストダウンが可能となる。
【０２４９】
また、各画素部周辺に図２７（Ｃ）のようにブラックマスク部（クロム、二酸化クロム等）１４０を形成すれば、光漏れ（クロストーク等）を防止し、コントラストの向上が図れる。なお、このブラックマスク部１４０は、酸化シリコン膜１４３（これはゲート絶縁膜１１８と同時に同一材料で形成してよい。）によって覆われている。
【０２５０】
次に、この有機ＥＬ素子の製造プロセスを説明すると、まず、図２８の（１）に示すように、上述した工程を経て多結晶性シリコン膜からなるソース領域１２０、チャンネル領域１１７及びドレイン領域１２１を形成した後、触媒ＣＶＤ等の気相成長法によりゲート絶縁膜１１８を形成し、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術によりこの上にＭＯＳＴＦＴ１、２のゲート電極１１５を形成し、また１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインを形成する。そして、触媒ＣＶＤ等の気相成長法によりオーバーコート膜（酸化シリコン等）１３７を形成後、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２のドレイン電極１３１及びＶddラインを形成し、更に触媒ＣＶＤ等の気相成長法によりオーバーコート膜（酸化シリコン／窒化シリコン積層膜等）１３６を形成する。
【０２５１】
次いで、図２８の（２）に示すように、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲート部の窓開けを行った後、図２８の（３）に示すように、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術により、ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソースに接続される１％Ｓｉ入りＡｌからなるソースラインを形成する。そして、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成し、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２のソース部の窓開けを行い、ＩＴＯ等のスパッタリング及び汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２のソース部と接続した発光部の陽極１４４を形成する。
【０２５２】
次いで、図２８の（４）に示すように、上記のように有機発光層１３２等及び陰極１４１、１４２を形成する。
【０２５３】
なお、以下に述べる有機ＥＬの各層の構成材料や形成方法は図２７の例に適用されるが、図２５の例にも同様に適用されてよい。
【０２５４】
緑色発光有機ＥＬ層に低分子化合物を用いる場合は、ガラス基板上の陽極（ホール注入層）である電流駆動用ＭＯＳＴＦＴのソース部とコンタクトしたＩＴＯ透明電極上に、連続した真空加熱蒸着法により形成する。
１）ホール輸送層は、アミン系化合物（例えば、トリアリールアミン誘導体、アリールアミンオリゴマー、芳香族第三アミン等）等
２）発光層は、緑色発光材料であるトリス（８−ヒドロキシキシリノ）Ａｌ錯体（Ａｌｑ）等
３）電子輸送層は、１，３，４−オキサジアゾール誘導体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡＺ）等
４）陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。
例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚
アルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚
ここで、銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。
【０２５５】
緑色画素部を形成するには、緑色画素部をフォトレジストでマスクし、ＣＣｌ4ガスのプラズマエッチングにより陰極である電子注入層のアルミニウム：リチウム合金を除去し、連続して電子輸送層、発光層、ホール輸送層の低分子系化合物及びフォトレジストを酸素プラズマエッチングで除去し、緑色画素部を形成する。この時に、フォトレジストの下にはアルミニウム：リチウム合金があるので、フォトレジストがエッチングされても問題ない。又、この時に、電子輸送層、発光層、ホール輸送層の低分子系化合物層は、ホール注入層のＩＴＯ透明電極よりも大きい面積とし、後工程で全面に形成する陰極の電子注入層（マグネシウム：銀合金）と電気的ショートしないようにする。
【０２５６】
次に、青色発光有機ＥＬ層を低分子化合物で形成する場合は、ガラス基板上の陽極（ホール注入層）である電流駆動用ＴＦＴのソース部とコンタクトしたＩＴＯ透明電極上に、連続して真空加熱蒸着により形成する。
１）ホール輸送層は、アミン系化合物（例えば、トリアリールアミン誘導体、アリールアミンオリゴマー、芳香族第三アミン等）等
２）発光層は、青色発光材料であるＤＴＶＢｉのようなジスチリル誘導体等
３）電子輸送層は、１，３，４−オキサジアゾール誘導体（ＴＡＺ）、１，２，４−トリアゾール誘導体（ＴＡＺ）等
４）陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。
例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚
アルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚
ここで、銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。
【０２５７】
青色画素部を形成するには、青色画素部をフォトレジストでマスクし、ＣＣｌ4ガスのプラズマエッチングで陰極である電子注入層のアルミニウム：リチウム合金を除去し、連続して電子輸送層、発光層、ホール輸送層の低分子系化合物及びフォトレジストを酸素プラズマエッチングで除去し、青色画素部を形成する。この時に、フォトレジストの下にはアルミニウム：リチウム合金があるので、フォトレジストがエッチングされても問題ない。又、この時に、電子輸送層、発光層、ホール輸送層の低分子系化合物層は、ホール注入層のＩＴＯ透明電極よりも大きい面積とし、後工程で全面に形成する陰極の電子注入層（マグネシウム：銀合金）と電気的ショートしないようにする。
【０２５８】
また、赤色発光有機ＥＬ層を低分子化合物で形成する場合は、ガラス基板上の陽極（ホール注入層）である電流駆動用ＴＦＴのソース部とコンタクトしたＩＴＯ透明電極上に、連続して真空加熱蒸着により形成する。
１）ホール輸送層は、アミン系化合物（例えば、トリアリールアミン誘導体、アリールアミンオリゴマー、芳香族第三アミン等）等
２）発光層は、赤色発光材料であるＥｕ（Ｅｕ(ＤＢＭ)3（Ｐｈｅｎ））等
３）電子輸送層は、１，３，４−オキサジアゾール誘導体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡＺ）等
４）陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。
例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚
アルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚
銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。
【０２５９】
赤色画素部を形成するには、赤色画素部をフォトレジストでマスクし、ＣＣｌ4ガスのプラズマエッチングで陰極である電子注入層のアルミニウム：リチウム合金を除去し、連続して電子輸送層、発光層、ホール輸送層の低分子系化合物及びフォトレジストを酸素プラズマエッチングで除去し、赤色画素部を形成する。この時に、フォトレジストの下にはアルミニウム：リチウム合金があるので、フォトレジストがエッチングされても問題ない。又、この時に、電子輸送層、発光層、ホール輸送層の低分子系化合物層は、ホール注入層のＩＴＯ透明電極よりも大きい面積とし、後工程で全面に形成する陰極の電子注入層（マグネシウム：銀合金）と電気的ショートしないようにする。
【０２６０】
陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚、又はアルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚とする。ここで、銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。なお、スパッタリングで成膜してもよい。
【０２６１】
第４の実施の形態
本実施の形態は、本発明を電界放出型（フィールドエミッション）ディスプレイ装置（ＦＥＤ：Field Emission Display）に適用したものである。以下にその構造例と製造例を示す。
【０２６２】
＜ＦＥＤの構造例Ｉ＞
図２９（Ａ）、（Ｂ）、（Ｃ）に示すように、この構造例Ｉによれば、ガラス等の基板１１１上に、本発明に基づいて上述した方法で形成された高結晶化率、大粒径の多結晶性シリコン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素子のＦＥＣ（電界放出カソード）にまで延設され、エミッタ領域１５２として機能している。
【０２６３】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０と同一材料にて同一工程で接地用の金属遮蔽膜１５１が形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにおいては、多結晶性シリコン膜からなるエミッタ領域１５２上に電界放出エミッタとなるｎ型多結晶性シリコン膜１５３が形成され、更にｍ×ｎ個の各エミッタに区画するための開口を有するように、絶縁膜１１８、１３７、１３６及び１３０がパターニングされ、この上面にはゲート引き出し電極１５０が被着されている。
【０２６４】
また、このＦＥＣに対向して、バックメタル１５５付きの蛍光体１５６をアノードとして形成したガラス基板等の基板１５７が設けられており、ＦＥＣとの間は高真空に保持されている。
【０２６５】
この構造のＦＥＣにおいては、ゲート引き出し電極１５０の開口下には、本発明に基づいて形成された多結晶性シリコン膜１５２上に成長されたｎ型多結晶性シリコン膜１５３が露出し、これがそれぞれ電子１５４を放出する薄膜型のエミッタとして機能する。即ち、エミッタの下地となる多結晶性シリコン膜１５２は、大粒径（グレインサイズ数１００ｎｍ以上）のグレインからなっているため、これをシードとしてその上にｎ型多結晶性シリコン膜１５３を触媒ＣＶＤ等によって成長させると、この多結晶性シリコン膜１５３はさらに大きな粒径で成長し、表面が電子放出にとって有利な微細な凹凸１５８を生じるように形成されるのである。
【０２６６】
従って、エミッタが薄膜からなる面放出型であるために、その形成が容易であると共に、エミッタ性能も安定し、長寿命化が可能となる。
【０２６７】
また、すべての能動素子（これには周辺駆動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含まれる。）の上部にアース電位の金属系遮蔽膜１５１（この金属系遮蔽膜は、ゲート引き出し電極１５０と同じ材料（Ｎｂ、Ｔｉ／Ｍｏ、金属シリサイド等）、同じ工程で形成すると工程上都合がよい。）が形成されているので、次の（１）、（２）の利点を得ることができる。
【０２６８】
（１）気密容器内にあるガスがエミッタ１５３から放出された電子により正イオン化されて絶縁層上にチャージアップし、この正電荷が絶縁層下にあるＭＯＳＴＦＴに不要な反転層を形成し、この反転層からなる不要な電流経路を介して余分な電流が流れるために、エミッタ電流の暴走が起きる。しかし、ＭＯＳＴＦＴ上の絶縁層に金属系遮蔽膜１５１を形成してアース電位に落としているので、チャージアップ防止が可能となり、エミッタ電流の暴走を防止できる。
【０２６９】
（２）エミッタ１５３から放出された電子の衝突により蛍光体１５６が発光するが、この光によりＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発生し、リーク電流となる。しかし、ＭＯＳＴＦＴ上の絶縁層に金属系遮蔽膜１５１が形成されているので、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は生じない。
【０２７０】
また、触媒ＣＶＤ等により、少なくとも多結晶性シリコンＭＯＳＴＦＴのドレイン領域に連続してｎ型多結晶性シリコン膜の電子放出体（エミッタ）が形成されているので、その接合性が良好であり、高効率のエミッタ特性が可能となる。
【０２７１】
また、１つの画素表示部の電子放出体（エミッタ）領域を複数に分割し、それぞれにスイッチング素子のＭＯＳＴＦＴを接続すれば、たとえ１つのＭＯＳＴＦＴが故障しても、他のＭＯＳＴＦＴが動作するので、１つの画素表示部は必ず電子放出する構成となっており、高品質で歩留が高く、コストダウンできる。又、これらのＭＯＳＴＦＴにおいて、電気的オープン不良のＭＯＳＴＦＴは問題ないが、電気的ショートしたＭＯＳＴＦＴはレーザーリペアで分離できるので、高品質で歩留が高く、コストダウンできる。
【０２７２】
これに比べて、従来のＦＥＤでは、シリコン単結晶基板を用いるために、基板コストが高く、ウエーハサイズ以上の大面積化が困難である。そして、カソード電極表面に減圧ＣＶＤ等により導電性の多結晶シリコン膜を形成し、その表面にプラズマＣＶＤ等により結晶性ダイヤモンド膜を形成して電子放出体を構成することが提案されているが、減圧ＣＶＤ時の成膜温度が６３０℃と高く、ガラス基板を採用できないので、コストダウンが難しい。そして、その減圧ＣＶＤによる多結晶シリコン膜は粒径が小さく、その上の結晶性ダイヤモンド膜も粒径が小さく、電子放出体の特性が良くない。更に、プラズマＣＶＤのために、反応エネルギーが不足しているので、良い結晶性ダイヤモンド膜は得にくい。又、透明電極又はＡｌ、Ｔｉ、Ｃｒ等の金属のカソード電極と導電性の多結晶シリコン膜の接合性が悪いので、良好な電子放出特性は得られない。
【０２７３】
次に、本実施の形態によるＦＥＤの製造プロセスを説明すると、まず、図３０の（１）に示すように、上述した工程を経て全面に多結晶性シリコン膜１１７を形成した後、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にアイランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により全面に保護用酸化シリコン膜１５９を形成する。
【０２７４】
次いで、ＭＯＳＴＦＴ１、２のゲートチャンネル不純物濃度の制御によるＶthの最適化のために、イオン注入又はイオンドーピング法により全面にボロンイオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定する。
【０２７５】
次いで、図３０の（２）に示すように、フォトレジスト８２をマスクにして、イオン注入又はイオンドーピング法によりＭＯＳＴＦＴ１、２のソース／ドレイン部及びエミッタ領域に燐イオン７９を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領域１２０、ドレイン領域１２１、エミッタ領域１５２をそれぞれ形成した後、汎用フォトリソグラフィ及びエッチング技術によりエミッタ領域の保護用酸化シリコン膜を除去する。
【０２７６】
次いで、図３０の（３）に示すように、触媒ＣＶＤによりエミッタ領域を形成する多結晶性シリコン膜１５２をシードに、モノシランとＰＨ3等のドーパントを適量比率で混合し、表面に微細凹凸１５８を有し、ドーパントを例えば５×１０20〜１×１０21ａｔｏｍｓ／ｃｃ含有するｎ型多結晶性シリコン膜１５３を１〜５μｍ厚にエミッタ領域に形成し、同時に他の酸化シリコン膜１５９及びガラス基板１１１上にはｎ型アモルファスシリコン膜１６０を１〜５μｍ厚に形成する。
【０２７７】
次いで、図３０の（４）に示すように、上述した触媒ＡＨＡ処理時の活性化水素イオンにより、アモルファスシリコン膜１６０をエッチング除去し、酸化シリコン膜１５９のエッチング除去後に触媒ＣＶＤ等によりゲート絶縁膜（酸化シリコン膜等）１１８を形成する。
【０２７８】
次いで、図３１の（５）に示すように、スパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属によりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインを形成し、オーバーコート膜（酸化シリコン膜等）１３７を形成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯＳＴＦＴ２のソース電極１２７及びアースラインを形成する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオーバーコート膜（酸化シリコン／窒化シリコン積層膜など）１３６を形成し、ＲＴＡ処理等の１０００℃、１０〜２０秒のイオン活性化処理を行う。
【０２７９】
次いで、図３１の（６）に示すように、ＭＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソース電極とそのソースに接続されるソースライン１２７を形成する。
【０２８０】
次いで、図３１の（７）に示すように、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成した後、ＧＮＤラインの窓開けし、図３１の（８）に示すように、ゲート引き出し電極１５０や金属遮蔽膜１５１をＮｂ蒸着後のエッチングで形成し、更に電界放出カソード部を窓開けしてエミッタ１５３を露出させ、上述したバイアス触媒ＡＨＡ処理の水素系活性種等でクリーニングする。
【０２８１】
＜ＦＥＤの構造例II＞
図３２（Ａ）、（Ｂ）、（Ｃ）に示すように、この構造例IIによれば、ガラス等の基板１１１上に、上記の構造例Ｉと同様に、本発明に基づいて上述した方法で形成された高結晶化率、大粒径の多結晶性シリコン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素子のＦＥＣ（電界放出カソード）にまで延設され、エミッタ領域１５２として機能している。
【０２８２】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０と同一材料にて同一工程で接地用の金属遮蔽膜１５１が形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにおいては、多結晶シリコン膜からなるエミッタ領域１５２上に電界放出エミッタとなるｎ型多結晶ダイヤモンド膜１６３が形成され、更にｍ×ｎ個の各エミッタに区画するための開口を有するように、絶縁膜１１８、１３７、１３６及び１３０がパターニングされ、この上面にはゲート引き出し電極１５０が被着されている。
【０２８３】
また、このＦＥＣに対向して、バックメタル１５５付きの蛍光体１５６をアノードとして形成したガラス基板等の基板１５７が設けられており、ＦＥＣとの間は高真空に保持されている。
【０２８４】
この構造のＦＥＣは、ゲート引き出し電極１５０の開口下には、本発明に基づいて形成された多結晶性シリコン膜１５２上に成長されたｎ型多結晶ダイヤモンド膜１６３が露出し、これがそれぞれ電子１５４を放出する薄膜型のエミッタとして機能する。即ち、エミッタの下地となる多結晶性シリコン膜１５２は、大粒径（グレインサイズ数１００ｎｍ以上）のグレインからなっているため、これをシードとしてその上にｎ型多結晶性ダイヤモンド膜１６３を触媒ＣＶＤ等によって成長させると、この多結晶性ダイヤモンド膜１６３はやはり大粒径で成長し、表面が電子放出にとって有利な微細な凹凸１６８を生じるように形成されるのである。
【０２８５】
従って、エミッタが薄膜からなる面放出型であるために、その形成が容易であると共に、エミッタ性能も安定し、長寿命化が可能となる。
【０２８６】
また、すべての能動素子（これには周辺駆動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含まれる。）の上部にアース電位の金属系遮蔽膜１５１（この金属系遮蔽膜は、ゲート引き出し電極１５０と同じ材料（Ｎｂ、Ｔｉ／Ｍｏ、金属シリサイド等）、同じ工程で形成すると工程上都合がよい。）が形成されているので、上述したと同様に、ＭＯＳＴＦＴ上の絶縁層に金属系遮蔽膜１５１を形成してアース電位に落とし、チャージアップ防止が可能となり、エミッタ電流の暴走を防止でき、また、ＭＯＳＴＦＴ上の絶縁層に金属系遮蔽膜１５１が形成されているので、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は生じない。
【０２８７】
次に、このＦＥＤの製造プロセスを説明すると、まず、図３３の（１）に示すように、上述した工程を経て全面に多結晶性シリコン膜１１７を形成した後、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にアイランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により全面に保護用酸化シリコン膜１５９を形成する。
【０２８８】
次いで、ＭＯＳＴＦＴ１、２のゲートチャンネル不純物濃度の制御によるＶthの最適化のために、イオン注入又はイオンドーピング法により全面にボロンイオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定する。
【０２８９】
次いで、図３３の（２）に示すように、フォトレジスト８２をマスクにして、イオン注入又はイオンドーピング法によりＭＯＳＴＦＴ１、２のソース／ドレイン部及びエミッタ領域に燐イオン７９を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領域１２０、ドレイン領域１２１、エミッタ領域１５２をそれぞれ形成した後、汎用フォトリソグラフィ及びエッチング技術によりエミッタ領域の保護用酸化シリコン膜を除去する。
【０２９０】
次いで、図３３の（３）に示すように、触媒ＣＶＤによりエミッタ領域を形成する多結晶性シリコン膜１５２をシードに、モノシランとメタン（ＣＨ4）及びドーパントを適量比率混合し、表面に微細凹凸１６８を有するｎ型多結晶性ダイヤモンド膜１６３をエミッタ領域に形成し、同時に他の酸化シリコン膜１５９及びガラス基板１１１上にはｎ型アモルファスダイヤモンド膜１７０を形成する。
【０２９１】
次いで、図３３の（４）に示すように、上述した触媒ＡＨＡ処理時の活性化水素イオンにより、アモルファスダイヤモンド膜１７０をエッチング除去し、酸化シリコン膜１５９のエッチング除去後に触媒ＣＶＤ等によりゲート絶縁膜（酸化シリコン膜等）１１８を形成する。
【０２９２】
次いで、図３４の（５）に示すように、スパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属によりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインを形成し、オーバーコート膜（酸化シリコン膜等）１３７を形成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯＳＴＦＴ２のソース電極１２７及びアースラインを形成する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオーバーコート膜（酸化シリコン／窒化シリコン積層膜など）１３６を形成し、ＲＴＡ等の１０００℃、１０〜２０秒のイオン活性化処理を行う。
【０２９３】
次いで、図３４の（６）に示すように、ＭＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソース電極とそのソースに接続されるソースライン１２７を形成する。
【０２９４】
次いで、図３４の（７）に示すように、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成した後、ＧＮＤラインの窓開けし、図３４の（８）に示すように、ゲート引き出し電極１５０や金属遮蔽膜１５１をＮｂ蒸着後のエッチングで形成し、更に電界放出カソード部を窓開けしてエミッタ１６３を露出させ、上述したバイアス触媒ＡＨＡ処理の水素系活性種でクリーニングする。
【０２９５】
なお、上記において、多結晶性ダイヤモンド膜１６３を成膜する際、使用する原料ガスとしての炭素含有化合物は、例えば
１）メタン、エタン、プロパン、ブタン等のパラフィン系炭化水素
２）アセチレン、アリレン系のアセチレン系炭化水素
３）エチレン、プロピレン、ブチレン等のオレフィン系炭化水素
４）ブタジエン等のジオレフィン系炭化水素
５）シクロプロパン、シクロブタン、シクロペンタン、シクロヘキサン等の脂環式炭化水素
６）シクロブタジエン、ベンゼン、トルエン、キシレン、ナフタリン等の芳香族炭化水素
７）アセトン、ジエチルケトン、ベンゾフェノン等のケトン類
８）メタノール、エタノール等のアルコール類
９）トリメチルアミン、トリエチルアミン等のアミン類
１０）グラファイト、石炭、コークス等の炭素原子のみからなる物質
であってよく、これらは、１種を単独で用いることもできるし、２種以上を併用することもできる。
【０２９６】
また、使用可能な不活性ガスは、例えばアルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドンである。ドーパントとしては、例えばホウ素、リチウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリウム等を含む化合物又は単体が使用可能であり、そのドーピング量は１０20ａｔｏｍｓ／ｃｃ以上であってよい。
【０２９７】
第５の実施の形態
本実施の形態は、本発明を光電変換装置としての太陽電池に適用したものである。以下にその製造例を示す。
【０２９８】
まず、図３５の（１）に示すように、ステンレス等の金属基板１１１上に、上述した触媒ＣＶＤ法等によって、保護膜（図示せず）の形成後に、この上にアモルファス又は微結晶カーボン薄膜１００Ａを形成する。
【０２９９】
次いで、図３５の（２）に示すように、上述したバイアス触媒ＡＨＡ処理によって、カーボン薄膜１００Ａをダイヤモンド構造のカーボン超微粒子層１００Ｂに変化させる。
【０３００】
次いで、図３５の（３）に示すように、上述した触媒ＣＶＤ又はバイアス触媒ＣＶＤ法等によって、カーボン超微粒子層１００Ｂをシードにｎ型多結晶性シリコン膜７を形成する。この多結晶性シリコン膜７は、上述のマルチ触媒ＡＨＡ処理により形成してよく、高結晶化率、大粒径の錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｎ型多結晶性シリコン膜として１００〜２００ｎｍ厚に形成する。この多結晶性シリコン膜７には、リン等のｎ型不純物をＰＨ3等としてモノシランと共に供給して例えば１×１０17〜１×１０18ａｔｏｍｓ／ｃｃ含有させる。
【０３０１】
次いで、図３６の（４）に示すように、多結晶性シリコン膜７上に、これをシードにして触媒ＣＶＤ等により錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｉ型多結晶性シリコン膜１８０、錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｐ型多結晶性シリコン膜１８１等を成長させ、光電変換層を形成する。
【０３０２】
例えば、触媒ＣＶＤにより、モノシランに水素化錫（ＳｎＨ4）を適量比率で混合してｉ型の大粒径の錫含有多結晶性シリコン膜１８０を２〜５μｍ厚に成長させ、この上に、モノシランにｐ型不純物ボロン（Ｂ2Ｈ6など）と水素化錫（ＳｎＨ4）を適量比率混合して、例えば１×１０17〜１×１０18ａｔｏｍｓ／ｃｃ含有させたｐ型の大粒径の錫含有多結晶性シリコン膜１８１を１００〜２００ｎｍ厚に形成する。この時にそれぞれの膜中に錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物、例えば錫を１×１０16ａｔｏｍｓ／ｃｃ以上、好ましくは１×１０18〜１×１０20ａｔｏｍｓ／ｃｃ含有させることにより、結晶粒界に存在する結晶不整及び応力を低減させるので、キャリア移動度向上を図ることができる（これは、ｎ型又はｐ型多結晶性シリコン膜７、１８１を形成する場合も同様である）。
【０３０３】
また、上述したマルチバイアス触媒ＡＨＡ処理を行ってよい。例えば、触媒ＣＶＤ又はバイアス触媒ＣＶＤでｎ型又はｐ型の錫含有多結晶性シリコン膜を２０〜５０ｎｍ厚に成長させた後、バイアス触媒ＡＨＡ処理を行い、触媒ＣＶＤ又はバイアス触媒ＣＶＤでｎ型又はｐ型の錫含有多結晶性シリコン膜を２０〜５０ｎｍ厚に成長させ、バイアス触媒ＡＨＡ処理後、更に触媒ＣＶＤ又はバイアス触媒ＣＶＤでｎ型又はｐ型の錫含有多結晶性シリコン膜を２０〜５０ｎｍに成長させた後、バイアス触媒ＡＨＡ処理を行うように、各処理を必要回数繰り返す方法で成膜してもよい（これはｉ型多結晶性シリコン膜１８０の場合も同様である）。この方法によって、より大きい粒径の錫含有多結晶性シリコン膜を形成できる。また、成膜途中で原料ガス供給量を増加して、高速成膜としてもよい。この後に、ＲＴＡ処理（約１０００℃、１０〜３０秒間）で各層内のイオン活性化する。
【０３０４】
次いで、図３６の（５）に示すように、上記の方法で形成したｎ−ｉ−ｐ接合の大粒径の錫含有多結晶性シリコン膜の全面に、透明電極１８２を形成する。例えば、汎用スパッタリング技術により、無反射コート用のＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indium Zinc Oxide）等の透明電極１８２を１００〜１５０ｎｍ厚に形成する。そして、この上に、汎用スパッタリング技術により、メタルマスクを用いて、所定領域に銀等のくし型電極１８３を１００〜１５０ｎｍ厚に形成する。
【０３０５】
なお、上記の膜は錫又は他のIV族元素を含有していなくてもよいが、この場合も上記と同様に製造することができる。また、上記のｎ−ｉ−ｐ接合構造以外にも、ｐ−ｉ−ｎ接合、ｎ−ｐ接合、ｐ−ｎ接合構造も同様に作製することができる。
【０３０６】
本実施の形態による太陽電池は、本発明に基づく大粒径の多結晶性シリコン膜によって、高キャリア移動度で変換効率の大きい光電変換薄膜を形成でき、良好な表面テクスチャ構造と裏面テクスチャ構造が形成されるので、光封じ込め効果が高く、変換効率の大きい光電変換薄膜を形成できる。これはまた、太陽電池に限らず、電子写真用の感光体ドラム等の薄膜光電変換装置にも有利に利用することができる。
【０３０７】
これに比べて、従来のこの種の光電変換装置では、ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等によりアモルファスカーボン薄膜を形成し、プラズマ水素処理でカーボン超微粒子を形成してこれを多結晶シリコン結晶成長の核として大粒径多結晶シリコン膜を形成しており、ｎ型多結晶シリコン層とｉ型多結晶シリコン活性層及びｐ型多結晶シリコン層を連続成膜し、その全面にＩＴＯ膜を積層し、最後にくし型電極を形成して、２μｍ厚程度の薄膜多結晶性シリコン太陽電池を得ている。
【０３０８】
ところが、この従来法では、次のような欠点を回避できない。
１）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ法等による低温形成の結晶質シリコン系薄膜は、そのエネルギーが低いので、原料ガスの化学的分解反応やプラズマ水素処理が不十分になりやすく、結晶粒径が小さいので、移動度が小さく、しかも粒界の多さやピンホール等のために局部的な電気的ショート又はリークによる過剰電流が発生しやすく、光電変換層として必要な数μｍの膜厚に堆積させたときに膜の内部応力や歪が大きくなって、最悪の場合には膜が剥離してしまうという問題がある。これによって、光電変換層の製造歩留や信頼性を著しく低下させ、それを含む光電変換装置の実用化を目指す上で大きな支障となる。
２）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤはエネルギーが低いので、原料ガスの利用効率が５〜１０％と低い。このために、生産性が低く、コストダウンしにくい。
【０３０９】
以上に述べた本発明の実施の形態は、本発明の技術的思想に基づいて種々変形が可能である。
【０３１０】
例えば、上述した触媒ＣＶＤ法とバイアス触媒ＡＨＡ処理の繰り返し回数や各条件は種々変更してよく、用いる基板等の材質も上述したものに限定されることはない。
【０３１１】
また、本発明は、表示部等の内部回路や周辺駆動回路及び映像信号処理回路及びメモリー回路等のＭＯＳＴＦＴに好適なものであるが、それ以外にもダイオードなどの素子の能動領域や、抵抗、キャパシタンス（容量）、配線、インダクタンス等の受動領域を本発明による多結晶性シリコン膜で形成することも可能である。
【０３１２】
【発明の作用効果】
本発明は上述したように、基体上に多結晶性半導体薄膜を形成するに際し、前記基体上にアモルファスカーボン又は微結晶カーボン又はこれらの混合物からなるカーボン薄膜を形成し、水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した水素系活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記カーボン薄膜に作用させて水素系活性種の作用によりアモルファス構造のカーボンをエッチングして、ダイヤモンド構造のカーボン超微粒子を形成し、このカーボン超微粒子をシード（結晶成長核）に前記半導体材料薄膜を気相成長させているので、次の（１）〜（４）に示すような顕著な作用効果が得られる。
【０３１３】
（１）加熱された触媒体に水素又は水素含有ガスを接触させて生成した活性種（高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種）を任意の電界又は／及び磁界によるバイアス触媒ＡＨＡ処理により、前記カーボン薄膜に対し吹き付け等で作用させているので、高温の加熱触媒体の輻射熱による加熱も加わって、次の顕著な効果を示す。
【０３１４】
このバイアス触媒ＡＨＡ処理は、１０〜５０Ｐａの水素又は水素含有ガス圧下で、水素を高温の触媒体（融点未満の８００〜２０００℃、例えばタングステンでは１５００〜２０００℃）に接触させて、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などを生成し、これを基板上に形成したアモルファスカーボン膜又は微結晶カーボン膜等に吹き付けると（但し、基板温度は特に２００〜５００℃）、大量の高温の水素系活性種（水素系分子、水素系原子、活性化水素イオン）などが有する熱エネルギーに加えて上記電界又は／及び磁界による加速電界又は／及び磁界での十分な指向性運動エネルギーによりその膜等に移動して、その膜等の温度を局部的に上昇させ、アモルファスカーボン膜や微結晶カーボン膜等は、水素系活性種の作用によりアモルファス成分がエッチング除去されると共に結晶化して、アモルファスカーボン膜又は微結晶カーボン膜等の表面又は基板（例えばガラス基板）上に、ダイヤモンド構造を有するカーボン超微粒子（クラスタ）を確実に安定して点在させることができ、これを次の多結晶性シリコン等の成長の結晶成長核（シード）として有効に働かせることができる。この時、特にゲートチャンネル領域等には島状に点在し、電気抵抗が無視しうる程度に小さいことが必要である。
【０３１５】
（２）こうしてバイアス触媒ＡＨＡ処理されて得られるダイヤモンド構造のカーボン超微粒子をシードとして、この上に半導体材料薄膜が多結晶化され易い状態で（多結晶性半導体薄膜として）成長し易くなり、特に次のバイアス触媒ＡＨＡ処理及び気相成長により、上記多結晶性半導体薄膜上に気相成長されたシリコン膜等はこの多結晶性半導体薄膜をシードとして結晶化が促進されるので、目的とする高結晶化率、高品質の多結晶性半導体薄膜を得ることができる。即ち、バイアス触媒ＡＨＡ処理により、例えば触媒ＣＶＤで成膜されたシリコン膜にアモルファス成分が存在していると、これが水素系活性種の作用によりエッチング除去されて、その上に気相成長するシリコン膜は下地のダイヤモンド構造のカーボン超微粒子をシード（核）にしてより多結晶性シリコン膜化し易く、更には、同様のバイアス触媒ＡＨＡ処理と気相成長とを繰り返すと、大量の高温の水素系活性種などが有する熱エネルギーが加速電界又は／及び磁界による十分な指向性運動エネルギーによりその膜等に移動して、その膜等の温度を局部的に上昇させ、アモルファスシリコンや微結晶シリコンは多結晶化し、多結晶性シリコンは高結晶化して、高結晶化率、大粒径の多結晶性シリコン膜を形成することができる。この結果、トップゲート型のみならず、ボトムゲート型、デュアルゲート型ＭＯＳＴＦＴでも、高いキャリア（電子／正孔）移動度の大粒径の多結晶性シリコン薄膜等が得られるために、この高性能の多結晶性シリコン等の半導体を使用した高速、高電流密度の半導体装置、電気光学装置、更には高効率の太陽電池等の製造が可能となる。
【０３１６】
（３）このバイアス触媒ＡＨＡ処理は、プラズマの発生なしに行えるので、プラズマによるダメージがなく、またプラズマ処理に比べ、シンプルで安価な装置を実現できる。
【０３１７】
（４）基体温度を低温化しても上記活性種のエネルギーが大きいために、目的とするダイヤモンド構造のカーボン超微粒子が確実に安定して得られることから、基体温度を特に３００〜４００℃と低温化しても、多結晶性半導体薄膜がカーボン超微粒子をシードに効率良く成長し、従って大型で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＭＯＳＴＦＴの製造プロセスを工程順に示す断面図である。
【図２】同、製造プロセスを工程順に示す断面図である。
【図３】同、製造プロセスを工程順に示す断面図である。
【図４】同、製造プロセスを工程順に示す断面図である。
【図５】同、製造に用いる触媒ＣＶＤ及びバイアス触媒ＡＨＡ処理用の装置の一状態での概略断面図である。
【図６】同、この装置の他の状態での概略断面図である。
【図７】同、この装置をより詳細に示す概略断面図である。
【図８】同、バイアス方式による装置の概略断面図である。
【図９】同、バイアス方式による他の装置の概略断面図である。
【図１０】同、バイアス方式による他の装置の概略断面図である。
【図１１】同、この装置を用いた処理時のガス流量のタイミングチャートである。
【図１２】同、この装置のガス供給系の概略図である。
【図１３】同、処理により得られた半導体膜のラマンスペクトルを比較して示すグラフである。
【図１４】同、半導体薄膜の結晶化率を比較して示すグラフである。
【図１５】同、触媒体及びこの支持体の純度による膜中の重金属濃度を比較して示すグラフである。
【図１６】本発明の第２の実施の形態によるＬＣＤの製造プロセスを工程順に示す断面図である。
【図１７】同、製造プロセスを工程順に示す断面図である。
【図１８】同、製造プロセスを工程順に示す断面図である。
【図１９】同、製造プロセスを工程順に示す断面図である。
【図２０】同、ＬＣＤの全体の概略レイアウトを示す斜視図である。
【図２１】同、ＬＣＤの等価回路図である。
【図２２】同、ＬＣＤの他の製造プロセスを工程順に示す断面図である。
【図２３】同、製造プロセスを工程順に示す断面図である。
【図２４】同、ＬＣＤのＭＯＳＴＦＴを各種示す断面図である。
【図２５】本発明の第３の実施の形態による有機ＥＬ表示装置の要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図２６】同、有機ＥＬ表示装置の製造プロセスを工程順に示す断面図である。
【図２７】同、他の有機ＥＬ表示装置の要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図２８】同、有機ＥＬ表示装置の製造プロセスを工程順に示す断面図である。
【図２９】本発明の第４の実施の形態によるＦＥＤの要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同要部の概略平面図（Ｃ）である。
【図３０】同、ＦＥＤの製造プロセスを工程順に示す断面図である。
【図３１】同、製造プロセスを工程順に示す断面図である。
【図３２】同、他のＦＥＤの要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同要部の平面図（Ｃ）である。
【図３３】同、ＦＥＤの製造プロセスを工程順に示す断面図である。
【図３４】同、製造プロセスを工程順に示す断面図である。
【図３５】本発明の第５の実施の形態による太陽電池の製造プロセスを工程順に示す断面図である。
【図３６】同、製造プロセスを工程順に示す断面図である。
【符号の説明】
１、６１、９８、１１１、１５７…基板、７、６７…多結晶性シリコン膜、
１４、６７、１１７…チャンネル、
１５、７５、１０２、１０５、１１５…ゲート電極、
８、６８、１０３、１０４、１０６、１１８…ゲート絶縁膜、
２０、２１、８０、８１、１２０、１２１…ｎ+型ソース又はドレイン領域、
２４、２５、８４、８５…ｐ+型ソース又はドレイン領域、
２７、２８、８６、９２、１３０、１３６、１３７…絶縁膜、
２９、３０、８７、８８、８９、９０、９１、９３、９７、１２７、１２８、１３１…電極、４０…原料ガス、４２…シャワーヘッド、４４…成膜室、
４５…サセプタ、４６…触媒体、４７…シャッター、４８…触媒体電源、
４９…バイアス電源、９４、９６…配向膜、９５…液晶、
９９…カラーフィルタ層、１００Ａ…アモルファス又は微結晶カーボン薄膜、
１００Ｂ…ダイヤモンド構造のカーボン超微粒子層、
１００’、１４０…ブラックマスク層、１３２、１３３…有機発光層、
１３４、１３５、１４４…陽極、１３８、１４１、１４２、１７１…陰極、
１５０…ゲート引き出し電極（ゲートライン）、１５１…遮蔽膜、
１５２…エミッタ、１５３…ｎ型多結晶性シリコン膜、１５５…バックメタル、１５６…蛍光体、１５８、１６８…微細凹凸、
１６３…ｎ型多結晶性ダイヤモンド膜、１８０…ｉ型多結晶性シリコン膜、
１８１…ｐ型多結晶性シリコン膜、１８２…透明電極、１８３…くし型電極、
２００、２０１…電極、２０２、２０３…磁極（永久磁石）、２０４…電磁石
Claims (29)
- 基体上に多結晶性半導体薄膜を形成するに際し、
前記基体上にアモルファスカーボン又は微結晶カーボン又はこれらの混合物からなる カーボン薄膜を形成する工程と、
水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した水素系 活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記カーボン薄膜に 作用させてアニールを行い、ダイヤモンド構造のカーボン超微粒子を形成する工程と、
このカーボン超微粒子上に半導体材料薄膜を気相成長させる工程と
を経て前記多結晶性半導体薄膜を得る、多結晶性半導体薄膜の形成方法。 - 基体上に多結晶性半導体薄膜を有する半導体装置を製造するに際し、
前記基体上にアモルファスカーボン又は微結晶カーボン又はこれらの混合物からなる カーボン薄膜を形成する工程と、
水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した水素系 活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記カーボン薄膜に 作用させてアニールを行い、ダイヤモンド構造のカーボン超微粒子を形成する工程と、
このカーボン超微粒子上に半導体材料薄膜を気相成長させる工程と
を経て前記多結晶性半導体薄膜を得る、半導体装置の製造方法。 - 前記カーボン薄膜を気相成長法又は物理的成膜法によって、前記半導体材料薄膜を気相成長法によって形成する、請求項１又は２に記載した方法。
- 原料ガス及び水素又は水素含有ガスの少なくとも一部を加熱された触媒体に接触させて触媒的に分解させ、これによって生成したラジカル、イオンからなる反応種を基体上に堆積させて、前記カーボン薄膜及び／又は前記半導体材料薄膜を気相成長させる、請求項１又は２に記載した方法。
- 前記反応種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記基体上に堆積させる、請求項４に記載した方法。
- 前記半導体材料薄膜の気相成長後に、水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオンからなる水素系活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記半導体材料薄膜に作用させてアニールを行う、請求項４に記載した方法。
- 前記半導体材料薄膜と同様の半導体材料薄膜の気相成長と前記アニールとを繰り返す、請求項６に記載した方法。
- 加熱された前記触媒体に前記水素又は水素含有ガスの少なくとも一部を接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオンからなる水素系活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記カーボン薄膜又は前記半導体材料薄膜に作用させてアニールを行う、請求項１又は２に記載した方法。
- 加熱された前記触媒体に、原料ガス及び水素系キャリアガスの少なくとも一部を接触させて触媒的に分解させ、これによって生成したラジカル、イオンからなる反応種を加熱された前記基体上に堆積させて前記カーボン薄膜又は前記半導体材料薄膜を気相成長させた後、前記原料ガスの供給を停止し、加熱された触媒体に前記水素系キャリアガスの少なくとも一部を接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオンからなる水素系活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記カーボン薄膜又は前記半導体材料薄膜に作用させてアニールを行う、請求項１、２、６又は７に記載した方法。
- 前記反応種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で前記の加熱された基体上に堆積させる、請求項９に記載した方法。
- 前記気相成長時の水素又は水素含有ガス供給量よりも前記アニール時の水素又は水素含有ガス供給量を多くする、請求項９に記載した方法。
- タングステン、トリア含有タングステン、モリブデン、白金、パラジウム、バナジウム、シリコン、アルミナ、金属を付着したセラミックス、及び炭化ケイ素からなる群より選ばれた少なくとも１種の材料によって、前記触媒体を形成する、請求項１又は２に記載した方法。
- 前記触媒体及びこれを支持する支持体の純度を９９．９９ｗｔ％以上とする、請求項１又は２に記載した方法。
- 前記多結晶性半導体薄膜が多結晶性シリコン膜、多結晶性ゲルマニウム膜又は多結晶性シリコンゲルマニウム膜からなり、かつ、前記水素又は水素含有ガスが水素又は水素と不活性なガスとの混合ガスからなる、請求項１又は２に記載した方法。
- 前記半導体薄膜にIV族元素の少なくとも１種を含有させる、請求項１４に記載した方法。
- 前記グロー放電開始電圧以下の電圧として、直流電圧、交流電圧、又は直流電圧に交流電圧を重畳させた電圧を印加する、請求項１又は２に記載した方法。
- 前記交流電圧としての高周波電圧の周波数を１〜１００ＭＨｚ、前記交流電圧としての低周波電圧の周波数を１ＭＨｚ未満とする、請求項１６に記載した方法。
- 前記多結晶性半導体薄膜によって、薄膜絶縁ゲート型電界効果トランジスタのチャンネル、ソース及びドレイン領域、又は配線、抵抗、容量又は電子放出体を形成する、請求項１又は２に記載した方法。
- 前記チャンネル、ソース及びドレイン領域の形成後に、これらの領域に対し、水素又は水素含有ガスを加熱された触媒体に接触させることによって生成した水素系活性種をグロー放電開始電圧以下の電界又は／及び磁界の作用下で作用させる、請求項１８に記載した方法。
- 前記多結晶性半導体薄膜内においてゲート絶縁膜側から外部に向って結晶粒径を小さくして高密度化するか、或いはアモルファス半導体薄膜又は微粒径層及びアモルファス半導体薄膜で前記多結晶性半導体薄膜を被覆する、請求項１又は２に記載した方法。
- 前記微粒径層及びアモルファス半導体薄膜又は前記アモルファス半導体薄膜を除去し、大粒径層としての前記多結晶性半導体薄膜とコンタクトしたソース、ドレイン電極を形成する、請求項２０に記載した方法。
- シリコン半導体装置、シリコン半導体集積回路装置、シリコン−ゲルマニウム半導体装置、シリコン−ゲルマニウム半導体集積回路装置、化合物半導体装置、化合物半導体集積回路装置、炭化ケイ素半導体装置、炭化ケイ素半導体集積回路装置、液晶表示装置、有機又は無機エレクトロルミネセンス表示装置、フィールドエミッションディスプレイ（ＦＥＤ）装置、発光ポリマー表示装置、発光ダイオード表示装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装置用の薄膜を製造する、請求項１又は２に記載した方法。
- 内部回路及び周辺回路を有する半導体装置、固体撮像装置、電気光学装置の製造に際し、これらの少なくとも一部を構成する薄膜絶縁ゲート型電界効果トランジスタのチャンネル、ソース及びドレイン領域を前記多結晶性半導体薄膜によって形成する、請求項２２に記載した方法。
- 各色用の有機又は無機エレクトロルミネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電界効果トランジスタのドレイン又はソースと接続された陰極又は陽極を有する、請求項２３に記載した方法。
- 前記薄膜絶縁ゲート型電界効果トランジスタを含む能動素子上も前記陰極が覆い、或いは前記各色用の有機又は無機エレクトロルミネセンス層の各層上及び各層間の全面に前記陰極又は陽極が被着されている装置を製造する、請求項２４に記載した方法。
- 前記各色用の有機又は無機エレクトロルミネセンス層間にブラックマスク層を形成する、請求項２４に記載した方法。
- フィールドエミッションディスプレイ装置のエミッタを、前記多結晶性半導体薄膜を介して前記薄膜絶縁ゲート型電界効果トランジスタのドレインに接続すると共に前記多結晶性半導体薄膜上に成長されたｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜によって形成する、請求項２３に記載した方法。
- 前記薄膜絶縁ゲート型電界効果トランジスタを含む能動素子上にアース電位の金属系遮蔽膜を形成する、請求項２７に記載した方法。
- 前記金属系遮蔽膜を前記フィールドエミッションディスプレイ装置のゲート引き出し電極と同一材料で同一工程により形成する、請求項２８に記載した方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072089A JP4599734B2 (ja) | 2001-03-14 | 2001-03-14 | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072089A JP4599734B2 (ja) | 2001-03-14 | 2001-03-14 | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270526A JP2002270526A (ja) | 2002-09-20 |
| JP4599734B2 true JP4599734B2 (ja) | 2010-12-15 |
Family
ID=18929718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001072089A Expired - Fee Related JP4599734B2 (ja) | 2001-03-14 | 2001-03-14 | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4599734B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681244B (zh) * | 2013-12-25 | 2016-09-14 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜的制备方法及其制作*** |
| WO2018226370A1 (en) * | 2017-06-08 | 2018-12-13 | Applied Materials, Inc. | High-density low temperature carbon films for hardmask and other patterning applications |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574713A (ja) * | 1991-09-17 | 1993-03-26 | Nippondenso Co Ltd | 非晶質半導体薄膜の製造方法 |
| JPH05198504A (ja) * | 1992-01-23 | 1993-08-06 | Seiko Epson Corp | シリコン薄膜およびシリコン薄膜の形成方法 |
| JPH06140325A (ja) * | 1992-10-22 | 1994-05-20 | Kanegafuchi Chem Ind Co Ltd | 多結晶シリコン薄膜およびその形成法 |
| JPH07297133A (ja) * | 1994-04-21 | 1995-11-10 | Canon Inc | 薄膜半導体の製造装置及び製造方法 |
| JPH1083988A (ja) * | 1996-09-06 | 1998-03-31 | Hideki Matsumura | 薄膜作成方法及び薄膜作成装置並びに半導体−絶縁体接合構造を有する半導体デバイス |
| JPH10340857A (ja) * | 1997-06-10 | 1998-12-22 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体製造装置 |
| JP2000111952A (ja) * | 1998-10-07 | 2000-04-21 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| JP2000181366A (ja) * | 1998-12-17 | 2000-06-30 | Casio Comput Co Ltd | 表示装置 |
| WO2000044033A1 (fr) * | 1999-01-22 | 2000-07-27 | Sony Corporation | Procede et appareil de depot de film |
| JP2000216165A (ja) * | 1999-01-21 | 2000-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000223421A (ja) * | 1999-01-29 | 2000-08-11 | Sony Corp | 成膜方法及びその装置 |
| JP2000269139A (ja) * | 1999-03-16 | 2000-09-29 | Sony Corp | 多結晶シリコン膜の形成方法 |
| JP2000294542A (ja) * | 1999-04-08 | 2000-10-20 | Sony Corp | 気相加工方法及びその装置 |
| WO2000063956A1 (fr) * | 1999-04-20 | 2000-10-26 | Sony Corporation | Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces |
-
2001
- 2001-03-14 JP JP2001072089A patent/JP4599734B2/ja not_active Expired - Fee Related
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574713A (ja) * | 1991-09-17 | 1993-03-26 | Nippondenso Co Ltd | 非晶質半導体薄膜の製造方法 |
| JPH05198504A (ja) * | 1992-01-23 | 1993-08-06 | Seiko Epson Corp | シリコン薄膜およびシリコン薄膜の形成方法 |
| JPH06140325A (ja) * | 1992-10-22 | 1994-05-20 | Kanegafuchi Chem Ind Co Ltd | 多結晶シリコン薄膜およびその形成法 |
| JPH07297133A (ja) * | 1994-04-21 | 1995-11-10 | Canon Inc | 薄膜半導体の製造装置及び製造方法 |
| JPH1083988A (ja) * | 1996-09-06 | 1998-03-31 | Hideki Matsumura | 薄膜作成方法及び薄膜作成装置並びに半導体−絶縁体接合構造を有する半導体デバイス |
| JPH10340857A (ja) * | 1997-06-10 | 1998-12-22 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体製造装置 |
| JP2000111952A (ja) * | 1998-10-07 | 2000-04-21 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| JP2000181366A (ja) * | 1998-12-17 | 2000-06-30 | Casio Comput Co Ltd | 表示装置 |
| JP2000216165A (ja) * | 1999-01-21 | 2000-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2000044033A1 (fr) * | 1999-01-22 | 2000-07-27 | Sony Corporation | Procede et appareil de depot de film |
| JP2000223421A (ja) * | 1999-01-29 | 2000-08-11 | Sony Corp | 成膜方法及びその装置 |
| JP2000269139A (ja) * | 1999-03-16 | 2000-09-29 | Sony Corp | 多結晶シリコン膜の形成方法 |
| JP2000294542A (ja) * | 1999-04-08 | 2000-10-20 | Sony Corp | 気相加工方法及びその装置 |
| WO2000063956A1 (fr) * | 1999-04-20 | 2000-10-26 | Sony Corporation | Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270526A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098085B2 (en) | Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus | |
| JP4092541B2 (ja) | 半導体薄膜の形成方法及び半導体装置の製造方法 | |
| KR100882234B1 (ko) | 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치 | |
| TW552707B (en) | Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electro optic device | |
| JP3911971B2 (ja) | シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法 | |
| US6655767B2 (en) | Active matrix display device | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| JP4644964B2 (ja) | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 | |
| JP4599746B2 (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 | |
| JP2002299238A (ja) | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 | |
| JP2002294451A (ja) | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 | |
| JP2000208422A (ja) | 積層膜形成方法及び薄膜製造装置 | |
| JP4599734B2 (ja) | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 | |
| JP2002198311A (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JP2002293687A (ja) | 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| JP2002261010A (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JP2002246311A (ja) | 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| KR100466962B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 | |
| JP2002294450A (ja) | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 | |
| JP2002261006A (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 | |
| JP2976569B2 (ja) | 半導体装置の製造方法 | |
| JP2003273120A (ja) | 半導体素子の製造方法、電気光学装置及び電子機器 | |
| JPH11103070A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080208 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |