JP4598729B2 - 増幅回路、および、増幅される信号の増幅方法 - Google Patents
増幅回路、および、増幅される信号の増幅方法 Download PDFInfo
- Publication number
- JP4598729B2 JP4598729B2 JP2006204404A JP2006204404A JP4598729B2 JP 4598729 B2 JP4598729 B2 JP 4598729B2 JP 2006204404 A JP2006204404 A JP 2006204404A JP 2006204404 A JP2006204404 A JP 2006204404A JP 4598729 B2 JP4598729 B2 JP 4598729B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- current
- impedance
- tap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000008901 benefit Effects 0.000 description 13
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
−電源電圧端子と基準電位端子との間に接続されている、第1直列回路であって、
−電流源と、
−上記の電流源と基準電位端子との間に接続されている第1タップと、
−上記の第1タップと基準電位端子との間に接続されている、ダイオードとして接続された第1素子と第1インピーダンスとを含んだ第1直列回路と、
−電源電圧端子と基準電位端子との間に接続されている、第2直列回路であって、該第2直列回路は、第1直列回路に流れる第1電流を反映するために、スケーリングによって設計されており、
−上記の第1タップに結合された制御端子を有する第1トランジスタの、第1端子と第2端子との間の被制御経路と、
−第2インピーダンスであって、上記の第2インピーダンスは、上記の第1トランジスタの被制御経路と基準電位端子との間に接続されており、第2インピーダンスの第1端子が第1トランジスタの被制御経路に接続され、第2インピーダンスの第2端子が第2タップに接続され、第2タップは、バイアス電圧の出力に用いられ、第2直列回路に流れる第2電流と、第1電流との比が、第1インピーダンスおよび第2インピーダンスによって調節される、第2インピーダンスとを含んだ、第2直列回路と、
−第2タップに結合されていることにより動作点が調節される、増幅器段と、
を備えた増幅回路によって解決する。
−第1電流を、第1インピーダンスを介して流れる基準電流として生成する工程と、
−上記の基準電流を、第2インピーダンスを介して流れる第2電流に反映する工程であって、第2電流と基準電流との電流比が、第1インピーダンスと第2インピーダンスとの比に応じて決まる工程と、
−増幅器段にバイアス電圧を供給するために、第2電流からバイアス電圧を生成する工程と、
−上記の増幅器段の入力部に、増幅される信号を入力する工程と、
−上記の増幅器段によって増幅された信号を出力する工程と
を含む、増幅される信号の増幅方法によって達成する。
−バイアス電圧およびバイアス電流を与えるために、増幅器段のトランジスタと同じ種類のトランジスタを用いることができる。
−ミラー比(つまり、第2直列回路に流れている電流と、第1直列回路に流れている電流との比)を、抵抗比(つまり、第1抵抗と第2抵抗との比)によって調節することができる。
−増幅回路は、目的に応じて温度依存状態が調節されたバイアス電圧を与えることができる。
−増幅回路を、異なるトランジスタ型に実現できる。したがって、npnバイポーラトランジスタまたはそれに対して相補的なpnpバイポーラトランジスタが備えられていてもよい。同様に、nチャネル型電界効果トランジスタ、さらに、それに対して相補的なp型チャネル型電界効果トランジスタを備えた増幅回路を、実現することができる。
2 第2直列回路
3 増幅器段
4 電流源
5 トランジスタ
6 抵抗
7 トランジスタ
8 基準電位端子
9 電源電圧端子
10 トランジスタ
11 トランジスタ
12 電流源
20 第4トランジスタ
21 第1端子
22 制御端子
23 第2端子
24 第1インピーダンス
25 電流源
26 第3トランジスタ
27 第1端子
28 制御端子
29 第2端子
30 ダイオードとして接続されている第1素子
31 ダイオードとして接続されている第3素子
32 抵抗
33 第1タップ
34 第6抵抗
35 第7抵抗
40 第1トランジスタ
41 第1端子
42 制御端子
43 第2端子
44 第2インピーダンス
45 第5トランジスタ
46 第1端子
47 制御端子
48 第2端子
48 第3インピーダンス
49 第2タップ
50 ダイオードとして接続されている第2素子
60 第2トランジスタ
61 第1端子
62 制御端子
63 第3端子
64 入力部
65 整合回路
66 整合回路
67 出力部
68 第1端子
69 第2端子
70 第3端子
I−1 第1電流
I−2 第2電流
I−3 第3電流
U−C 電源電圧
U−IN 増幅される電流
U−OUT 増幅された電流
Claims (15)
- 電源電圧端子(9)と基準電位端子(8)との間に接続されている第1直列回路(1)であって、電流源(25)と、上記電流源(25)と上記基準電位端子(8)との間に接続されている第1タップ(33)と、上記第1タップ(33)と上記基準電位端子(8)との間にダイオードとして接続されている第1素子(30)と、上記第1タップ(33)と上記基準電位端子(8)との間に接続されている第1インピーダンス(24)とを含んでいる第1直列回路(1)と、
上記電源電圧端子(9)と上記基準電位端子(8)との間に接続されている第2直列回路(2)であって、上記第2直列回路(2)は、上記第1直列回路(1)に流れる第1電流(I−1)を反映するためにスケーリングによって設計されており、上記第1タップ(33)に結合された制御端子(42)を有する第1トランジスタ(40)の、第1端子(41)と第2端子(43)との間の被制御経路と、第2インピーダンス(44)であって、上記第2インピーダンス(44)は上記第1トランジスタ(40)の被制御経路と上記基準電位端子(8)との間に接続されており、上記第2インピーダンス(44)の第1端子は上記第1トランジスタ(40)の被制御経路に接続され、上記第2インピーダンス(44)の第2端子は第2タップ(49)に接続され、上記第2タップ(49)は、バイアス電圧(U−B)の出力に用いられ、上記第2直列回路(2)に流れる第2電流(I−2)と、上記第1電流(I−1)との比が、上記第1インピーダンス(24)および上記第2インピーダンス(44)によって調節される、第2インピーダンス(44)とを含んだ、第2直列回路(2)と、
上記第2タップ(49)に結合されていることにより動作点が調節される増幅器段(3)と、を含み、
第6抵抗(34)が、第4トランジスタ(20)の第1端子(21)を上記第4トランジスタ(20)の制御端子(22)に接続し、第7抵抗(35)が、上記第4トランジスタ(20)の制御端子(22)を、上記第4トランジスタ(20)の第2端子(23)に接続し、第4トランジスタ(20)のコレクタ−エミッタ間電圧は、目的に応じて調節可能な温度係数を有するバイアス電圧(U−B)および第2電流(I−2)を与えることができるように調節されることにより、増幅器段(3)の温度係数が補償され、
ダイオードとして接続されている上記第1素子(30)は、第4トランジスタ(20)として構成されている増幅回路。 - 上記増幅器段(3)は、ダイオードとして接続されている第2素子(50)を含んでおり、ダイオードとして接続されている上記第2素子(50)は、上記第2タップ(49)と上記基準電位端子(8)との間に接続されている、請求項1に記載の増幅回路。
- 上記増幅器段(3)は第2トランジスタ(60)を含んでおり、上記第2トランジスタ(60)の第1端子(61)と第2端子(63)との間の被制御経路は、上記電源電圧端子(9)と上記基準電位端子(8)との間に接続されており、上記第2トランジスタ(60)の制御端子(62)は上記第2タップ(49)に結合されている、請求項1または2に記載の増幅回路。
- 上記増幅器段(3)は整合回路(66)を含んでおり、上記整合回路(66)の第1端子(68)は、上記第2トランジスタ(60)の上記第1端子(61)に接続されており、上記整合回路(66)の第2端子(69)は、上記電源電圧端子(9)に接続されており、上記整合回路(66)の第3端子は、増幅された信号(U−OUT)を出力するための、上記増幅器段(3)の出力部(67)に接続されている、請求項3に記載の増幅回路。
- 上記第2トランジスタ(60)の上記制御端子(62)は、他の整合回路(65)を介して、増幅される信号(U−IN)を供給するための増幅回路の入力部(64)に接続されている、請求項3または4に記載の増幅回路。
- 第3インピーダンス(48)が、上記第2トランジスタ(60)の上記制御端子(62)と上記第2タップ(49)とを結合している、請求項3〜5のいずれか1項に記載の増幅回路。
- 上記第3インピーダンス(48)はコイルとして構成されている、請求項6に記載の増幅回路。
- 上記第1インピーダンス(24)は、第1抵抗(32)として構成されており、上記第2インピーダンス(44)は、第2抵抗(51)として構成されている、請求項1〜7のいずれか1項に記載の増幅回路。
- 上記第1直列回路(1)は、ダイオードとして接続されている第3素子(31)を含んでおり、ダイオードとして接続されている上記第3素子(31)は、ダイオードとして接続されている上記第1素子(30)と、上記第1インピーダンス(24)との間に接続されているか、または、上記第1インピーダンス(24)と、上記基準電位端子(8)との間に接続されている、請求項1〜8のいずれか1項に記載の増幅回路。
- ダイオードとして接続されている上記第3素子(31)は、第3トランジスタ(26)として構成されており、上記第3トランジスタ(26)の第1端子(27)と上記第3トランジスタ(26)の制御端子(28)とが互いに結合されている、請求項9に記載の増幅回路。
- ダイオードとして接続されている上記第2素子(50)は、第5トランジスタ(45)として構成されており、上記第5トランジスタ(45)の第1端子(46)と上記第5トランジスタ(45)の制御端子(47)とが互いに連結されている、請求項2に記載の増幅回路。
- 上記増幅器段(3)は、ダイオードとして接続されている第2素子(50)を含んでおり、ダイオードとして接続されている上記第2素子(50)は、上記第2タップ(49)と上記基準電位端子(8)との間に接続されており、
ダイオードとして接続されている上記第2素子(50)は、第5トランジスタ(45)として構成されており、上記第5トランジスタ(45)の第1端子(46)と上記第5トランジスタ(45)の制御端子(47)とが互いに連結されており、
上記第1トランジスタ(40)と、上記第3トランジスタ(26)と、上記第4トランジスタ(20)と、上記第5トランジスタ(45)との電流電圧比がほぼ同じである、請求項10に記載の増幅回路。 - 上記増幅器段(3)は、ダイオードとして接続されている第2素子(50)を含んでおり、ダイオードとして接続されている上記第2素子(50)は、上記第2タップ(49)と上記基準電位端子(8)との間に接続されており、
ダイオードとして接続されている上記第2素子(50)は、第5トランジスタ(45)として構成されており、上記第5トランジスタ(45)の第1端子(46)と上記第5トランジスタ(45)の制御端子(47)とが互いに連結されており、
上記第2トランジスタ(60)と、上記第5トランジスタ(45)との電流電圧比が、ほぼ同じである、請求項3〜7のいずれか1項に記載の増幅回路。 - 増幅される信号(U−IN)の増幅方法であって、
第1インピーダンス(24)を介して流れる基準電流(I−1)を生成する工程と、
上記基準電流(I−1)を、第2インピーダンス(44)を介して流れる第2電流(I−2)に反映する工程であって、上記第2電流(I−2)と上記基準電流(I−1)との電流比が、上記第1インピーダンス(24)と上記第2インピーダンス(44)との比に応じて決まる工程と、
増幅器段(3)にバイアス電圧(U−B)を供給するために、上記第2電流(I−2)から上記バイアス電圧(U−B)を生成する工程と、
上記増幅器段(3)の入力部(64)に、上記増幅される信号(U−IN)を入力する工程と、
上記増幅器段(3)によって増幅された信号(U−OUT)を出力する工程と、
を含んでおり、
上記基準電流(I−1)を上記第2電流(I−2)に反映する工程は、
上記第1インピーダンス(24)を含む第1直列回路(1)の第1タップ(33)に上記基準電流(I−1)に応じた電圧を与える工程と、
上記第1タップ(33)に与えられた電圧を、上記第2インピーダンス(44)を含む第2直列回路(2)において第1トランジスタ(40)の制御端子(42)に与えることにより、上記第2直列回路(2)に上記第2電流(I−2)を流す工程とを含んでおり、
上記第1タップ(33)に電圧を与える工程は、上記基準電流(I−1)を上記第1直列回路(1)に入力する工程を含んでおり、上記第1直列回路は、上記第1タップ(33)と基準電位端子(8)との間に接続されており、第4トランジスタ(20)の被制御経路と第1インピーダンス(24)とを含んでおり、
第6抵抗(34)が、第4トランジスタ(20)の第1端子(21)を上記第4トランジスタ(20)の制御端子(22)に接続し、第7抵抗(35)が、上記第4トランジスタ(20)の制御端子(22)を、上記第4トランジスタ(20)の第2端子(23)に接続し、第4トランジスタ(20)のコレクタ−エミッタ間電圧は、目的に応じて調節可能な温度係数を有するバイアス電圧(U−B)および第2電流(I−2)を与えることができるように調節されることにより、増幅器段(3)の温度係数が補償される方法。 - 上記バイアス電圧(U−B)を生成する工程は、
上記第1トランジスタの被制御経路と、上記第2インピーダンス(44)と、第5トランジスタ(45)の被制御経路とを介して、上記第2電流(I−2)が流れるように、上記第2直列回路(2)の上記第1トランジスタ(40)を、上記第1タップ(33)の電圧を用いて制御する工程と、
上記バイアス電圧(U−B)を、上記第2インピーダンス(44)と上記第5トランジスタ(45)の被制御経路との間に位置する第2タップ(49)から引き出す工程とを含む、請求項14に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005035150A DE102005035150B4 (de) | 2005-07-27 | 2005-07-27 | Verstärkerschaltung und Verfahren zum Verstärken eines zu verstärkenden Signals |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007037149A JP2007037149A (ja) | 2007-02-08 |
JP4598729B2 true JP4598729B2 (ja) | 2010-12-15 |
Family
ID=37669817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204404A Expired - Fee Related JP4598729B2 (ja) | 2005-07-27 | 2006-07-27 | 増幅回路、および、増幅される信号の増幅方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7482876B2 (ja) |
JP (1) | JP4598729B2 (ja) |
DE (1) | DE102005035150B4 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4946728B2 (ja) * | 2007-08-23 | 2012-06-06 | 三菱電機株式会社 | 電力増幅器 |
JP2010278521A (ja) * | 2009-05-26 | 2010-12-09 | Mitsubishi Electric Corp | 電力増幅器 |
JP5143943B1 (ja) * | 2011-11-04 | 2013-02-13 | シャープ株式会社 | 電力増幅回路 |
WO2014080668A1 (ja) * | 2012-11-21 | 2014-05-30 | 株式会社村田製作所 | 高周波増幅回路 |
JP5939404B2 (ja) * | 2013-03-19 | 2016-06-22 | 株式会社村田製作所 | 無線周波数増幅回路及び電力増幅モジュール |
US11837998B2 (en) * | 2019-12-19 | 2023-12-05 | Smarter Microelectronics (Guang Zhou) Co., Ltd. | Gain compression compensation circuit of radio frequency power amplifier |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01318413A (ja) * | 1988-06-20 | 1989-12-22 | Hitachi Ltd | 半導体回路 |
JPH03232308A (ja) * | 1989-11-22 | 1991-10-16 | Canon Inc | 直結型ベース接地増幅器及び該増幅器を含む回路装置、半導体装置並びに情報処理装置 |
JPH11163640A (ja) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | 電力増幅器,及び電力増幅器用バイアス回路 |
JP2001257540A (ja) * | 2000-03-13 | 2001-09-21 | Fujitsu Quantum Devices Ltd | 高周波電力増幅器および通信装置 |
JP2002009545A (ja) * | 2000-06-23 | 2002-01-11 | Takehiko Adachi | Ic化に適したカスコード発振回路および代数近似式を用いた同回路の設計方法 |
JP2002335135A (ja) * | 2001-03-05 | 2002-11-22 | Toshiba Corp | 高周波電力増幅器及びその制御回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313705B1 (en) * | 1999-12-20 | 2001-11-06 | Rf Micro Devices, Inc. | Bias network for high efficiency RF linear power amplifier |
US6414553B1 (en) * | 2001-08-30 | 2002-07-02 | Koninklijke Philips Electronics N.V. | Power amplifier having a cascode current-mirror self-bias boosting circuit |
JP4026603B2 (ja) * | 2004-02-16 | 2007-12-26 | ソニー株式会社 | バイアス電圧供給回路および高周波増幅回路 |
US7345547B2 (en) * | 2005-10-17 | 2008-03-18 | Wj Communications, Inc. | Bias circuit for BJT amplifier |
-
2005
- 2005-07-27 DE DE102005035150A patent/DE102005035150B4/de not_active Expired - Fee Related
-
2006
- 2006-07-27 JP JP2006204404A patent/JP4598729B2/ja not_active Expired - Fee Related
- 2006-07-27 US US11/494,433 patent/US7482876B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01318413A (ja) * | 1988-06-20 | 1989-12-22 | Hitachi Ltd | 半導体回路 |
JPH03232308A (ja) * | 1989-11-22 | 1991-10-16 | Canon Inc | 直結型ベース接地増幅器及び該増幅器を含む回路装置、半導体装置並びに情報処理装置 |
JPH11163640A (ja) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | 電力増幅器,及び電力増幅器用バイアス回路 |
JP2001257540A (ja) * | 2000-03-13 | 2001-09-21 | Fujitsu Quantum Devices Ltd | 高周波電力増幅器および通信装置 |
JP2002009545A (ja) * | 2000-06-23 | 2002-01-11 | Takehiko Adachi | Ic化に適したカスコード発振回路および代数近似式を用いた同回路の設計方法 |
JP2002335135A (ja) * | 2001-03-05 | 2002-11-22 | Toshiba Corp | 高周波電力増幅器及びその制御回路 |
Also Published As
Publication number | Publication date |
---|---|
DE102005035150A1 (de) | 2007-02-08 |
US7482876B2 (en) | 2009-01-27 |
JP2007037149A (ja) | 2007-02-08 |
US20070026747A1 (en) | 2007-02-01 |
DE102005035150B4 (de) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3558959B2 (ja) | 温度検出回路およびそれを用いる液晶駆動装置 | |
JP4598729B2 (ja) | 増幅回路、および、増幅される信号の増幅方法 | |
US20050052231A1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
JP4863818B2 (ja) | 温度センサ回路 | |
EP2005582B1 (en) | Converter with parallel coupled differential input pairs | |
JP4887131B2 (ja) | 電力増幅器 | |
JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
EP1928087B1 (en) | Variable gain amplifier circuit | |
US20050104652A1 (en) | Bias current generating circuit, laser diode driving circuit, and optical communication transmitter | |
US20050179496A1 (en) | Operational amplifier | |
US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
US6313659B1 (en) | Controlled impedance CMOS receiver for integrated circuit communication between circuits | |
JP3483721B2 (ja) | 発光ダイオード駆動回路 | |
US6031424A (en) | Differential amplifier with improved voltage gain using operational amplifiers to eliminate diode voltage drops | |
US6172495B1 (en) | Circuit and method for accurately mirroring currents in application specific integrated circuits | |
JP4244913B2 (ja) | 受光増幅回路 | |
US6404285B1 (en) | Transistor amplifier that accommodates large input signals | |
JP2005064766A (ja) | 可変利得増幅器 | |
US11216021B2 (en) | Current generation circuit | |
JPH0851324A (ja) | バッファアンプ | |
JP4628982B2 (ja) | 信号処理システムにおける電圧制御増幅器 | |
JP4639269B2 (ja) | 画像表示装置及び集積回路 | |
KR100529410B1 (ko) | 완전 차동형 바이폴라 전류-제어 전류 증폭기 | |
CN107707271B (zh) | 线路接收器以及线路接收器的驱动方法 | |
JP3172992B2 (ja) | 信号増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090928 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100924 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |