JP4594633B2 - 温度ヒステリシス機能付き熱遮断回路 - Google Patents

Description

本発明は、各種電子回路の動作の安全を確保するため、所定温度以上となったときに回路動作を強制的に中断させるための熱遮断回路に関し、特に熱遮断動作の安定を図るための構成に関する。

図４には、従来の熱遮断回路として、ＣＭＯＳ集積回路に組み込むことができ、かつ精度の高い熱遮断温度を設定できるものの構成（例えば特開平１０−２７０６４７号公報）が示されている。この熱遮断回路は、大別すると、熱遮断出力部１と、カレントミラー部２及び電流発生部３を有する電流源４とから構成され、上記熱遮断出力部１は、ＮＭＯＳトランジスタＭ１，Ｍ２、ＰＮＰバイポーラトランジスタＱ１，Ｑ２及び第１抵抗（値）Ｒ１からなり、上記カレントミラー部２は、ＰＭＯＳトランジスタＭ３，Ｍ４，Ｍ５，Ｍ６からなり、上記電流発生部３は、ＮＭＯＳトランジスタＭ７，Ｍ８、ＰＮＰバイポーラトランジスタＱ３及び第２抵抗（値）Ｒ２からなる。

このような熱遮断回路において、上記のＮＭＯＳトランジスタＭ１とＭ２のそれぞれのサイズを同じとし、上記のＰＭＯＳトランジスタＭ３〜Ｍ６のそれぞれのサイズを同じとし、ＮＭＯＳトランジスタＭ７とＭ８のサイズを同じとした場合の動作を説明する。対象回路の温度が、次の数式１の所定の温度以下となるとき、上記ＮＭＯＳトランジスタＭ１のゲートソース間電圧をＶ_ｇｓ１とし、他方のトランジスタＭ２のゲートソース間電圧をＶ_ｇｓ２とすると、Ｖ_ｇｓ１＜Ｖ_ｇｓ２となり、トランジスタＭ１は非導通状態であるため出力電圧Ｖｏは所定の高電圧を出力し、熱遮断解除（回路動作通常）状態であることを示す。

［数１］
Ｔ_ｌ＝（Ｒｌ／Ｒ２）×（ｑ×Ｖ_ｂｅ）／（Ｋ×ｌｎＮ）
但し、ｑは単位電荷、Ｖ_ｂｅはＰＮＰバイポーラトランジスタＱ３のベースエミッタ間電圧、Ｋはボルツマン定数、ｌｎは自然対数記号、ＮはＰＮＰバイポーラトランジスタＱ２のエミッタ面積を１とした場合のＰＮＰバイポーラトランジスタＱ１のエミッタ面積の倍率（Ｑ１の面積／Ｑ２の面積）である（以下の数式でも同様となる）。

回路温度の上昇に伴い、上記のＶ_ｇｓ１とＶ_ｇｓ２の差が小さくなり、数式１で示す温度Ｔ_１まで上昇すると、Ｖ_ｇｓ１＝Ｖ_ｇｓ２となる。このとき、ＮＭＯＳトランジスタＭ１が導通して出力電圧Ｖｏは所定の低電圧を出力し、熱遮断（回路動作中断）状態であることを示す。そして、図５の回路は、上記数式１から分かるように、抵抗Ｒ１とＲ２の比とＰＮＰバイポーラトランジスタＱ１のＰＮＰバイポーラトランジスタＱ２に対するエミッタ面積比Ｎを適宜に選択することにより、所望の熱遮断温度を設定することができる。また、これらの熱遮断温度を決めるパラメータは、集積回路製造プロセスにより高精度に製造できるので、正確な熱遮断温度を設定することが可能となる。
特開平１０−２７０６４７号公報

しかしながら、上記従来の熱遮断回路では、回路温度が上昇した場合の熱遮断温度とこの熱遮断温度から下降した場合の熱遮断解除温度が上記数式１で表される温度Ｔ_１に等しくなっているため、回路温度がＴ_ｌまで上昇して熱遮断状態に切り替わった後、その温度が下降し始めると、直に温度Ｔ_ｌまで下がり熱遮断解除状態に切り替わる。一方、熱遮断解除状態に切り替わった後、回路温度が上昇し始めると直に温度Ｔ_ｌまで上がって熱遮断状態に切り替わる。このような熱遮断と熱遮断解除が短い周期で繰り返されると、動作が不安定となって対象となる回路が確実に遮断されない場合があり、この場合には、半動作状態の維持の結果、電力出力回路で負荷を破壊してしまう可能性がある。

本発明は上記問題点に鑑みてなされたものであり、その目的は、ＣＭＯＳ集積回路を利用した高精度の回路において、熱遮断温度と熱遮断解除温度とに差、即ちヒステリシスを持たせることにより、安定した動作を確保することができる温度ヒステリシス機能付き熱遮断回路を提供することにある。

上記目的を達成するために、請求項１の発明に係る温度ヒステリシス機能付き熱遮断回路は、熱遮断及びその解除のための電圧を出力する出力トランジスタ、及びこの出力トランジスタに接続された第１抵抗を有する熱遮断出力部と、電流発生用の第２抵抗を有し、上記熱遮断出力部に電流を流す電流源とを備え、上記第１抵抗と上記第２抵抗の比により熱遮断温度を設定する熱遮断回路において、上記熱遮断出力部の出力電圧を増幅する増幅部と、並列接続された第３抵抗及びＭＯＳトランジスタスイッチを上記第２抵抗に対し直列に接続したヒステリシス部と、を設け、上記ヒステリシス部のＭＯＳトランジスタスイッチのゲートに上記増幅部の出力を接続し、この増幅部の出力により上記ＭＯＳトランジスタスイッチを開閉することにより、熱遮断とその解除の検出温度にヒステリシスを持たせたことを特徴とする。
請求項２に係る発明は、熱遮断及びその解除のための電圧を出力する出力トランジスタ、及びこの出力トランジスタに接続された第１抵抗を有する熱遮断出力部と、電流発生用の第２抵抗を有し、上記熱遮断出力部に電流を流す電流源とを備え、上記第１抵抗と上記第２抵抗の比により熱遮断温度を設定する熱遮断回路において、上記熱遮断出力部の出力電圧を増幅する増幅部と、直列接続された第４抵抗及びＭＯＳトランジスタスイッチを上記第１抵抗に対し並列に接続したヒステリシス部と、を設け、上記ヒステリシス部のＭＯＳトランジスタスイッチのゲートに上記増幅部の出力を接続し、この増幅部の出力により上記ＭＯＳトランジスタスイッチを開閉することにより、熱遮断とその解除の検出温度にヒステリシスを持たせたことを特徴とする。
請求項３に係る発明は、上記熱遮断出力部の出力トランジスタは、２つのＭＯＳトランジスタのゲート同士を接続し、かつ一方のＭＯＳトランジスタをダイオード接続してなることを特徴とする。

上記の構成によれば、ヒステリシス部によって、電流源（電流発生部）では第２抵抗Ｒ２のみの場合とこの第２抵抗Ｒ２に第３抵抗Ｒ３を直列接続した場合とが切り替えられ、これによって上記数式１の熱遮断温度Ｔ_１に対し、次の数式２の熱遮断解除温度Ｔ_２が設定される。

［数２］
Ｔ_２＝｛Ｒｌ／（Ｒ２＋Ｒ３）｝×（ｑ×Ｖ_ｂｅ）／（Ｋ×ｌｎＮ）

この数式２から分かるように、熱遮断解除温度Ｔ_２は、上記数式１で求められる熱遮断温度Ｔ_１よりも低くなり（Ｔ_１＞Ｔ_２）、ヒステリシスを持った異なる温度で熱遮断（回路動作中断）と熱遮断解除（回路動作復帰）の動作が良好に行われることになる。即ち、温度検出部からは、所定の温度Ｔ_１を検出したとき所定の低電圧が熱遮断信号として出力され、熱遮断状態に移行後、Ｔ_１よりも低い温度Ｔ_２に達したとき所定の高電圧が熱遮断解除信号として出力される。

また、請求項２の場合は、ヒステリシス部によって、熱遮断出力部では第１抵抗Ｒ１のみの場合とこの第１抵抗Ｒ１に第４抵抗Ｒ４を並列接続した場合とが切り替えられ、これによって上記数式１の熱遮断温度Ｔ_１に対し、次の数式３の熱遮断解除温度Ｔ_３が設定される。

［数３］
Ｔ_３＝［｛Ｒ１×Ｒ４／（Ｒ１＋Ｒ４）｝／Ｒ２］×（ｑ×Ｖ_ｂｅ）／（Ｋ×ｌｎＮ）

この場合も、上記数式３から分かるように、熱遮断解除温度Ｔ_３は上記数式１で求められる熱遮断温度Ｔ_１よりも低くなり（Ｔ_１＞Ｔ_３）、ヒステリシスを持った異なる温度で熱遮断と熱遮断解除の動作が良好に行われる。

本発明によれば、熱遮断温度と熱遮断解除温度とに差のあるヒステリシス特性が設定されるので、熱遮断とその解除の安定した動作を確保することができ、またＣＭＯＳ集積回路で構成することができる精度の高い熱遮断回路を得ることが可能となる。

図１には、本発明の実施例に係る熱遮断回路の概略構成が示されており、図示されるように、回路の温度が検出温度になったとき、熱遮断及びその解除のための所定の電圧を出力する温度検出部１４、この温度検出部１４の出力電圧を増幅する増幅部１５（２５）、及びこの増幅部１５（２５）の出力に基づき、上記温度検出部１４内の抵抗値を変更して検出温度（Ｔ_１，Ｔ_２，Ｔ_３）を切り替えるヒステリシス部１６（２６）が設けられる。このヒステリシス部１６（２６）としては、実施例１のように、温度検出部１４内の電流発生部の第２抵抗に関する抵抗値を切り替える構成、実施例２のように、温度検出部１４内の熱遮断出力部の第１抵抗に関する抵抗値を切り替える構成を採用することができる。

図２には、実施例１に係る熱遮断回路の構成が示されており、この実施例１の基本的な構成は、図４の回路と同様となる。即ち、温度検出部１４は、熱遮断出力部１と、カレントミラー部２及び電流発生部３を有する電流源４とから構成され、上記熱遮断出力部１は、ＮＭＯＳトランジスタＭ１，Ｍ２、ＰＮＰバイポーラトランジスタＱ１，Ｑ２及び第１抵抗（値）Ｒ１からなり、上記カレントミラー部２は、ＰＭＯＳトランジスタＭ３〜Ｍ６からなり、上記電流発生部３は、ＮＭＯＳのトランジスタＭ７，Ｍ８、ＰＮＰバイポーラトランジスタＱ３及び第２抵抗（値）Ｒ２からなる。

そして、上記熱遮断出力部１の出力電圧Ｖｏを入力するように増幅部１５が接続され、この増幅部１５は２段の反転増幅器Ｘ１，Ｘ２から構成される。また、この増幅部１５の出力（Ｖ_Ｘ２）をゲートに入力するＮＭＯＳトランジスタスイッチＭ９と第３抵抗（値）Ｒ３を並列接続したヒステリシス部１６が設けられ、このヒステリシス部１６は、電流発生部３の電流発生用の第２抵抗Ｒ２とグランド線の間（Ｍ８とＲ２の間でもよい）に直列に接続される。これにより、ヒステリシス部１６では、ＮＭＯＳトランジスタスイッチＭ９が第２抵抗Ｒ２に対する第３抵抗Ｒ３の直列接続の切替えを行うことになる。

実施例１は以上の構成からなり、上記温度検出部１４の各トランジスタＭ１〜Ｍ８において、Ｍ１とＭ２のサイズを同一、Ｍ３〜Ｍ６のサイズを同一、Ｍ７とＭ８のサイズを同一とした場合、回路温度が熱遮断のための検出温度Ｔ_１以下ではＶ_ｇｓ１（トランジスタＭ１のゲートソース間電圧）＜Ｖ_ｇｓ２（トランジスタＭ２のゲートソース間電圧）となって、トランジスタＭ１が非導通状態であるため出力電圧Ｖｏは所定の高電圧となり、この検出温度Ｔ_１を超えると、Ｖ_ｇｓ１＝Ｖ_ｇｓ２となって、トランジスタＭ１が導通状態となるため出力電圧Ｖｏは所定の低電圧となる。

そして、この出力電圧Ｖｏは増幅部１５で２段増幅され、増幅された電圧Ｖ_Ｘ２がヒステリス部１６へ供給される。即ち、ヒステリシス部１６のトランジスタＭ９をＮＭＯＳトランジスタで構成する場合、論理的には増幅部１５は不要であるが、温度Ｔ_１を超えてからの温度に対する電圧Ｖｏの変化の傾きは小さく、コンピュータシミュレーションの結果によると、−３３０ｍＶ／℃程度の値である。そのため、例えば電源電圧１２Ｖで回路を動作させた場合、温度Ｔ_１を超えてから電圧Ｖｏが負側の電源電圧とほぼ等しい値になるまでに、およそ３６℃（≒１２／０．３３）の温度上昇を要する。そこで、熱遮断回路の出力を正側の電源電圧にほぼ等しい高電圧と負側の電源電圧にほぼ等しい低電圧との２値で出力するため、温度検出部１４の出力を増幅部１５で電圧増幅する。この増幅部１５の反転増幅器Ｘ１，Ｘ２は、例えばソース接地増幅回路等で構成することができる。

次に、ヒステリシス部１６では、増幅部１５の出力電圧Ｖ_Ｘ２がＮＭＯＳトランジスタスイッチＭ９のゲートに入力されており、これによってＮＭＯＳトランジスタスイッチＭ９を開閉制御している。即ち、熱遮断のための検出温度Ｔ_１以下では、上述のように出力電圧Ｖｏは所定の高電圧を出力し（Ｍ１：非導通状態）、増幅部１５の出力電圧Ｖ_Ｘ２は、正側の電源電圧にほほ等しい値となる。このとき、ＮＭＯＳトランジスタスイッチＭ９はオン状態であるため、第３抵抗Ｒ３の両端は短絡されている。従って、上記数式１の温度Ｔ_１＝（Ｒｌ／Ｒ２）×（ｑ×Ｖ_ｂｅ）／（Ｋ×ｌｎＮ）を超えると、温度検出部１４の出力（電圧Ｖｏ）には所定の低電圧が熱遮断信号（Ｍ１：導通状態）として出力される。これと同時に、増幅部１５の出力は、負側の電源電圧にほぼ等しい値となり、ＮＭＯＳトランジスタスイッチＭ９はオフ状態になる。

そうすると、電流発生部３の電流発生用の第２抵抗Ｒ２は、ヒステリシス部１６の第３抵抗Ｒ３と直列接続された状態となり、熱遮断解除の検出温度が、上記Ｔ_１よりも低い上記数式２の温度Ｔ_２＝｛Ｒｌ／（Ｒ２＋Ｒ３）｝×（ｑ×Ｖ_ｂｅ）／（Ｋ×ｌｎＮ）に変わる。そして、熱遮断状態に移行後、回路温度が低下して検出温度Ｔ_２になって、Ｖ_ｇｓ１＜Ｖ_ｇｓ２となると、トランジスタＭ１が導通状態から非導通状態へ変わり、温度検出部１４の出力（電圧Ｖｏ）には所定の高電圧が熱遮断解除信号として出力される。

以上のようにして、実施例１の熱遮断回路では、温度ヒステリシス特性が付加されることになり、このヒステリシスにおける熱遮断温度Ｔ_１と熱遮断解除温度Ｔ_２の差Ｔ_１−Ｔ_２は、次の数式４のようになる。

［数４］
Ｔ_１−Ｔ_２＝（Ｒ１×Ｒ３）／｛Ｒｌ／（Ｒ２＋Ｒ３）｝×（ｑ×Ｖ_ｂｅ）／（Ｋ×ｌｎＮ）

図３には、実施例２に係る熱遮断回路の構成が示されており、この実施例２は熱遮断出力部の第１抵抗に関する抵抗値を切り替えるもので、その基本的な構成は実施例１の回路と同様となる。図３に示されるように、実施例２では、上記熱遮断出力部１の出力電圧Ｖｏを入力するように増幅部２５が接続され、この増幅部２５は反転増幅器Ｘ１から構成される。また、この増幅部２５の出力（Ｖ_Ｘ１）をゲートに入力するＮＭＯＳトランジスタスイッチＭ10と第４抵抗Ｒ４を直列接続したヒステリシス部２６が設けられ、このヒステリシス部２６は、熱遮断出力部１の熱遮断温度設定用の第１抵抗Ｒ１と並列に接続される。これにより、ヒステリシス部２６では、ＮＭＯＳトランジスタスイッチＭ10が第１抵抗Ｒ１に対する第４抵抗Ｒ４の並列接続の切替えを行うことになる。

実施例２は以上の構成からなり、上記増幅部２５では温度検出部１の出力電圧Ｖｏが増幅され、正側の電源電圧にほぼ等しい高電圧と負側の電源電圧にほぼ等しい低電圧の２値が電圧Ｖ_Ｘ１としてヒステリス部２６へ供給される。このヒステリシス部２６では、上記出力電圧Ｖ_Ｘ１がＮＭＯＳトランジスタスイッチＭ10のゲートに入力されており、これによってＮＭＯＳトランジスタスイッチＭ10が開閉制御される。即ち、熱遮断のための検出温度Ｔ_１以下では、出力電圧Ｖｏは所定の高電圧を出力し（Ｍ１：非導通状態）、増幅部２５の出力電圧Ｖ_Ｘ１は、反転増幅器Ｘ１のみで構成されるので、負側の電源電圧にほほ等しい値となる。このとき、ＮＭＯＳトランジスタスイッチＭ10はオフ状態であるため、ヒステリシス部２６の両端は開放される。従って、上記温度Ｔ_１を超えると、温度検出部１４の出力（電圧Ｖｏ）には所定の低電圧が熱遮断信号（Ｍ１：導通状態）として出力される。これと同時に、増幅部２５の出力は、正側の電源電圧にほぼ等しい値となり、ＮＭＯＳトランジスタスイッチＭ10はオン状態になる。

そうすると、熱遮断出力部１の第１抵抗Ｒ１は、ヒステリシス部２６の第４抵抗Ｒ４と並列接続された状態となり、熱遮断解除の検出温度が、上記Ｔ_１よりも低い上記数式３の温度Ｔ_３＝［｛Ｒｌ×Ｒ４／（Ｒ１＋Ｒ４）｝／Ｒ２］×（ｑ×Ｖ_ｂｅ）／（Ｋ×ｌｎＮ）に変わる。そして、熱遮断状態に移行後、回路温度が低下し、検出温度Ｔ_３となって、Ｖ_ｇｓ１＜Ｖ_ｇｓ２となると、ＮＭＯＳトランジスタＭ１が導通状態から非導通状態へ変わり、温度検出部１４の出力（電圧Ｖｏ）には所定の高電圧が熱遮断解除信号として出力される。

以上のようにして、実施例２の熱遮断回路でも、温度ヒステリシス特性が付加されることになり、このヒステリシスにおける熱遮断温度Ｔ_１と熱遮断解除温度Ｔ_３の幅Ｔ_１−Ｔ_３は、次の数式５のようになる。

［数５］
Ｔ_１−Ｔ_３＝（Ｒ１）^２／｛Ｒ２×（Ｒ１＋Ｒ４）｝×（ｑ×Ｖ_ｂｅ）／（Ｋ×ｌｎＮ）

なお、本発明は上記実施例１及び２の構成に限定されず、上記熱遮断回路１にて第１抵抗Ｒ１とは異なる構成の熱遮断温度設定用抵抗を用いる場合や、電流発生部３にて第２抵抗Ｒ２とは異なる構成の電流発生用抵抗を用いる場合でも、これらの抵抗値をヒステリシス部で切り替えることにより、熱遮断とその解除のための検出温度にヒステリシスを持たせることが可能である。

本発明の実施例に係る温度ヒステリシス機能付き熱遮断回路の概略構成を示すブロック図である。 実施例１の熱遮断回路の構成を示す回路図である。 実施例２の熱遮断回路の構成を示す回路図である。 従来の熱遮断回路の構成を示す回路図である。

符号の説明

１…熱遮断出力部、 ２…カレントミラー部、
３…電流発生部、 ４…電流源、
１４…温度検出部、 １５，２５…増幅部、
１６，２６…ヒステリシス部、
Ｍ１，Ｍ２，Ｍ７，Ｍ８…ＮＭＯＳトランジスタ、
Ｍ３〜Ｍ６…ＰＭＯＳトランジスタ、
Ｍ９，Ｍ10…ＮＭＯＳトランジスタスイッチ、
Ｑ１〜Ｑ３…ＰＮＰバイポーラトランジスタ、
Ｒ１〜Ｒ４…第１〜第４抵抗。

Claims (3)

1. 熱遮断及びその解除のための電圧を出力する出力トランジスタ、及びこの出力トランジスタに接続された第１抵抗を有する熱遮断出力部と、
   電流発生用の第２抵抗を有し、上記熱遮断出力部に電流を流す電流源とを備え、
   上記第１抵抗と上記第２抵抗の比により熱遮断温度を設定する熱遮断回路において、
   上記熱遮断出力部の出力電圧を増幅する増幅部と、
   並列接続された第３抵抗及びＭＯＳトランジスタスイッチを上記第２抵抗に対し直列に接続したヒステリシス部と、を設け、
   上記ヒステリシス部のＭＯＳトランジスタスイッチのゲートに上記増幅部の出力を接続し、この増幅部の出力により上記ＭＯＳトランジスタスイッチを開閉することにより、熱遮断とその解除の検出温度にヒステリシスを持たせたことを特徴とする温度ヒステリシス機能付き熱遮断回路。
2. 熱遮断及びその解除のための電圧を出力する出力トランジスタ、及びこの出力トランジスタに接続された第１抵抗を有する熱遮断出力部と、
   電流発生用の第２抵抗を有し、上記熱遮断出力部に電流を流す電流源とを備え、
   上記第１抵抗と上記第２抵抗の比により熱遮断温度を設定する熱遮断回路において、
   上記熱遮断出力部の出力電圧を増幅する増幅部と、
   直列接続された第４抵抗及びＭＯＳトランジスタスイッチを上記第１抵抗に対し並列に接続したヒステリシス部と、を設け、
   上記ヒステリシス部のＭＯＳトランジスタスイッチのゲートに上記増幅部の出力を接続し、この増幅部の出力により上記ＭＯＳトランジスタスイッチを開閉することにより、熱遮断とその解除の検出温度にヒステリシスを持たせたことを特徴とする温度ヒステリシス機能付き熱遮断回路。
3. 上記熱遮断出力部の出力トランジスタは、２つのＭＯＳトランジスタのゲート同士を接続し、かつ一方のＭＯＳトランジスタをダイオード接続してなることを特徴とする請求項１又は２記載の温度ヒステリシス機能付き熱遮断回路。

Images