JP4483903B2 - 温度検出回路 - Google Patents

Description

本発明は、バンドギャップ基準電圧発生回路にバイアス電流が流れることで発生させる熱電圧を利用して、温度検出を行なう回路に関する。

図１４は、特許文献１に開示されている、マイクロコントローラ１の構成を概略的に示す。このマイクロコントローラ１には、温度検出回路として、オンチップ温度センサ２が搭載されている。この温度センサ２は、図１５に示すように、出力電圧ＶOUTを発生するためΔＶBE発生器３５０及び差動増幅器３５２を備えており、出力電圧ＶOUT は、図１４に示す傾斜Ａ／Ｄ変換器３によりサンプリングするため、ＭＵＸ４の入力端子の１つに供給される。
ΔＶBE発生器３５０は、ベースが相互接続されたＰＮＰバイポーラトランジスタ３５４，３５５を備え、各トランジスタのエミッタはグランドに接続される。トランジスタ３５４のコレクタは抵抗３６０を介してＮＭＯＳトランジスタ３５６のソースに接続され、トランジスタ３５５のコレクタはＮＭＯＳトランジスタ３５７のソースに接続される。

トランジスタ３５６〜３５９は、トランジスタ３５４，３５５のコレクタにバイアス電流Ｉを供給する。トランジスタ３５４，３５５は、各のエミッタ面積が異なるように設計されており、トランジスタ３５４，３５５両端の両ベース−エミッタ電圧の差は、抵抗３６０を通してΔＶとして現れる。
増幅器３５２は、その増幅利得Ａで電圧ΔＶを増幅するので、電圧ＶOUTは、次式で表される。
ＶOUT＝ΔＶ×Ａ＝Ｋ１×Ｔ
ここで、Ｋ１は定数となるので、出力電圧ＶOUTは定数Ｋ１により温度に対して線形的に増大する。

出力電圧ＶOUTは、ＭＵＸ４を介してＡ／Ｄ変換器３によりサンプリングされ、ＣＰＵ５は、出力電圧ＶOUTのデジタル変換値を得る。マイクロコントローラ１は、工場試験段階で２つの異なる温度について温度センサ２の出力電圧を測定し、較正定数Ｋthrm，Ｋtc を得る。そして、ＣＰＵ５は、較正定数Ｋthrm，Ｋtc を用いて、温度センサ２より得られた温度を補正するようにしている。
特表平１０−５０３６１１号公報

しかしながら、特許文献１に開示されている構成では、ＣＰＵ５がソフトウエア処理によって温度センサ２の補正を行なうことになるため、ＣＰＵ５の介在が必要となる。また傾斜Ａ／Ｄ変換器３についても、線形伝達関数の係数を決定するため、別途較正定数を得てＣＰＵ５が補正を行なう必要があり、正確な温度を得るための補正処理が総じて複雑であるという問題があった。
本発明は上記事情に鑑みてなされたものであり、その目的は、複雑な補正を行なうことなくより正確な温度を検出することができる温度検出回路を提供することにある。

請求項１記載の温度検出回路によれば、検出出力部は、バンドギャップ基準電圧発生回路において熱電圧を発生させる経路に流れるバイアス電流を基準とするカレントミラー回路のミラー電流を検出用抵抗素子に流し、出力変換部は、検出用抵抗素子の端子電圧を、変換用基準電源を利用して温度を判定するための出力形態に変換する。そして、検出用抵抗素子が、バンドギャップ基準電圧発生回路において前記バイアス電流が流れる経路に挿入されている抵抗素子と同等の温度特性を備えるようにして、出力変換部に与える変換用基準電源を、バンドギャップ基準電圧より生成する。

即ち、バンドギャップ基準電圧発生回路においては、正の温度特性を持つ熱電圧ＶTと、負の温度特性を持つベース−エミッタ間電圧ＶBEとを組み合わせることで、温度特性が無い基準電圧が生成される。そして、熱電圧ＶTを発生させるために流れるバイアス電流のミラー電流を検出用抵抗素子に流すことで、その抵抗素子の端子電圧が温度の検出出力となるが、検出用抵抗素子が、バンドギャップ基準電圧発生回路に前記バイアス電流の経路に挿入される抵抗素子と同等の温度特性を備えれば、両抵抗素子が有している温度特性もキャンセルされる。
更に、上記検出出力は、所定の出力形態に変換されることで検出温度について判定が行われるが、その変換の際に使用される基準電源をバンドギャップ基準電圧から生成するので、出力変換部の温度特性について補正を行なう必要がなくなる。従って、従来技術のように複雑な補正を行なわずとも、正確な温度を検出することが可能となる。

請求項２記載の温度検出回路によれば、電源側に接続されているカレントミラー回路を構成する複数のトランジスタのエミッタに抵抗素子を挿入するので、各回路に設定される電流比の精度を高めることができ、温度の検出精度を向上させることができる。

請求項３記載の温度検出回路によれば、電源側に接続されるカレントミラー回路を構成する複数のトランジスタをカスケード接続するので、電源側トランジスタのコレクタ−エミッタ間電圧ＶCEを揃えることができ、温度の検出精度を更に向上させることができる。

請求項４記載の温度検出回路によれば、バンドギャップ基準電圧発生回路並びに検出出力部を、ＳＯＩ（Silicon 0n Insulator）基板上でトレンチ分離された領域に、半導体集積回路の一部として形成する。斯様に構成すれば、上記回路の形成領域は、他の回路素子の形成領域と酸化膜によって分離されることになる。酸化膜による分離構造を採用すると、その熱伝導率はＰＮ接合分離構造に比較して１／１０程度となるので、例えば、発熱を生じる回路素子が近傍に配置されている場合でも、その熱の影響を受けることなく、温度検出を安定して行うことができる。

（第１実施例）
以下、本発明の第１実施例について図１を参照して説明する。図１は、温度検出回路１１の構成を示すものである。温度検出回路１１は、バンドギャップ基準電圧発生回路（以下、ＶBG発生回路と称す）１２と、検出出力部１３と、Ａ／Ｄ変換回路（出力変換部）１４とで構成されている。

ＶBG発生回路１２において、ＰＮＰトランジスタＴｒ１、Ｔｒ２は、何れもエミッタが電源電圧Ｖccを供給する電源線１５に接続されてカレントミラー回路を構成している。両者のセル面積比（エミッタ比）は１：Ｎとなっており、トランジスタＴｒ２のコレクタ電流は、トランジスタＴｒ１のコレクタ電流ＩのＮ倍となる。ＰＮＰトランジスタＴｒ３のエミッタは、トランジスタＴｒ１，Ｔｒ２のベースに共通に接続され、自身のベースはトランジスタＴｒ１のコレクタに接続され、自身のコレクタはグランドに接続されている。このトランジスタＴｒ３は、トランジスタＴｒ１，Ｔｒ２のベース電流をグランドに流す作用を成す。

ＮＰＮトランジスタＴｒ４，Ｔｒ５は、セル面積が等しく電気特性が揃っているトランジスタであり、両者のベースは共通に接続されて、出力線１６よりベース電流Ｉbの供給を受けるようになっている。トランジスタＴｒ４のエミッタは、抵抗素子Ｒ１，Ｒ２の直列回路を介してグランドに接続され、トランジスタＴｒ５のエミッタは、抵抗素子Ｒ１，Ｒ２の共通接続点に接続されている。

ＮＰＮトランジスタＴｒ６のコレクタは電源線１５に接続され、ベースはトランジスタＴｒ５のコレクタに接続され、エミッタは基準電圧ＶBGの出力線１６に接続されている。トランジスタＴｒ４，Ｔｒ５のベース電流Ｉbは、出力電圧ＶBGを一定値に制御するためのフィードバック電流の役割を果たす。この電流Ｉbの値によってトランジスタＴｒ５のコレクタからトランジスタＴｒ６のベースに向かう電流ΔＩが増減し、トランジスタＴｒ６のエミッタ電流が変化して出力電圧ＶBGが一定値に制御される。

検出出力部１３において、ＰＮＰトランジスタＴｒ７のエミッタは電源線１５に接続され、コレクタは、検出用抵抗素子Ｒ３を介してグランドに接続されている。トランジスタＴｒ７のベースは、ＶBG発生回路１２のトランジスタＴｒ１のベースに接続されてカレントミラー回路を構成している。両者のセル面積比は１：Ｂとなっており、トランジスタＴｒ７のコレクタ電流は、トランジスタＴｒ１のコレクタ電流ＩのＢ倍となる。抵抗素子Ｒ３は、抵抗素子Ｒ１と同じ温度特性を有する素子として構成されている。また、抵抗素子Ｒ３の抵抗値は、抵抗素子Ｒ１のＡ倍に設定されている。
抵抗素子Ｒ３の端子電圧は、Ａ／Ｄ変換回路１４によってＡ／Ｄ変換され、変換されたデータは、例えば、図示しないＣＰＵなどによって読み込まれる。そして、ＶBG発生回路１２の出力電圧ＶBGは、非反転増幅回路１７を介して増幅されて、Ａ／Ｄ変換回路１４に変換用基準電源ＶREFとして供給されている。

次に、本実施例の作用について説明する。ＶBG発生回路１２は、正の温度特性を持つ熱電圧ＶTと、負の温度特性を持つベース−エミッタ間電圧ＶBEとを組み合わせているので、温度特性が無い基準電圧ＶBGが生成される。そして、抵抗素子Ｒ１に流れるバイアス電流Ｉのミラー電流を検出用抵抗素子Ｒ３に流すことで、抵抗素子Ｒ３の端子電圧が温度の検出出力となるが、検出用抵抗素子Ｒ３が、抵抗素子Ｒ１と同等の温度特性を備えれば、双方の抵抗素子が有している温度特性もキャンセルされる。

ここで、ＶBG発生回路１２において、抵抗素子Ｒ１の端子電圧は、トランジスタＴｒ５のベース−エミッタ間電圧ＶBEに等しいので、（１)式で表される。
Ｒ１・Ｉ＝ＶBE＝ＶT・ｌｎ（Ｎ・Ｉ／Ｉ） …（１）
ここで、ＶTは熱電圧であり、ＶT＝ｋＴ／ｑ（ｋはボルツマン定数，Ｔは絶対温度、ｑは電子の電荷），ｌｎは自然対数であるから、
Ｉ＝ｋＴ／ｑ・ｌｎ（Ｎ）／Ｒ１ …（２）
となる。
このバイアス電流ＩのＢ倍が検出用抵抗素子Ｒ３に流れるので、検出出力部１３の出力電圧Ｖoutは、
Ｖout＝Ｒ３・Ｂ・Ｉ
＝Ｒ３・Ｂ・｛ｋＴ／ｑ・ｌｎ（Ｎ）／Ｒ１｝
＝ｋ／ｑ・Ａ・Ｂ・ｌｎ（Ｎ）・Ｔ …（３）
となるから
Ｖout＝Ｃ・Ｔ …（４） ｛Ｃ＝ｋ／ｑ・Ａ・Ｂ・ｌｎ（Ｎ）｝
と表すことができる。

即ち、検出出力部１３の出力電圧Ｖoutは、絶対温度Ｔに定数Ｃを乗じたもので表されており、トランジスタのベース−エミッタ間電圧ＶBEの製造ばらつきによる影響も無い。従って、バンドギャップ基準電圧発生回路１２における電流比Ｎ，検出出力部１３における抵抗比Ａ，並びに電流比Ｂを適宜設定することで、検出温度に応じて出力電圧Ｖoutが任意の傾きを示すように調整できる。
また、出力電圧Ｖoutをデジタルデータに変換するＡ／Ｄ変換回路１４の変換用基準電圧ＶREFは、バンドギャップ基準電圧ＶBGより生成して供給しているので、Ａ／Ｄ変換回路１４の変換動作に関する特性は基準電圧ＶBGが有している特性と同じになり、補正を行なう必要はない。

以上のように本実施例によれば、温度検出回路１１の検出出力部１３は、ＶBG発生回路１２の抵抗素子Ｒ１に流れて熱電圧ＶTを発生させるバイアス電流Ｉのミラー電流（Ｂ・Ｉ）を検出用抵抗素子Ｒ３に流し、Ａ／Ｄ変換回路１４は、検出用抵抗素子Ｒ３の端子電圧を、変換用基準電源ＶREFを利用してＡ／Ｄ変換する。そして、検出用抵抗素子Ｒ３を、抵抗素子Ｒ１と同等の温度特性を備える素子にして、変換用基準電源ＶREFをバンドギャップ基準電圧ＶBGより生成するようにした。従って、従来技術のように複雑な補正を行なわずとも、温度を高い精度で検出することが可能となる。

（第２実施例）
図２は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例の温度検出回路１１Ａは、第１実施例の温度検出回路１１におけるトランジスタＴｒ１，Ｔｒ２，Ｔｒ７のエミッタに、抵抗素子（エミッタ抵抗）Ｒ４を挿入して構成されている。以上のように構成される第２実施例によれば、ＶBG発生回路１２Ａ並びに検出出力部１３Ａに設定される電流比の精度を高めて、温度の検出精度を向上させることができる。

（第３実施例）
図３は本発明の第３実施例を示すものであり、第２実施例と異なる部分について説明する。第３実施例の温度検出回路１１Ｂは、第２実施例の温度検出回路１１Ａにおいて、検出用抵抗素子Ｒ３を、可変抵抗素子Ｒ３＿Ｖに置き換えて構成されている。以上のように構成される第３実施例によれば、可変抵抗素子Ｒ３＿Ｖの抵抗値を変化させることで、電流比Ｂを可変設定し、出力電圧Ｖoutの傾きを調整することができる。

（第４実施例）
図４は本発明の第４実施例を示すものであり、第１実施例と異なる部分について説明する。第４実施例の温度検出回路１１Ｃは、第１実施例の温度検出回路１１のトランジスタＴｒ１，Ｔｒ２，Ｔｒ７に対して、ＰＮＰトランジスタＴｒ８，Ｔｒ９，Ｔｒ１０をカスケード接続したものである。また、トランジスタＴｒ８，Ｔｒ９のベースとグランドとの間には，トランジスタＴｒ３と同じ機能を成すＰＮＰトランジスタＴｒ１１が接続されている。この場合、電流の対称性を良好にするため、トランジスタＴｒ３のベースはトランジスタＴｒ２のコレクタに接続され、トランジスタＴｒ１１のベースはトランジスタＴｒ８のコレクタに接続されている。
以上のように構成される第４実施例によれば、ＶBG発生回路１２Ｃ並びに検出出力部１３Ｃを構成するトランジスタをカスケード接続することで、各トランジスタのコレクタ−エミッタ間電圧ＶCEを揃えることができ、温度の検出精度を更に高めることができる。

（第５実施例）
図５は、本発明の第５実施例であり、例えば第１実施例の温度検出回路１１を半導体基板上に構成した場合を示す、半導体構造の模式的断面図である。この場合、ＶBG発生回路１２並びに検出出力部１３を構成する各回路素子を、埋め込み酸化膜（ＳｉＯ₂）２１を有するＳＯＩ（Silicon On Insulator）基板２２上に形成する。そして、例えばＰＮＰトランジスタなどを、埋め込み酸化膜２１に達するトレンチ２３の内部に酸化膜材料（絶縁膜材料）２４を埋設することでトレンチ分離された領域に形成する。

斯様に構成すれば、ＶBG発生回路１２や検出出力部１３の形成領域は、他の回路素子の形成領域と酸化膜によって分離される。酸化膜による分離構造を採用すると、熱伝導率はＰＮ接合分離構造に比較して１／１０程度となる。従って、図５に示すように、温度検出回路１１の近傍に、例えば、パワーＭＯＳＦＥＴ２５のように、動作時に発熱を生じる回路素子が配置されている場合でも、その熱の影響を受けることなく、温度検出を安定して行うことができる。
このことにより、アクチュエータ一体で実装された駆動用ＩＣで、アクチュエータの温度を検出する機能を有する場合においても、駆動用出力素子（パワーＭＯＳ）の発熱の影響を受けることなく、アクチュエータ温度の検出を安定して行うことができる。

（第６実施例）
以降の第６〜第８実施例は、本発明の温度検出回路に適用できるＶBG発生回路の他の構成例を示すものである。図６に示す第６実施例の温度検出回路３３では、トランジスタＴｒ４，Ｔｒ５によってカレントミラー回路を構成し、トランジスタＴｒ５側のコレクタに抵抗素子Ｒ５を挿入し、トランジスタＴｒ４側のコレクタに、Ｎ（＝４）個の抵抗素子Ｒ５よりなる並列回路を挿入している。そして、トランジスタＴｒ５のエミッタは抵抗素子Ｒ１を介してグランドに接続され、トランジスタＴｒ５のエミッタは直接グランドに接続されている。

また、トランジスタＴｒ４，Ｔｒ５のコレクタは、オペアンプ３４の（＋）端子，（−）端子に夫々接続されており、オぺアンプ３４の出力端子は、バンドギャップ基準電圧ＶBGの出力線３５に接続されており、以上がＶBG発生回路３６を構成している。検出出力部は、第６実施例の検出出力部３２を使用し、抵抗素子Ｒ３は出力線３５に接続され、トランジスタＴｒ１２のベースは、トランジスタＴｒ４，Ｔｒ５のベースに接続されている。尚、図６では、電源や起動回路などの図示は省略している。
以上の構成において、ＶBG発生回路３６では、オペアンプ３４の作用により、トランジスタＴｒ４，Ｔｒ５のコレクタ電位は、何れも（Ｒ１・Ｉ＋ＶBE）となる。従って、トランジスタＴｒ４のコレクタ電流は（Ｎ・Ｉ）となる。

図７は、検出温度に応じた出力電圧Ｖoutの変化を示す。第１実施例の温度検出回路１１の場合、（ａ）に示すように、出力電圧Ｖoutは検出温度に比例して線形に増加する正の温度特性を示す。これに対して、第６実施例の温度検出回路３３は、（ｂ）に示すように、出力電圧Ｖoutは検出温度に反比例して線形に減少する負の温度特性を示す。従って、以上のように構成される第６実施例によれば、出力電圧Ｖoutに負の温度特性を持たせたい場合にも対応することができる。

（第７実施例）
また、図８に示す第７実施例の温度検出回路３７は、第６実施例の構成を若干変更したもので、ＶBG発生回路３８は、トランジスタＴｒ５を、セル比がＮ倍のトランジスタＴｒ１３に置き換え、トランジスタＴｒ４のコレクタに挿入する抵抗素子Ｒ５を１つだけにした構成である。このＶBG発生回路３８では、トランジスタＴｒ４，Ｔｒ１３のコレクタ電流は何れもＩとなるので、トランジスタＴｒ１３の１素子分のコレクタに流れる電流は１／Ｎとなる。

（第８実施例）
図９に示す第８実施例の温度検出回路３９は、Ｂｉ−ＣＭＯＳ構成となっており、ＶBG発生回路４０において、グランド側には、ＰＮＰトランジスタＴｒ１４と、セル比がＮ倍のＰＮＰトランジスタＴｒ１５，Ｔｒ１６とが配置されており、これらのコレクタ及びベースは何れもグランドに接続されている。また、第４実施例において、トランジスタＴｒ１，Ｔｒ２，Ｔｒ７〜１０により構成されていたカスケード接続構成部分が、ＰチャネルＭＯＳトランジスタ（ＦＥＴ）：Ｍ１〜Ｍ６により置き換えられている。そして、ＭＯＳトランジスタＭ４，Ｍ５と、トランジスタＴｒ１４，Ｔｒ１５との間には、ＮチャネルＭＯＳトランジスタＭ７〜Ｍ１０が配置され、これらのＭＯＳトランジスタＭ７〜Ｍ１０は、ＭＯＳトランジスタＭ１，Ｍ２，Ｍ４，Ｍ５と共に自己バイアス回路を構成している。ＭＯＳトランジスタＭ１０と、トランジスタＴｒ１５との間には、抵抗素子Ｒ１が接続されている。

また、ＶBG発生回路４０の構成部分として、電源線１５よりカスケード接続されている２つのＰチャネルＭＯＳトランジスタＭ１１，Ｍ１２があり、それらの各ゲートは、ＭＯＳトランジスタＭ２，Ｍ５のゲートに接続されている。そして、ＭＯＳトランジスタＭ１２とトランジスタＴｒ１６との間には抵抗素子Ｒ１が接続されており、ＭＯＳトランジスタＭ１２のドレインが、バンドギャップ基準電圧ＶBGの出力端子となっている。
一方、検出出力部４１側となるＭＯＳトランジスタＭ６のドレインは、抵抗素子Ｒ３を介してグランドに接続されており、そのドレインに出力電圧Ｖoutが現れるようになっている。

（第９実施例）
図１０は本発明の第９実施例を示すものであり、第１実施例と異なる部分のみ説明する。第９実施例の温度検出回路４２は、第１実施例の温度検出回路１１におけるＡ／Ｄ変換回路１４、比較器（コンパレータ，出力変換部）４３に置き換えて構成されている。比較器４３の非反転入力端子には電圧Ｖoutが与えられており、反転入力端子には、非反転増幅回路１７からの出力電圧ＶREFを、抵抗素子Ｒ６，Ｒ７で分圧した電位が与えられている。
以上のように構成される第９実施例によれば、Ａ／Ｄ変換回路１４に替えて比較器４３を使用する場合でも、検出用抵抗素子Ｒ３の端子電圧を、変換用基準電源ＶREFを利用して比較するので、温度を高い精度で検出することが可能となる。

（第１０実施例）
図１１は本発明の第１０実施例を示すものであり、第９実施例と異なる部分のみ説明する。第１０実施例の温度検出回路４４は、第９実施例の比較器４３に、比較用閾値電圧を付与する抵抗素子Ｒ６，Ｒ７に替えてＤ／Ａ変換回路４５が配置されており、そのＤ／Ａ変換回路４５には、例えば図示しないＥＥＰＲＯＭ等によって閾値電圧相当のデータ値が入力されるようになっている。そして、Ｄ／Ａ変換回路４５の変換用参照電圧として、基準電源ＶREFが与えられている。
以上のように構成される第１０実施例によれば、比較器４３に対し、Ｄ／Ａ変換回路４５を介して比較用閾値電圧を付与することで、第９実施例と同様の効果が得られる。

（第１１実施例）
図１２及び図１３は本発明の第１１実施例を示すものであり、第９実施例と異なる部分のみ説明する。第１１実施例は、非反転増幅回路１７の出力側に発振回路４６を配置したものであり、発振回路４６は、比較器４３を利用して構成されている。非反転増幅回路１７の出力端子とグランドとの間には、定電流源４７及びコンデンサ４８の直列回路が接続されており、コンデンサ４８の両端には、スイッチ回路４９及び定電流源５０の直列回路が並列に接続されている。スイッチ回路４９の開閉制御は（ハイレベルでＯＮ）、比較器４３の出力信号によって行われるようになっており、定電流源４７，５０の電流比は、１：２に設定されている。

また、抵抗素子Ｒ６，Ｒ７の共通接続点は、スイッチ回路５１を介して比較器４３の反転入力端子に接続されており、電圧Ｖoutも、スイッチ回路５２を介して前記反転入力端子に与えられている。スイッチ回路５２は、スイッチ回路４９と同相でＯＮ／ＯＦＦし、スイッチ回路５１は、逆相でＯＮ／ＯＦＦするように構成されている。そして、比較器４３の出力信号は、バッファ５３を介すことで周波数信号OSCOUTとして出力されるようになっている。すなわち、第１実施例の温度検出回路１１におけるＡ／Ｄ変換回路１４を発振回路４６に置き換えたものが、温度検出回路５４を構成している。

次に、第１１実施例の作用について説明する。図１３は、コンデンサ４８の端子電圧ＶＣと周波数信号OSCOUTとの変化を示すタイミングチャートである。スイッチ回路４９がＯＦＦするとコンデンサ４８は電流Ｉで充電され、スイッチ回路４９がＯＮするとコンデンサ４８は電流Ｉで放電される。そして、比較器４３の出力信号がハイレベルの場合はスイッチ回路５２側が閉じるため、比較器４３に与えられる閾値電圧は温度特性を有するＶout：Ｖth＿Ｌとなり、比較器４３の出力信号がロウレベルの場合はスイッチ回路５１側が閉じるため、比較器４３に与えられる閾値電圧は温度特性が無いＶREFの分圧電位：Ｖth＿Ｈとなる。その結果、コンデンサ４８の端子電圧ＶＣは三角波状に変化する（図１３（ａ）参照）。

そして、閾値電圧Ｖth＿Ｌは温度特性を有するため、低温時には、図１３（ｂ）に示すように電圧レベルが低下するので、周波数信号OSCOUTの周波数は低下する。一方、高温時には、図１３（ｃ）に示すように閾値電圧Ｖth＿Ｌは上昇するので、周波数信号OSCOUTの周波数も上昇する。すなわち、周波数信号OSCOUTは、検出温度に応じて周波数が変化するように出力される。

ここで、周波数信号OSCOUTの発振周波数Ｔは、コンデンサ４８の容量をＣとすると、（５）式で表される。
Ｔ＝（Ｖth＿Ｈ−Ｖth＿Ｌ）×Ｃ／Ｉ …（５）
したがって、周波数信号OSCOUTの出力パルス数を、例えばカウンタにより一定時間内でカウントすることにより、温度検出回路５４により検出された温度を把握することが可能となる。この場合、閾値電圧Ｖth＿Ｈに温度特性が無いバンドギャップ電圧を使用し、閾値電圧Ｖth＿Ｌに温度特性を有する電圧Ｖoutを使用するので、相対精度が向上し、温度検出精度を高めることができる。

本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形が可能である。
第５実施例において、温度検出回路の周辺に発熱を生じる回路素子が存在しない場合は、ＰＮ接合分離構造を採用しても良い。

本発明の第１実施例であり、温度検出回路の構成を示す図 本発明の第２実施例を示す図１相当図 本発明の第３実施例を示す図１相当図 本発明の第４実施例を示す図１相当図 本発明の第５実施例であり、温度検出回路を半導体基板上に構成した場合を示す模式的断面図 本発明の第６実施例を示す図１相当図 検出温度に応じた出力電圧Ｖoutの変化特性であり、（ａ）は第１実施例、（ｂ）は第６実施例の場合示す図 本発明の第７実施例を示す図１の一部相当図 本発明の第８実施例を示す図８相当図 本発明の第９実施例を示す図１相当図 本発明の第１０実施例を示す図１相当図 本発明の第１１実施例を示す図１相当図 コンデンサの端子電圧ＶＣと周波数信号OSCOUTとの変化を示すタイミングチャート 特許文献１に開示されているマイクロコントローラの構成を概略的に示す図 温度センサの回路構成を示す図

符号の説明

図面中、１１は温度検出回路、１２はバンドギャップ基準電圧発生回路、１３は検出出力部、１４はＡ／Ｄ変換回路（出力変換部）、２１は酸化膜、２４は酸化膜材料、３３は温度検出回路、３６はバンドギャップ基準電圧発生回路、３７は温度検出回路、３８はバンドギャップ基準電圧発生回路、３９は温度検出回路、４０はバンドギャップ基準電圧発生回路、４１は検出出力部、４２は温度検出回路、４３は比較器（出力変換部）、４４，５４は温度検出回路、Ｒ１は抵抗素子、Ｒ３は検出用抵抗素子、Ｒ４は抵抗素子を示す。

Claims (4)

1. 基準電圧を生成すると共に、熱電圧を発生させる経路を有するバンドギャップ基準電圧発生回路と、
   前記熱電圧を発生させる経路に流れる正の温度特性を持つバイアス電流を基準とするカレントミラー回路と、このカレントミラー回路のミラー電流を流す経路に直列に接続される検出用抵抗素子とで構成される検出出力部と、
   前記検出用抵抗素子の端子電圧を、変換用基準電源を利用して温度を判定するための出力形態に変換する出力変換部とを備え、
   前記検出用抵抗素子は、前記バンドギャップ基準電圧発生回路において前記バイアス電流が流れる経路に挿入されている抵抗素子と同等の温度特性を備え、
   前記出力変換部の変換用基準電源は、前記基準電圧より生成されることを特徴とする温度検出回路。
2. 前記バンドギャップ基準電圧発生回路は、電源側に接続されるカレントミラー回路を備え、
   前記検出出力部を構成するカレントミラー回路は、電源側に接続され、
   前記バンドギャップ基準電圧発生回路並びに前記検出出力部それぞれのカレントミラー回路を構成する複数のトランジスタのエミッタに、抵抗素子が挿入されていることを特徴とする請求項１記載の温度検出回路。
3. 前記バンドギャップ基準電圧発生回路は、電源側に接続されるカレントミラー回路を備え、
   前記検出出力部を構成するカレントミラー回路は、電源側に接続され、
   前記バンドギャップ基準電圧発生回路並びに前記検出出力部それぞれのカレントミラー回路を構成する複数のトランジスタが、カスケード接続されていることを特徴とする請求項１又は２記載の温度検出回路。
4. 前記バンドギャップ基準電圧発生回路と前記検出出力部とは、ＳＯＩ（Silicon 0n Insulator）基板上でトレンチ分離された領域に、半導体集積回路の一部として形成されることを特徴とする請求項１乃至３の何れかに記載の温度検出回路。

Images