JP4593067B2 - 半導体材料の積層構造の製造方法 - Google Patents
半導体材料の積層構造の製造方法 Download PDFInfo
- Publication number
- JP4593067B2 JP4593067B2 JP2002317878A JP2002317878A JP4593067B2 JP 4593067 B2 JP4593067 B2 JP 4593067B2 JP 2002317878 A JP2002317878 A JP 2002317878A JP 2002317878 A JP2002317878 A JP 2002317878A JP 4593067 B2 JP4593067 B2 JP 4593067B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- semiconductor material
- gan
- insulating thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は半導体材料の積層構造とその製造方法に関し、更に詳しくは、高品質で、表面が平坦な半導体厚膜を有する半導体材料の積層構造、とりわけその半導体がGaN系材料を代表例とする窒化物系III−V族化合物半導体である半導体材料の積層構造とそれを製造する方法に関する。
【0002】
【従来の技術】
例えば、GaN系半導体材料を用いた電界効果トランジスタ(FET)は、耐熱性が優れ、高耐圧で動作するFETとして注目されている。このようなGaN系FETを作製する場合には、所定のGaN系半導体を基板上に結晶成長させることが必要になる。
【0003】
一般に、半導体材料を用いた光素子や電子デバイスの製造に際しては、デバイス加工に先立ち、半導体基板の上にエピタキシャル結晶成長法で所定の半導体材料を順次積層して所定の積層構造を有する出発素材が作製される。
しかしながら、GaN系材料はその融点が2000℃を超え、かつその融点における蒸気圧も10GPaを超えるので、結晶成長用基板となる単結晶を直接作製することは極めて困難である。そのため、GaN系材料を結晶成長させる場合には、異種材料の基板を用いざるを得ない。
【0004】
しかしながら、GaN系材料と格子定数が一致する基板材料は全く存在しない。そのため、例えばGaNを結晶成長させる場合には、通常、基板の表面に予めバッファ層を結晶成長させ、その上に目的とするGaNを結晶成長させて、GaNと基板との間の格子不整合を緩和するという方法が採用されている。
その場合、基板としては、例えば、サファイア(Al2O3)基板、SiC基板、Si基板、GaAs基板、GaP基板などが用いられているが、これらのうち、サファイア基板が最もよく用いられている。しかしながら、このサファイア基板とGaNとの格子不整合率は20%以上である。
【0005】
GaN系半導体材料に限らず、基板とその上に成長する半導体材料との格子定数が互いに異なる場合も上記したような問題が発生する。
実用的な半導体デバイスを作製しようとする場合、基板上に成長させる半導体材料の層の厚みは少なくとも100nm以上必要である。しかしながら、臨界膜厚の関係から、基板の材料の格子定数と基板上に成長する半導体材料の格子定数との差が0.5%より大きい場合には、成長する半導体材料の層の厚みが100nmを超えると結晶に多数の欠陥が入るという問題がある。
【0006】
そのため、このサファイア基板の上に厚膜のGaN層を成膜する場合には、従来から次のような2通りの方法で結晶成長が行われている。
第1の方法は、サファイア基板の上にAlNから成るバッファ層を予め成膜したのち、その上に、GaNを厚く結晶成長させる方法である。
具体的には、有機金属気相成長(MOCVD)法で、サファイア基板の上に、トリメチルアルミニウム(TMA)とアンモニア(NH3)を用い、キャリアガスとして水素を用い、成長温度800℃で厚み50nm程度のAlNを成長させ、ついで、成長温度を1100℃程度にまで昇温し、トリメチルガリウム(TMG)とアンモニア(NH3)を用いてGaNを結晶成長させて表面が平坦なGaNの厚膜を成膜している。
【0007】
第2の方法は、サファイア基板の上に、予めGaNを成長させてバッファ層とし、その上にGaNを厚く結晶成長させる方法である。
具体的には、TMGとNH3を用い、キャリアガスとして水素を用い、成長温度500〜600℃程度の低温でGaNを成長させて厚み10〜20nm程度のバッファ層を成膜し、ついで成長温度を1000℃程度にまで昇温してGaNを結晶成長させ、表面が平坦な厚膜を成膜している。
【0008】
また、ガスソース分子線エピタキシャル法(GSMBE法)で、GaNのバッファ層を成膜し、その上にGaNの厚膜を成膜する場合には、基板の上に、金属Gaとプラズマ化した窒素源を用い、成長温度500〜550℃の低温でGaNのバッファ層を形成し、ついで成長温度を800℃程度にまで昇温してGaNを結晶成長させてGaNの厚膜を成膜している。
【0009】
第3の方法は、サファイアなどの基板の上に開口部を有するSiO2マスクを形成したのち、その上にMOCVD法などでGaNを結晶成長させる方法である(例えば特許文献1を参照)。
【0010】
【特許文献1】
特開2000−21789号公報
【0011】
【発明が解決しようとする課題】
しかしながら、例えばSi基板を用いてGaNの厚膜を成膜する場合、バッファ層がAlN、GaNのいずれかの場合であっても、成長温度が500〜600℃程度の低温であると、膜厚が10〜20nm程度のとき、当該バッファ層は層状ではなく島状に結晶成長してしまい、各島状結晶の間にはSi基板が表出した状態になる。そしてこのような状態にある基板の上には、高品質なGaNを結晶成長させることは事実上不可能である。
【0012】
このバッファ層の厚みを厚くすると、この島状結晶は消失して全体として層状のバッファ層にすることができる。しかしながら、そのときのバッファ層の表面は平坦ではないため、この上に結晶成長されるGaNの厚膜もその表面は平坦ではなくなる。
そしてまた、GaNを厚み1μm以上結晶成長させると、その厚膜にはクラックが発生するという問題が生じてくる。
【0013】
更に、形成された厚膜におけるGaN結晶は高品質とはいえないという問題がある。これは、バッファ層の成膜時に、当該バッファ層には基板との格子不整合に基づき膜厚方向に略垂直に延びる貫通転位(欠陥)が発生し、この貫通転位が、そのまま、この上に成膜されたGaN結晶に伝播するからである。
成膜されたGaNの厚膜にこのような欠陥が高い転位密度で発生すると、この積層構造を加工して例えばGaN系FETを製作した場合、そのFETの耐圧特性は劣化して、著しく低い電界強度で絶縁破壊を起こしたりすることがある。
【0014】
ところが、前記した特許文献1に記載されているように、基板に所定の開口部を有するマスクを形成し、そしてその上にGaN系半導体材料を成長させる場合は、成長層は高品質を保つため、上記したような問題は発生しにくくなる。
しかしながら、この方法の場合、マスクに開口部を形成するためのリソグラフィー作業が必要であり、またマスク上に成長した半導体材料の層には転位は少ないが、マスク開口部の直上に成長した半導体材料の層には多数の転位が発生し、更には、開口部の大きさは所定面積以下にすることができないため、デバイスとして有効利用できる面積が制約されるという問題がある。
【0015】
本発明は、GaN系材料を例にして説明したような上記した問題を解決し、基板との格子不整合が大きい半導体結晶であっても、その結晶性は単結晶で高品質であり、また厚膜化してもクラック発生は起こりずらく、更には当該厚膜表面も平坦で鏡面化している半導体材料の積層構造とその製造方法の提供を目的とする。
【0016】
とくに、本発明は、半導体材料が窒化物III−V族化合物半導体、なかでもGaN系材料であることを好適とする半導体材料の積層構造とそれを製造する方法の提供を目的とする。
【0017】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、
基板と、前記基板の表面に成膜され、かつ前記基板の表面にまで至る空孔が分布している絶縁薄膜と、前記基板と前記絶縁薄膜を覆う半導体材料から成る層とを備えていることを特徴とする半導体材料の積層構造が提供される。
【0018】
また、本発明においては、
基板の上に、前記基板の表面にまで至る空孔が分布する絶縁薄膜を形成する工程、および、
前記絶縁薄膜をマスクとして使用する選択横方向成長法で、半導体材料を前記絶縁薄膜の空孔内と表面にエピタキシャル成長させる工程を備えていることを特徴とする半導体材料の積層構造の製造方法が提供される。
【0019】
なお、上記した空孔は、その口径が5〜10nm程度の原子オーダの大きさになっている。
好ましくは、基板の上に、前記基板の表面にまで至る空孔が分布する絶縁薄膜を形成する工程(以下、第1工程という)、
前記空孔内に第1の半導体材料をエピタキシャル成長させて、前記空孔内に、前記第1の半導体材料を部分的に充填する工程(以下、第2工程という)、および、
前記絶縁薄膜をマスクとして使用する選択横方向成長法で、前記第1の半導体材料とは異種類の第2の半導体材料をエピタキシャル成長させる工程(以下、第3工程という)を備えていることを特徴とする半導体材料の積層構造の製造方法が提供される。
【0020】
【発明の実施の形態】
図1に、本発明の積層構造の1例を示す。
この積層構造では、まず、基板1の上に絶縁薄膜2が成膜されている。そして、この絶縁薄膜2には、絶縁薄膜2の表面2aから基板1の表面1aにまで至る微細な空孔3が形成されている。この空孔3の口径は5〜10nm程度の原子オーダの大きさである。
【0021】
そして、この空孔3の中には、空孔3に表出している基板の表面1aにエピタキシャル成長された半導体材料が充填されている。その場合、前記した第2工程により、この空孔3の中に後述する第1の半導体材料をエピタキシャル成長法で結晶成長させることにより、当該第1の半導体材料が部分充填されていることが好適であり、以後の説明はこの方法に関して行う。
【0022】
この第1の半導体材料4は、基板の表面1aから空孔3内を埋めているが、空孔3の全体に充填されているのではなく、部分的に充填されていて、空孔3内の上部は未充填の状態になっている。このような状態で部分充填されている第1の半導体材料4は、目的とする厚膜5を成膜するときのバッファ層として機能する。
【0023】
そして、このバッファ層4の上部に存在する空孔3の残余の未充填部分3aと絶縁薄膜2の表面2aは、第2工程の過程で、後述する選択横方向成長法で結晶成長された第2の半導体材料から成る厚膜5で埋設されている。
この積層構造において、上記した厚膜5は、後述するように、絶縁薄膜2をマスクとし、バッファ層4の上に、エピタキシャル結晶成長法の1つである選択横方向成長(ELO:Epitaxial Lateral Overgrowth)法で結晶成長されたものであり、しかも空孔3は原子オーダの微細な孔である。したがってバッファ層4から垂直方向に伝播する欠陥も極めて微細であるため、全体として結晶性が高品質な単結晶で構成される。
【0024】
この積層構造は次のような工程を経て製造される。それを、半導体材料がGaN系材料である場合について説明する。
まず、図2で示したように、基板1の上に絶縁薄膜2を形成する。
ここで、基板1としては、例えばSi基板を用いることができる。また、サファイア基板、GaAs基板、GaP基板、SiC基板、更には、ZnO、AlN、ZrB2、NdGaO3、LiGaO3、ScAlMgO4のような材料から成る基板を用いてもよい。いずれの基板を用いても、結晶性が高品質なGaN材料の厚膜5の成膜は可能である。
【0025】
絶縁薄膜2としては、絶縁性を備えていれば何であってもよいが、例えば、SiO2薄膜、SiN薄膜、TiN薄膜、TaOx薄膜、Al2O3薄膜、AlN薄膜、MoOx、WOx、TiOxのような金属酸化物の薄膜などをあげることができ、Si基板を用いた場合にはSiO2薄膜であることが好ましい。
絶縁薄膜2は、例えばMOCVD法で成膜される。その膜厚は2〜100nm程度に制御することが好ましい。その場合、例えば成膜時間、成膜ガス流量、成膜温度などの成膜条件を適宜に選択することにより、成膜された絶縁薄膜には、その面内で無秩序に分布し、口径が原子オーダの前記空孔3が自然に形成される。
【0026】
なお、成膜条件によっては、絶縁薄膜2に空孔3が形成されないこともある。
そのようなことを考えると、成膜した絶縁薄膜2に対して次のような処理を行って空孔3を意図的に形成することが好ましい。
例えば、絶縁薄膜2がSiO2薄膜である場合には、まず、図3で示したように、基板1の表面にSiO2薄膜2を成膜する。
【0027】
ついで、図4で示したように、SiO2薄膜2の表面に金属Gaまたは金属Inを直接付着させる。そして基板の全体を温度600〜1000℃程度にまで昇温する。その結果、SiO2と金属Ga(または金属In)の間で酸化還元反応が生起して、SiO2は、より高揮発性のSiO2に転換するので、その高揮発性のSiO2は脱離して、その痕跡が、図5で示したように、金属Ga(または金属In)の原子オーダの大きさを有する空孔3として残置する。
【0028】
なお、このときの金属Gaや金属Inの付着量は、それぞれ10原子層以下の厚みに設定することが好ましい。10原子層よりも厚くすると、金属Gaや金属Inがドロップ(液状)となって不都合であるからである。
第2工程では、上記した第1工程で得られた中間体に例えばMOCVD法を適用し、絶縁薄膜(SiO2薄膜)2をマスクとして第1の半導体材料の選択成長を行い、図6で示した中間体を製造する。
【0029】
第1の半導体材料は、空孔3の中で、基板の表面1aから選択的に核形成して順次堆積していき、空孔内には第1の半導体材料から成るバッファ層4が形成される。
その場合、成長条件、とりわけ成長時間を適正に制御することにより、空孔3の中を全て第1の半導体材料で充填するのではなく、空孔3の上部には空間部分3aが残るような厚みでバッファ層4を形成する。空孔全体の深さに対し5〜50%程度の空間部分3aが残置するように、バッファ層4を形成することが好ましい。
【0030】
その理由は、次の第3工程で第2の半導体材料の選択横方向成長を実施可能とするためである。
ここで、用いる第1の半導体材料としては、第3工程で用いる第2の半導体材料と関係で適宜に選択されるが、例えば第3工程で用いる第2の半導体材料がGaNである場合には、AlGaN、AlxInyGaN、AlxInyGaNAsm、AlxGaNPnAsm、AlxInyGaNPnAsm(0≦y,y,m,n≦1)などを単独で用いることができる。この場合、バッファ層4は1層になる。
【0031】
また、複数のGaN系材料を積層してバッファ層4を多層構造にしてもよい。
例えば、AlGaN/GaN、AlINGaN/InGaN、AlxInyGaN/AlxInyGaNAsm、AlxInyGaNAsm/AlxInyGaPAsm(0≦y,y,m≦1)などを順次積層してバッファ層にしてもよい。
この第1の半導体材料の空孔3内への結晶成長(充填)に際しては、成長温度を高温にして実施することが好ましい。具体的には、成長温度は600℃以上に設定することが好ましい。
【0032】
その理由は、成長した結晶が高品質になるので、第3工程で成膜される厚膜も高品質にすることができ、また、空孔内の基板表面1aにおける第1の半導体材料のマイグレーションが促進され、そのため、基板表面1aの全面に、ムラを生ずることなく均一に半導体材料の結晶成長を実現することができるからである。
なお、AlGaNで上記したバッファ層を形成する場合、N源(NH3)の導入に先立ち、空孔内の基板表面1aに金属Alを数原子層付着させ、ついで、TMG,TAM,NH3を導入してAlxGa1-xN(0<x≦1)にしてもよい。
【0033】
また、NH3の導入に先立ち、空孔内の表面表面1aに金属Gaを付着させてからTMG,TMA、NH3を導入してAlxGa1-xN(0≦x<1)にしてもよい。
これらのバッファ層を用いて後述する第3工程を行っても、成膜された第2の半導体材料から成る厚膜は、その表面が平坦になり、鏡面化する。
【0034】
また、上記したAlxGa1-xN(0≦x≦1)の結晶成長時における成長温度は650〜900℃に設定することが好ましい。基板表面1aには、均一にバッファ層を形成することができるからである。
その場合、AlxGa1-xNにおけるAl組成が0≦x≦0.2と低いときは、成長温度を650〜750℃に設定することが最適である。そして、Al組成が高くなるにつれて成長温度を高めていくことにより(ただし、最高900℃まで)、バッファ層を均一に形成することができる。
【0035】
第3工程では、第2工程で得られた図6の中間体に対し、例えばMOCVD法を適用して第2の半導体材料を結晶成長させて、図1で示したような本発明の積層構造を製造する。
この第3工程においては、最初に、バッファ層4の上で第2の半導体材料の結晶成長が進み、空孔内における上部の空間部分3aは当該第2の半導体材料で埋設されていく。そして空孔内の埋設が完了した時点以降は、絶縁薄膜2の表面2aの上で選択横方向成長が進行し、第2の半導体材料から成る厚膜5が形成されていく。
【0036】
この厚膜5において、空孔3内のバッファ層4の略直上部に位置する箇所では貫通転位が伝播している。一方、絶縁薄膜2の表面2aの上部に位置する箇所では貫通転位の伝播が抑制されているため、そこに成長した結晶は高品質になっている。
そして、空孔3はその口径が原子オーダと超微細な孔であるため、空孔3の全体の口径面積が結晶成長面に占める割合は極めて少ないといえる。
【0037】
したがって、成膜された厚膜5において貫通転位の転位密度は極めて低くなっていて、そのため厚膜5の結晶性は全体として高品質になっている。
用いる第2の半導体材料としては、本発明の積層構造を経由して製造される目的の光素子や電子デバイスとの関係で選定され、例えばGaN系デバイスの製造が目的であればGaNをあげることができる。
【0038】
そして、この第2の半導体材料との関係で例えば前記したような第1の半導体材料が選定される。
以上の説明は、GaN系材料について行ったが、本発明で用いる半導体材料はこれに限定されるものではなく、AlGaN、AlInGaN、AlInGaNAsPのような他の窒化物系III−V族化合物半導体であってもよい。
【0039】
【実施例】
まず、フッ酸で表面を化学エッチングしたSi基板を用意した。このSi基板をMOCVD装置にセットし、基板温度400℃で、SiH4,O2をそれぞれ15sccm,30sccm流してプラズマ化した条件で運転して厚み100nmのSiO2薄膜を成膜した。
【0040】
別実験で同様の条件でSiO2薄膜を成膜し、その表面と断面をSEM観察したところ、この薄膜には、口径5〜10nmの微細空孔がSi基板の表面にまで形成されていた。そして、これらの微細空孔の口径面積の積算値はSiO2薄膜の全体面積に対し10%程度であった。
装置内をターボポンプで5×10-6Pa以下の真空度まで真空引きしたのち1Paまで真空度を高め、基板温度を800℃に昇温した。
【0041】
ついで、基板を900rpmで回転させながら、Ga源としてTMG(58n mol/min)、Al源としてTMA(58n mol/min)、N源としてNH3(12l/min)の流量で4分間基板表面に供給した。この供給量は、厚み50nmのAlGaNを結晶成長させる量に相当する。
ついで、基板温度を1300℃にまで昇温し、TMAの供給を絶ち、15分間のGaN成長を行って厚み500nmの厚膜を成膜した。
【0042】
装置から基板を取出し、GaN厚膜を目視観察した。表面は極めて平坦であり、金属光沢の鏡面を呈していた。
また、GaN厚膜の光学特性をフォトルミネッセンス(PL)法で調査したところ、バンド端(365nm)における発光強度は著しく強く、深い準位(deep level)の発光はほとんど認められなかった。このようなことから、このGaN厚膜におけるGaN結晶は高品質であることを確認することができた。
【0043】
【発明の効果】
以上の説明で明らかなように、本発明によれば、高品質で、厚膜な半導体層を有する積層構造を製造することができる。とくに本発明をGaN系材料に適用することにより、厚膜で高品質のGaN層を成膜することができ、そのことから、例えば高耐圧で低オン抵抗で動作する電子デバイスを製造することができる。
【0044】
更に、絶縁薄膜の空孔の径を数10nm以下にすることができるため、形成された厚膜においては、デバイスとして有効利用できる面積が制約されにくくなり、また、特許文献1で行っているようなマスクのリソグラフィー作業が不要になるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の積層構造の1例を示す断面図である。
【図2】基板に絶縁薄膜を形成した状態を示す断面図である。
【図3】基板にSiO2薄膜を成膜した状態を示す断面図である。
【図4】絶縁薄膜に金属を直接付着させた状態を示す断面図である。
【図5】図4の中間体を加熱してSiO2薄膜に空孔を形成した状態を示す断面図である。
【図6】SiO2薄膜の空孔内に第1の半導体材料を部分充填した状態を示す断面図である。
【符号の説明】
1 基板
1a 基板1の表面
2 絶縁薄膜
2a 絶縁薄膜2の表面
3 空孔
3a 残余の空孔の部分
4 バッファ層(第1の半導体材料)
5 厚膜(第2の半導体材料)
Claims (5)
- 基板の上に絶縁薄膜を成膜したのち、前記絶縁薄膜の表面に前記絶縁薄膜を還元する物質を部分的に堆積し、ついで全体を昇温して前記物質が堆積している箇所の絶縁薄膜を還元し、その反応生成物を脱離させて前記基板の表面にまで至る空孔を形成する工程、
および、前記絶縁薄膜をマスクとして使用する選択横方向成長法で、半導体材料を前記絶縁薄膜の空孔内と表面にエピタキシャル成長させる工程を備えていることを特徴とする半導体材料の積層構造の製造方法。 - 絶縁薄膜を還元する物質が金属原子である請求項1の半導体材料の積層構造の製造方法。
- 前記金属原子がInまたはGaである請求項2の半導体材料の積層構造の製造方法。
- 前記金属原子の堆積の厚みは、10原子層以下の厚みである請求項2または3の半導体材料の積層構造の製造方法。
- 前記絶縁薄膜の成膜、前記空孔の形成、前記半導体材料のエピタキシャル成長は、いずれも同一の装置を用いて行われる請求項1の半導体材料の積層構造の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317878A JP4593067B2 (ja) | 2002-10-31 | 2002-10-31 | 半導体材料の積層構造の製造方法 |
PCT/JP2003/001935 WO2003073514A1 (fr) | 2002-02-28 | 2003-02-21 | Structure multicouche a semi-conducteur a base de nitrure d'elements du groupe iii-v et son procede de production |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317878A JP4593067B2 (ja) | 2002-10-31 | 2002-10-31 | 半導体材料の積層構造の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004153102A JP2004153102A (ja) | 2004-05-27 |
JP4593067B2 true JP4593067B2 (ja) | 2010-12-08 |
Family
ID=32461162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002317878A Expired - Lifetime JP4593067B2 (ja) | 2002-02-28 | 2002-10-31 | 半導体材料の積層構造の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4593067B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054767A (ja) * | 2006-10-10 | 2009-03-12 | Showa Denko Kk | Iii族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ |
JP5136615B2 (ja) * | 2010-09-08 | 2013-02-06 | 住友電気工業株式会社 | Iii族窒化物半導体発光素子を製造する方法 |
JP5482771B2 (ja) * | 2011-12-09 | 2014-05-07 | 住友電気工業株式会社 | Iii族窒化物半導体発光素子を製造する方法 |
JP2014078590A (ja) * | 2012-10-10 | 2014-05-01 | Tokyo Electron Ltd | 半導体素子の製造方法及び半導体素子 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04315419A (ja) * | 1991-04-12 | 1992-11-06 | Nec Corp | 元素半導体基板上の絶縁膜/化合物半導体積層構造 |
JPH06326040A (ja) * | 1993-05-17 | 1994-11-25 | Nippon Telegr & Teleph Corp <Ntt> | 原子層マスクの作製方法 |
JPH08186245A (ja) * | 1994-12-28 | 1996-07-16 | Sony Corp | 量子構造の製造方法 |
JPH11260811A (ja) * | 1998-03-06 | 1999-09-24 | Agency Of Ind Science & Technol | 固体選択成長用マスク及びその製造方法 |
JP2001185498A (ja) * | 1999-12-27 | 2001-07-06 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体膜の成長方法及びiii族窒化物系化合物半導体素子 |
JP2002050585A (ja) * | 2000-08-03 | 2002-02-15 | Hitachi Cable Ltd | 半導体の結晶成長方法 |
JP2002164292A (ja) * | 2000-11-29 | 2002-06-07 | Sumitomo Chem Co Ltd | 化合物半導体基板およびその製造方法 |
JP2002249400A (ja) * | 2001-02-22 | 2002-09-06 | Mitsubishi Chemicals Corp | 化合物半導体単結晶の製造方法およびその利用 |
-
2002
- 2002-10-31 JP JP2002317878A patent/JP4593067B2/ja not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04315419A (ja) * | 1991-04-12 | 1992-11-06 | Nec Corp | 元素半導体基板上の絶縁膜/化合物半導体積層構造 |
JPH06326040A (ja) * | 1993-05-17 | 1994-11-25 | Nippon Telegr & Teleph Corp <Ntt> | 原子層マスクの作製方法 |
JPH08186245A (ja) * | 1994-12-28 | 1996-07-16 | Sony Corp | 量子構造の製造方法 |
JPH11260811A (ja) * | 1998-03-06 | 1999-09-24 | Agency Of Ind Science & Technol | 固体選択成長用マスク及びその製造方法 |
JP2001185498A (ja) * | 1999-12-27 | 2001-07-06 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体膜の成長方法及びiii族窒化物系化合物半導体素子 |
JP2002050585A (ja) * | 2000-08-03 | 2002-02-15 | Hitachi Cable Ltd | 半導体の結晶成長方法 |
JP2002164292A (ja) * | 2000-11-29 | 2002-06-07 | Sumitomo Chem Co Ltd | 化合物半導体基板およびその製造方法 |
JP2002249400A (ja) * | 2001-02-22 | 2002-09-06 | Mitsubishi Chemicals Corp | 化合物半導体単結晶の製造方法およびその利用 |
Also Published As
Publication number | Publication date |
---|---|
JP2004153102A (ja) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4088111B2 (ja) | 多孔質基板とその製造方法、GaN系半導体積層基板とその製造方法 | |
JP3886341B2 (ja) | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 | |
US6720196B2 (en) | Nitride-based semiconductor element and method of forming nitride-based semiconductor | |
US6627552B1 (en) | Method for preparing epitaxial-substrate and method for manufacturing semiconductor device employing the same | |
JP4371202B2 (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
JP3631724B2 (ja) | Iii族窒化物半導体基板およびその製造方法 | |
JP3821232B2 (ja) | エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法 | |
JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
CN108352307B (zh) | Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板 | |
EP1796180A1 (en) | Light emitting element and its manufacturing method | |
US20020056840A1 (en) | Epitaxial growth of nitride compound semiconductor | |
JPH10312971A (ja) | III−V族化合物半導体膜とその成長方法、GaN系半導体膜とその形成方法、GaN系半導体積層構造とその形成方法、GaN系半導体素子とその製造方法 | |
JP4860736B2 (ja) | 半導体構造物及びそれを製造する方法 | |
US20060189019A1 (en) | Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound | |
JP3476754B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
JP2000012976A (ja) | Iii−v族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法 | |
JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
JP2927768B1 (ja) | 半導体装置およびその製造方法 | |
JP3934320B2 (ja) | GaN系半導体素子とその製造方法 | |
JP4593067B2 (ja) | 半導体材料の積層構造の製造方法 | |
JP5814131B2 (ja) | 構造体、及び半導体基板の製造方法 | |
JP2003178976A (ja) | 半導体装置およびその製造方法 | |
JP4329984B2 (ja) | Iii−v族窒化物半導体の層構造体、その製造方法 | |
JP2017130539A (ja) | 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置 | |
JP4545389B2 (ja) | エピタキシャル基板およびiii族窒化物層群の転位低減方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050909 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050916 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20061102 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080807 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081008 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081015 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4593067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |