JP4585258B2 - プラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。

かかるマトリクス表示方式のディスプレイパネルの一つとしてＡＣ（交流放電）型のＰＤＰが知られている。ＡＣ型のＰＤＰは、複数の列電極（アドレス電極）と、これら列電極と直交して配列されておりかつ一対にて１走査ラインを形成する複数の行電極対とを備えている。これら各行電極対及び列電極は、放電空間に対して誘電体層で被覆されており、行電極対と列電極との交点にて１画素に対応した放電セルが形成される構造となっている。

ここで、かかるＰＤＰに対して中間調表示を実施させる方法の一つとして、１フィールド期間を、Ｎビットの画素データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフィールドに分割して表示する、いわゆるサブフィールド法が知られている。図１は、かかるサブフィールド法による１フィールド期間中での発光駆動フォーマットを示す図である。

図１に示される一例においては、供給される画素データが６ビットの場合を想定し、１フィールドの期間をＳＦ１、ＳＦ２...、ＳＦ６なる６個のサブフィールドに分割して発光駆動を行う。これら６個のサブフィールドによる発光を１通り実行することにより、１フィールド分の画像に対する６４階調表現が可能となるのである。

各サブフィールドは、リセット行程Ｒｃ、アドレス行程Ｗｃ、及びサスティン行程Ｉｃにて構成される。リセット行程Ｒｃでは、上記ＰＤＰの全放電セルを一斉に放電励起（リセット放電）せしめることにより、全放電セル内に一様に壁電荷を形成させる。次のアドレス行程Ｗｃでは、各放電セル毎に、画素データに応じた選択的な消去放電を励起せしめる。この際、かかる消去放電が実施された放電セル内の壁電荷は消滅して"消灯セル"となる。一方、消去放電が実施されなかった放電セルは壁電荷が残留したままとなっているので"点灯セル"となる。サスティン行程Ｉｃでは、上記点灯セルに対してのみ各サブフィールドの重み付けに対応した時間だけ放電発光状態を継続させる。これにより、各サブフィールドＳＦ１〜ＳＦ６では、順に１：２：４：８：１６：３２なる発光期間比にて維持発光が行われるのである。

上記アドレス行程Ｗｃにおいて、上述した如き各放電セル内に形成されている壁電荷を選択的に消去せしめるという選択消去アドレス法を採用した場合には、各サブフィールドの先頭部において図１の斜線部にて示されるリセット行程Ｒｃを実施することが必須となる。ところが、かかるリセット行程Ｒｃにて全放電セルに対して実施されるリセット放電は、比較的強い放電、すなわち輝度レベルの高い発光を伴うものである。よって、図１の斜線にて示される６箇所にて、画素データとは何等関与しない発光が起こるので、画像のコントラストを低下させてしまうという問題があった。

そこで、特許文献１に示されたように１フィールドの先頭でのみ全セルに壁電荷を形成するリセット放電を生じさせ、いずれか１のＳＦでのみ選択消去アドレスを行うことにより、コントラストを向上させるシーケンスが提案されている。

このシーケンスでは、リセット放電によるプライミング効果が低下し、各駆動パルスの印加による放電を確実に生起させるために、各駆動パルスのパルス幅を広くすることが必要となる。

本発明が解決しようとする課題には、上記の欠点が一例として挙げられ、誤放電を抑制しつつコントラストを向上させることができるプラズマディスプレイ装置を提供することが本発明の目的である。

請求項１に係る発明のプラズマディスプレイ装置は、複数の行電極対と、その行電極対に対して交差する方向に延びて行電極対との各交差部分に各々放電セルを形成する複数の列電極と、電子線の照射によって励起されて波長域２００〜３００ｎｍ内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体が、前記表示セル各々内の前記放電空間に接する面において形成された酸化マグネシウム層が設けられているプラズマディスプレイパネルと、前記複数の行電極対各々の対をなす行電極間にリセットパルスを印加して前記放電セル中に壁電荷を形成するリセット放電を生起せしめるリセット手段と、前記行電極対の一方の行電極に走査パルスを印加すると共に映像信号に基づく表示データに応じて列電極にデータパルスを印加して前記放電セル各々に形成されている前記壁電荷を選択的に消去させる選択消去放電を生起せしめるアドレス手段と、前記対をなす行電極間にサスティンパルスを印加して前記放電セル内で前記壁電荷が形成されている放電セルのみに維持放電を生起せしめるサスティン手段と、を備え、前記映像信号の１フィールドの表示期間をアドレス期間とサスティン期間とからなる複数のサブフィールドで構成し、前記リセット手段は、前記１フィールドの表示期間の先頭サブフィールドのアドレス期間に先立って前記リセットパルスを１つのみ印加することを特徴としている。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図２は、本発明によるプラズマディスプレイ装置の概略構成を示す図である。

図２に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ行電極駆動回路５１、Ｙ行電極駆動回路５３、列電極駆動回路５５、及び駆動制御回路５６から構成される。

ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に各々伸張して配列された列電極Ｄ₁〜Ｄ_m、横方向（水平方向）に各々伸張して配列された行電極Ｘ₁〜Ｘ_n及び行電極Ｙ₁〜Ｙ_nが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ₁，Ｘ₁）、（Ｙ₂，Ｘ₂）、（Ｙ₃，Ｘ₃）、・・・、（Ｙ_n，Ｘ_n）が各々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ₁〜Ｄ_m各々との各交叉部(図２中の一点鎖線にて囲まれた領域)には、画素を担う放電セルＰＣが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する放電セルＰＣ₁、1〜ＰＣ1、_m、第２表示ラインに属する放電セルＰＣ2、₁〜ＰＣ2、_m、・・・・、第ｎ表示ラインに属する放電セルＰＣ_n、1〜ＰＣ_n、_mの各々がマトリクス状に配列されているのである。

ＰＤＰ５０の列電極Ｄ₁〜Ｄ_m各々は列電極駆動回路５５に接続され、行電極Ｘ₁〜Ｘ_n各々はＸ行電極駆動回路５１に接続され、行電極Ｙ₁〜Ｙ_n各々はＹ行電極駆動回路５３に接続されている。

図３は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。図３においては、ＰＤＰ５０の列電極Ｄ₁〜Ｄ₃各々と、第１表示ライン（Ｙ₁，Ｘ₁）及び第２表示ライン（Ｙ₂，Ｘ₂）との各交叉部を抜粋して示すものである。図４は、図３のＶ３−Ｖ３線におけるＰＤＰ５０の断面を示す図であり、図５は、図３のＷ２−Ｗ２線におけるＰＤＰ５０の断面を示す図である。

図３に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各放電セルＰＣに対応した位置に各々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各放電セルＰＣに対応した位置に各々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図４に示す如く、その前面側がＰＤＰ５０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇ１を介して互いに対向している。又、前面透明基板１０の背面側には、１対の行電極対（Ｘ₁、Ｙ₁）とこの行電極対に隣接する行電極対（Ｘ₂、Ｙ₂）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図４に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。この誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、後述するような気相法酸化マグネシウム（ＭｇＯ）単結晶体粉末を含む酸化マグネシウム層１３が形成されている。

一方、前面透明基板１０と平行に配置された背面基板１４上には、列電極Ｄの各々が、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において各々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。なお、ＰＤＰ５０の各表示ライン毎に、図３に示す如き梯子形状の隔壁１６が各々形成されており、互いに隣接する隔壁１６の間には、図３に示す如き隙間ＳＬが存在する。又、梯子状の隔壁１６によって、各々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む放電セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。各放電セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、図４に示す如くこれらの面を全て覆うように蛍光体層１７が形成されている。この蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。各放電セルＰＣの放電空間Ｓと隙間ＳＬとの間は、図４に示す如く酸化マグネシウム層１３が横壁１６Ａに当接されることによって互いに閉じられている。一方、図５に示す如く、縦壁１６Ｂは酸化マグネシウム層１３に当接されていないので、その間に隙間ｒ１が存在する。すなわち、２次元表示画面の横方向において互いに隣接する放電セルＰＣ各々の放電空間Ｓは、この隙間ｒ１を介して互いに連通しているのである。

ここで、上記酸化マグネシウム層１３を形成する酸化マグネシウム結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られる単結晶体、例えば電子線の照射により励起されて波長域２００〜３００ｎｍ内（特に、２３０〜２５０ｎｍ内の２３５ｎｍ付近）にピークを有するＣＬ発光を行う気相法酸化マグネシウム結晶体を含んでいる。この気相法酸化マグネシウム結晶体には、図６のＳＥＭ写真像に示す如き立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは図７のＳＥＭ写真像に示す如き立方体の単結晶構造を有する、２０００オングストローム以上の粒径のマグネシウム単結晶体が含まれている。このようなマグネシウム単結晶体は、他の方法によって生成された酸化マグネシウムと比較すると高純度であると共に微粒子であり、粒子の凝集が少ない等の特徴を備えており、後述するように放電遅れ等の放電特性の改善に寄与する。なお、本実施例においては、ＢＥＴ法によって測定した平均粒径が５００オングストローム以上、好ましくは２０００オングストローム以上の気相酸化マグネシウム単結晶体を用いている。そして、このような酸化マグネシウム単結晶体を、スプレー法や静電塗布法等により、図８に示す如く誘電体層１２の表面に付着させることにより酸化マグネシウム層１３を形成させるのである。尚、誘電体層１２及び嵩上げ誘電体層１２Ａの表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上に気相法酸化マグネシウム単結晶体を付着させて酸化マグネシウム層１３を形成するようにしても良い。

駆動制御回路５６は、上記構造を有するＰＤＰ５０を図９に示す如きサブフィールド法（サブフレーム法）を採用した発光駆動シーケンスに従って駆動させるべき各種制御信号をＸ行電極駆動回路５１、Ｙ行電極駆動回路５３、及び列電極駆動回路５５の各々に供給する。Ｘ行電極駆動回路５１、Ｙ行電極駆動回路５３、及び列電極駆動回路５５は、図９に示す発光駆動シーケンスに従ってＰＤＰ５０を駆動すべき各種駆動パルスを生成してＰＤＰ５０に供給する。Ｘ行電極駆動回路５１はリセットパルス発生回路５１ａ及びサスティンパルス発生回路５１ｂとを有している。Ｙ行電極駆動回路５３はリセットパルス発生回路５３ａ、スキャンパルス発生回路５３ｂ及びサスティンパルス発生回路５３ｃを有している。

図９に示す発光駆動シーケンスにおいては、１フィールド（１フレーム）の表示期間内のサブフィールドＳＦ１〜ＳＦＮ各々において、アドレス行程Ｗ及びサスティン行程Ｉを各々実行する。また、先頭のサブフィールドＳＦ１に限り、アドレス行程Ｗに先立ちリセット行程Ｒを実行する。

図１０は、サブフィールドＳＦ１〜ＳＦＮの内からＳＦ１及びＳＦ２を抜粋して、ＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに印加される各種駆動パルスの印加タイミングを示す図である。

先頭のサブフィールドＳＦ１においてのみアドレス行程Ｗに先立ち実施されるリセット行程Ｒでは、Ｘ行電極駆動回路５１のリセットパルス発生回路５１ａが図１０に示す如き負極性のリセットパルスＲＰ_Xを行電極Ｘ₁〜Ｘ_nに一斉に印加する。リセットパルスＲＰ_Xは急峻な立ち上がり及び立ち上がり波形を有している。更に、かかるリセットパルスＲＰ_Xの印加と同時に、Ｙ行電極駆動回路５３のリセットパルス発生回路５３ａは、図１０に示す如き、時間経過に伴い緩やかに電圧値が上昇してピーク電圧値Ｖ１に至るパルス波形を有する正極性のリセットパルスＲＰ_Yを行電極Ｙ₁〜Ｙ_nに一斉に印加する。リセットパルスＲＰ_Yのピーク電圧値は、後述のサスティンパルスＩＰ_X及びＩＰ_Yのピーク電圧値よりも大である。リセットパルスＲＰ_Y及びリセットパルスＲＰxの同時印加により、全ての放電セルＰＣ1、₁〜ＰＣ_n、_m各々内の行電極Ｘ及びＹ間においてリセット放電が生起される。かかるリセット放電の終息後、各放電セルＰＣの放電空間Ｓ内における酸化マグネシウム層１３の表面に所定量の壁電荷が形成される。具体的には酸化マグネシウム層１３の表面上における行電極Ｘの近傍には正極性の電荷が形成され、行電極Ｙの近傍には負極性の電荷が形成される、いわゆる壁電荷の形成された状態となる。その後、Ｙ行電極駆動回路５３は、リセットパルスＲＰ_Yの立ち下がり時に緩やかに電圧変化させる。すなわち、図１０に示すように、リセットパルスＲＰ_Yを走査パルスと接地電位との間の中間電位Ｖ２までアンダーシュートさせる。これにより、リセットパルスＲＰ_Yの立ち下がり時に壁電荷を消去してしまう強い消去放電が生じないようにしていると共に次のアドレス行程での選択的な消去放電が良好に行われるように壁電荷量を調整している。

保護層として気相法酸化マグネシウム層１３を設けたパネルでは、放電確率が著しく高いため、微弱なリセット放電が安定して生じる。突起電極、特にＴ字形状の先端幅広電極との組み合わせにより、放電ギャップ近傍にリセット放電が局所化され、行電極全体で放電が生じるような強い突発的なリセット放電が生じる可能性が一層抑制される。よって、列電極と行電極との間で強い放電が生じ難く、短時間に安定した微弱リセット放電を生じさせることが可能である。

また、気相法酸化マグネシウム層１３を設けた構成では、放電確率が著しく向上しているので、１つのリセットパルスの印加、すなわち１回のリセット放電であってもプライミング効果が持続する。よって、リセット動作及び選択消去動作をより安定化することができる。また、リセット放電の回数を最小にすることによりコントラストが向上する。

なお、気相法酸化マグネシウム層１３を設けた場合の作用については更に後述する。

次に、サブフィールドＳＦ１〜ＳＦ１５各々のアドレス行程Ｗでは、Ｙ行電極駆動回路５３のスキャンパルス発生回路５３ｂが正極性の電圧を全ての行電極Ｙ₁〜Ｙ_nに印加しつつ、それに重畳して負極性の電圧を有する走査パルスＳＰを行電極Ｙ₂〜Ｙ_n各々に順次印加して行く。この間、Ｘ電極駆動回路５１は、行電極Ｘ₁〜Ｘ_n各々を０Ｖにさせる。列電極駆動回路５５は、このサブフィールドＳＦ１に対応した画素駆動データビット群ＤＢ１における各データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、列電極駆動回路５５は、論理レベル０の画素駆動データビットを正極性の高電圧の画素データパルスＤＰに変換する一方、論理レベル１の画素駆動データビットを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、かかる画素データパルスＤＰを走査パルスＳＰの印加タイミングに同期して１表示ライン分(ｍ個)ずつ列電極Ｄ₁〜Ｄ_mに印加して行く。つまり、列電極駆動回路５５は、先ず、第１表示ラインに対応したｍ個の画素データパルスＤＰからなる画素データパルス群ＤＰ₁を列電極Ｄ₁〜Ｄ_mに印加し、次に、第２表示ラインに対応したｍ個の画素データパルスＤＰからなる画素データパルス群ＤＰ₂を列電極Ｄ₁〜Ｄ_mに印加して行くのである。負極性の電圧を有する走査パルスＳＰと高電圧の画素データパルスＤＰとが同時に印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間において選択消去放電が生起され、放電セルＰＣ内に形成されていた壁電荷が消滅する。一方、走査パルスＳＰが印加されたものの低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内では上記の如き選択消去放電は生起されない。よって、放電セルＰＣ内の壁電荷の形成状態が維持される。すなわち、放電セルＰＣ内に壁電荷が存在する場合にはそれがそのまま残留し、壁電荷が存在しない場合には壁電荷の非形成状態が維持される。

このように、選択消去アドレス法に基づくアドレス行程Ｗでは、サブフィールドに対応した画素駆動データビット群の各データビットに応じて選択的に放電セルＰＣ各々内に選択消去アドレス放電を生起させて壁電荷を消去させる。これにより、壁電荷の残留する放電セルＰＣを点灯セル状態、壁電荷が消去された放電セルＰＣを消灯セル状態に設定するのである。

次に、各サブフィールドのサスティン行程Ｉでは、Ｘ行電極駆動回路５１のサスティンパルス発生回路５１ｂ及びＹ行電極駆動回路５３のサスティンパルス発生回路５３ｃの各々が、交互に繰り返し正極性のサスティンパルスＩＰ_X及びＩＰ_Yを行電極Ｘ₁〜Ｘ_n及びＹ₁〜Ｙ_nに印加する。サスティンパルスＩＰ_X及びＩＰ_Yを印加する回数は、各サブフィールドにおける輝度の重み付けに依存する。この際、これらサスティンパルスＩＰ_X及びＩＰ_Yが印加される度に、所定量の壁電荷が形成されている上記点灯セル状態にある放電セルＰＣのみがサスティン放電し、この放電に伴い蛍光体層１７が発光してパネル面に画像が形成される。

ここで、前述した如く、各放電セルＰＣ内に形成されている酸化マグネシウム層１３に含まれている気相酸化マグネシウム単結晶体は、電子線の照射により励起されて図１１に示す如き波長域２００〜３００ｎｍ内（特に、２３０〜２５０ｎｍ内の２３５ｎｍ付近）にピークを有するＣＬ発光を行う。この際、図１２に示す如く、気相法酸化マグネシウム結晶体の粒径が大なるほどＣＬ発光のピーク強度が大となる。すなわち、気相法酸化マグネシウム結晶体を生成する際に、通常よりも高い温度でマグネシウムを加熱すると、平均粒径５００オングストロームの気相酸化マグネシウム単結晶体と共に、図６或いは図７の如き粒径２０００オングストローム以上の比較的大なる単結晶体が形成される。この際、マグネシウムを加熱する際の温度が通常よりも高温であるので、マグネシウムと酸素が反応する火炎の長さも長くなる。従って、かかる火炎と周囲との温度差が大になり、それ故に、粒径が大なる気相酸化マグネシウム単結晶体のグループほど、２００〜３００ｎｍ（特に２３５ｎｍ付近）に対応したエネルギー準位の高い単結晶体が多く含まれることになると推測される。

図１３は、放電セルＰＣ内に酸化マグネシウム層を設けなかった場合の放電確率、従来の蒸着法によって酸化マグネシウム層を構築した場合の放電確率、電子線の照射により２００〜３００ｎｍ（特に２３０〜２５０ｎｍ内の２３５ｎｍ付近）にピークを有するＣＬ発光を生起する気相酸化マグネシウム単結晶体を含む酸化マグネシウム層を設けた場合各々での放電確率を示す図である。尚、図１３中において横軸は、放電の休止時間、つまり放電が生起されてから次の放電が生起されるまでの時間間隔を表すものである。

このように、各放電セルＰＣの放電空間Ｓに、図６又は図７に示す如き電子線の照射により２００〜３００ｎｍ（特に２３０〜２５０ｎｍ内の２３５ｎｍ付近）にピークを有するＣＬ発光を行う気相酸化マグネシウム単結晶体を含む酸化マグネシウム層１３を形成すると、従来の蒸着法によって酸化マグネシウム層を形成させた場合に比して放電確率が高まるのである。尚、図１４に示す如く、上記気相酸化マグネシウム単結晶体としては、電子線を照射した際の特に２３５ｎｍにピークを有するＣＬ発光の強度が大なるものほど、放電空間Ｓ内において生起される放電遅れを短縮させることができる。

従って、表示画像には関与しないリセット放電に伴う発光を抑えてコントラスト向上を図るべく、行電極Ｙに印加するリセットパルスＲＰＹの電圧推移を図１０に示す如く緩やかにしてリセット放電を微弱化させても、この微弱なリセット放電を短時間に安定して生起させることが可能となる。特に、各放電セルＰＣは、Ｔ字形状の透明電極Ｘａ及びＹａ間の放電ギャップ近傍で局所的に放電を生起させる構造を採用しているので、行電極全体で放電してしまうような強い突発的なリセット放電が抑制されると共に、列電極及び行電極間での強い誤放電も阻止される。

また、放電確率が高くなる（放電遅れが少なくなる）ことにより、上記リセット行程Ｒでのリセット放電によるプライミング効果が長く持続することになるので、アドレス行程Ｗにおいて生起されるアドレス放電、並びにサスティン行程Ｉにおいて生起されるサスティン放電が高速化する。これにより、アドレス放電を生起させるべく列電極Ｄ及び行電極Ｙに夫々印加される図１０に示す如き画素データパルスＤＰ及び走査パルスＳＰ各々のパルス幅Ｗaを短くすることができるようになり、その分だけ、アドレス行程Ｗに費やす処理時間を短縮させることが可能となる。更に、サスティン放電を生起させるべく行電極Ｙに印加される図１０に示す如きサスティンパルスＩＰ_Yのパルス幅Ｗbを短くすることができるようになり、その分だけ、サスティン行程Ｉに費やす処理時間を短縮させることが可能となる。

従って、アドレス行程Ｗ及びサスティン行程Ｉ各々に費やされる処理時間を短縮した分だけ、１フィールド（又は１フレーム）表示期間内において設けるべきサブフィールドの数を増加させることが可能となり、階調数の増加を図ることができるようになる。

また、上記した実施例におけるＰＤＰ５０としては、行電極対（Ｘ₁，Ｙ₁）、（Ｘ₂，Ｙ₂）、（Ｘ₃，Ｙ₃）、・・・、（Ｘ_n，Ｙ_n）の如き互いに対を為す行電極Ｘと行電極Ｙとの間に放電セルＰＣが形成される構造を採用しているが、互いに隣接する全ての行電極間に放電セルＰＣが形成された構造を採用しても良い。要するに、行電極Ｘ₁及びＹ₁の間、行電極Ｙ₁及びＸ₂間、行電極Ｘ₂及びＹ₂の間、・・・、行電極Ｙ_n-1及びＸ_nの間、行電極Ｘ_n及びＹ_nの間、に夫々放電セルＰＣが形成された構造を採用しても良いのである。

更に、上記した実施例におけるＰＤＰ５０としては、前面透明基板１０に行電極Ｘ及びＹ、背面基板１４に列電極Ｄ及び蛍光体層１７を夫々形成される構造を採用しているが、前面透明基板１０に列電極Ｄと共に行電極Ｘ及びＹを形成し、背面基板１４に蛍光体層１７を形成させた構造を採用しても良い。

以上のように、本発明によれば、複数の行電極対と列電極との各交差部分に形成された放電セルに面する部分に電子線によって励起されて波長域２００〜３００ｎｍ内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を含む酸化マグネシウム層が設けられているプラズマディスプレイパネルを備え、複数の行電極対各々の対をなす行電極間にリセットパルスを印加してリセット放電を生起せしめ、行電極対の一方の行電極に走査パルスを印加すると共に映像信号に基づく表示データに応じて列電極にデータパルスを印加して放電セル各々に形成されている壁電荷を選択的に消去させる選択消去放電を生起せしめ、対をなす行電極間にサスティンパルスを印加して壁電荷が形成されている放電セルのみに維持放電を生起せしめる。よって、誤放電を抑制しつつコントラストを向上させることができる。

従来のプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。 本発明によるプラズマディスプレイ装置の概略構成を示す図である。 図３の装置の表示面側から眺めたＰＤＰの内部構造を模式的に示す正面図である。 図３に示されるＶ３−Ｖ３線上での断面を示す図である。 図３に示されるＷ２−Ｗ２線上での断面を示す図である。 立方体の多重結晶構造を有する酸化マグネシウム単結晶体を示す図である。 立方体の多重結晶構造を有する酸化マグネシウム単結晶体を示す図である。 酸化マグネシウム単結晶体粉末を誘電体層及び嵩上げ誘電体層の表面に付着させて酸化マグネシウム層を形成させた場合の形態を示す図である。 図２に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。 図９に示す発光駆動シーケンスに従ってＰＤＰに印加される各種駆動パルスとその印加タイミングを示す図である。 酸化マグネシウム単結晶体粉末の粒径とＣＬ発光の波長との関係を示すグラフである。 酸化マグネシウム単結晶体粉末の粒径と２３５ｎｍのＣＬ発光の強度との関係を示すグラフである。 表示セル内に酸化マグネシウム層を設けなかった場合の放電確率、従来の蒸着法によって酸化マグネシウム層を構築した場合の放電確率、多重結晶構造の酸化マグネシウム層を構築した場合の放電確率を各々示す図である。 ２３５ｎｍピークのＣＬ発光強度と放電遅れ時間との対応関係を示す図である。

符号の説明

１３ 酸化マグネシウム層
５０ ＰＤＰ
５１ Ｘ行電極駆動回路
５３ Ｙ行電極駆動回路
５５ 列電極駆動回路
５６ 駆動制御回路

Claims (3)

1. 複数の行電極対と、その行電極対に対して交差する方向に延びて行電極対との各交差部分に各々放電セルを形成する複数の列電極と、電子線の照射によって励起されて波長域２００〜３００ｎｍ内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体が、前記表示セル各々内の前記放電空間に接する面において形成された酸化マグネシウム層が設けられているプラズマディスプレイパネルと、
   前記複数の行電極対各々の対をなす行電極間にリセットパルスを印加して前記放電セル中に壁電荷を形成するリセット放電を生起せしめるリセット手段と、
   前記行電極対の一方の行電極に走査パルスを印加すると共に映像信号に基づく表示データに応じて列電極にデータパルスを印加して前記放電セル各々に形成されている前記壁電荷を選択的に消去させる選択消去放電を生起せしめるアドレス手段と、
   前記対をなす行電極間にサスティンパルスを印加して前記放電セル内で前記壁電荷が形成されている放電セルのみに維持放電を生起せしめるサスティン手段と、を備え、
   前記映像信号の１フィールドの表示期間をアドレス期間とサスティン期間とからなる複数のサブフィールドで構成し、前記リセット手段は、前記１フィールドの表示期間の先頭サブフィールドのアドレス期間に先立って前記リセットパルスを１つのみ印加することを特徴とする記載のプラズマディスプレイ装置。
2. 前記リセットパルスは、時間経過に伴ってその電圧が漸増して第１所定電圧値に到達する前縁部と時間経過に伴ってその電圧が漸減して前記走査パルス印加時における前記行電極の電位と前記走査パルス非印加時における前記行電極の電位との間の第２所定電圧値に到達する後縁部とを有することを特徴とする請求項１記載のプラズマディスプレイ装置。
3. 前記第１所定電圧値は、前記サスティンパルスの印加時における前記行電極上の電圧値よりも大であることを特徴とする請求項２記載のプラズマディスプレイ装置。