JP4584668B2 - 自動利得制御回路および方法 - Google Patents
自動利得制御回路および方法 Download PDFInfo
- Publication number
- JP4584668B2 JP4584668B2 JP2004294628A JP2004294628A JP4584668B2 JP 4584668 B2 JP4584668 B2 JP 4584668B2 JP 2004294628 A JP2004294628 A JP 2004294628A JP 2004294628 A JP2004294628 A JP 2004294628A JP 4584668 B2 JP4584668 B2 JP 4584668B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- automatic gain
- gain control
- agc
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
- H03M1/185—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Description
IIRフィルタ60では、たとえば、更新タイミング信号132が、1サイクル目を示す場合、IIR処理部62では、制御データ134をそのままフィルタ出力データ202とし、他方、更新タイミング信号132が、2サイクル以降を示す場合、IIR処理部62では、(1)式の算出結果をフィルタ出力データ202として出力する。これは、パケット信号の先頭では、ある程度のAGC調整値を設定し、そこから精度を上げてAGC調整を実施する動作であり、これにより、パケット通信での高速なAGC収束動作を実現し、また、LNA 28の制御信号変化点でのトラッキングエラーを抑えることができる。
11 AGC回路
12 アンテナ部
14 RF回路
16 アナログ・ディジタル変換部
18 演算機能部
20 スケーリング処理部
22 加算器
24、46 レジスタ
26 制御信号生成部
28 低雑音増幅部
30 可変利得増幅部
32 I成分ADC
34 Q成分ADC
36、54 演算器
38、52 セレクタ
40 乗算部
42 正値用乗算器
44 負値用乗算器
48 タイミング発生器
50 比較器
Claims (40)
- 低雑音増幅器および可変利得増幅器を有し、それぞれ、調整制御信号として入力される低雑音増幅制御信号および可変利得増幅制御信号に応じて受信信号を増幅調整する調整手段と、複数の変調方式のそれぞれに対応して前記調整結果を復調する複数の復調部とを含む受信装置に適用可能な自動利得制御回路において、該回路は、
前記調整手段による調整結果を所定の目標値と比較し、該比較結果とスケーリング係数とを用いて演算してスケーリング処理するスケーリング処理手段と、
該スケーリング処理手段によるスケーリング処理結果と、遅延された一つ前の制御電圧とを加算して制御電圧を生成する加算手段と、
更新タイミング信号を発生するタイミング発生手段を有して、前記更新タイミング信号に応じて前記制御電圧から前記低雑音増幅制御信号および前記可変利得増幅制御信号を生成する制御信号生成手段とを含み、
前記スケーリング処理手段は、前記複数の変調方式のそれぞれに対応して前記スケーリング係数として正値用スケーリング係数および負値用スケーリング係数を決定し、前記比較結果の符号を判定して、前記符号が正である場合、前記正値用スケーリング係数を用いて演算し、前記符号が負である場合、前記負値用スケーリング係数を用いて演算し、
さらに該回路は、
前記低雑音増幅器から供給されるRSSI信号を、所定の期待値を用いて判定して、該所定の期待値以上の前記RSSI信号が検出されたか否かを示すRSSI判定信号を生成するRSSI信号判定手段と、
前記RSSI判定信号に応じたタイミング発生制御信号を生成して、該タイミング発生制御信号に応じて前記タイミング発生手段を制御するAGC設定制御手段と、
前記複数の復調部の電源のオン/オフを制御する復調部電源管理手段を含み、
前記AGC設定制御手段は、さらに、前記複数の復調部のいずれかに対応するAGC設定を決定して、該AGC設定に応じて前記タイミング発生手段および前記復調部電源管理手段を制御し、
前記タイミング発生手段は、前記タイミング発生制御信号および前記AGC設定に応じて更新タイミング信号を発生し、前記RSSI信号判定手段において前記所定の期待値以上のRSSI信号が検出された場合に限り、前記AGC設定に対応する復調部の変調方式に対応して固定周期信号である更新タイミング信号を生成して出力することを特徴とする自動利得制御回路。 - 請求項1に記載の自動利得制御回路において、前記加算手段は、前記更新タイミング信号が発生してから所定の停止期間、前記加算を停止して前記スケーリング処理結果のみから前記制御電圧を生成することを特徴とする自動利得制御回路。
- 請求項1または2に記載の自動利得制御回路において、前記制御信号生成手段は、前記制御電圧を蓄積し、前記更新タイミングに応じて、前記制御電圧を出力する蓄積手段と、
該蓄積手段から出力された前記制御電圧を、所定の比較値と比較して前記低雑音増幅制御信号を生成する比較手段と、
前記低雑音増幅制御信号を判定し、その判定結果に応じた第1の演算係数を出力する判定手段と、
前記蓄積手段から出力された前記制御電圧から第1の演算係数を減算して前記可変利得増幅制御信号を算出する演算手段とを含むことを特徴とする自動利得制御回路。 - 請求項3に記載の自動利得制御回路において、前記比較手段は、前記蓄積手段から出力された前記制御電圧が、前記所定の比較値以上である場合、前記低雑音増幅制御信号をオンにし、それ以外の場合、オフにし、
前記判定手段は、前記低雑音増幅制御信号がオンの場合、第1の演算係数として前記所定の比較値を出力し、オフの場合、第1の演算係数として0を示すデータを出力することを特徴とする自動利得制御回路。 - 請求項3または4に記載の自動利得制御回路において、前記比較手段は、前記蓄積手段から出力された前記制御電圧と、遅延された一つ前のフィルタ結果とを用いてフィルタリング処理するフィルタ手段を有し、該フィルタ手段の処理結果と前記所定の比較値とを比較して低雑音増幅制御信号を生成することを特徴とする自動利得制御回路。
- 請求項5に記載の自動利得制御回路において、前記フィルタ手段は、IIRフィルタであることを特徴とする自動利得制御回路。
- 請求項6に記載の自動利得制御回路において、前記IIRフィルタは、前記タイミング発生手段が前記更新タイミング信号の発生を起動するとき、その起動のときから上位レイヤから設定される所定のフィルタ処理停止期間は、IIRフィルタ処理を停止することを特徴とする自動利得制御回路。
- 請求項5ないし7のいずれかに記載の自動利得制御回路において、前記比較手段は、前記低雑音増幅制御信号に対して、前記該フィルタ手段の処理結果、上限しきい値および下限しきい値を用いてヒステリシス処理を施すヒステリシス手段を含むことを特徴とする自動利得制御回路。
- 請求項8に記載の自動利得制御回路において、前記ヒステリシス手段は、前記タイミング発生手段が前記更新タイミング信号の発生を起動するとき、その起動のときから上位レイヤから設定される所定のヒステリシス処理停止期間は、ヒステリシス処理を停止することを特徴とする自動利得制御回路。
- 請求項9に記載の自動利得制御回路において、前記ヒステリシス手段は、前記低雑音増幅制御信号がオフで、かつ前記該フィルタ手段の処理結果が前記上限しきい値より大きい場合、前記低雑音増幅制御信号をオンに変更して出力し、前記低雑音増幅制御信号がオンで、かつ前記該フィルタ手段の処理結果が前記下限しきい値より小さい場合、前記低雑音増幅制御信号をオフに変更して出力し、それ以外の場合、前記低雑音増幅制御信号をそのまま出力することを特徴とする自動利得制御回路。
- 請求項8ないし10のいずれかに記載の自動利得制御回路において、前記制御信号生成手段は、前記ヒステリシス手段から出力された前記低雑音増幅制御信号と、遅延された一つ前の前記低雑音増幅制御信号との変化を判定し、その判定結果に応じて第2の演算係数を出力する補正手段を含み、
前記演算手段は、前記蓄積手段から出力された前記制御電圧から第1の演算係数を減算し、さらに第2の演算係数を加算して前記可変利得増幅制御信号を算出することを特徴とする自動利得制御回路。 - 請求項11に記載の自動利得制御回路において、前記補正手段は、前記低雑音増幅制御信号がオンからオフに変化する場合に限り、所定の補正データを第2の演算係数として出力し、それ以外の場合、0を示すデータを第2の演算係数として出力することを特徴とする自動利得制御回路。
- 請求項1に記載の自動利得制御回路において、前記AGC設定制御手段は、加算停止期間を前記タイミング発生手段に供給し、
該タイミング発生手段は、前記更新タイミング信号が発生してから前記加算停止期間は加算処理を停止させる前記加算停止信号を生成して、前記加算手段に供給し、
前記加算手段は、前記加算停止信号に応じて前記加算を停止することを特徴とする自動利得制御回路。 - 請求項1ないし13のいずれかに記載の自動利得制御回路において、前記RSSI信号判定手段は、前記RSSI信号が前記所定の期待値以上の場合、前記RSSI判定信号をオンにし、それ以外の場合、RSSI判定信号をオフにして前記AGC設定制御手段に出力し、
該AGC設定制御手段は、前記RSSI判定信号がオンの場合、前記タイミング発生制御信号をオンにし、前記RSSI判定信号がオフの場合、前記タイミング発生制御信号をオフにし、前記AGC設定としてシンボル時間およびシンボル数を前記タイミング発生手段に供給し、
該タイミング発生手段は、前記タイミング発生制御信号がオンの場合、基準動作クロック信号の積分処理を前記シンボル時間に応じた時間間隔で前記シンボル数分行うことにより前記更新タイミング信号を発生し、前記タイミング発生制御信号がオフの場合、前記更新タイミング信号の発生を停止することを特徴とする自動利得制御回路。 - 請求項14の記載の自動利得制御回路において、前記AGC設定制御手段は、前記複数の復調部のいずれかに対応して前記更新タイミング信号の発生を有限または無限にするAGC設定を決定し、有限にする場合、前記対応する復調部に対応した有限のシンボル数およびシンボル時間からなる有限AGC設定を前記AGC設定とし、無限にする場合、無限の値を示すシンボル数、および前記複数の復調部に対応した有限シンボル時間の平均値、もしくは前記複数の復調部のいずれかに対応した有限シンボル時間からなる無限AGC設定を前記AGC設定とすることを特徴とする自動利得制御回路。
- 請求項15の記載の自動利得制御回路において、前記AGC設定制御手段は、前記複数の復調部のそれぞれに対応する複数の復調モード、ならびに前記複数の復調部から供給される複数の同期情報および非同期情報に応じて前記AGC設定を決定することを特徴とする自動利得制御回路。
- 請求項1ないし16のいずれかに記載の自動利得制御回路において、前記RSSI信号判定手段は、前記タイミング発生手段が前記更新タイミング信号の発生を起動するとき、すべての復調部から非同期情報を受け取る場合に、上位レイヤからの設定に応じてエラー情報をオンにして前記AGC設定制御手段に供給するエラー判定手段を含み、
該エラー判定手段は、上位レイヤからの設定に応じて強制的にエラー情報をオンにし、
前記AGC設定制御手段は、前記エラー情報がオンの場合に限り、前記更新タイミング信号の発生を無限にするAGC設定を決定することを特徴とする自動利得制御回路。 - 請求項17の記載の自動利得制御回路において、前記エラー判定手段は、前記RSSI信号を平均処理したエネルギー値が所定のしきい値より小さい場合、前記エラー情報をオフにし、それ以外の場合、エラーと判定して前記エラー情報をオンとするエラー情報を前記AGC設定制御手段に供給し、
該AGC設定制御手段は、前記エラー情報がオンの場合に限り、前記無限AGC設定を前記AGC設定とすることを特徴とする自動利得制御回路。 - 請求項17または18の記載の自動利得制御回路において、前記スケーリング処理手段は、前記AGC設定制御手段から供給される前記複数の復調モードおよび前記エラー情報に応じて、前記所定の目標値および前記スケーリング係数を変更する状態設定手段を含むことを特徴とする自動利得制御回路。
- 請求項17の記載の自動利得制御回路において、前記AGC設定制御手段は、前記エラー情報がオンの場合でも、AGC調整値が、上位レイヤから設定される所定の範囲に収まっている場合は、該AGC調整値が過渡なレベルに変更されるまでは、復調部の電源をOFFに保つことを特徴とする自動利得制御回路。
- 低雑音増幅器および可変利得増幅器を有し、それぞれ、調整制御信号として入力される低雑音増幅制御信号および可変利得増幅制御信号に応じて受信信号を増幅調整する調整工程と、複数の変調方式のそれぞれに対応して前記調整結果を復調する複数の復調部とを含む受信装置に適用可能な自動利得制御方法において、該方法は、
前記調整工程による調整結果を所定の目標値と比較し、該比較結果とスケーリング係数とを用いて演算してスケーリング処理するスケーリング処理工程と、
該スケーリング処理工程によるスケーリング処理結果と、遅延された一つ前の制御電圧とを加算して制御電圧を生成する加算工程と、
更新タイミング信号を発生するタイミング発生工程を有して、前記更新タイミング信号に応じて前記制御電圧から前記低雑音増幅制御信号および前記可変利得増幅制御信号を生成する制御信号生成工程とを含み、
前記スケーリング処理工程は、前記複数の変調方式のそれぞれに対応して前記スケーリング係数として正値用スケーリング係数および負値用スケーリング係数を決定し、前記比較結果の符号を判定して、前記符号が正である場合、前記正値用スケーリング係数を用いて演算し、前記符号が負である場合、前記負値用スケーリング係数を用いて演算し、
さらに該方法は、
前記低雑音増幅器から供給されるRSSI信号を、所定の期待値を用いて判定して、該所定の期待値以上の前記RSSI信号が検出されたか否かを示すRSSI判定信号を生成するRSSI信号判定工程と、
前記RSSI判定信号に応じたタイミング発生制御信号を生成して、該タイミング発生制御信号に応じて前記タイミング発生工程を制御するAGC設定制御工程と、
前記複数の復調部の電源のオン/オフを制御する復調部電源管理工程を含み、
前記AGC設定制御工程は、さらに、前記複数の復調部のいずれかに対応するAGC設定を決定して、該AGC設定に応じて前記タイミング発生工程および前記復調部電源管理工程を制御し、
前記タイミング発生工程は、前記タイミング発生制御信号および前記AGC設定に応じて更新タイミング信号を発生し、前記RSSI信号判定工程において前記所定の期待値以上のRSSI信号が検出された場合に限り、前記AGC設定に対応する復調部の変調方式に対応して固定周期信号である更新タイミング信号を生成して出力することを特徴とする自動利得制御方法。 - 請求項21に記載の自動利得制御方法において、前記加算工程は、前記更新タイミング信号が発生してから所定の停止期間、前記加算を停止して前記スケーリング処理結果のみから前記制御電圧を生成することを特徴とする自動利得制御方法。
- 請求項21または22に記載の自動利得制御方法において、前記制御信号生成工程は、前記制御電圧を蓄積し、前記更新タイミングに応じて、前記制御電圧を出力する蓄積工程と、
該蓄積工程から出力された前記制御電圧を、所定の比較値と比較して前記低雑音増幅制御信号を生成する比較工程と、
前記低雑音増幅制御信号を判定し、その判定結果に応じた第1の演算係数を出力する判定工程と、
前記蓄積工程から出力された前記制御電圧から第1の演算係数を減算して前記可変利得増幅制御信号を算出する演算工程とを含むことを特徴とする自動利得制御方法。 - 請求項23に記載の自動利得制御方法において、前記比較工程は、前記蓄積工程から出力された前記制御電圧が、前記所定の比較値以上である場合、前記低雑音増幅制御信号をオンにし、それ以外の場合、オフにし、
前記判定工程は、前記低雑音増幅制御信号がオンの場合、第1の演算係数として前記所定の比較値を出力し、オフの場合、第1の演算係数として0を示すデータを出力することを特徴とする自動利得制御方法。 - 請求項23または24に記載の自動利得制御方法において、前記比較工程は、前記蓄積工程から出力された前記制御電圧と、遅延された一つ前のフィルタ結果とを用いてフィルタリング処理するフィルタ工程を有し、該フィルタ工程の処理結果と前記所定の比較値とを比較して低雑音増幅制御信号を生成することを特徴とする自動利得制御方法。
- 請求項25に記載の自動利得制御方法において、前記フィルタ工程は、IIRフィルタを用いて行うことを特徴とする自動利得制御方法。
- 請求項26に記載の自動利得制御方法において、前記IIRフィルタを用いる前記フィルタ工程は、前記タイミング発生工程で前記更新タイミング信号の発生が起動されるとき、その起動のときから上位レイヤから設定される所定のフィルタ処理停止期間は、IIRフィルタ処理を停止することを特徴とする自動利得制御方法。
- 請求項25ないし27に記載の自動利得制御方法において、前記比較工程は、前記低雑音増幅制御信号に対して、前記該フィルタ工程の処理結果、上限しきい値および下限しきい値を用いてヒステリシス処理を施すヒステリシス工程を含むことを特徴とする自動利得制御方法。
- 請求項28に記載の自動利得制御方法において、前記ヒステリシス工程は、前記タイミング発生工程で前記更新タイミング信号の発生が起動されるとき、その起動のときから上位レイヤから設定される所定のヒステリシス処理停止期間は、ヒステリシス処理を停止することを特徴とする自動利得制御方法。
- 請求項29に記載の自動利得制御方法において、前記ヒステリシス工程は、前記低雑音増幅制御信号がオフで、かつ前記該フィルタ工程の処理結果が前記上限しきい値より大きい場合、前記低雑音増幅制御信号をオンに変更して出力し、前記低雑音増幅制御信号がオンで、かつ前記該フィルタ工程の処理結果が前記下限しきい値より小さい場合、前記低雑音増幅制御信号をオフに変更して出力し、それ以外の場合、前記低雑音増幅制御信号をそのまま出力することを特徴とする自動利得制御方法。
- 請求項28ないし30に記載の自動利得制御方法において、前記制御信号生成工程は、前記ヒステリシス工程から出力された前記低雑音増幅制御信号と、遅延された一つ前の前記低雑音増幅制御信号との変化を判定し、その判定結果に応じて第2の演算係数を出力する補正工程を含み、
前記演算工程は、前記蓄積工程から出力された前記制御電圧から第1の演算係数を減算し、さらに第2の演算係数を加算して前記可変利得増幅制御信号を算出することを特徴とする自動利得制御方法。 - 請求項31に記載の自動利得制御方法において、前記補正工程は、前記低雑音増幅制御信号がオンからオフに変化する場合に限り、所定の補正データを第2の演算係数として出力し、それ以外の場合、0を示すデータを第2の演算係数として出力することを特徴とする自動利得制御方法。
- 請求項21に記載の自動利得制御方法において、前記AGC設定制御工程は、加算停止期間を前記タイミング発生工程に供給し、
該タイミング発生工程は、前記更新タイミング信号が発生してから前記加算停止期間は加算処理を停止させる前記加算停止信号を生成して、前記加算工程に供給し、
前記加算工程は、前記加算停止信号に応じて前記加算を停止することを特徴とする自動利得制御方法。 - 請求項21ないし33のいずれかに記載の自動利得制御方法において、前記RSSI信号判定工程は、前記RSSI信号が前記所定の期待値以上の場合、前記RSSI判定信号をオンにし、それ以外の場合、RSSI判定信号をオフにして前記AGC設定制御工程に出力し、
該AGC設定制御工程は、前記RSSI判定信号がオンの場合、前記タイミング発生制御信号をオンにし、前記RSSI判定信号がオフの場合、前記タイミング発生制御信号をオフにし、前記AGC設定としてシンボル時間およびシンボル数を前記タイミング発生工程に供給し、
該タイミング発生工程は、前記タイミング発生制御信号がオンの場合、基準動作クロック信号の積分処理を前記シンボル時間に応じた時間間隔で前記シンボル数分行うことにより前記更新タイミング信号を発生し、前記タイミング発生制御信号がオフの場合、前記更新タイミング信号の発生を停止することを特徴とする自動利得制御方法。 - 請求項34の記載の自動利得制御方法において、前記AGC設定制御工程は、前記複数の復調部のいずれかに対応して前記更新タイミング信号の発生を有限または無限にするAGC設定を決定し、有限にする場合、前記対応する復調部に対応した有限のシンボル数およびシンボル時間からなる有限AGC設定を前記AGC設定とし、無限にする場合、無限の値を示すシンボル数、および前記複数の復調部に対応した有限シンボル時間の平均値、もしくは前記複数の復調部のいずれかに対応した有限シンボル時間からなる無限AGC設定を前記AGC設定とすることを特徴とする自動利得制御方法。
- 請求項35の記載の自動利得制御方法において、前記AGC設定制御工程は、前記複数の復調部のそれぞれに対応する複数の復調モード、ならびに前記複数の復調部から供給される複数の同期情報および非同期情報に応じて前記AGC設定を決定することを特徴とする自動利得制御方法。
- 請求項21ないし36のいずれかに記載の自動利得制御方法において、前記RSSI信号判定工程は、前記タイミング発生工程で前記更新タイミング信号の発生が起動されるとき、すべての復調部から非同期情報が供給される場合に、上位レイヤからの設定に応じてエラー情報をオンにして前記AGC設定制御工程に供給するエラー判定工程を含み、
該エラー判定工程は、上位レイヤからの設定に応じて強制的にエラー情報をオンにし、
前記AGC設定制御工程は、前記エラー情報がオンの場合に限り、前記更新タイミング信号の発生を無限にするAGC設定を決定することを特徴とする自動利得制御方法。 - 請求項37の記載の自動利得制御方法において、前記エラー判定工程は、前記RSSI信号を平均処理したエネルギー値が所定のしきい値より小さい場合、前記エラー情報をオフにし、それ以外の場合、エラーと判定して前記エラー情報をオンとするエラー情報を前記AGC設定制御工程に供給し、
該AGC設定制御工程は、前記エラー情報がオンの場合に限り、前記無限AGC設定を前記AGC設定とすることを特徴とする自動利得制御方法。 - 請求項37または38の記載の自動利得制御方法において、前記スケーリング処理工程は、前記AGC設定制御工程から供給される前記複数の復調モードおよび前記エラー情報に応じて、前記所定の目標値および前記スケーリング係数を変更する状態設定工程を含むことを特徴とする自動利得制御方法。
- 請求項37の記載の自動利得制御方法において、前記AGC設定制御工程は、前記エラー情報がオンの場合でも、AGC調整値が、上位レイヤから設定される所定の範囲に収まっている場合は、該AGC調整値が過渡なレベルに変更されるまでは、復調部の電源をOFFに保つことを特徴とする自動利得制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294628A JP4584668B2 (ja) | 2004-10-07 | 2004-10-07 | 自動利得制御回路および方法 |
US11/237,862 US7386285B2 (en) | 2004-10-07 | 2005-09-29 | Automatic gain control adaptive for plural modulation schemes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294628A JP4584668B2 (ja) | 2004-10-07 | 2004-10-07 | 自動利得制御回路および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006109200A JP2006109200A (ja) | 2006-04-20 |
JP4584668B2 true JP4584668B2 (ja) | 2010-11-24 |
Family
ID=36144689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004294628A Expired - Fee Related JP4584668B2 (ja) | 2004-10-07 | 2004-10-07 | 自動利得制御回路および方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7386285B2 (ja) |
JP (1) | JP4584668B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4688701B2 (ja) * | 2006-03-09 | 2011-05-25 | 富士通東芝モバイルコミュニケーションズ株式会社 | 通信端末 |
US7978773B2 (en) * | 2006-12-29 | 2011-07-12 | Agere Systems Inc. | Multi-channel receiver with improved AGC |
GB0703883D0 (en) * | 2007-02-28 | 2007-04-11 | Cambridge Silicon Radio Ltd | Receiver gain control |
US7769357B2 (en) * | 2007-04-25 | 2010-08-03 | Agere Systems Inc. | Multi-channel receiver with improved AGC |
US7809343B2 (en) | 2007-04-25 | 2010-10-05 | Agere Systems Inc. | Multi-channel receiver with improved AGC |
CN101426111A (zh) * | 2007-10-30 | 2009-05-06 | 天钰科技股份有限公司 | 自动增益控制电路 |
JP5334487B2 (ja) * | 2008-07-30 | 2013-11-06 | ラピスセミコンダクタ株式会社 | 自律制御ユニット及びこれを用いた受信機 |
US8305921B2 (en) * | 2009-04-03 | 2012-11-06 | Quantenna Communications, Inc. | Channel selection and interference suppression |
US8401129B2 (en) * | 2009-11-19 | 2013-03-19 | Techwell Llc | Digital automatic gain control |
TWI418143B (zh) * | 2010-08-26 | 2013-12-01 | Global Unichip Corp | 一種具有自動增益控制裝置之通訊裝置以及自動增益控制的方法 |
JP5908444B2 (ja) | 2013-09-09 | 2016-04-26 | 株式会社東芝 | 受信装置 |
JP2015149609A (ja) | 2014-02-06 | 2015-08-20 | 株式会社東芝 | 受信装置及び受信方法 |
EP2930647B1 (en) * | 2014-04-11 | 2018-08-08 | Nxp B.V. | Contactless communication device with receiver input voltage stabilization |
JP7004503B2 (ja) * | 2017-01-27 | 2022-01-21 | ラピスセミコンダクタ株式会社 | 自動利得制御回路(agc)、逆拡散回路及び受信データの再生方法 |
FR3064854B1 (fr) * | 2017-03-31 | 2019-03-22 | Continental Automotive France | Procede d'attenuation d'interferences generees par des produits d'intermodulation |
CN109257041B (zh) * | 2018-11-05 | 2024-05-10 | 上海艾为电子技术股份有限公司 | 控制电路及控制方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08510892A (ja) * | 1994-04-28 | 1996-11-12 | クァルコム・インコーポレーテッド | 直角位相受信機における自動利得制御およびdcオフセット消去のための方法および装置 |
JP2001244765A (ja) * | 2000-02-28 | 2001-09-07 | Mitsubishi Electric Corp | 自動利得制御方法および自動利得制御用プロセッサならびに復調装置 |
JP2002084205A (ja) * | 2000-06-26 | 2002-03-22 | Matsushita Electric Ind Co Ltd | 自動利得制御装置 |
JP3292121B2 (ja) * | 1997-12-10 | 2002-06-17 | 日本電気株式会社 | Agcアンプ制御回路 |
JP2003204364A (ja) * | 2001-12-28 | 2003-07-18 | Toshiba Corp | 複数の変調方式に対応可能な受信装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6382010A (ja) * | 1986-09-25 | 1988-04-12 | Nec Corp | 自動利得制御装置 |
JPH0918260A (ja) * | 1995-06-30 | 1997-01-17 | Oki Electric Ind Co Ltd | 自動利得制御回路 |
JPH10200353A (ja) * | 1997-01-14 | 1998-07-31 | Kokusai Electric Co Ltd | バーストagc回路およびバーストagc制御方法 |
US7295826B1 (en) * | 1998-10-21 | 2007-11-13 | Parkervision, Inc. | Integrated frequency translation and selectivity with gain control functionality, and applications thereof |
JP2001284996A (ja) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | ゲイン制御装置 |
US6668164B2 (en) * | 2000-06-01 | 2003-12-23 | Motorola, Inc. | Method and apparatus for reducing intermodulation distortion in a low current drain automatic gain control system |
JP3700933B2 (ja) | 2001-07-27 | 2005-09-28 | 松下電器産業株式会社 | 受信機および通信端末 |
-
2004
- 2004-10-07 JP JP2004294628A patent/JP4584668B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-29 US US11/237,862 patent/US7386285B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08510892A (ja) * | 1994-04-28 | 1996-11-12 | クァルコム・インコーポレーテッド | 直角位相受信機における自動利得制御およびdcオフセット消去のための方法および装置 |
JP3292121B2 (ja) * | 1997-12-10 | 2002-06-17 | 日本電気株式会社 | Agcアンプ制御回路 |
JP2001244765A (ja) * | 2000-02-28 | 2001-09-07 | Mitsubishi Electric Corp | 自動利得制御方法および自動利得制御用プロセッサならびに復調装置 |
JP2002084205A (ja) * | 2000-06-26 | 2002-03-22 | Matsushita Electric Ind Co Ltd | 自動利得制御装置 |
JP2003204364A (ja) * | 2001-12-28 | 2003-07-18 | Toshiba Corp | 複数の変調方式に対応可能な受信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006109200A (ja) | 2006-04-20 |
US20060077080A1 (en) | 2006-04-13 |
US7386285B2 (en) | 2008-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4584668B2 (ja) | 自動利得制御回路および方法 | |
US7889820B2 (en) | Phase compensation for analog gain switching in OFDM modulated physical channel | |
WO1999063674A1 (fr) | Emetteur radio et procede de communication radio | |
WO2001073945A1 (fr) | Dispositif de commande de gain | |
US6934522B2 (en) | Automatic gain control apparatus | |
JP2004201044A (ja) | 携帯通信端末装置及び利得可変回路 | |
JPH11289231A (ja) | Agc回路 | |
JPH06244754A (ja) | 無線受信装置 | |
US7302021B2 (en) | Digital broadcast receiving apparatus | |
JP4422116B2 (ja) | Agc制御方法及びagc回路 | |
JP2002290177A (ja) | 受信装置および自動利得制御方法 | |
JP2004023508A (ja) | 自動利得制御回路 | |
JP4274408B2 (ja) | 自動利得制御装置、受信装置及び利得制御方法 | |
JP4171191B2 (ja) | Agc制御方法及びagc回路 | |
JP2004023330A (ja) | 自動周波数制御装置 | |
JP5377076B2 (ja) | 周波数同期装置、受信機および周波数同期方法 | |
JPH0832383A (ja) | 自動利得制御装置 | |
JP5593144B2 (ja) | 受信装置及び自動利得制御方法 | |
JP4538282B2 (ja) | 自動利得制御装置及び自動利得制御方法 | |
JP2000059159A (ja) | Agc回路およびその利得制御方法、並びに携帯端末装置 | |
JP5179975B2 (ja) | 信号処理装置 | |
JP2003037461A (ja) | 受信信号レベル変化度制御装置 | |
JP2007266853A (ja) | 自動利得制御装置 | |
JP2005136509A (ja) | 電力制御装置および電力制御方法 | |
JPH1141068A (ja) | ディジタル自動周波数制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070607 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |