JP4582180B2

JP4582180B2 - Data transmission equipment

Info

Publication number: JP4582180B2
Application number: JP2008096866A
Authority: JP
Inventors: 隆司弓場; 由弘田平; 裕隆伊藤; 勇石村
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2008-04-03
Filing date: 2008-04-03
Publication date: 2010-11-17
Anticipated expiration: 2019-02-04
Also published as: JP2008219926A

Description

本発明は、コンピュータと光ディスクドライブ等の周辺機器との間を通信媒体を介してデータやコマンド等をパケット単位で伝送するデータ伝送装置に関するものである。 The present invention relates to a data transmission apparatus that transmits data, commands, and the like in units of packets between a computer and a peripheral device such as an optical disk drive via a communication medium.

近年、ＡＶ機器やコンピュータ機器等を接続するディジタルインターフェースとして、ＩＥＥＥ１３９４方式が注目されている。この方式は、従来のＳＣＳＩ方式等によるコンピュータ機器間の通信のみならず、ＡＶ機器間での通信にも用いることが出来るものである。これは、ＩＥＥＥ１３９４方式が、アシンクロナス（Ａｓｙｎｃｈｒｏｎｏｕｓ）通信とアイソクロノス（Ｉｓｏｃｈｒｏｎｏｕｓ）通信とが定義されているためである。アシンクロナス通信は、コンピュータデータの伝送のような、リアルタイム性が要求されず、しかも信頼性がより要求されるデータの伝送に用いられる伝送であり、アイソクロノス通信は、動画のＡＶデータ等のような、信頼性以上にリアルタイム性が要求されるデータの伝送に用いられる。従って、一般的にＩＥＥＥ１３９４方式を用いて、例えばコンピュータデータをＤＶＤ−ＲＡＭドライブ装置等に格納したり、ＤＶＤ−ＲＡＭドライブ装置から記録済みのコンピュータデータを読み出したりする際には、アシンクロナス通信により、データが伝送される。 In recent years, the IEEE 1394 system has attracted attention as a digital interface for connecting AV equipment, computer equipment, and the like. This method can be used not only for communication between computer devices based on the conventional SCSI method, but also for communication between AV devices. This is because the IEEE 1394 system defines asynchronous communication and isochronous communication. Asynchronous communication is transmission used for data transmission that does not require real-time performance and more reliability, such as transmission of computer data, and isochronous communication is such as AV data for moving images. It is used for data transmission that requires real-time performance beyond reliability. Therefore, generally when using IEEE 1394, for example, when storing computer data in a DVD-RAM drive device or reading recorded computer data from a DVD-RAM drive device, the data is transferred by asynchronous communication. Is transmitted.

このアシンクロナス通信を用いて、ホストコンピュータ（イニシエータ）とターゲットとの間のプロトコルについてはＳＢＰ−２（ＳｅｒｉａｌＢｕｓＰｒｏｔｏｃｏｌ−２）が現在ＡＮＳＩにて審議されている。 Using this asynchronous communication, SBP-2 (Serial Bus Protocol-2) is currently being deliberated by ANSI for the protocol between the host computer (initiator) and the target.

このプロトコルに従って、ターゲット、例えばＤＶＤ−ＲＡＭドライブ等からデータをホストコンピュータ（イニシエータ）が読み込む場合、つまりＲＥＡＤコマンドが発行された場合の動作について、図６を用いて説明する。 The operation when a host computer (initiator) reads data from a target, for example, a DVD-RAM drive, in accordance with this protocol, that is, when a READ command is issued will be described with reference to FIG.

図６はＩＥＥＥ１３９４バス上でＳＢＰ−２を用いて、イニシエータとターゲット間でデータの転送を行う場合の、プロトコルの動作説明図である。 FIG. 6 is a diagram for explaining the operation of the protocol when data is transferred between the initiator and the target using SBP-2 on the IEEE 1394 bus.

また、図７はＩＥＥＥ１３９４で定義されている非同期パケットの一部の構造を示すパケット構造図である。ＩＥＥＥ１３９４では、動作の要求を行うための要求パケット（リクエストパケット）と要求パケットによって要求された動作の結果を返すための応答パケット（レスポンスパケット）が定義されている。いずれのパケットに対しても、パケットを受信した場合には、パケットの受信状態を示すアクノリッジパケット（ａｃｋｎｏｌｅｄｇｅｐａｃｋｅｔ、以下Ａｃｋパケットと略す）を相手機器に返す。Ａｃｋパケットには、処理完了を示すａｃｋ＿ｃｏｍｐｌｅｔｅ、受信は完了したが処理中であることを示すａｃｋ＿ｐｅｎｄｉｎｇ、再送要求を示すａｃｋ＿ｂｕｓｙ等の状態を示す。要求パケットと応答パケットとは通常対をなして使用されるが、Ａｃｋパケットの内容によってはＡｃｋパケットの受信で処理が完了する場合もある。 FIG. 7 is a packet structure diagram showing the structure of part of an asynchronous packet defined in IEEE1394. In IEEE 1394, a request packet (request packet) for requesting an operation and a response packet (response packet) for returning a result of the operation requested by the request packet are defined. For any packet, when a packet is received, an acknowledge packet (acknowledge packet, hereinafter referred to as an Ack packet) indicating the reception state of the packet is returned to the partner device. The Ack packet indicates states such as ack_complete indicating completion of processing, ack_pending indicating that reception is completed but processing is being performed, and ack_busy indicating retransmission request. The request packet and the response packet are usually used in a pair, but depending on the contents of the Ack packet, the process may be completed upon reception of the Ack packet.

図７において、（ａ）、（ｂ）、（ｄ）は要求パケットであり、それぞれブロックデータ書き込み要求パケット（Ｗｒｉｔｅｒｅｑｕｅｓｔｆｏｒｄａｔａｂｌｏｃｋｐａｃｋｅｔ、以下ＢＷＲＱと略す）、クワドレットデータ書き込み要求パケット（Ｗｒｉｔｅｒｅｑｕｅｓｔｆｏｒｄａｔａｑｕａｄｌｅｔｐａｃｋｅｔ、以下ＱＷＲＱと略す）、ブロックデータ読み込み要求パケット（Ｒｅａｄｒｅｑｕｅｓｔｆｏｒｄａｔａｂｌｏｃｋｐａｃｋｅｔ、以下ＢＲＲＱと略す）であり、書き込み要求パケットに対する応答パケットとして（ｃ）に示す書き込み応答パケット（Ｗｒｉｔｅｒｅｓｐｏｎｓｅｐａｃｋｅｔ、以下ＷＲＳパケットと略す）が定義されており、またＢＲＲＱパケットに対する応答パケットとして（ｅ）に示すブロックデータ読み込み応答パケット（Ｒｅａｄｒｅｓｐｏｎｓｅｆｏｒｄａｔａｂｌｏｃｋｐａｃｋｅｔ、以下ＢＲＲＳパケットと略す）が定義されている。いずれの場合もパケットの種類を識別するパケット識別情報ｔｃｏｄｅ（ｔｒａｎｓａｃｔｉｏｎｃｏｄｅ）とパケットラベル情報ｔｌ（ｔｒａｎｓａｃｔｉｏｎｌａｂｅｌ、トランザクション固有のタグ情報）が含まれており、また応答パケットの場合には、応答状態をしめす応答識別情報ｒｃｏｄｅ（ｒｅｓｐｏｎｓｅｃｏｄｅ）が含まれている。従って、パケット識別情報ｔｃｏｄｅによりトランザクションの種類が識別でき、またパケットラベル情報ｔｌにより対をなす要求パケットと応答パケットを認識することができる。 In FIG. 7, (a), (b), and (d) are request packets, which are a block data write request packet (Write request for packet packet, hereinafter abbreviated as BWRQ), a quadlet data write request packet (Write request), respectively. For data quadlet packet (hereinafter abbreviated as QWRQ), block data read request packet (Read request for data block packet, hereinafter abbreviated as BRQ), and write response packet (Write response) shown in (c) as a response packet to the write request packet packet (hereinafter abbreviated as WRS packet), and a response packet to the BRRQ packet Thus, a block data read response packet (Read response for data block packet, hereinafter abbreviated as BRRS packet) shown in (e) is defined. In either case, packet identification information tcode (transaction code) identifying packet type and packet label information tl (transaction label, transaction-specific tag information) are included. Response identification information rcode (responsesecond) to be shown is included. Therefore, the type of transaction can be identified by the packet identification information tcode, and the request packet and the response packet that make a pair can be recognized by the packet label information tl.

なお、詳細については、ＩＥＥＥ１３９４−１９９５規格書を参照されたい。 For details, refer to the IEEE 1394-1995 standard.

図６、図７を用いて、その動作を説明するが、データ転送を行う前には、種々のやり取りが行われるが、ここでは省略し、イニシエータからＲＥＡＤコマンドが発行される際のプロトコルについて説明する。 The operation will be described with reference to FIGS. 6 and 7. Various exchanges are performed before the data transfer, but this is omitted here and the protocol when the READ command is issued from the initiator is described. To do.

（１）データを転送しようとすると、まずイニシエータは、ターゲット側のＣＳＲ（ＣｏｎｔｒｏｌａｎｄＳｔａｔｕｓＲｅｇｉｓｔｅｒｓ）空間に定義されているＣｏｍｍａｎｄＢｌｏｃｋＡｇｅｎｔＲｅｇｉｓｔｅｒｓのＡＧＥＮＴ＿ＲＥＳＥＴレジスタ宛にＱＷＲＱパケットを発行し、ｃｏｍｍａｎｄｂｌｏｃｋｆｅｔｃｈａｇｅｎｔをリセットする。 (1) When data is to be transferred, the initiator first issues a QWRQ packet to the AGENT_RESET register of Command Block Agent Registers defined in the CSR (Control and Status Registers) space on the target side, and issues a command block fetch agent. Reset.

（２）イニシエータはＱＷＲＱパケットに対して、ターゲットから返される以下Ａｃｋパケットがａｃｋ＿ｃｏｍｐｌｅｔｅであるか、或いはＡｃｋパケットがａｃｋ＿ｐｅｎｄｉｎｇで返され、その後ターゲットからのｒｃｏｄｅが処理完了（ｒｅｓｐ＿ｃｏｍｐｌｅｔｅ）を示すＷＲＳパケットが返されると、イニシエータは、ターゲット側のＯＲＢ＿ＰＯＩＮＴＥＲレジスタ宛に、自らのシステムメモリ内に作成しておいたＯＲＢ’ｓ（Ｏｐｅｒａｔｉｏｎｒｅｑｕｅｓｔｂｌｏｃｋｓ）のアドレスをデータフィールドに含むＢＷＲＱパケットを発行し、ターゲット側のＯＲＢ＿ＰＯＩＮＴＥＲレジスタに書き込む。ＯＲＢは、イニシエータからのコマンドを含むものである。ターゲットは書き込まれたＢＷＲＱパケットに含まれるＯＲＢが格納されたイニシエータのシステムメモリアドレスに対して、ＢＲＲＱパケットを発行する。イニシエータはこのＢＲＲＱパケットを受信すると、その応答パケットであるＢＲＲＳパケットのデータフィールドにＯＲＢを格納し送信する。この様にして、ターゲットはイニシエータからＯＲＢ、つまりコマンドを受け取る。 (2) In response to the QWRQ packet, the initiator returns an Ack packet returned from the target as ack_complete, or returns an Ack packet as ack_pending, and then returns a WRS packet indicating that the rcode from the target is processed (resp_complete). Then, the initiator issues a BWRQ packet including the address of the ORB's (Operation request blocks) created in its own system memory in the data field to the ORB_POINTER register on the target side, and ORB_POINTER on the target side Write to register. The ORB includes a command from the initiator. The target issues a BRRQ packet to the system memory address of the initiator in which the ORB included in the written BWRQ packet is stored. When the initiator receives the BRRQ packet, the initiator stores the ORB in the data field of the BRRS packet that is the response packet and transmits it. In this way, the target receives an ORB, that is, a command from the initiator.

（３）ターゲットは、受け取ったＯＲＢを解析し、ＲＥＡＤコマンドであった場合、転送すべきデータが準備できると、そのデータをデータフィールドに含んだＢＷＲＱパケットを、ＲＥＡＤコマンドが含まれるＯＲＢで指定されたイニシエータのシステムメモリアドレスに対して発行し、データを書き込む。この時、パケットの大きさは、ＩＥＥＥ１３９４バスの転送速度等に依存するために、大量のデータを転送しようとすると、データを複数個のパケットに分割して、転送を行うことになる。この時、転送のタイミングとしては、１つのトランザクションが完了する、つまり要求パケットに対して処理完了をしめすＡｃｋパケットが受信されるか、あるいは受信完了処理中を示すＡｃｋパケットが受信され、その後要求パケットに対して対となる応答パケットが受信されることを確認しながら行われる。 (3) When the target analyzes the received ORB and is a READ command, when the data to be transferred is prepared, the BWRQ packet including the data in the data field is designated by the ORB including the READ command. Issued to the initiator's system memory address and writes the data. At this time, the size of the packet depends on the transfer rate of the IEEE 1394 bus. Therefore, when a large amount of data is to be transferred, the data is divided into a plurality of packets and transferred. At this time, as a transfer timing, one transaction is completed, that is, an Ack packet indicating completion of processing for the request packet is received, or an Ack packet indicating that reception completion processing is in progress is received, and then the request packet It is performed while confirming that a response packet that is a pair is received.

（４）ＯＲＢで指定されたデータ長の転送が全て終了すると、ターゲットは、予めイニシエータが指定したアドレスにＲＥＡＤコマンドに対するステータスをＢＷＲＱパケットを用いて書き込む。 (4) When the transfer of the data length designated by ORB is completed, the target writes the status for the READ command to the address designated by the initiator in advance using the BWRQ packet.

以上で、ＲＥＡＤコマンドに関する一連の動作が完了する。 This completes a series of operations related to the READ command.

これらのトランザクションのうち、イニシエータがターゲットから送られたＢＷＲＱパケットを受信できない場合、再送要求を示すＡｃｋパケットをイニシエータが返すことにより、リトライ（再送）を行うことが出来る。 Among these transactions, when the initiator cannot receive the BWRQ packet sent from the target, the initiator can return (retransmit) an Ack packet indicating a retransmission request.

同様に、ＷＲＩＴＥコマンドの場合は、データの転送時には、ターゲットがイニシエータのシステムメモリ中に格納されたデータをＢＲＲＱパケットを利用して、読み込み、例えばＤＶＤ−ＲＡＭディスクに書き込む。 Similarly, in the case of a WRITE command, at the time of data transfer, data stored in the system memory of the initiator is read using a BRRQ packet, and written to, for example, a DVD-RAM disk.

このような、送受信を行うデータ伝送装置として、図８に示されるような構成があげられる。図８に示すように、基本構成としては、物理層コントローラ（ＰＨＹ）１００と、リンク層コントローラ（ＬＩＮＫ）１０１と、ＣＰＵ１０２と、ＤＭＡコントローラ１０３と、ローカルメモリ１０４とからなる。物理層コントローラ１００は、バスのイニシャライズ、データのエンコード／デコード、アービトレーション、バイアス電圧の出力／検出などの機能を持つ。またリンク層コントローラ１０１は、誤り検出符号の生成／検出、パケットの生成／検出、パケット送出のリトライ動作等の機能を持つリンクコア部１０１ａ、送受信パケット用のＦＩＦＯ１０１ｂ、コンフィグレーションＲＯＭ１０１ｃ、インターフェース部１０１ｄ等から構成される。このＦＩＦＯは、送信用ＦＩＦＯ（ＡＴＦ）と受信用ＦＩＦＯを持ち、そのサイズは最大転送パケットサイズと等しいことが多い。 As such a data transmission apparatus that performs transmission and reception, a configuration as shown in FIG. As shown in FIG. 8, the basic configuration includes a physical layer controller (PHY) 100, a link layer controller (LINK) 101, a CPU 102, a DMA controller 103, and a local memory 104. The physical layer controller 100 has functions such as bus initialization, data encoding / decoding, arbitration, and bias voltage output / detection. The link layer controller 101 includes a link core unit 101a having functions such as error detection code generation / detection, packet generation / detection, and packet transmission retry operation, a FIFO 101b for transmission / reception packets, a configuration ROM 101c, an interface unit 101d, and the like. Consists of This FIFO has a transmission FIFO (ATF) and a reception FIFO, and the size is often equal to the maximum transfer packet size.

また、ＳＢＰ−２規格では、ＬＯＧＩＮ、ＱＵＥＲＹＬＯＧＩＮＳ、ＡＢＯＲＴＴＡＳＫ等のタスク管理系のコマンドが定義されている。これは、図６のＯＲＢ＿ＰＯＩＮＴＥＲへのＢＷＲＱパケットによるアクセスの代わりに、ＳＢＰ−２規格で定義されるＭａｎａｇｅｍｅｎｔＡｇｅｎｔレジスタへアクセスし、その後上記のタスク管理系のコマンドを含むＭａｎａｇｅｍｅｎｔＯＲＢをＢＲＲＱパケットで読み込み、そのレスポンスのＢＲＲＳパケットに含まれるＭａｎａｇｅｍｅｎｔＯＲＢ（タスク管理系のコマンドが含まれる）ターゲット側で解析し、コマンドを実行することにより行われる。例えば、データ転送中であっても、イニシエータがデータ転送を途中で終了させるために発行されたＡＢＯＲＴＴＡＳＫコマンドの処理は、データ転送中であっても処理されなければ、イニシエータの意図通りにターゲットが動作しないので、データ転送中であってもタスク管理系コマンド処理を行わなければならない。
IEEE Std 1394-1995 IEEE Standard for a High Performance Serial Bus -Description（http://standards.ieee.org/reading/ieee/std_public/description/busarch/1394-1995_desc.html） Further, in the SBP-2 standard, task management commands such as LOGIN, QUERYLOGINS, and ABORT TASK are defined. This is because the Management Agent register defined in the SBP-2 standard is accessed instead of the BWRQ packet access to the ORB_POINTER in FIG. This is performed by analyzing the management ORB (including a task management system command) included in the BRRS packet and executing the command. For example, even if the data transfer is in progress, the ABORT TASK command issued to end the data transfer in the middle of the initiator is not processed even if the data transfer is in progress. Since it does not operate, task management command processing must be performed even during data transfer.
IEEE Std 1394-1995 IEEE Standard for a High Performance Serial Bus -Description (http://standards.ieee.org/reading/ieee/std_public/description/busarch/1394-1995_desc.html)

しかしながら、上記の従来の構成では、送信用ＦＩＦＯと受信用ＦＩＦＯとを別々に持っているが、例えば、データ転送中に、イニシエータがタスク管理系のコマンドの１つであるＱＵＥＲＹＬＯＧＩＮを発行しようとして、ＭａｎａｇｅｍｅｎｔＡｇｅｎｔ宛にＢＷＲＱパケットを発行した場合、データ転送中であっても受信されるパケットをすべて、ターゲット側の受信用ＦＩＦＯに格納されるようにしておくと、その受信されたパケットがタスク管理系のコマンドであるのか、ＲＥＡＤコマンドによるデータを送信するためのＢＷＲＱパケットに対する応答パケット（ＷＲＳパケット）であるかを、受信用ＦＩＦＯにパケットが格納される毎に必ずチェックして適切な処理を行わなければならないので、必ず受信用ＦＩＦＯに格納されたパケットが何であるかをＣＰＵにより判断しなければならないので、オーバーヘッドが大きく、データ転送に時間がかかるという問題を有していた。 However, in the above-described conventional configuration, the transmission FIFO and the reception FIFO are separately provided. For example, during data transfer, the initiator tries to issue a QUERY LOGIN which is one of task management commands. When a BWRQ packet is issued to ManagementAgent, all received packets are stored in the receiving FIFO on the target side even during data transfer. Must be checked each time a packet is stored in the receiving FIFO to determine whether it is a response command or a response packet (WRS packet) to a BWRQ packet for transmitting data by a READ command. Must be stored in the receive FIFO. Since packets must what the judged by CPU, overhead is large, the time for data transfer is not a problem that it takes.

また、データ転送中には、データを送信するためのＢＷＲＱパケットに対する応答パケット（ＷＲＳパケット）以外は、受信ＦＩＦＯに格納されないように構成すれば、受信毎の毎回のチェックは不要であるので、オーバーヘッドが少なくデータ転送の高速化が図れるが、イニシエータの意図通りの動作をターゲットが行うことは不可能になる。 In addition, during data transfer, it is unnecessary to check each time every reception if it is configured not to be stored in the reception FIFO except for a response packet (WRS packet) to the BWRQ packet for transmitting data. However, the data transfer speed can be increased, but the target cannot perform the operation as intended by the initiator.

また、送信用ＦＩＦＯ、受信用ＦＩＦＯのいずれも、そのサイズは、最大転送パケットサイズに等しいので、例えば、ＲＥＡＤコマンド実行に、データ転送のトランザクションが終了しないと、つまり、ａｃｋ＿ｃｏｍｐｌｅｔｅを示すＡｃｋパケットが返されるか、あるいはａｃｋ＿ｐｅｎｄｉｎｇのＡｃｋパケットが返された後、ｒｅｓｐ＿ｃｏｍｐｌｅｔｅを示すレスポンスパケットが返された後でないと、リトライを要求された場合を考慮して、送信用ＦＩＦＯに次のパケットのデータを書き込むことが出来ずに、データ転送に時間がかかるという問題点を有していた。 Further, since the size of both the FIFO for transmission and the FIFO for reception is equal to the maximum transfer packet size, for example, when the data transfer transaction is not completed upon execution of the READ command, that is, an Ack packet indicating ack_complete is returned. If the response packet indicating resp_complete is not returned after the ack_pending Ack packet is returned, the data of the next packet is written in the transmission FIFO in consideration of the case where a retry is requested. However, the data transfer takes time.

本発明は上記従来の問題点を解決するもので、データ転送のオーバーヘッドが少ないデータ伝送装置を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described conventional problems, and to provide a data transmission apparatus with a low data transfer overhead.

この目的を解決するために本発明のデータ伝送装置は、
ヘッダフィールドとデータフィールドからなるパケット単位でコマンドやデータ等の転送を行うデータ伝送装置であって、送受信兼用バッファと、受信専用バッファと、送信専用バッファと、受信したパケットの内容に応じてその格納先を前記受信専用バッファか前記送受信兼用バッファかに振り分ける受信用フィルタと、送信するパケットの内容に応じてその格納先を前記送信専用バッファか前記送受信兼用バッファかに振り分ける送信用フィルタと、送信するパケットを構成したり、あるいは受信したパケットから必要な情報を取り出すパケット処理回路と、前記送受信兼用バッファ及び前記送信専用バッファに格納された送信パケットを伝送路上の送信パケットに変換し伝送路上の使用権を得た場合に伝送路上の電気信号に変換し送出する、あるいは受信された伝送路上の電気信号から前記受信専用バッファ或いは前記送受信専用バッファに格納するパケット構成に変換する送受信回路とを備え、
データ転送の処理において、前記受信用フィルタは、前記データ転送に関する応答パケットを前記送受信兼用バッファに格納し、前記データ転送に関する応答パケット以外のパケットを前記受信専用バッファに格納し、前記受信専用バッファにパケットが格納されると、前記パケット処理回路は、前記データ転送に関する処理を停止し、前記受信専用バッファに格納されたパケットに関する処理を実行し、また、前記データ転送の処理において、前記送受信回路にて、先に送られたパケットの受信処理中を示す応答パケットを検出すると、前記パケット処理回路は、次に送ろうとしているパケットの最後のデータを前記送受信兼用バッファに書かずに待機し、前記送受信回路にて、前記先に送られたパケットの受信処理完了を示す応答パケットを検出すると、前記パケット処理回路は、前記次に送ろうとしているパケットの最後のデータを前記送受信兼用バッファに書き込む、ことを特徴とするものである。 In order to solve this object, the data transmission device of the present invention provides:
A data transmission device that transfers commands, data, etc. in packet units consisting of a header field and a data field. A reception filter that distributes the destination to the reception-dedicated buffer or the transmission / reception buffer, and a transmission filter that distributes the storage destination to the transmission-dedicated buffer or the transmission / reception buffer according to the contents of the packet to be transmitted A packet processing circuit that configures a packet or extracts necessary information from a received packet, and converts a transmission packet stored in the transmission / reception buffer and the transmission-dedicated buffer into a transmission packet on the transmission path and uses the right on the transmission path Converted to an electrical signal on the transmission line That, or Bei example a transceiver circuit for converting the electric signal received transmission path to the packet structure to be stored in the receive-only buffer or the transceiver dedicated buffer,
In the data transfer process, the reception filter stores a response packet related to the data transfer in the transmission / reception buffer, stores a packet other than the response packet related to the data transfer in the reception dedicated buffer, and stores the packet in the reception dedicated buffer. When the packet is stored, the packet processing circuit stops the process related to the data transfer, executes the process related to the packet stored in the receive-only buffer, and in the data transfer process, Then, when detecting a response packet indicating that the reception processing of the previously sent packet is in progress, the packet processing circuit waits without writing the last data of the next packet to be sent to the transmission / reception buffer, In a transmission / reception circuit, a response parameter indicating completion of reception processing of the previously sent packet Upon detection of Tsu bets, the packet processing circuit writes the last data packet that is to send the following to the both transmission and reception buffer, also of the is characterized in that.

本発明によれば、受信専用バッファと送信専用バッファと送受信兼用バッファを設けることにより、データ転送の転送速度を落とすことなく、データ転送のトランザクションを実行している間に発行されたコマンド処理に対する対応を容易にし、かつデータ転送のトランザクションにファームウェアが介在することなく行うことが出来るので、データ転送の高速化を図ることが出来る。 According to the present invention, by providing a receive-only buffer, a send-only buffer, and a send / receive buffer, it is possible to cope with command processing issued while executing a data transfer transaction without reducing the data transfer rate. And the data transfer transaction can be performed without the intervention of firmware, so that the data transfer speed can be increased.

さらに送受信兼用バッファのバッファ容量をデータ送受信に用いるパケットサイズの２倍にすることにより、データ転送時のオーバーヘッドを少なくして、高速にデータ転送を行うことが出来る優れたデータ伝送装置を実現できるものである。 Furthermore, by making the buffer capacity of the buffer for transmission / reception double the packet size used for data transmission / reception, it is possible to realize an excellent data transmission apparatus that can reduce data overhead and perform high-speed data transfer. It is.

以下、図面を参照して本発明の実施の形態を詳細に説明するが、これによって本発明の技術的範囲が制限されるものではないのはもちろんである。 Embodiments of the present invention will be described below in detail with reference to the drawings, but it is a matter of course that the technical scope of the present invention is not limited thereby.

（実施の形態１）
以下本発明の一実施の形態について、図面を参照しながら説明する。 (Embodiment 1)
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図１は、本発明の第一の実施の形態のデータ伝送装置の構成図である。１はコマンドを発行したりするホストコンピュータ（以降イニシエータとも呼ぶ）で、２はＤＶＤ−ＲＡＭドライブ装置（以降ターゲットとも呼ぶ）である。ホストコンピュータ１とＤＶＤ−ＲＡＭドライブ装置２は、ＩＥＥＥ１３９４シリアルバス３を介して接続されている。４は送受信回路で、物理層コントローラ（ＰＨＹ）４１とリンク層コントローラ（ＬＩＮＫ）４２とからなっており、物理層コントローラ４１は、バスのイニシャライズ、データのエンコード／デコード、アービトレーション、バイアス電圧の出力／検出等の機能を持ち、リンク層コントローラ４２は、誤り訂正符号の生成／検出、パケットの生成／検出等の機能を持つ。５はコマンド等を受信するための受信専用バッファで、６はステータス等を送信するための送信専用バッファ、７はデータを送受信するための送受信兼用バッファである。８は受信用フィルタであり、データ受信時には、イニシエータ１からのデータの送信を要求する要求パケットに対応するデータフィールドにデータが含まれた応答パケットが受信された場合には、その受信された応答パケットの格納先を送受信兼用バッファにし、それ以外のパケットが受信された場合には、その格納先を受信専用パケットにするように動作する。またイニシエータ１にデータを送信する時には、受信されたパケットのうち、パケットラベル情報とパケット識別情報と応答識別情報とから、データフィールドに送信するデータを含む要求パケットに対して対をなす応答パケットが受信されたと判断されると、後述するパケット処理回路１０にその受信を知らせ、それ以外のパケットが受信された場合には、受信専用バッファに格納するように動作する。 FIG. 1 is a configuration diagram of a data transmission apparatus according to the first embodiment of this invention. Reference numeral 1 denotes a host computer (hereinafter also referred to as an initiator) that issues a command, and reference numeral 2 denotes a DVD-RAM drive device (hereinafter also referred to as a target). The host computer 1 and the DVD-RAM drive device 2 are connected via an IEEE 1394 serial bus 3. A transmission / reception circuit 4 includes a physical layer controller (PHY) 41 and a link layer controller (LINK) 42. The physical layer controller 41 initializes a bus, encodes / decodes data, arbitrates, outputs a bias voltage / The link layer controller 42 has functions such as error correction code generation / detection and packet generation / detection. Reference numeral 5 denotes a reception-dedicated buffer for receiving commands and the like, 6 is a transmission-dedicated buffer for transmitting statuses, and 7 is a transmission / reception buffer for transmitting and receiving data. Reference numeral 8 denotes a reception filter. When data is received, if a response packet containing data is received in the data field corresponding to the request packet for requesting transmission of data from the initiator 1, the received response is received. The packet storage destination is used as a transmission / reception buffer, and when other packets are received, the storage destination operates as a reception-only packet. Further, when data is transmitted to the initiator 1, a response packet that is paired with a request packet including data to be transmitted to the data field is received from the packet label information, the packet identification information, and the response identification information among the received packets. If it is determined that the packet has been received, the packet processing circuit 10 to be described later is notified of the reception, and if any other packet is received, the packet processing circuit 10 operates to store it in the receive-only buffer.

９は同様に、データ転送時において、送信するパケットを送信専用バッファ６に格納するか、或いは送受信兼用バッファ７に格納するかを送信するパケットのパケット識別情報（ｔｃｏｄｅ）により選択する送信用フィルタである。さらに１０は、受信されたパケットから必要なデータのみを抜き出し、光ディスクコントローラ（以降ＯＤＣと呼ぶ）１３にＤＭＡバス１４を介して転送するためのデータに変換したり、或いは光ディスク１６から読み出されたデータを所定のアナログ信号処理を施すアナログ信号処理回路１５を経て、ＯＤＣ１３で復調や誤り訂正処理等が施されたデータにヘッダを付与したり、パケット化を行うパケット変換回路である。 Similarly, reference numeral 9 denotes a transmission filter for selecting whether to store a packet to be transmitted in the transmission-dedicated buffer 6 or in the transmission / reception buffer 7 at the time of data transfer based on packet identification information (tcode) of the packet to be transmitted. is there. Further, 10 extracts only necessary data from the received packet and converts it into data for transfer to the optical disk controller (hereinafter referred to as ODC) 13 via the DMA bus 14 or is read from the optical disk 16. This is a packet conversion circuit that adds a header to data subjected to demodulation, error correction processing, or the like by the ODC 13 via an analog signal processing circuit 15 that performs predetermined analog signal processing on the data, and packetizes the data.

また図２は、１３９４シリアルバス３上に送出するために、リンク層コントローラ４２に書き込まれる、或いは１３９４シリアルバス３から受信されたパケットをリンク層コントローラ４２から読み出される際の各パケットの構造を示す。図２中の斜線部分は、リザーブ領域である。具体的に示すと、図２（ａ）は、図７（ａ）に示すＢＷＲＱパケットを送信するためのリンク層コントローラ４２に書き込まれる、つまりパケット処理回路１０やマイコン１１により各バッファに書き込まれるパケット構成を示す。図２（ｂ）は図７（ｂ）に示すＱＷＲＱパケットをリンク層コントローラ４２に書き込む際のパケット構造である。また図２（ｃ）は図７（ｃ）に示すＷＲＳパケットを受信し、リンク層コントローラ４２から読み出される際のパケット構成を示し、図２（ｄ）は図７（ｄ）に示すＢＲＲＱパケットを送信するためにリンク層コントローラ４２に書き込まれる際のパケット構成である。さらに図２（ｅ）は図７（ｅ）に示すＢＲＲＳパケットが受信され、リンク層コントローラ４２から読み出される際のパケット構成を示す。これら図２で示したパケットのうち送信パケットは、図７に示すように、ｈｅａｄｅｒ＿ＣＲＣやｄａｔａ＿ＣＲＣの計算やｓｏｕｒｃｅ＿ＩＤの付加等のパケットの再構成がリンク層コントローラ４２で行われ、また受信されたパケットに対しては、ＣＲＣによる誤り検出等がリンク層コントローラ４２で行われる。 FIG. 2 also shows the structure of each packet when a packet written to the link layer controller 42 or received from the 1394 serial bus 3 is read from the link layer controller 42 for transmission onto the 1394 serial bus 3. . A hatched portion in FIG. 2 is a reserved area. Specifically, FIG. 2 (a) shows a packet written in the link layer controller 42 for transmitting the BWRQ packet shown in FIG. 7 (a), that is, a packet written in each buffer by the packet processing circuit 10 or the microcomputer 11. The configuration is shown. FIG. 2B shows a packet structure when the QWRQ packet shown in FIG. 7B is written to the link layer controller 42. FIG. 2C shows the packet configuration when the WRS packet shown in FIG. 7C is received and read from the link layer controller 42, and FIG. 2D shows the BRRQ packet shown in FIG. 7D. This is a packet configuration when written to the link layer controller 42 for transmission. Further, FIG. 2 (e) shows a packet configuration when the BRRS packet shown in FIG. 7 (e) is received and read out from the link layer controller. Of these packets shown in FIG. 2, as shown in FIG. 7, the reconfiguration of packets such as header_CRC and data_CRC calculation and addition of source_ID is performed by the link layer controller 42 as shown in FIG. On the other hand, error detection by CRC is performed by the link layer controller 42.

そして、図３及び図４は本実施の形態のデータ伝送装置の動作を説明する動作説明図である。図４はイニシエータ１がターゲット２のデータを読み込む、つまりイニシエータ１がＲＥＡＤコマンドを発行した場合の本実施の形態の動作説明図であり、図５はイニシエータ１がターゲット２にデータを格納する、つまりイニシエータ１がＷＲＩＴＥコマンドを発行した場合の本実施の形態の動作説明図である。 3 and 4 are operation explanatory diagrams for explaining the operation of the data transmission apparatus according to the present embodiment. FIG. 4 is an operation explanatory diagram of this embodiment when the initiator 1 reads the data of the target 2, that is, when the initiator 1 issues a READ command, and FIG. 5 shows the data stored in the target 2 by the initiator 1, that is, It is operation | movement explanatory drawing of this Embodiment when the initiator 1 issues a WRITE command.

図３において、横軸に時間をとり、（１）はパケット処理回路１０の動作状態を、（２）は送受信兼用バッファ（ＤＴＲＦ）７の内部に格納されたパケットの状態、（３）は１３９４シリアルバス３上の状態、（４）は受信用フィルタ８の状態を示し、（５）は、送受信兼用バッファ７の内部状態を示し、白丸はパケット処理回路１０によりＤＴＲＦに書き込まれる際の書き込みアドレスポインタを示し、黒丸はリンク層コントローラ４２に書き込まれる際に送受信兼用バッファ７から読み出される際の読み出しアドレスポインタを示す。この時、送受信兼用バッファ７の容量は２×ｋクワッドレットで表す。 In FIG. 3, time is plotted on the horizontal axis, (1) is the operation state of the packet processing circuit 10, (2) is the state of the packet stored in the transmission / reception buffer (DTRF) 7, and (3) is 1394. The state on the serial bus 3, (4) shows the state of the reception filter 8, (5) shows the internal state of the transmission / reception buffer 7, and the white circle is the write address when writing to the DTRF by the packet processing circuit 10. A pointer indicates a pointer, and a black circle indicates a read address pointer at the time of reading from the transmission / reception buffer 7 when writing to the link layer controller 42. At this time, the capacity of the transmission / reception buffer 7 is represented by 2 × k quadlets.

また図４において、（１）から（３）は図３と同じで、（４）は送信専用バッファ６の状態を示す。（５）は図３（５）と同様に送受信兼用バッファ７の内部状態を示し、白丸は受信されたパケットがリンク層コントローラ４２から読み出され送受信兼用バッファ７に書き込まれる際の書き込みアドレスポインタを示し、黒丸は送受信兼用バッファ７からパケット処理回路１０により読み出される際の読み出しアドレスポインタを示す。同様に、送受信兼用バッファ７の容量は２×ｋクワッドレットで表す。 4, (1) to (3) are the same as those in FIG. 3, and (4) shows the state of the transmission-only buffer 6. (5) shows the internal state of the transmission / reception buffer 7 as in FIG. 3 (5), and the white circles indicate the write address pointer when the received packet is read from the link layer controller 42 and written to the transmission / reception buffer 7. A black circle indicates a read address pointer when the packet processing circuit 10 reads from the transmission / reception buffer 7. Similarly, the capacity of the transmission / reception buffer 7 is represented by 2 × k quadlets.

さらに、ＩＥＥＥ１３９４を介してデータを転送する際には、その転送速度によりパケットの転送可能な最大ペイロードサイズは規定されるので、転送速度に応じたパケットを格納できるサイズのバッファ量が必要となるが、本実施の形態では、送受信兼用バッファ７のバッファサイズは、データを転送する際に用いられるパケット、つまりＳＢＰ−２プロトコルの場合は、ＲＥＡＤコマンドではＢＷＲＱパケット、ＷＲＩＴＥコマンドではＢＲＲＳパケットであるので、これらのパケットサイズの２倍であるとする。上述したようにパケットのデータフィールドの最大サイズは転送速度に応じてＩＥＥＥ１３９４規格により定義されている。従って、本実施の形態では、転送速度をＳ４００であるとし、転送可能なパケットに含まれるデータ部のサイズは２０４８バイト（５１２クワッドレット）であり、本実施の形態では、送受信兼用バッファ７のパケットサイズを図２（ａ）または（ｅ）に示す様に、ヘッダフィールド及びデータフィールドの最後の１クワドレットを加えて（２０４８＋１６＋４）×２＝４１３６バイトとする。 Furthermore, when transferring data via IEEE 1394, the maximum payload size that can be transferred by the packet is defined by the transfer rate, so a buffer amount that can store a packet corresponding to the transfer rate is required. In this embodiment, the buffer size of the transmission / reception buffer 7 is a packet used when transferring data, that is, in the case of the SBP-2 protocol, it is a BWRQ packet for a READ command and a BRRS packet for a WRITE command. Assume that these packet sizes are twice as large. As described above, the maximum size of the data field of the packet is defined by the IEEE 1394 standard according to the transfer rate. Therefore, in this embodiment, the transfer rate is S400, and the size of the data part included in the transferable packet is 2048 bytes (512 quadlet). In this embodiment, the packet of the transmission / reception buffer 7 is used. As shown in FIG. 2A or 2E, the last one quadlet of the header field and the data field is added to make (2048 + 16 + 4) × 2 = 4136 bytes.

以上の様に構成された本実施の形態の動作について、図面を用いて説明する。 The operation of the present embodiment configured as described above will be described with reference to the drawings.

まず、ＲＥＡＤコマンドがイニシエータ１から発行される場合について、その動作を説明する。１回のＲＥＡＤコマンドで、イニシエータ１から要求されるデータ長を６４ｋＢとする。従って、６４ｋＢのデータを転送するためには、データを転送するパケットのデータフィールドのサイズが２ｋＢであるので、３２回に分けてデータ転送が行われる。 First, the operation when a READ command is issued from the initiator 1 will be described. The data length requested from the initiator 1 is set to 64 kB by one READ command. Therefore, in order to transfer 64 kB of data, the size of the data field of the packet for transferring data is 2 kB, so the data transfer is performed 32 times.

（１）イニシエータ１は、自らのメモリ内にＲＥＡＤコマンドのＣＤＢを含むＯＲＢを作成する。 (1) Initiator 1 creates an ORB including the CDB of the READ command in its own memory.

（２）イニシエータ１はターゲット２のＯＲＢ＿ＰＯＩＮＴＥＲレジスタに、ＯＲＢを作成したメモリの１３９４空間上のアドレスをＢＷＲＱパケットによりターゲット２に送信する。 (2) The initiator 1 transmits the address in the 1394 space of the memory that created the ORB to the target 2 in the ORB_POINTER register of the target 2 by the BWRQ packet.

（３）ターゲット２は、（２）で送られたＯＲＢが格納されたアドレスに対して、ＢＲＲＱパケットを発行し、イニシエータ１はＯＲＢを含むＢＲＲＳパケットをターゲット２に返す。 (3) The target 2 issues a BRRQ packet to the address storing the ORB sent in (2), and the initiator 1 returns a BRRS packet including the ORB to the target 2.

（４）ターゲット２は受信したＢＲＲＳパケットに含まれるＣＤＢを取り出し、ＲＥＡＤコマンドを確認後、ドライブから必要なデータを読み出すために初期設定を行う。この時、パケット処理回路１０に、レジスタ１２を経由して、マイコン１１からＲＥＡＤコマンドで指定されたデータ格納先を示すイニシエータ１のシステムメモリ領域のアドレス、イニシエータ１のＩＤ等のヘッダ情報が書き込まれる。 (4) The target 2 takes out the CDB included in the received BRRS packet, confirms the READ command, and performs initial setting to read out necessary data from the drive. At this time, header information such as the address of the system memory area of the initiator 1 indicating the data storage destination designated by the READ command from the microcomputer 11 and the ID of the initiator 1 is written into the packet processing circuit 10 via the register 12. .

また、受信用フィルタ８には、データ送信時であるので、ＷＲＳパケットを受信し、そのパケットに含まれる応答識別情報（ｒｃｏｄｅ）が処理完了（ｒｅｓｐ＿ｃｏｍｐｌｅｔｅ）であり、かつパケットラベル情報ｔｌがデータを送信するための要求パケット、ＢＷＲＱパケットのそれと一致すれば、パケット処理回路１０に検出信号を送り、また受信したパケットがＷＲＳパケット以外（パケット識別情報で判断）か、あるいは受信されたパケットがＷＲＳパケットであっても、データを送信するための要求パケット、ＢＷＲＱパケットに格納されたパケットラベル情報ｔｌと受信したＷＲＳパケットのパケットラベル情報が一致しない場合、あるいは受信したパケットであり、パケットラベル情報ｔｌも一致したが、応答識別情報ｒｃｏｄｅが処理完了を示すｒｅｓｐ＿ｃｏｍｐｌｅｔｅ以外であれば、その受信されたパケットは受信専用バッファ５に受信されたパケットが格納されるように設定しておく。 Since the reception filter 8 is at the time of data transmission, it receives a WRS packet, the response identification information (rcode) included in the packet is processing complete (resp_complete), and the packet label information tl contains data. If the request packet for transmission matches that of the BWRQ packet, a detection signal is sent to the packet processing circuit 10, and the received packet is other than a WRS packet (determined by packet identification information), or the received packet is a WRS packet. Even if the packet label information tl stored in the request packet for transmitting data and the BWRQ packet does not match the packet label information of the received WRS packet, or the received packet, the packet label information tl is also Matched but response identification information rc If de is non resp_complete indicating the completion of processing, the received packet that is set so as received by the receive-only buffer 5 packet.

起動がかけられると、パケット処理回路１０に設定されたヘッダ情報に続いて、指定されたデータがディスクから読み出され、アナログ信号処理回路１５を介して、光ディスクコントローラ１３で復調処理や誤り訂正処理が施され、パケット処理回路１０に入力される。 When activated, the specified data is read from the disc following the header information set in the packet processing circuit 10 and demodulated or error corrected by the optical disc controller 13 via the analog signal processing circuit 15. Is input to the packet processing circuit 10.

（５）（４）で書き込まれたヘッダ情報とデータとから２０４８バイトのデータフィールドを持つ図２（ａ）に示すパケット構成で送受信兼用バッファ７に書き込む（図３のＳＴＥＰ１）。 (5) From the header information and data written in (4), the packet structure shown in FIG. 2 (a) having a data field of 2048 bytes is written into the transmission / reception buffer 7 (STEP 1 in FIG. 3).

（６）１パケットを構成するすべてのデータが書き込まれると、送受信兼用バッファ７からリンク層コントローラ４２で図７（ａ）に示すようなＣＲＣを付加したりしてＢＷＲＱパケットを作成し、物理層コントローラ４１でアービトレーションを行い、バスの使用権を確保した後、イニシエータ１に送られる。同時に、次のパケットをパケット処理回路１０で作成し、送受信兼用バッファ７に書き込まれる。このパケットのｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔフィールドには先に送信したパケットのｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔフィールドに書き込んだアドレスに２０４８を加えたアドレスが書き込まれる。図３では、この時、既に送られたＢＷＲＱパケットに対して、処理完了（ａｃｋ＿ｃｏｍｐｌｅｔｅ）を示すＡｃｋパケットが、図２（ａ）で示すパケットの最後の１クワッドレットのデータを送受信兼用バッファ７に書き込まれる前にリンク層コントローラ４２で検出されているので、続けてこの最後の１クワッドレットデータを書き込む（図３のＳＴＥＰ２）。 (6) When all data constituting one packet is written, a CRC as shown in FIG. 7A is added from the transmission / reception buffer 7 by the link layer controller 42 to create a BWRQ packet, and the physical layer Arbitration is performed by the controller 41 and after securing the right to use the bus, the data is sent to the initiator 1. At the same time, the next packet is created by the packet processing circuit 10 and written to the transmission / reception buffer 7. In the destination_offset field of this packet, an address obtained by adding 2048 to the address written in the destination_offset field of the previously transmitted packet is written. In FIG. 3, at this time, the Ack packet indicating the completion of processing (ack_complete) is sent to the transmission / reception buffer 7 for the last one quadlet of the packet shown in FIG. Since it has been detected by the link layer controller 42 before being written, this last one quadlet data is subsequently written (STEP 2 in FIG. 3).

（７）最後の１クワッドレットのデータが送受信兼用バッファ７に書き込まれるとリンク層コントローラ４２に出力され、リンク層コントローラ４２で図７（ａ）で示すＢＷＲＱパケットを構成し、物理層コントローラ４１でのアービトレーション後、出力される。と同時に、次のパケットをパケット処理回路１０で作成し、送受信兼用バッファに書き込まれる。 (7) When the data of the last quadlet is written in the transmission / reception buffer 7, it is output to the link layer controller 42. The link layer controller 42 forms the BWRQ packet shown in FIG. Is output after arbitration. At the same time, the next packet is created by the packet processing circuit 10 and written to the transmission / reception buffer.

同様に、このパケットのｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔフィールドには先に送信したパケットのｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔフィールドに書き込んだアドレスに２０４８を加えたアドレスが書き込まれる。 Similarly, an address obtained by adding 2048 to the address written in the destination_offset field of the previously transmitted packet is written in the destination_offset field of this packet.

この時、先に送られたＢＷＲＱパケットに対して、受信完了処理中（ａｃｋ＿ｐｅｎｄｉｎｇ）を示すＡｃｋパケットがリンク層コントローラ４２で検出されると、パケット処理回路１０は、図２（ａ）で示すパケットの最後の１クワッドレットのデータを送受信兼用バッファ７に書き込まずに、図７（ｃ）で示したＷＲＳパケットがイニシエータ１から送信されるのを待つ。そして、ＷＲＳパケットが受信され、リンク層コントローラ４２を介して受信用フィルタ８で、ＷＲＳパケットであることを示すパケット識別情報（ｔｃｏｄｅ）が検出されかつ、応答識別情報（ｒｃｏｄｅ）が処理完了（ｒｅｓｐ＿ｃｏｍｐｌｅｔｅ）で、かつパケットラベル情報ｔｌがデータを送信した要求パケットＢＷＲＱパケットのパケットラベルｔｌに一致することが検出されれば、パケット処理回路１０に再起動信号が送られる。パケット処理回路１０は、その検出信号を受けて、最後の１クワッドレットデータを送受信兼用バッファ７に書き込む（図３のＳＴＥＰ３）。 At this time, if the Ack packet indicating that the reception completion processing is being performed (ack_pending) is detected by the link layer controller 42 with respect to the previously sent BWRQ packet, the packet processing circuit 10 displays the packet shown in FIG. The data of the last one quadlet is not written in the transmission / reception buffer 7 and the WRS packet shown in FIG. Then, the WRS packet is received, the packet identification information (tcode) indicating the WRS packet is detected by the reception filter 8 via the link layer controller 42, and the response identification information (rcode) is processed (resp_complete). ) And the packet label information tl is detected to match the packet label tl of the request packet BWRQ packet that transmitted the data, a restart signal is sent to the packet processing circuit 10. The packet processing circuit 10 receives the detection signal and writes the last one quadlet data in the transmission / reception buffer 7 (STEP 3 in FIG. 3).

（８）最後の１クワッドレットのデータが送受信兼用バッファ７に書き込まれるとリンク層コントローラ４２に出力され、リンク層コントローラ４２で図７（ａ）で示すＢＷＲＱパケットを構成し、物理層コントローラ４１でのアービトレーション後、出力される。と同時に、次のパケットをパケット処理回路１０で作成し、送受信兼用バッファに書き込まれる。 (8) When the data of the last one quadlet is written in the transmission / reception buffer 7, it is output to the link layer controller 42. The link layer controller 42 forms the BWRQ packet shown in FIG. Is output after arbitration. At the same time, the next packet is created by the packet processing circuit 10 and written to the transmission / reception buffer.

この時、先に送られたＢＷＲＱパケットに対して、再送要求（ａｃｋ＿ｂｕｓｙ）を示すＡｃｋパケットが検出されると、パケット処理回路１０は最後の１クワッドレット分のデータを送受信兼用バッファ７に書き込まずに、データ受信バッファにある前のパケット（（７）で作成したパケット）のデータを再度送信し、イニシエータ１から、再送したＢＷＲＱパケットに対して、処理完了（ａｃｋ＿ｃｏｍｐｌｅｔｅ）を示すＡｃｋパケットが送信されたことをリンク層コントローラ４２で検出して、その後、最後の１クワッドレットのデータを送受信兼用バッファ７に書き込む（図３のＳＴＥＰ４）。 At this time, when an Ack packet indicating a retransmission request (ack_busy) is detected for the previously sent BWRQ packet, the packet processing circuit 10 does not write the data for the last one quadlet in the transmission / reception buffer 7. The data of the previous packet (packet created in (7)) in the data reception buffer is transmitted again, and the Ack packet indicating processing completion (ack_complete) is transmitted from the initiator 1 to the retransmitted BWRQ packet. This is detected by the link layer controller 42, and then the data of the last one quadlet is written in the transmission / reception buffer 7 (STEP 4 in FIG. 3).

以降、上記動作が、ＲＥＡＤコマンドで指定されたデータ数の転送が終了するまで繰り返される。 Thereafter, the above operation is repeated until the transfer of the number of data designated by the READ command is completed.

次にＷＲＩＴＥコマンドがイニシエータ１から発行された場合の動作について説明する。 Next, the operation when the WRITE command is issued from the initiator 1 will be described.

１回のＷＲＩＴＥコマンドで、イニシエータ１から送信されるデータのデータ長を６４ｋＢとする。従って、６４ｋＢのデータを転送するためには、データを転送するパケットのデータフィールドのサイズが２ｋＢであるので、３２回に分けてデータ転送が行われる。 The data length of data transmitted from the initiator 1 is set to 64 kB with one WRITE command. Therefore, in order to transfer 64 kB of data, the size of the data field of the packet for transferring data is 2 kB, so the data transfer is performed 32 times.

（１）イニシエータ１は、自らのメモリ内にＷＲＩＴＥコマンドのＣＤＢを含むＯＲＢを作成する。 (1) Initiator 1 creates an ORB including a WRITE command CDB in its own memory.

（２）イニシエータ１はターゲットのＯＲＢ＿ＰＯＩＮＴＥＲレジスタにＯＲＢを作成したメモリの１３９４空間上のアドレスをＢＷＲＱパケットによりターゲット２に送信する。 (2) The initiator 1 transmits the address in the 1394 space of the memory that created the ORB in the target ORB_POINTER register to the target 2 using a BWRQ packet.

（４）ターゲット２は受信したＢＲＲＳパケットに含まれるＣＤＢを取り出し、ＷＲＩＴＥコマンドを確認後、ドライブにデータを書き込むための初期設定を行う。この時、パケット処理回路１０に、レジスタ１２を経由して、マイコン１１からＷＲＩＴＥコマンドでディスクに書き込むデータが格納されたイニシエータ１のシステムメモリ領域のアドレス、イニシエータ１のＩＤ等のヘッダ情報が書き込まれる。 (4) The target 2 takes out the CDB included in the received BRRS packet, confirms the WRITE command, and performs initial setting for writing data to the drive. At this time, header information such as the address of the system memory area of the initiator 1 storing the data to be written to the disk by the WRITE command from the microcomputer 11 and the ID of the initiator 1 is written to the packet processing circuit 10 via the register 12. .

また、受信用フィルタには、データ受信時であるので、データの送信要求をイニシエータ１に対して要求する要求パケットであるＢＲＲＱパケットに対して対となるＢＲＲＳパケットを受信したことをパケットラベル情報ｔｌとパケット識別情報ｔｃｏｄｅで検出し、かつその応答識別情報ｒｃｏｄｅが処理完了（ｒｅｓｐ＿ｃｏｍｐｌｅｔｅ）である時には、受信パケットを送受信兼用バッファ７に格納するようにし、それ以外であれば受信専用バッファ５に格納するように設定しておく。 Further, since the reception filter is at the time of data reception, the packet label information tl indicates that the BRRS packet that is a pair for the BRRQ packet that is a request packet for requesting the data transmission request to the initiator 1 is received. And the packet identification information tcode, and when the response identification information rcode is processing complete (resp_complete), the received packet is stored in the transmission / reception buffer 7; otherwise, it is stored in the reception-only buffer 5. Set as follows.

起動がかけられると、パケット処理回路１０に設定されたヘッダ情報を用いて、イニシエータ１のシステムメモリ上の書き込みデータを取りに行くためのＢＲＲＱパケット（図７（ｄ））を作成するために、図２（ｄ）で示した構成のパケットをパケット処理回路１０で作成し、送信用フィルタ９を介して、送信専用バッファ６に書き込む。 When activated, the header information set in the packet processing circuit 10 is used to create a BRRQ packet (FIG. 7D) for retrieving write data in the system memory of the initiator 1. A packet having the configuration shown in FIG. 2D is created by the packet processing circuit 10 and written to the transmission-dedicated buffer 6 through the transmission filter 9.

すべてのデータが書き込まれると、リンク層コントローラ４２、物理層コントローラ４１を経て、バスの使用権を獲得した時点で、イニシエータ１に送信される。イニシエータ１から、ＢＲＲＱパケットで要求されたデータがデータフィールドに含まれたＢＲＲＳパケットがターゲット２に送られる。ターゲット２において、受信されたＢＲＲＳパケットは、受信用フィルタ８を介して、そのパケットラベル情報とパケット識別情報と応答識別情報をチェックし、要求パケットに対して正当な応答パケットであれば、送受信兼用バッファ７に格納される（図４のＳＴＥＰ１）。 When all the data is written, the data is transmitted to the initiator 1 via the link layer controller 42 and the physical layer controller 41 when the right to use the bus is acquired. From the initiator 1, a BRRS packet in which data requested by the BRRQ packet is included in the data field is sent to the target 2. In the target 2, the received BRRS packet is checked for packet label information, packet identification information, and response identification information via the reception filter 8. It is stored in the buffer 7 (STEP 1 in FIG. 4).

（５）（４）で受信され、送受信兼用バッファ７に格納されたＢＲＲＳパケットのヘッダ情報のうち、まずパケット識別情報（ｔｃｏｄｅ）と応答識別情報（ｒｃｏｄｅ）をパケット処理回路１０にて確認し、それぞれがＢＲＲＳパケットであり、かつ処理完了（ｒｅｓｐ＿ｃｏｍｐｌｅｔｅ）を示すものであれば、次のデータを要求するために、次のデータ送信を要求するための要求パケット（この場合はＢＲＲＱパケット）を送信用フィルタ９を介して、送信専用バッファに書き込む。このときｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔは先に送信したＢＲＲＱパケットのｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔに２０４８を加えた値になる。同時に、（４）で受信されたパケットのデータを順次読み出し、光ディスクコントローラ１３で誤り訂正符号の付加や変調処理等が施され、アナログ信号処理回路１５を経てディスク１６上に書き込まれる。送信専用バッファ６に書き込まれた次のデータを要求するためのＢＲＲＱパケットは、リンク層コントローラ４２、物理層コントローラ４１を経て、バスの使用権を獲得後、イニシエータ１に送信される。 (5) Of the header information of the BRRS packet received in (4) and stored in the transmission / reception buffer 7, first, packet identification information (tcode) and response identification information (rcode) are confirmed by the packet processing circuit 10, If each is a BRRS packet and indicates processing completion (resp_complete), in order to request the next data, a request packet (in this case, a BRRQ packet) is transmitted for requesting the next data transmission. Write to the transmission-dedicated buffer via the filter 9. At this time, destination_offset is a value obtained by adding 2048 to destination_offset of the previously transmitted BRRQ packet. At the same time, the packet data received in (4) is sequentially read out, added with an error correction code or modulated by the optical disk controller 13, and written onto the disk 16 via the analog signal processing circuit 15. The BRRQ packet for requesting the next data written in the transmission-dedicated buffer 6 is transmitted to the initiator 1 after acquiring the right to use the bus through the link layer controller 42 and the physical layer controller 41.

イニシエータ１からは、ＢＲＲＱパケットで要求されたデータをデータフィールドに含んでＢＲＲＳパケットがターゲット２に送られる。ターゲット２において、受信されたＢＲＲＳパケットは、受信用フィルタ８を介して、送受信兼用バッファ７に格納される（図４のＳＴＥＰ２）。 From the initiator 1, the BRRS packet is sent to the target 2 including the data requested by the BRRQ packet in the data field. In the target 2, the received BRRS packet is stored in the transmission / reception buffer 7 via the reception filter 8 (STEP 2 in FIG. 4).

以降、上記動作が、ＷＲＩＴＥコマンドで指定されたデータ数の転送が終了するまで、繰り返される。 Thereafter, the above operation is repeated until the transfer of the number of data designated by the WRITE command is completed.

以上、述べてきたように、送受信兼用バッファのバッファサイズをデータを転送する際に用いられるパケットサイズの２倍にすることにより、オーバーヘッドを少なくし、高速なデータ転送を図ることが出来る。 As described above, by making the buffer size of the transmission / reception buffer twice the packet size used when transferring data, overhead can be reduced and high-speed data transfer can be achieved.

次に、ＲＥＡＤコマンド実行中にイニシエータ１から別のタスク管理系のコマンドが発行された場合について説明する。図５はＲＥＡＤコマンド実行中にイニシエータ１から別のタスク管理系のコマンドが発行された場合の動作を示す動作説明図である。 Next, a case where another task management command is issued from the initiator 1 during execution of the READ command will be described. FIG. 5 is an operation explanatory diagram showing an operation when another task management command is issued from the initiator 1 during execution of the READ command.

図５において（１）はパケット処理回路１０の動作、（２）は送受信兼用バッファ７の内部状態、（３）は１３９４バス３上パケットを示し、例えば、ＢＷＲＱ（Ｔ→Ｉ）はＢＷＲＱパケットがターゲット（Ｔ）２からイニシエータ（Ｉ）１に送信されたことを示す。（４）はコマンド送信バッファ５の内部状態、（５）は、マイコン１１の動作、（６）は送信専用バッファ６の内部状態を示す。 5, (1) shows the operation of the packet processing circuit 10, (2) shows the internal state of the transmission / reception buffer 7, (3) shows a packet on the 1394 bus 3, and for example, BWRQ (T → I) shows the BWRQ packet It indicates that the target (T) 2 has transmitted to the initiator (I) 1. (4) shows the internal state of the command transmission buffer 5, (5) shows the operation of the microcomputer 11, and (6) shows the internal state of the transmission dedicated buffer 6.

以下、図面を用いて、その動作を説明するが、実際にデータを含むパケットが転送されるまでの動作は、上述の動作と同じであるので省略する。 Hereinafter, the operation will be described with reference to the drawings. However, the operation until the packet including the data is actually transferred is the same as the above-described operation, and thus the description thereof is omitted.

（１）データ転送中にイニシエータ１からタスク制御系のコマンド（例えば、ＱｕｅｒｙＬｏｇｉｎ）が発行されたとする（図５中の（３）のＢＷＲＱパケット（Ｉ→Ｔ））。 (1) It is assumed that a task control command (for example, QueryLogin) is issued from the initiator 1 during data transfer (BWRQ packet (I → T) in (3) in FIG. 5).

その時、イニシエータ１から発行されるＭａｎｅｇｅｍｅｎｔＡｇｅｎｔへのＢＷＲＱパケットは、受信用フィルタ８により受信専用バッファ５に格納される。これは、先述したように、ＲＥＡＤコマンド実行中、つまりターゲット２からみてデータ送信中は、受信用フィルタ８に、受信されたパケットがＷＲＳパケット以外（パケット識別情報ｔｃｏｄｅで判断）か、受信されたパケットがＷＲＳパケットであるがそれに含まれるパケットラベル情報ｔｌがデータ送信を行うＢＷＲＱパケットのパケットラベル情報ｔｌと一致しないか、あるいは受信されたパケットがＷＲＳパケットでかつそれに含まれるパケットラベル情報ｔｌがデータ送信を行うＢＷＲＱパケットのパケットラベル情報に一致するが、応答識別情報ｒｃｏｄｅが処理完了を示すｒｅｓｐ＿ｃｏｍｐｌｅｔｅ以外であれば、受信専用バッファ５に受信されたパケットを格納するように設定しているためである。 At that time, the BWRQ packet issued from the initiator 1 to the Management Agent is stored in the reception-only buffer 5 by the reception filter 8. As described above, when the READ command is being executed, that is, when data is being transmitted from the viewpoint of the target 2, the received filter 8 receives whether the received packet is other than the WRS packet (determined by the packet identification information tcode). The packet is a WRS packet, but the packet label information tl included in the packet does not match the packet label information tl of the BWRQ packet that performs data transmission, or the received packet is a WRS packet and the packet label information tl included in the packet is the data This is because it matches the packet label information of the BWRQ packet to be transmitted, but if the response identification information rcode is other than resp_complete indicating the completion of processing, it is set to store the received packet in the receive-only buffer 5. .

この応答として、リンク層コントローラ４２からは、受信は完了したが処理中であること（ａｃｋ＿ｐｅｎｄｉｎｇ）を示すＡｃｋパケットが返される（図中には図示せず）。 As a response, the link layer controller 42 returns an Ack packet indicating that reception has been completed but is being processed (ack_pending) (not shown in the figure).

受信専用バッファ５に受信されたパケットが格納されると、マイコン１１に割り込みが発生し、転送中のトランザクションを停止するようにコマンドが発行される。このコマンドを受けて、パケット処理回路１０は、光ディスクコントローラ１３から読み込んでいるデータのうち、現在送信しようとしているパケット分のデータの読み込みが終了するまで、光ディスクコントローラ１３からのデータの読み込みを続行する。パケットを構成するためのデータをすべて読み込み、送受信兼用バッファ７に書き込み終わると、リンク層コントローラ４２、物理層コントローラ４１を経て、バスの使用権の獲得後、イニシエータ１に送られる。そのＢＷＲＱパケットに対する処理完了（ａｃｌ＿ｃｏｍｐｌｅｔｅ）を示すＡｃｋパケットを受信すると、マイコン１１に対してトランザクションの中断通知がなされる（図５のＳＴＥＰ１）。 When the received packet is stored in the receive-only buffer 5, an interrupt is generated in the microcomputer 11, and a command is issued to stop the transaction being transferred. In response to this command, the packet processing circuit 10 continues to read data from the optical disk controller 13 until reading of the data for the packet to be transmitted among the data read from the optical disk controller 13 is completed. . When all the data for configuring the packet is read and written to the transmission / reception buffer 7, the data is sent to the initiator 1 through the link layer controller 42 and the physical layer controller 41 after acquiring the right to use the bus. When the Ack packet indicating the processing completion (acl_complete) for the BWRQ packet is received, a transaction interruption notification is made to the microcomputer 11 (STEP 1 in FIG. 5).

（２）トランザクションの中断通知がなされると、マイコン１１は受信専用バッファ５に格納されたコマンドを読み出し、ＭａｎａｇｅｍｅｎｔＡｇｅｎｔ宛へのＢＷＲＱパケットであることを認識し、同時に処理完了（ｒｅｓｐ＿ｃｏｍｐｌｅｔｅ）のｒｃｏｄｅを持つＷＲＳパケットを送信専用バッファ６に送信フィルタ９を経由して書き込む。 (2) When a transaction interruption notification is made, the microcomputer 11 reads the command stored in the receive-only buffer 5, recognizes that the packet is a BWRQ packet addressed to the Management Agent, and has a rcode of processing completion (resp_complete) at the same time. The WRS packet is written into the transmission dedicated buffer 6 via the transmission filter 9.

書き込みが完了するとリンク層コントローラ４２、物理層コントローラ４１を経てイニシエータ１に送出される。引き続き、上記で認識したＭａｎａｇｅｍｅｎｔＡｇｅｎｔ宛へのＢＷＲＱパケットに含まれるＭａｎａｇｅｍｅｎｔＯＲＢが格納されたアドレスに対して、タスク管理系のコマンドが含まれるＭａｎｅｇｅｍｅｎｔＯＲＢを要求するＢＲＲＱパケットを送信専用バッファ６に書き込み、リンク層コントローラ４２、物理層コントローラ４１を介して、バスの使用権獲得後、イニシエータ１に送信される（図５のＳＴＥＰ２）。 When writing is completed, the data is sent to the initiator 1 via the link layer controller 42 and the physical layer controller 41. Subsequently, for the address where the ManagementORB included in the BWRQ packet addressed to the Management Agent recognized above is stored, the BRRQ packet requesting the ManagementORB including the command of the task management system is written in the transmission dedicated buffer 6, and the link layer controller 42. After acquiring the right to use the bus via the physical layer controller 41, it is transmitted to the initiator 1 (STEP 2 in FIG. 5).

（３）（２）で送信されたＢＲＲＱパケットに対応して、ＭａｎｅｇｅｍｅｔＯＲＢを含むＢＲＲＳパケットがイニシエータ１から送信される。ターゲット２で受信されたＢＲＲＳパケットは、受信用フィルタ８を介してリンク層コントローラ４２から受信専用バッファ５に格納される。これも同様にＷＲＳパケット以外の受信されたパケットが受信専用バッファ５に格納されるように設定しているためである。受信専用バッファに格納されたパケットは、マイコン１１により読み出され、ＭａｎａｇｅｍｅｔＯＲＢの処理を行い、その処理が終わると、そのＭａｎａｇｅｍｅｎｔＯＲＢに対するステータスを送信専用バッファ６に書き込み、イニシエータ１に送信する。送信したＢＷＲＱパケットに対して、イニシエータ１から処理完了（ａｃｋ＿ｃｏｍｐｌｅｔｅ）を示すＡｃｋパケットが送られるとマイコン１１は通知を受ける（図５のＳＴＥＰ３）。 (3) In response to the BRRQ packet transmitted in (2), a BRRS packet including Mangemet ORB is transmitted from the initiator 1. The BRRS packet received by the target 2 is stored in the reception dedicated buffer 5 from the link layer controller 42 via the reception filter 8. This is also because it is set so that received packets other than WRS packets are stored in the receive-only buffer 5. The packet stored in the reception-dedicated buffer is read by the microcomputer 11, performs the ManagementmetORB process, and when the process ends, the status for the ManagementORB is written in the transmission-dedicated buffer 6 and transmitted to the initiator 1. When an Ack packet indicating processing completion (ack_complete) is sent from the initiator 1 to the transmitted BWRQ packet, the microcomputer 11 is notified (STEP 3 in FIG. 5).

（４）ＭａｎａｇｅｍｅｎｔＯＲＢの処理が終わると、マイコン１１は、パケット処理回路１０にデータ転送再開命令を発行し、データ転送を再開する（図５のＳＴＥＰ４）。 (4) When the management ORB process is completed, the microcomputer 11 issues a data transfer restart command to the packet processing circuit 10 and restarts the data transfer (STEP 4 in FIG. 5).

またＷＲＩＴＥコマンドを実行中であっても、データ転送中は、受信用フィルタ８に、受信されたパケットがＢＲＲＳパケット以外か、あるいは受信されたパケットがＢＲＲＳパケットでありかつそれに含まれるパケットラベル情報ｔｌがデータ送信を要求するために使用されるＢＲＲＱパケットのパケットラベルに一致しないか、あるいは受信されたパケットがＢＲＲＳパケットであり、かつそれに含まれるパケットラベル情報ｔｌがデータ送信を要求するために使用されるＢＲＲＱパケットのパケットラベルに一致しかつそれに含まれる応答識別情報ｒｃｏｄｅが処理完了を示すｒｅｓｐ＿ｃｏｍｐｌｅｔｅ以外であれば、受信されたパケットが受信専用バッファ５に格納されるように設定されるので、同様に処理を行うことが出来る。 Even during execution of the WRITE command, during data transfer, the received filter 8 receives the packet other than the BRRS packet, or the received packet is a BRRS packet and includes packet label information tl included therein. Does not match the packet label of the BRRQ packet used to request data transmission, or the received packet is a BRRS packet and the packet label information tl contained therein is used to request data transmission. Since the received packet is set to be stored in the receive-only buffer 5 if the response identification information rcode included in the BRQ packet is other than resp_complete indicating that the processing is complete, Processing can be performed.

以上の述べてきたように本実施の形態によれば、受信専用バッファ、送信専用バッファ、送受信兼用バッファのように、パケットの送受信に必要なバッファをそれぞれ独立して設けることにより、ファームウェアのオーバーヘッドを少なくして、高速なデータ転送を可能とするものである。またデータ転送中のコマンドに対しての処理も、データ転送中にコマンドが発行された場合のみ、ファームウェアの処理が介在するので、ファームウェアのオーバーヘッドを少なくして、高速化を図ったデータ転送を可能にし、かつタスク管理系のコマンドに対しても容易に対応できるものである。 As described above, according to the present embodiment, the firmware overhead is reduced by providing buffers necessary for packet transmission / reception independently, such as a reception dedicated buffer, a transmission dedicated buffer, and a transmission / reception buffer. The number is reduced, and high-speed data transfer is possible. In addition, processing for commands during data transfer is performed only when a command is issued during data transfer, so firmware processing is involved, so firmware overhead is reduced and data can be transferred at high speed. In addition, it can easily handle task management commands.

なお、コマンド受信の一連の流れをマイコン１１で処理するように説明したが、コマンドを含むＯＲＢをフェッチするまでをハードウェアで処理しても何らの問題もなく、同様の効果を得ることもできる。 Although a series of command reception processes have been described as being processed by the microcomputer 11, there is no problem even if hardware processing is performed until an ORB including a command is fetched, and the same effect can be obtained. .

またデータ転送中のコマンドに対する処理では、送信しようとしているパケットの転送が完了してから、コマンド処理を行うように説明したが、コマンドが発行された時点で、データ転送を中断して、コマンドの処理を行っても何らの問題もない。 In the processing for the command during data transfer, it has been described that the command processing is performed after the transfer of the packet to be transmitted is completed. However, when the command is issued, the data transfer is interrupted and the command There is no problem with processing.

本発明の第一の実施の形態におけるデータ伝送装置の構成図The block diagram of the data transmission apparatus in 1st embodiment of this invention 第一の実施の形態におけるリンク層コントローラから読み出される、またはリンク層コントローラに書き込まれるパケット構成をしめす構成図The block diagram which shows the packet structure read from the link layer controller in 1st embodiment, or written in a link layer controller 本発明の第一の実施の形態におけるデータ伝送装置のＲＥＡＤコマンド実行時の動作説明図Operation explanatory diagram at the time of execution of READ command of the data transmission apparatus in the first embodiment of the present invention 本発明の第一の実施の形態におけるデータ伝送装置のＷＲＩＴＥコマンド実行時の動作説明図Operation explanatory diagram at the time of execution of the WRITE command of the data transmission apparatus in the first embodiment of the present invention 本発明の第一の実施の形態におけるデータ伝送装置のＲＥＡＤコマンド実行中のコマンドに対する動作説明図Operation explanatory diagram for the command during execution of the READ command of the data transmission apparatus in the first embodiment of the present invention ＳＢＰ−２プロトコルの動作説明図Operation explanation diagram of SBP-2 protocol ＩＥＥＥ１３９４で規定されたパケット構成図Packet configuration diagram defined by IEEE 1394 従来のデータ伝送装置の構成図Configuration diagram of a conventional data transmission device

符号の説明Explanation of symbols

１ホストコンピュータ（イニシエータ）
２ＤＶＤ−ＲＡＭドライブ装置（ターゲット）
３１３９４シリアルバス
４送受信回路
５受信専用バッファ
６送信専用バッファ
７送受信兼用バッファ
８受信用フィルタ
９送信用フィルタ
１０パケット処理回路
１１マイコン
１２レジスタ
１３光ディスクコントローラ
１４ＤＭＡバス
１５アナログ処理回路
１６ＤＶＤ−ＲＡＭディスク
１７光ヘッド
４１物理層コントローラ
４２リンク層コントローラ 1 Host computer (initiator)
2 DVD-RAM drive device (target)
3 1394 serial bus 4 transmission / reception circuit 5 reception dedicated buffer 6 transmission dedicated buffer 7 transmission / reception buffer 8 reception filter 9 transmission filter 10 packet processing circuit 11 microcomputer 12 register 13 optical disk controller 14 DMA bus 15 analog processing circuit 16 DVD-RAM disk 17 Optical head 41 Physical layer controller 42 Link layer controller

Claims

ヘッダフィールドとデータフィールドからなるパケット単位でコマンドやデータ等の転送を行うデータ伝送装置であって、
送受信兼用バッファと、
受信専用バッファと、
送信専用バッファと、
受信したパケットの内容に応じてその格納先を前記受信専用バッファか前記送受信兼用バッファかに振り分ける受信用フィルタと、
送信するパケットの内容に応じてその格納先を前記送信専用バッファか前記送受信兼用バッファかに振り分ける送信用フィルタと、
送信するパケットを構成したり、あるいは受信したパケットから必要な情報を取り出すパケット処理回路と、
前記送受信兼用バッファ及び前記送信専用バッファに格納された送信パケットを伝送路上の送信パケットに変換し伝送路上の使用権を得た場合に伝送路上の電気信号に変換し送出する、あるいは受信された伝送路上の電気信号から前記受信専用バッファ或いは前記送受信専用バッファに格納するパケット構成に変換する送受信回路とを備え、
データ転送の処理において、
前記受信用フィルタは、前記データ転送に関する応答パケットを前記送受信兼用バッファに格納し、前記データ転送に関する応答パケット以外のパケットを前記受信専用バッファに格納し、
前記受信専用バッファにパケットが格納されると、前記パケット処理回路は、前記データ転送に関する処理を停止し、前記受信専用バッファに格納されたパケットに関する処理を実行し、
また、前記データ転送の処理において、
前記送受信回路にて、先に送られたパケットの受信処理中を示す応答パケットを検出すると、前記パケット処理回路は、次に送ろうとしているパケットの最後のデータを前記送受信兼用バッファに書かずに待機し、
前記送受信回路にて、前記先に送られたパケットの受信処理完了を示す応答パケットを検出すると、前記パケット処理回路は、前記次に送ろうとしているパケットの最後のデータを前記送受信兼用バッファに書き込む、ことを特徴とするデータ伝送装置。 A data transmission device that transfers commands, data, etc. in packet units consisting of a header field and a data field,
A send / receive buffer,
A receive-only buffer;
A send-only buffer;
A reception filter that distributes the storage destination to the reception-dedicated buffer or the transmission / reception buffer according to the content of the received packet;
A transmission filter that distributes the storage location to the transmission-dedicated buffer or the transmission / reception buffer according to the content of the packet to be transmitted;
A packet processing circuit for configuring a packet to be transmitted or extracting necessary information from a received packet;
When the transmission packet stored in the transmission / reception buffer and the transmission-dedicated buffer is converted into a transmission packet on the transmission path and the right to use on the transmission path is obtained, it is converted into an electrical signal on the transmission path, or transmitted. A transmission / reception circuit for converting the electrical signal on the road into a packet configuration to be stored in the reception dedicated buffer or the transmission / reception dedicated buffer,
In the data transfer process,
The reception filter stores a response packet related to the data transfer in the transmission / reception buffer, and stores a packet other than the response packet related to the data transfer in the reception dedicated buffer,
When the packet is stored in the receive-only buffer, the packet processing circuit stops the process related to the data transfer, and executes the process related to the packet stored in the receive-only buffer.
In the data transfer process,
When the transmission / reception circuit detects a response packet indicating that the previously sent packet is being received, the packet processing circuit does not write the last data of the next packet to be sent to the transmission / reception buffer. Wait,
When the transmission / reception circuit detects a response packet indicating completion of reception processing of the previously transmitted packet, the packet processing circuit writes the last data of the next packet to be transmitted to the transmission / reception buffer. A data transmission device characterized by that.