JP4580162B2 - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP4580162B2 JP4580162B2 JP2003401231A JP2003401231A JP4580162B2 JP 4580162 B2 JP4580162 B2 JP 4580162B2 JP 2003401231 A JP2003401231 A JP 2003401231A JP 2003401231 A JP2003401231 A JP 2003401231A JP 4580162 B2 JP4580162 B2 JP 4580162B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- sustain
- discharge
- period
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
この発明は、プラズマディスプレイパネルの駆動方法に関し、詳しくは書込み放電から直ちに２つの維持電極間での維持放電に移行し得るプラズマディスプレイパネルの駆動方法に関する。
一般に、プラズマディスプレイパネル（以下、ＰＤＰともいう）は、薄型で大画面表示が比較的容易にできること、視野角が広いこと、応答速度が速いなど、数多くの特徴を有している。これらの特徴を有していることから、近年、フラットディスプレイとして、壁掛けテレビや公共表示板などとして利用されている。
そして、ＰＤＰは、その駆動方式により、電極が放電空間（放電ガス）に露出して直流放電の状態で動作させる直流放電型（ＤＣ型）と、電極が誘電体層で被覆されて直接露出せず、交流放電の状態で動作させる交流放電型（ＡＣ型）とに分類される。ＤＣ型では電圧が印加されている期間中放電が発生し、ＡＣ型では電圧の極性を反転させることにより放電を持続させる。
そして、ＰＤＰは、その駆動方式により、電極が放電空間（放電ガス）に露出して直流放電の状態で動作させる直流放電型（ＤＣ型）と、電極が誘電体層で被覆されて直接露出せず、交流放電の状態で動作させる交流放電型（ＡＣ型）とに分類される。ＤＣ型では電圧が印加されている期間中放電が発生し、ＡＣ型では電圧の極性を反転させることにより放電を持続させる。
以下においては、現在、一般に製品化されている、従来の３極ＡＣ型プラズマディスプレイパネルの構造及び駆動方法について説明する。図１５は、従来のプラズマディスプレイパネルの一例についてのセル縦断面を示す。
図１５に示すように、プラズマディスプレイパネル１４は、第１の絶縁性基板１８上に、走査電極Ｓｉと維持電極Ｓui（ｉ＝１、２、…、ｍのうちの１つ）との対（以下、電極対）２０ｉが、横方向に平行に複数組配置される一方、上記第１の絶縁性基板１８と対向する第２の絶縁性基板２２上に上記電極対２０ｉと直交する形式でデータ電極Ｄｊ（ｊ＝１、２、…、ｎのうちの１つ）が配置されて構成されている（図１６も参照）。第１の絶縁性基板１８も、また、第２の絶縁性基板２２も、例えば、ガラス基板であり、以下、単に基板ともいう。
そして、図１６に示すように、プラズマディスプレイパネル１４の電極対２０ｉとデータ電極Ｄｊとの交点の各々に、１つのセル（例えば、図１６においてはセル３４ｉｊ）が構成されている。
そして、図１６に示すように、プラズマディスプレイパネル１４の電極対２０ｉとデータ電極Ｄｊとの交点の各々に、１つのセル（例えば、図１６においてはセル３４ｉｊ）が構成されている。
また、基板１８上に配置される走査電極Ｓｉと維持電極Ｓuiとの間には、維持放電ギャップ２６が形成されている。
また、走査電極Ｓｉ及び維持電極Ｓuiの上には、それぞれ、電極抵抗を下げる目的で金属トレース電極Ｔ1、Ｔ2が積層されている。これらの各電極Ｓｉ、Ｓui、Ｔ1、Ｔ2の上には、透明誘電体層２７と、透明誘電体層２７を放電から保護するＭｇＯなどからなる保護層２８が形成されている。
また、走査電極Ｓｉ及び維持電極Ｓuiの上には、それぞれ、電極抵抗を下げる目的で金属トレース電極Ｔ1、Ｔ2が積層されている。これらの各電極Ｓｉ、Ｓui、Ｔ1、Ｔ2の上には、透明誘電体層２７と、透明誘電体層２７を放電から保護するＭｇＯなどからなる保護層２８が形成されている。
一方、第２の基板（背面基板）２２のデータ電極Ｄｊの白色誘電体層２９、蛍光体層３０が設けられている。
そして、２枚の基板１８、２０の間には、各セルを囲うように井桁の隔壁３２が形成されている。この隔壁３２は、放電空間３４ｉｊを確保すると共に、画素を区切る役割を果たしている。放電空間３４ｉｊ内には、Ｈｅ、Ｎｅ、Ｘｅ等の混合ガスが放電ガスとして封入されている。
そして、２枚の基板１８、２０の間には、各セルを囲うように井桁の隔壁３２が形成されている。この隔壁３２は、放電空間３４ｉｊを確保すると共に、画素を区切る役割を果たしている。放電空間３４ｉｊ内には、Ｈｅ、Ｎｅ、Ｘｅ等の混合ガスが放電ガスとして封入されている。
次に、ＰＤＰの駆動方法について説明する。
現在、主流として用いられている駆動方法は、走査期間と維持期間とが分離されている走査維持分離型駆動方法（ＡＤＳ方式）である。以下、この走査維持分離型駆動方法について説明する。
図１７は、３電極ＡＣ型プラズマディスプレイパネルの１サブフィールド（以下、ＳＦと省略する）の駆動波形の一例を示している。１サブフィールドは、初期化期間２、走査期間３及び維持期間４の３つの期間で構成されている。
現在、主流として用いられている駆動方法は、走査期間と維持期間とが分離されている走査維持分離型駆動方法（ＡＤＳ方式）である。以下、この走査維持分離型駆動方法について説明する。
図１７は、３電極ＡＣ型プラズマディスプレイパネルの１サブフィールド（以下、ＳＦと省略する）の駆動波形の一例を示している。１サブフィールドは、初期化期間２、走査期間３及び維持期間４の３つの期間で構成されている。
先ず、初期化期間２について説明する。初期化期間２の前には、前サブフィールドの維持期間１が存在するが、その維持期間１で維持放電が行われているか否かで、当該セル内の各電極上の誘電体層（第１の基板１８にあっては、保護層２８を含めた透明誘電体層２７をいい、第２の基板２２にあっては蛍光体層３０を含めた白色誘電体層２９をいう）の上に、放電によって蓄積される電荷である壁電荷の形成量が異なる。
したがって、その壁電荷状態において次の書込みを行うと、その壁電荷量の影響を受けて書込み放電が生じ難くなったり、誤って書込みを行ってしまったりする。
したがって、その壁電荷状態において次の書込みを行うと、その壁電荷量の影響を受けて書込み放電が生じ難くなったり、誤って書込みを行ってしまったりする。
初期化期間２の役割の１つは、このような前サブフィールドの維持期間１の点灯、すなわち、維持放電によって異なるセル内の誘電体層上に形成される電荷である壁電荷の状態を初期化状態にリセットすることにある。
図１７では、初期化期間２中の維持消去期間８で主に初期化リセットが行われる。維持消去期間８では、前サブフィールドの維持期間１において維持放電が発生した場合のみ、走査電極Ｓｉと維持電極Ｓuiとの間と、走査電極Ｓｉとデータ電極Ｄｊとの間とで弱放電が発生する。
図１７では、初期化期間２中の維持消去期間８で主に初期化リセットが行われる。維持消去期間８では、前サブフィールドの維持期間１において維持放電が発生した場合のみ、走査電極Ｓｉと維持電極Ｓuiとの間と、走査電極Ｓｉとデータ電極Ｄｊとの間とで弱放電が発生する。
弱放電は、矩形波が印加され、一気に強い放電が発生し、電極上の壁電荷の極性が一気に反転するような放電と異なり、維持消去期間２のように電圧値が除除に変化するランプ波形の電圧によって弱い放電が持続的に発生し、放電による電極上の壁電荷の変化も小さなものである。
この弱放電によって、前サブフィールドの維持期間１の最後において、図１８の（ａ）ような壁電荷の配置であったのが、図１８の（ｂ）のような壁電荷の配置になる。
この弱放電によって、前サブフィールドの維持期間１の最後において、図１８の（ａ）ような壁電荷の配置であったのが、図１８の（ｂ）のような壁電荷の配置になる。
また、初期化期間２には、上述した役割のほか、表示データ（画像データ）に基づいて線順次でデータを書き込む際に放電を発生し易くするプライミング効果を生じさせると共に、壁電荷の状態を書込み放電に最適な状態にする役割もある。この役割を生じさせるのが、主に、プライミング期間９及びプライミング消去期間１０である。
プライミング期間９では、前回のサブフィールド１の維持放電の発生如何に拘わらず弱放電が発生し、放電によってプライミング粒子をセル内に発生させることにより、書込み放電が発生し易い状態にしている。
また、プライミング期間９では、走査電極Ｓｉの電位がデータ電極Ｄｊの電位に対して正極性方向に除除に増加しており、走査電極Ｓｉには負壁電荷が、データ電極Ｄｊには正壁電荷がそれぞれ増加する。
プライミング粒子の発生及び上述のような壁電荷の増加は、書込み放電を発生し易い方向に働き、特に、そのセルにおいて非点灯表示が長く続いた場合には、これらプライミング粒子及び壁電荷が減少する傾向にあるので、それらを補う働きをしている。
また、プライミング期間９では、走査電極Ｓｉの電位がデータ電極Ｄｊの電位に対して正極性方向に除除に増加しており、走査電極Ｓｉには負壁電荷が、データ電極Ｄｊには正壁電荷がそれぞれ増加する。
プライミング粒子の発生及び上述のような壁電荷の増加は、書込み放電を発生し易い方向に働き、特に、そのセルにおいて非点灯表示が長く続いた場合には、これらプライミング粒子及び壁電荷が減少する傾向にあるので、それらを補う働きをしている。
一方、プライミング消去期間１０では、プライミング期間９で図１８の（ｃ）に示すように形成された各電極上の壁電荷量を適正な駆動ができるように調整し、図１８の（ｄ）のような壁電荷の配置にしている。
プライミング消去期間１０でも、従来の初期化期間２と同じように、走査電極Ｓｉと維持電極Ｓuiとの間と、走査電極Ｓｉとデータ電極Ｄｊとの間とで弱放電が発生する。
プライミング期間１０では、データ電極Ｄｊの電位が接地電位（大地電位）に固定され、走査電極Ｓｉの電位が到達する最終電位（最終到達電位）は、走査電極Ｓｉの電位とほぼ同じにしてある。
プライミング消去期間１０でも、従来の初期化期間２と同じように、走査電極Ｓｉと維持電極Ｓuiとの間と、走査電極Ｓｉとデータ電極Ｄｊとの間とで弱放電が発生する。
プライミング期間１０では、データ電極Ｄｊの電位が接地電位（大地電位）に固定され、走査電極Ｓｉの電位が到達する最終電位（最終到達電位）は、走査電極Ｓｉの電位とほぼ同じにしてある。
弱放電の最終状態においては、走査電極Ｓｉ及びデータ電極Ｄｊに印加される電位それだけでは、これら両電極間に放電を発生させてしまわない程度まで、両電極上の壁電荷が放電によって変えられている。
したがって、プライミング消去期間１０において、走査電極Ｓｉ及びデータ電極Ｄｊの壁電荷量は、次の走査期間に入って走査パルス６が印加された際に、データパルス７が印加されなければ、放電が発生しない壁電荷量の状態になっている。
したがって、プライミング消去期間１０において、走査電極Ｓｉ及びデータ電極Ｄｊの壁電荷量は、次の走査期間に入って走査パルス６が印加された際に、データパルス７が印加されなければ、放電が発生しない壁電荷量の状態になっている。
換言すれば、壁電荷の形成状態は、データ電極Ｄｊに正のパルス電圧が少しでも印加されれば放電が発生し得る状態にあるから、低いデータパルス電圧で書込み放電を発生させ得る状態にある。
しかし、実際には、放電は電圧が印加されてから放電が発生するまでに時間が掛かる。そのため、走査パルス６のような細いパルスの間に放電を発生させるためにはある程度のデータパルス電圧が必要となる。
上述したように、初期化期間２において、壁電荷の初期化リセットと書込み放電に対して最適なセル内の状態を作り出している。
上述したように、初期化期間２において、壁電荷の初期化リセットと書込み放電に対して最適なセル内の状態を作り出している。
次に、走査期間３の動作が開始される。この走査期間３は、走査電極Ｓｉ毎に順次、映像信号に対応した書込み放電を対応セルに発生させ、その書込み放電の有無により対応セルの壁電荷の状態を変化させるようにして、映像信号をセルに書き込んで行く期間である。
すなわち、走査期間３内に、走査電極Ｓｉに順次、走査パルス６が印加される。走査電極Ｓｉへの走査パルス６の印加と共に、データ基板Ｄｊに映像信号に同期したデータパルス７が印加される。図１７の（３）に示すデータパルス７の各々に斜線が入っているのは、映像信号によって、データパルスの有無を表している。
書込み放電の発生の有無は以下のようにして行われる。
データパルス７がセルに印加される場合には、走査電極Ｓｉとデータ電極Ｄｊの電位差はＶｄとなる。
このとき、上述したように、初期化期間２において、走査電極Ｓｉ及びデータ電極Ｄｊ上には、それぞれ負壁電荷及び正壁電荷が形成されている。
したがって、これら両電極間の電位差に、上記負壁電荷及び正壁電荷による誘電体層に掛かる電圧である壁電圧が重畳され、走査電極Ｓｉとデータ電極Ｄｊとの間の放電空間に高い電圧が印加される。
これにより、走査電極Ｓｉとデータ電極Ｄｊとの間で書込み放電が発生する。
データパルス７がセルに印加される場合には、走査電極Ｓｉとデータ電極Ｄｊの電位差はＶｄとなる。
このとき、上述したように、初期化期間２において、走査電極Ｓｉ及びデータ電極Ｄｊ上には、それぞれ負壁電荷及び正壁電荷が形成されている。
したがって、これら両電極間の電位差に、上記負壁電荷及び正壁電荷による誘電体層に掛かる電圧である壁電圧が重畳され、走査電極Ｓｉとデータ電極Ｄｊとの間の放電空間に高い電圧が印加される。
これにより、走査電極Ｓｉとデータ電極Ｄｊとの間で書込み放電が発生する。
このとき、走査電極Ｓｉと維持電極Ｓuiとの間にも、大きな電位差が印加されているから、書込み放電が走査電極Ｓｉとデータ電極Ｄｊとの間に発生すると、走査電極Ｓｉと維持電極Ｓuiとの間で面放電が誘発する。
これによって、図１８の（ｅ）に示すように、走査電極Ｓｉに正壁電荷が、また、維持電極Ｃｉに負壁電荷が蓄積される。
これによって、図１８の（ｅ）に示すように、走査電極Ｓｉに正壁電荷が、また、維持電極Ｃｉに負壁電荷が蓄積される。
一方、データパルスが印加されないセルでは、走査電極Ｓｉとデータ電極Ｄｊとの間の放電空間に印加される電位差は、放電開始電圧を超えないから、当該セルでは放電は発生しない。また、壁電荷の状態は変化しない。
このように、データパルス７の有無により、２種類の壁電荷の状態を作り出すことができる。
このように、データパルス７の有無により、２種類の壁電荷の状態を作り出すことができる。
走査パルス６が全走査電極Ｓ１乃至Ｓｍに印加し終わると、維持期間４に移る。
維持パルス１６は、維持パルス１６の期間毎に極性を変えて全走査電極Ｓ１乃至Ｓｍと維持電極Ｓu1乃至Ｓumとに交互に印加される。
維持パルス１６の電圧値Ｖｓは、書込み放電が発生しないセルでは、走査電極Ｓｉと維持電極Ｃｉとの間の放電ギャップ３４近傍の壁電圧にほぼ等しいように調整されている。
したがって、走査電極Ｓｉと維持電極Ｓuiとの間の放電空間には、これら２電極間の電位差であるＶｓしか印加されているに過ぎないので、走査電極Ｓｉと維持電極Ｓuiとの間では放電（このような走査電極Ｓｉと維持電極Ｓuiとの間で発生する放電を面放電という）は発生しない。
維持パルス１６は、維持パルス１６の期間毎に極性を変えて全走査電極Ｓ１乃至Ｓｍと維持電極Ｓu1乃至Ｓumとに交互に印加される。
維持パルス１６の電圧値Ｖｓは、書込み放電が発生しないセルでは、走査電極Ｓｉと維持電極Ｃｉとの間の放電ギャップ３４近傍の壁電圧にほぼ等しいように調整されている。
したがって、走査電極Ｓｉと維持電極Ｓuiとの間の放電空間には、これら２電極間の電位差であるＶｓしか印加されているに過ぎないので、走査電極Ｓｉと維持電極Ｓuiとの間では放電（このような走査電極Ｓｉと維持電極Ｓuiとの間で発生する放電を面放電という）は発生しない。
一方、書込み放電が発生したセル３４il（ｌ＝１、２、…、ｎのうちの１つ）では、走査電極Ｓｉ側には正壁電荷があり、維持電極Ｓui側には負壁電荷がある。
したがって、走査電極Ｓｉに印加される最初の正の維持パルス（第１維持パルスという）に上記正負の壁電荷による壁電圧が重畳されることになり、結果として、放電開始電圧以上の電圧が放電空間３４ilに印加され、維持放電が放電開始電圧３４ilに発生する。
この放電により、走査電極Ｓｉ側に負壁電荷が蓄積され、維持電極Ｓui側に正壁電荷が蓄積される。
したがって、走査電極Ｓｉに印加される最初の正の維持パルス（第１維持パルスという）に上記正負の壁電荷による壁電圧が重畳されることになり、結果として、放電開始電圧以上の電圧が放電空間３４ilに印加され、維持放電が放電開始電圧３４ilに発生する。
この放電により、走査電極Ｓｉ側に負壁電荷が蓄積され、維持電極Ｓui側に正壁電荷が蓄積される。
次の維持パルス（第２維持パルスという）は、維持電極Ｓui側に印加され、上述の壁電荷による壁電圧が重畳されることにより、維持放電がこの場合にも発生し、第１維持パルスとは逆極性の壁電荷が、走査電極Ｓｉ側と維持電極Ｓui側に蓄積される。
これ以降も同様の原理で放電が持続的に発生する。つまり、ｘ回目の維持放電により発生した壁電荷による電位差が、ｘ＋１回目の維持パルスに重畳され、維持放電が持続される。
この維持放電の持続回数により、発光輝度が決定される。
これ以降も同様の原理で放電が持続的に発生する。つまり、ｘ回目の維持放電により発生した壁電荷による電位差が、ｘ＋１回目の維持パルスに重畳され、維持放電が持続される。
この維持放電の持続回数により、発光輝度が決定される。
そして、１画面の画像情報を表示する期間である１フィールドは、上述したサブフィールドが複数で構成されており、各サブフィールド内に上記１画面の画像情報が挿入されている。
１サブフィールドには、上述したように、その維持期間内の維持パルス数を変え、各セルの点灯又は非点を制御することによって、階調表示を行うことができる。
１サブフィールドには、上述したように、その維持期間内の維持パルス数を変え、各セルの点灯又は非点を制御することによって、階調表示を行うことができる。
上述したプラズマディスプレイパネルのほかに、１セル内の電極数が４電極のＡＣ型プラズマディスプレイパネルも提案されている。例えば、特許文献１及び特許文献２等に記載されている。
図１９は、特許文献１のプラズマディスプレイパネルの１セルの縦断面を示し、図２０は、特許文献２のプラズマディスプレイパネルの１セルの縦断面を示している。
これらいずれのプラズマディスプレイパネルも、走査電極Ｓｉと２つの維持電極Ｓui1、Ｓui2とが、一方の基板の同一平面上に配置されている。なお、走査電極Ｓｉは、特許文献１では第１の面放電電極と呼び、特許文献２では走査電極と呼んでいる。また、２つの維持電極Ｓui1、Ｓui2は、特許文献１では第２の面放電電極及び第3の面放電電極と呼び、特許文献２では共通電極Ａ及び共通電極Ｂと呼んでいる。
これらいずれのプラズマディスプレイパネルも、走査電極Ｓｉと２つの維持電極Ｓui1、Ｓui2とが、一方の基板の同一平面上に配置されている。なお、走査電極Ｓｉは、特許文献１では第１の面放電電極と呼び、特許文献２では走査電極と呼んでいる。また、２つの維持電極Ｓui1、Ｓui2は、特許文献１では第２の面放電電極及び第3の面放電電極と呼び、特許文献２では共通電極Ａ及び共通電極Ｂと呼んでいる。
特許文献１では、第１の面放電電極（走査電極）Ｓｉと第２の面放電電極（維持電極）Ｓui1との間の第１の面放電間隙３６が、第１の面放電電極（走査電極）Ｓｉと第3の面放電電極（維持電極）Ｓui2との間の第２の面放電間隙３８よりも狭くなっている。
図２１は、特許文献１の駆動波形を示す。
初期化期間２では、矩形波１０２、１０４が印加されてセル内の壁電荷の状態が初期化される。
その後に、走査期間３に入り、第１の面放電電極（走査電極）Ｓｉに負極性の走査パルス６が順次印加されて行くとき、走査パルス６が印加されている第１の面放電電極（走査電極）Ｓｉにおいて、データ電極Ｄｊに順次データパルス７が印加されることにより、書込み放電が、第１の面放電電極（走査電極）Ｓｉとデータ電極Ｄｊとの間に発生する。
初期化期間２では、矩形波１０２、１０４が印加されてセル内の壁電荷の状態が初期化される。
その後に、走査期間３に入り、第１の面放電電極（走査電極）Ｓｉに負極性の走査パルス６が順次印加されて行くとき、走査パルス６が印加されている第１の面放電電極（走査電極）Ｓｉにおいて、データ電極Ｄｊに順次データパルス７が印加されることにより、書込み放電が、第１の面放電電極（走査電極）Ｓｉとデータ電極Ｄｊとの間に発生する。
このとき、第１の面放電電極（走査電極）Ｓｉと第２の面放電電極（維持電極）Ｓui1との間の電位差も大きくなっているから、これら両データ電極間でも放電が誘発され、第１の面放電電極（走査電極）Ｓｊには正壁電荷が形成され、第２の面放電電極（維持電極）Ｓui2には負壁電荷が形成される。
この場合の第１の面放電電極（走査電極）Ｓｉと第２の面放電電極（維持電極）Ｓui1との間の放電の誘発は、第１の面放電間隙３６が第２の面放電間隙３８よりも狭いから第２の面放電間隙で放電を誘発させるよりも低い電位差で生じさせることができる。
この場合の第１の面放電電極（走査電極）Ｓｉと第２の面放電電極（維持電極）Ｓui1との間の放電の誘発は、第１の面放電間隙３６が第２の面放電間隙３８よりも狭いから第２の面放電間隙で放電を誘発させるよりも低い電位差で生じさせることができる。
走査期間３が終了すると、遷移期間１５になる。
先ず、遷移パルス１０６が第２の面放電電極Ｓui1に印加されると、第２の面放電電極Ｓui2と第１の面放電電極Ｓｉとの間で放電が発生する。
次に、遷移パルス１０８が第１の面放電電極（走査電極）Ｓｉに印加されると、再度、第２の面放電電極Ｓui1と第１の面放電電極Ｓｉとの間で逆極性の放電が発生する。
さらに、遷移パルス１１０が印加されると、今度は、第１の面放電電極（走査電極）Ｓｉと第３の面放電電極（維持電極）Ｓui2との間で放電が発生する。
先ず、遷移パルス１０６が第２の面放電電極Ｓui1に印加されると、第２の面放電電極Ｓui2と第１の面放電電極Ｓｉとの間で放電が発生する。
次に、遷移パルス１０８が第１の面放電電極（走査電極）Ｓｉに印加されると、再度、第２の面放電電極Ｓui1と第１の面放電電極Ｓｉとの間で逆極性の放電が発生する。
さらに、遷移パルス１１０が印加されると、今度は、第１の面放電電極（走査電極）Ｓｉと第３の面放電電極（維持電極）Ｓui2との間で放電が発生する。
その後は、維持期間４に入り、第２の面放電間隙３８で維持放電が持続される。
維持期間４では、第２の面放電電極（維持電極）Ｓui1と第１の面放電期間（走査電極）Ｓｉとは同電位にされているから、これらの電極は１つの電極として機能している。
また、第２の面放電間隙３８は第１の面放電間隙３６よりも広く構成されているから、第１の面放電間隙３６で放電させるよりも高効率で放電させることができる。
維持期間４では、第２の面放電電極（維持電極）Ｓui1と第１の面放電期間（走査電極）Ｓｉとは同電位にされているから、これらの電極は１つの電極として機能している。
また、第２の面放電間隙３８は第１の面放電間隙３６よりも広く構成されているから、第１の面放電間隙３６で放電させるよりも高効率で放電させることができる。
このように、特許文献１では、低い電圧で書込みができる第１の面放電間隙３６で書込みの壁電荷を形成し、２回ほど第１の面放電間隙３６で面放電をさせた後、高効率な面放電を発生させることのできる第２の面放電間隙３８に放電を移行させて維持放電を生じさせるようにしている。
また、特許文献２には、共通電極（維持電極）Ｓui1と走査電極Ｓｉとの間の間隙４０と、走査電極Ｓｉと共通電極（維持電極）Ｓui2との間の間隙４２とは同一の幅に設定され、透明誘電体層２７の膜厚を異ならしめる例が記載されている。
このように膜厚を異ならしめる理由は、次の通りである。
すなわち、間隙４０での膜厚は、間隙４２での膜厚よりも薄いから、間隙４０での放電を低電圧で誘発させることができる。
一方、間隙４２は膜厚が厚いので、放電電流を抑制することができ、高効率で発光させることができる。
このように膜厚を異ならしめる理由は、次の通りである。
すなわち、間隙４０での膜厚は、間隙４２での膜厚よりも薄いから、間隙４０での放電を低電圧で誘発させることができる。
一方、間隙４２は膜厚が厚いので、放電電流を抑制することができ、高効率で発光させることができる。
図２２は、特許文献２における駆動波形を示しているが、図２２から読み取れるように、特許文献２のプラズマディスプレイパネルにおいても、特許文献１と同様、初期化期間２は矩形波で構成されている。
初期化期間２では、矩形波２０２、２０４、２０６が印加されてセル内の壁電荷の状態が初期化される。
その後に、走査期間３に入り、走査電極Ｓｉに負極性の走査パルス６が順次印加されて行くとき、走査パルス６が印加されている走査電極Ｓｉにおいて、データ電極Ｄｊに順次データパルス７が印加されることにより、書込み放電が、走査電極Ｓｉとデータ電極Ｄｊとの間に発生する。
この書込み放電によって、走査電極Ｓｉに正壁電荷が、また、維持電極Ｓui1に負壁電荷が形成される。
初期化期間２では、矩形波２０２、２０４、２０６が印加されてセル内の壁電荷の状態が初期化される。
その後に、走査期間３に入り、走査電極Ｓｉに負極性の走査パルス６が順次印加されて行くとき、走査パルス６が印加されている走査電極Ｓｉにおいて、データ電極Ｄｊに順次データパルス７が印加されることにより、書込み放電が、走査電極Ｓｉとデータ電極Ｄｊとの間に発生する。
この書込み放電によって、走査電極Ｓｉに正壁電荷が、また、維持電極Ｓui1に負壁電荷が形成される。
走査期間３が終了すると、遷移期間１５になる。
この遷移期間１５において、４回ほど面放電を走査電極Ｓｉと維持電極Ｓui1との間で繰り返される。
すなわち、最初に、遷移パルス２０８が維持電極Ｓui1に印加されると、維持電極Ｓui1と走査電極Ｓｉとの間で放電が発生する。
２番目に、遷移パルス２１０が走査電極Ｓｉに印加されると、今度は、維持電極Ｓui1と走査電極Ｓｉとの間で逆極性の放電が発生する。
この遷移期間１５において、４回ほど面放電を走査電極Ｓｉと維持電極Ｓui1との間で繰り返される。
すなわち、最初に、遷移パルス２０８が維持電極Ｓui1に印加されると、維持電極Ｓui1と走査電極Ｓｉとの間で放電が発生する。
２番目に、遷移パルス２１０が走査電極Ｓｉに印加されると、今度は、維持電極Ｓui1と走査電極Ｓｉとの間で逆極性の放電が発生する。
３番目に、遷移パルス２１２が維持電極Ｓui1に印加されると、最初に遷移パルス２０８が維持電極Ｓui1に印加された場合と同様、維持電極Ｓui1と走査電極Ｓｉとの間で放電が発生する。
最後に、遷移パルス２１４が走査電極Ｓｉに印加されると、２番目に、遷移パルス２１０が走査電極Ｓｉに印加された場合と同様、維持電極Ｓui1と走査電極Ｓｉとの間で逆放電が発生する。
その後は、維持期間４に入り、走査電極Ｓｉと第２の維持電極Ｓui2との間で維持放電が繰り返される。
最後に、遷移パルス２１４が走査電極Ｓｉに印加されると、２番目に、遷移パルス２１０が走査電極Ｓｉに印加された場合と同様、維持電極Ｓui1と走査電極Ｓｉとの間で逆放電が発生する。
その後は、維持期間４に入り、走査電極Ｓｉと第２の維持電極Ｓui2との間で維持放電が繰り返される。
以上述べたように、いずれの特許文献も、走査期間内に、走査パルスを各走査電極に順次印加し、１つの走査電極に走査パルスが印加された状態で、データ電極にデータパルスが順次印加されて行くとき、当該１つの走査電極と順次データパルスが印加されるデータ電極との交点にあるセルにおいて、書込み放電が発生し、書込み放電による壁電荷の形成は、上記１つの走査電極とこれと対になる維持電極との間で行われている。
特許第２６７１８７０号
特許第３３６７０９５号
上述したように、プラズマディスプレイパネルのセルでの放電は、パルスの印加ですぐに発生するのではなく、パルスの印加からある程度の時間が経過してから発生する。
したがって、プラズマディスプレイパネルにおいて、そのセルに書込み放電を発生させるためには、放電が発生するまで走査パルスとデータパルスとを印加しておく必要がある。
したがって、プラズマディスプレイパネルにおいて、そのセルに書込み放電を発生させるためには、放電が発生するまで走査パルスとデータパルスとを印加しておく必要がある。
さらに、上述した３電極ＡＣ型プラズマディスプレイパネルの駆動においては、走査パルスとデータパルスとを印加させて書込み放電を発生させただけでは点灯表示できず、走査電極と維持電極とに十分な壁電荷が形成されなければならない。
その壁電荷の形成には、放電発生後、電荷が移動し、壁電荷が誘電体層上に形成されるまでにある程度の時間が必要となる。
その壁電荷の形成には、放電発生後、電荷が移動し、壁電荷が誘電体層上に形成されるまでにある程度の時間が必要となる。
そのような物理的必要性がある場合に、走査パルスを書込み放電の発生直後に終了させてしまうと、その終了により走査電極と維持電極との間の電位差が小さくなり、維持期間に入ったとき維持放電に移行し得るのに十分な壁電荷が走査電極及び維持電極上に形成されず、点灯表示をすることができない。
そのため、書込み放電の発生後も、ある程度の時間の間、走査パルスを印加し続けなければならない。
そのため、書込み放電の発生後も、ある程度の時間の間、走査パルスを印加し続けなければならない。
また、上述した４電極ＡＣ型プラズマディスプレイパネルについても、同様のことが言える。これを特許文献１及び特許文献２の４電極ＡＣ型プラズマディスプレイパネルの場合を例に説明する。
書込み放電は、３電極ＡＣ型プラズマディスプレイパネルと同様、走査電極とデータ電極との間で発生する。
そして、書込み放電の発生後は、先ず放電開始電圧の低い走査電極と維持電極との間で放電を先ず発生させた後、２つの維持電極Ｓui1と維持電極Ｓui2との間での維持放電を発生させるようにしている。
したがって、書込み放電の発生によって走査電極と維持電極との間に十分な壁電荷を形成して置かなければならない。
書込み放電は、３電極ＡＣ型プラズマディスプレイパネルと同様、走査電極とデータ電極との間で発生する。
そして、書込み放電の発生後は、先ず放電開始電圧の低い走査電極と維持電極との間で放電を先ず発生させた後、２つの維持電極Ｓui1と維持電極Ｓui2との間での維持放電を発生させるようにしている。
したがって、書込み放電の発生によって走査電極と維持電極との間に十分な壁電荷を形成して置かなければならない。
３電極ＡＣ型プラズマディスプレイパネルと同様に、書込み放電の発生直後に走査パルスが終了し、走査電極と維持電極との間の電位差が小さくなってしまうと、両電極間に十分な壁電荷を形成することができない。
書込み放電後に発生する走査電極と維持電極との間の放電が発生しなければ、次の主たる維持放電である走査電極と維持電極との間の維持放電も発生させることはできない。
書込み放電後に発生する走査電極と維持電極との間の放電が発生しなければ、次の主たる維持放電である走査電極と維持電極との間の維持放電も発生させることはできない。
このように、従来のプラズマディスプレイパネルの駆動方法は、３電極構造でも、また、４電極構造でも、走査パルスのパルス幅として、書込み放電が発生するまでの時間に、十分な壁電荷の形成を達成し得る時間を加えた時間が必要であった。
そして、４電極構造の場合には、その構成上、書込み放電から維持放電に移行する際に、維持放電への滑らかな移行を行わせるための放電を不可欠としている。
そして、４電極構造の場合には、その構成上、書込み放電から維持放電に移行する際に、維持放電への滑らかな移行を行わせるための放電を不可欠としている。
プラズマディスプレイパネルが高精細になり、走査ライン数が増加したりすると、従来と同じ走査パルス幅が必要になると、その分走査期間が増加する。
走査期間の増加は、維持期間の減少やサブフィールド数の減少を招くことになり、表示品質が劣化してしまうことになる。
走査期間の増加は、維持期間の減少やサブフィールド数の減少を招くことになり、表示品質が劣化してしまうことになる。
この発明は、上述の事情に鑑みてなされたもので、走査パルス幅の短縮等を図って表示品質を向上させることのできるプラズマディスプレイパネルの駆動方法を提供することを目的としている。
上記課題を解決するために、本発明は、第１の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の一方の面であって前記第２の絶縁基板と対向する側の面に走査電極、第１の維持電極及び第２の維持電極の順で互いに平行に配置される電極セットを複数配置すると共に、前記第２の絶縁基板の一方の面であって前記第１の絶縁基板と対向する側の面に前記電極セットの各々と直交するデータ電極を複数配置して前記電極セットと前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、前記表示セルの前記走査電極と前記データ電極との間の書込み放電ギャップに映像信号の画素データに対応する書込み放電を発生させる走査期間と、この走査期間中に発生させた書込み放電に基づいて、前記第１の維持電極と前記第２の維持電極との間に維持放電を発生する維持期間とを有するプラズマディスプレイパネルの駆動方法であって、前記走査期間において、前記走査電極に走査パルスを印加するとともに、前記データ電極にデータパルスを印加して走査電極とデータ電極との間に書込み放電を発生させ、かつ走査期間の間、前記第１の維持電極及び第２の維持電極のいずれか一方の維持電極の電位を他方の維持電極の電位よりも高く設定することにより、前記第１の維持電極及び前記第２の維持電極上に前記書込み放電によって互いに逆極性の壁電荷をそれぞれ形成させて第１の維持電極と第２の維持電極との間に壁電圧Ｖswを形成し、その後の前記維持期間において、前記第１の維持電極と前記第２の維持電極とに、前記壁電圧Ｖswに加算することにより面放電開始電圧を越える電圧の維持パルスを交互に印加するとともに、前記第１の維持電極または前記第２の維持電極に維持パルスを印加する際に前記走査電極に前記第１の維持電極に印加する維持パルスに同期して同じ電位のパルスを印加することにより、前記第１の維持電極と前記第２の維持電極との間で維持放電を発生させることを特徴とするプラズマディスプレイパネルの駆動方法である。
第１の絶縁基板上に互いに平行に配置された走査電極、第１の維持電極及び第２の維持電極の電極セットの各々と直交した第２の絶縁基板上のデータ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、表示セルの走査電極と上記データ電極との間の書込み放電ギャップに映像信号の画素データ対応の書込み放電を走査期間中に順次発生させ、発生された書込み放電によって互いに逆極性の壁電荷をそれぞれ第１の維持電極及び第２の維持電極上に形成させ、維持期間に入って第１の維持電極と第２の維持電極とに交互に印加される最初の維持パルスから第１の維持電極と第２の維持電極との間で維持放電を発生させるようにしたので、走査パルスの短縮化を達成し得る。
この走査パルスの短縮化により、維持期間の伸長、高輝度化を達成し得るほか、サブフィールド数の増加が可能になり、階調数の増加、動画偽輪郭を改善できるから、画質を改善できる。
また、走査線数も増やすことができ、高精細なディスプレイを実現することができる。
また、電流のピーク値の低減が図れ、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができる。
また、走査線数も増やすことができ、高精細なディスプレイを実現することができる。
また、電流のピーク値の低減が図れ、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができる。
この発明は、第１の絶縁基板上に互いに平行に配置された走査電極、第１の維持電極及び第２の維持電極の電極セットの各々と直交した第２の絶縁基板上のデータ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、上記表示セルの上記走査電極と上記データ電極との間の書込み放電ギャップに映像信号の画素データ対応の書込み放電を走査期間中に順次発生させること、発生された書込み放電によって互いに逆極性の壁電荷をそれぞれ第１の維持電極及び第２の維持電極上に形成させること、維持期間に入って第１の維持電極と第２の維持電極とに交互に印加される最初の維持パルスから第１の維持電極と第２の維持電極との間で維持放電を発生させることによって構成される。
図１は、この発明の実施例１であるプラズマディスプレイの駆動装置の構成を示す図、図２は、同プラズマディスプレイパネル全体の平面図、図３は、同プラズマディスプレイパネルの１セルの縦断面図、図４は、駆動装置の駆動波形図、また、図５は、同プラズマディスプレイパネルの１セルの各電極上に形成される壁電荷及び壁電圧の模式的な配置図である。
この実施例のプラズマディスプレイの駆動装置５０は、走査電極と第１の維持電極との間で生ぜしめられた書込み放電によって第１の維持電極と第２の維持電極との間に維持放電に必要な壁電荷を直接誘発させ、第１の維持電極と第２の維持電極との間で維持放電を持続させて点灯表示させる装置に係り、図１に示すように、初期化及び維持回路５２をスイッチＳ１乃至スイッチＳ６を介してプラズマディスプレイパネル１４の走査電極Ｓｉ及び第１の維持電極Ｓui1に接続すると共に、維持回路５４を第２の維持電極Ｓui2に接続して構成されている。
この実施例のプラズマディスプレイの駆動装置５０は、走査電極と第１の維持電極との間で生ぜしめられた書込み放電によって第１の維持電極と第２の維持電極との間に維持放電に必要な壁電荷を直接誘発させ、第１の維持電極と第２の維持電極との間で維持放電を持続させて点灯表示させる装置に係り、図１に示すように、初期化及び維持回路５２をスイッチＳ１乃至スイッチＳ６を介してプラズマディスプレイパネル１４の走査電極Ｓｉ及び第１の維持電極Ｓui1に接続すると共に、維持回路５４を第２の維持電極Ｓui2に接続して構成されている。
図２に示すように、プラズマディスプレイパネル１４は、第１の絶縁性基板１８（図３参照されたい。図２には示さず）上に、走査電極Ｓｉと第１の維持電極Ｓui1及び第２の維持電極Ｓui2（１、２、…、ｍのうちの１つ）との対（以下、電極セット）２０ｉが、横方向に平行に複数組配置される一方、上記第１の絶縁性基板と対向する第２の絶縁性基板２２（図３参照されたい。図２には示さず）上に上記電極対２０ｉと直交する形式でデータ電極Ｄｊ（ｊ＝１、２、…、ｎのうちの１つ）が配置されて構成されている。第１の絶縁性基板１８も、また、第２の絶縁性基板２２も、単に基板ともいう。
そして、プラズマディスプレイパネル１４の電極対２０ｉとデータ電極Ｄｊとの交点の各々に、１つのセル（例えば、図２においてはセル３４ij）が構成されている。
そして、プラズマディスプレイパネル１４の電極対２０ｉとデータ電極Ｄｊとの交点の各々に、１つのセル（例えば、図２においてはセル３４ij）が構成されている。
その１つのセルの縦断面構造は、図３の（ａ）に示されているように、図３の（ａ）上で見て上部にある第１の絶縁性基板１８上に配置される電極が異なる以外の基本的構造は、図１５において説明したセルの縦断面構造と同一である。
すなわち、第１の絶縁性基板１８上に配置される走査電極Ｓｉ、第１の維持電極Ｓui1及び第２の維持電極Ｓui2が、図３の（ａ）上では、この順に、左から右へ配置され、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間に、維持放電ギャップ３５が形成されている。
すなわち、第１の絶縁性基板１８上に配置される走査電極Ｓｉ、第１の維持電極Ｓui1及び第２の維持電極Ｓui2が、図３の（ａ）上では、この順に、左から右へ配置され、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間に、維持放電ギャップ３５が形成されている。
走査電極Ｓｉの維持放電ギャップ３５から見て遠い側の端から、第１の維持電極Ｓui1の維持放電ギャップ３５側の端までの距離と、第２の維持電極Ｓui2の維持放電ギャップ３５側の端から第２の維持電極Ｓui2の維持放電ギャップ３５から見て遠い側の端までの距離とは等距離にしてある。
また、走査電極Ｓｉ、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上には、電極抵抗を下げる目的で金属トレース電極Ｔ1、Ｔ2、Ｔ3が設けられている（図３の（ａ））。
また、図３の（ｂ）では、第２の維持電極Ｓui2上には、２本の金属トレース電極Ｔ31、Ｔ32が設けられている。走査電極Ｓｉ上の金属トレース電極Ｔ1及び第１の維持電極Ｓui1上の金属トレース電極Ｔ2と、第２の維持電極Ｓui2上の金属トレース電極Ｔ31及び金属トレース電極Ｔ32とを維持放電ギャップ３５を中心に対称に配置するとさらによい。
また、図３の（ｂ）では、第２の維持電極Ｓui2上には、２本の金属トレース電極Ｔ31、Ｔ32が設けられている。走査電極Ｓｉ上の金属トレース電極Ｔ1及び第１の維持電極Ｓui1上の金属トレース電極Ｔ2と、第２の維持電極Ｓui2上の金属トレース電極Ｔ31及び金属トレース電極Ｔ32とを維持放電ギャップ３５を中心に対称に配置するとさらによい。
このような配置にする理由は、次の通りである。
書込み放電は、維持放電のように、同一基板の平面上にある電極上で放電する場合と異なって、電極間で対称に広がらない傾向がある。
そこで、上述のように、金属トレース電極Ｔ1、Ｔ2と、金属トレース電極Ｔ31、Ｔ32とを維持放電ギャップ３５を中心に対称に配置すれば、維持期間４において走査電極Ｓｉと第１の維持電極Ｓui1とを同電位にしてこれら２つの電極が１つの電極として機能するようにした場合に、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で交互に極性を反転して発生されるいずれの維持放電の極性でも、遮光される領域が同じになるから、維持放電において同一の発光強度が得られる。
書込み放電は、維持放電のように、同一基板の平面上にある電極上で放電する場合と異なって、電極間で対称に広がらない傾向がある。
そこで、上述のように、金属トレース電極Ｔ1、Ｔ2と、金属トレース電極Ｔ31、Ｔ32とを維持放電ギャップ３５を中心に対称に配置すれば、維持期間４において走査電極Ｓｉと第１の維持電極Ｓui1とを同電位にしてこれら２つの電極が１つの電極として機能するようにした場合に、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で交互に極性を反転して発生されるいずれの維持放電の極性でも、遮光される領域が同じになるから、維持放電において同一の発光強度が得られる。
初期化及び維持回路５２は、従来のプラズマディスプレイパネルの走査電極Ｓｉ（図１５及び図１６）に接続され、初期化期間２及び維持期間４に走査電極Ｓｉに駆動信号を印加する回路と基本的に同じである。
初期化及び維持回路５２は、初期化期間２中、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉを経て駆動信号（図４の（２）及び（３−ｉ）に示される初期化期間２の駆動波形の電圧）を走査電極Ｓｉ及び第１の維持電極Ｓui1に供給する。
維持回路５４は、従来のプラズマディスプレイパネルの維持電極Ｓui（図１５及び図１６）に接続され、初期化期間２及び維持期間４に維持電極Ｓuiに駆動信号を印加する回路と基本的に同じである。
維持回路５４は、初期化期間中、駆動信号（図４の（１）に示される初期化期間２の駆動波形の電圧）を第２の維持電極Ｓui2に供給する。
初期化及び維持回路５２は、初期化期間２中、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉを経て駆動信号（図４の（２）及び（３−ｉ）に示される初期化期間２の駆動波形の電圧）を走査電極Ｓｉ及び第１の維持電極Ｓui1に供給する。
維持回路５４は、従来のプラズマディスプレイパネルの維持電極Ｓui（図１５及び図１６）に接続され、初期化期間２及び維持期間４に維持電極Ｓuiに駆動信号を印加する回路と基本的に同じである。
維持回路５４は、初期化期間中、駆動信号（図４の（１）に示される初期化期間２の駆動波形の電圧）を第２の維持電極Ｓui2に供給する。
また、初期化及び維持回路５２は、走査期間３中、スイッチＳ３及び全てのスイッチＳ５ｉを経て駆動信号（図４の（３−ｉ）に示される走査期間３の駆動波形の電圧）を第１の維持電極Ｓui1に供給すると共に、スイッチＳ４を経て駆動信号（図４の（３−ｉ）に示される走査期間３の駆動波形の電圧）を走査電極Ｓｉに供給し、維持回路５４は、駆動信号（図４の（１）に示される走査期間３の駆動波形の電圧）を第２の維持電極Ｓui2に供給する。
また、初期化及び維持回路５２は、維持期間４中、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉを経て駆動信号（図４の（２）及び（３−ｉ）に示される維持期間４の駆動波形の電圧）を走査電極Ｓｉ及び第１の維持電極Ｓui1に供給し、維持回路５４は、駆動信号（図４の（１）に示される維持期間４の駆動波形の電圧）を第２の維持電極Ｓui2に供給する。
スイッチ制御回路５６は、初期化期間２及び維持期間４の間、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉをオン（接続）にし、スイッチＳ３及びスイッチＳ４並びにスイッチＳ６ｉをオフ（非接続）にする。
また、スイッチ制御回路５６は、走査期間３の間、スイッチＳ１及びスイッチＳ２をオフ（非接続）にし、スイッチＳ３及びスイッチＳ４をオン（接続）にして置くと共に、走査期間３内の非走査パルス印加期間の間、全てのスイッチＳ５ｉをオン（接続）にし、かつ、全てのスイッチＳ６ｉをオフ（非接続）にするが、走査期間３内の走査パルス印加期間の間、スイッチＳ５をオフ（非接続）にし、かつ、スイッチＳ６をオン（接続）にする。
また、スイッチ制御回路５６は、走査期間３の間、スイッチＳ１及びスイッチＳ２をオフ（非接続）にし、スイッチＳ３及びスイッチＳ４をオン（接続）にして置くと共に、走査期間３内の非走査パルス印加期間の間、全てのスイッチＳ５ｉをオン（接続）にし、かつ、全てのスイッチＳ６ｉをオフ（非接続）にするが、走査期間３内の走査パルス印加期間の間、スイッチＳ５をオフ（非接続）にし、かつ、スイッチＳ６をオン（接続）にする。
スイッチＳ３の一方の端子は、電圧源５８に接続される一方、他方の端子は、第１の維持電極Ｓui1に接続されている。電圧源５８の電圧はＶswである。
スイッチＳ４の一方の端子は、電圧源６０に接続される一方、他方の端子は、スイッチＳ１と全てのスイッチＳ５ｉとの接続点に接続されている。電圧源６０の電圧はＶbwである。
全てのスイッチＳ６ｉの一方の端子は、電圧源６２に接続される一方、他方の端子は、走査電極Ｓｉに接続されている。電圧源６２の電圧は−Ｖwである。
スイッチＳ４の一方の端子は、電圧源６０に接続される一方、他方の端子は、スイッチＳ１と全てのスイッチＳ５ｉとの接続点に接続されている。電圧源６０の電圧はＶbwである。
全てのスイッチＳ６ｉの一方の端子は、電圧源６２に接続される一方、他方の端子は、走査電極Ｓｉに接続されている。電圧源６２の電圧は−Ｖwである。
初期化期間２は、維持消去期間８、プライミング期間９及びプライミング消去期間１０から成る。
初期化及び維持回路５２から維持消去期間８中に出力されるランプ波形の正電圧の波高値はＶsであり、プライミング期間９中に出力されるランプ波形の正電圧の波高値はＶｓより所定の値だけ高い電圧であり、維持消去期間８及びプライミング消去期間１０中に出力されるランプ波形の負電圧の波高値は−Ｖｗである。
維持回路５４から維持消去期間８及びプライミング消去期間１０中に出力される矩形波の電圧値はＶａである。
初期化及び維持回路５２から維持消去期間８中に出力されるランプ波形の正電圧の波高値はＶsであり、プライミング期間９中に出力されるランプ波形の正電圧の波高値はＶｓより所定の値だけ高い電圧であり、維持消去期間８及びプライミング消去期間１０中に出力されるランプ波形の負電圧の波高値は−Ｖｗである。
維持回路５４から維持消去期間８及びプライミング消去期間１０中に出力される矩形波の電圧値はＶａである。
また、維持期間４中に、初期化及び維持回路５２及び維持回路５４から出力される維持パルスの電圧値はＶｓである。
また、データ電極Ｄｊに接続され、これを駆動する回路は、従来と同様の回路である。データ電極Ｄｊに印加されるデータパルスの電圧値はＶｄである。
また、データ電極Ｄｊに接続され、これを駆動する回路は、従来と同様の回路である。データ電極Ｄｊに印加されるデータパルスの電圧値はＶｄである。
次に、図１乃至図５を参照して、この実施例の動作について説明する。
走査電極Ｓｉには、走査電極波形の電圧Ｓcani（図４の（３−ｉ））が印加され、第１の維持電極Ｓui1には、第１の維持電極波形の電圧Ｓusi1（図４の（２））が印加され、第２の維持電極Ｓui1には、第２の維持電極波形の電圧Ｓusi2（図４の（１））が印加される。
また、データ電極Ｄｊには、データ電極波形Ｄj（図４の（４））が印加される。
走査電極Ｓｉには、走査電極波形の電圧Ｓcani（図４の（３−ｉ））が印加され、第１の維持電極Ｓui1には、第１の維持電極波形の電圧Ｓusi1（図４の（２））が印加され、第２の維持電極Ｓui1には、第２の維持電極波形の電圧Ｓusi2（図４の（１））が印加される。
また、データ電極Ｄｊには、データ電極波形Ｄj（図４の（４））が印加される。
初期化期間２においては、スイッチ制御回路５６によって、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉをオン（接続）にし、スイッチＳ３及びスイッチＳ４並びに全てのスイッチＳ６ｉをオフ（非接続）にする。
これらスイッチのオン／オフによって、第１の維持電極Ｓui1と走査電極Ｓｉとは同電位にされる。
したがって、放電状態及び壁電荷の形成状態は、第１の維持電極Ｓui1と走査電極波形Ｓｉとを接続した電極構造の場合とほぼ同等となり、図１５に示す従来のセルの場合とほぼ等しい。
これらスイッチのオン／オフによって、第１の維持電極Ｓui1と走査電極Ｓｉとは同電位にされる。
したがって、放電状態及び壁電荷の形成状態は、第１の維持電極Ｓui1と走査電極波形Ｓｉとを接続した電極構造の場合とほぼ同等となり、図１５に示す従来のセルの場合とほぼ等しい。
初期化期間２の放電は、ランプ波形の電圧が第１の維持電極Ｓui1及び走査電極Ｓｉに印加されることにより、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で弱放電が発生する。
前サブフィールドの維持期間１で維持放電が発生した場合、維持期間１の最終時刻における第２の維持電極Ｓui2並びに第１の維持電極Ｓui1の電位は、第２の維持電極Ｓui2では低電位（ＧＮＤ）（接地電位、以下大地電位という）となっており、第１の維持電極Ｓui1及び走査電極Ｓｉでは高電位となっているから、第２の維持電極Ｓui2には正壁電荷が、また、第１の維持電極Ｓui1及び走査電極Ｓｉには負壁電荷が形成される。
上述の各電極に形成される壁電荷の配置状態を図５の（ａ）に示す。
前サブフィールドの維持期間１で維持放電が発生した場合、維持期間１の最終時刻における第２の維持電極Ｓui2並びに第１の維持電極Ｓui1の電位は、第２の維持電極Ｓui2では低電位（ＧＮＤ）（接地電位、以下大地電位という）となっており、第１の維持電極Ｓui1及び走査電極Ｓｉでは高電位となっているから、第２の維持電極Ｓui2には正壁電荷が、また、第１の維持電極Ｓui1及び走査電極Ｓｉには負壁電荷が形成される。
上述の各電極に形成される壁電荷の配置状態を図５の（ａ）に示す。
図５が、各電極に形成される壁電荷及び壁電圧を模式的に示していることは、上述した通りであるが、図５において、各電極上に形成される壁電荷が正壁電荷である場合には、電極の上側に灰色で示し、壁電圧が負壁電荷である場合には、電極の下側に白色で示してある。
そして、それぞれの高さは、壁電圧により誘電体層に掛かる電圧である壁電圧を表している。
そして、それぞれの高さは、壁電圧により誘電体層に掛かる電圧である壁電圧を表している。
初期化期間２内の維持消去期間８では、第１の維持電極Ｓui1及び走査電極Ｓｉの電位が除除に減少し、維持放電ギャップ２で弱放電が発生し、維持放電ギャップ３５近傍の壁電圧が変化する。具体的には、図５の（ｂ）に示すように、第１の維持電極Ｓui1の負壁電荷と走査電極Ｓｉの正壁電荷が減少する。
この維持消去期間８は、前サブフィールドの維持期間１で維持放電が発生した場合にのみ弱放電が発生する。この弱放電より、前サブフィールドで維持放電が発生しなかった場合とほぼ同等の壁電圧の状態になる。
この維持消去期間８は、前サブフィールドの維持期間１で維持放電が発生した場合にのみ弱放電が発生する。この弱放電より、前サブフィールドで維持放電が発生しなかった場合とほぼ同等の壁電圧の状態になる。
次に、プライミング期間９では、維持消去期間８とは逆極性のランプ波形が第１の維持電極Ｓui1と走査電極Ｓｉとに印加され、維持消去期間８とは逆極性の弱放電（プライミング放電）が維持放電ギャップ３５に発生する。
これにより、図５の（ｃ）に示すように、維持消去期間８で減少した壁電荷が逆に増加する。
今説明したプライミング放電は、前サブフィールドの維持期間１で維持放電が発生したか否かを問わず発生する。
また、プライミング期間９のランプ波形の電圧は高いので、データ電極Ｄｊと走査電極Ｓｉ及び第１の維持電極Ｓui1との間でも、弱放電が発生する。
これにより、図５の（ｃ）に示すように、維持消去期間８で減少した壁電荷が逆に増加する。
今説明したプライミング放電は、前サブフィールドの維持期間１で維持放電が発生したか否かを問わず発生する。
また、プライミング期間９のランプ波形の電圧は高いので、データ電極Ｄｊと走査電極Ｓｉ及び第１の維持電極Ｓui1との間でも、弱放電が発生する。
最後に、プライミング消去期間１０となるが、この期間での駆動波形は、維持消去期間８と同じである。維持消去期間８と同極性の弱放電が維持放電ギャップ３５で発生し、これにより、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の維持放電ギャップ３５近傍における壁電荷、すなわち、第１の維持電極Ｓui1の負壁電荷及び第２の維持電極Ｓui２の正壁電荷が、それぞれ減少する。
このプライミング消去期間１０の最終時刻での第１の維持電極Ｓui1及び第２の維持電極Ｓui2の電位差は、維持放電ギャップ３５の面放電開始電圧にほぼ等しい電圧にしてある。面放電開始電圧は、電極に壁電荷が殆どない状態において、矩形波の電圧を印加したとき強い放電が発生する最小の電圧である。
弱放電の場合は、２つの電極間の放電空間に掛かる電圧が面放電開始電圧を超えると、放電が開始するが、放電により壁電荷が生ずるため、放電空間に掛かる電圧は直ぐに減少し、その電圧は放電開始電圧より低くなってしまい、放電は終了する。
しかしながら、印加される電圧波形は、ランプ波形とされているから、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の電位差は時間と共に増大して行くので、放電空間に掛かる電圧も上昇し、再度、放電開始電圧を超えることになる。
しかしながら、印加される電圧波形は、ランプ波形とされているから、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の電位差は時間と共に増大して行くので、放電空間に掛かる電圧も上昇し、再度、放電開始電圧を超えることになる。
弱放電は、このようなことを繰り返し、放電空間に面放電開始電圧分の電圧が掛かるようにして弱放電が継続されて行く。
この弱放電が繰り返される場合、その弱放電が生ずる放電空間に印加される電圧は、絶えず、面放電開始電圧だけの電圧の上下で推移するので、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の電位差が面放電開始電圧に等しくなったとき、これら２つの電極上の壁電荷も等しくなる。
この弱放電が繰り返される場合、その弱放電が生ずる放電空間に印加される電圧は、絶えず、面放電開始電圧だけの電圧の上下で推移するので、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の電位差が面放電開始電圧に等しくなったとき、これら２つの電極上の壁電荷も等しくなる。
このように、プライミング消去期間１０での第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の最終到達電位差を面放電開始電圧になったとき、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の維持放電ギャップ３５近傍の壁電荷をほぼ等しくなるが、これを図解したのが図４の（ｄ）である。
また、プライミング消去期間１０では、上述した維持放電ギャップ３５での面放電の他に、走査電極Ｓｉ及び第１の維持電極Ｓui1とデータ電極Ｄｊとの間でも弱放電が発生する。この弱放電は、維持放電ギャップ３５近傍で生ずるが、第１の維持電極Ｓui1を陰極とし、第２の維持電極Ｓui2及びデータ電極Ｄｊを陽極とする弱放電である。
したがって、同じ陽極となる第２の維持電極Ｓui2及びデータ電極Ｄｊは、壁電圧の形成によりこれら両電極Ｓui2及びデータ電極Ｄｊの誘電体層上の電位はほぼ等しくなる。
したがって、同じ陽極となる第２の維持電極Ｓui2及びデータ電極Ｄｊは、壁電圧の形成によりこれら両電極Ｓui2及びデータ電極Ｄｊの誘電体層上の電位はほぼ等しくなる。
この実施例では、プライミング消去期間１０での第２の維持電極Ｓui2の電位はＶａであり、データ電極Ｄｊの電位は大地電位である。
これらの電位状態の初期化期間２から走査期間３に入ると、第２の維持電極Ｓui2の電位はＶａから大地電位に引き下げられ、データ電極Ｄｊはデータパルスの印加で大地電位からＶｄに引き上げられる。
これらの電位状態の初期化期間２から走査期間３に入ると、第２の維持電極Ｓui2の電位はＶａから大地電位に引き下げられ、データ電極Ｄｊはデータパルスの印加で大地電位からＶｄに引き上げられる。
プライミング消去期間１０ではこれら両電極Ｓui2、Ｄｊの誘電体層上の電位は等しい状態にあるので、その電位は、走査期間３に入ると、Ｖａ＋Ｖｄだけ変動することになる。
このような変動があったとしても、第２の維持電極Ｓui2とデータ電極Ｄｊとの間で誤放電を発生させないためには、Ｖａ＋Ｖｄが第２の維持電極Ｓui2とデータ電極Ｄｊとの間の対向放電開始電圧よりも小さくなっていなければならない。ここにいう対向放電開始電圧とは、２つの対向する電極上に壁電荷が殆どない状態において、強い放電が発生する最小の電圧である。
このような変動があったとしても、第２の維持電極Ｓui2とデータ電極Ｄｊとの間で誤放電を発生させないためには、Ｖａ＋Ｖｄが第２の維持電極Ｓui2とデータ電極Ｄｊとの間の対向放電開始電圧よりも小さくなっていなければならない。ここにいう対向放電開始電圧とは、２つの対向する電極上に壁電荷が殆どない状態において、強い放電が発生する最小の電圧である。
上述の初期化期間２が終了すると、走査期間３に入る。スイッチ制御回路５６によって、スイッチＳ１、Ｓ２がオフ（非接続）にされ、スイッチＳ３、Ｓ４がオン（接続）にされる。また、非走査パルス印加期間の間、全てのスイッチＳ５ｉは、オン（接続）にされ、全てのスイッチＳ６ｉはオフ（非接続）にされる。
これらのスイッチのオフ／オンにより、第１の維持電極Ｓui1の電位はＶswとなり、走査電極Ｓｉの電位はＶbwになる。
これらのスイッチのオフ／オンにより、第１の維持電極Ｓui1の電位はＶswとなり、走査電極Ｓｉの電位はＶbwになる。
走査期間３では、各走査電極Ｓｉに、順次、走査パルス６が印加される。その走査パルスの電位は、プライミング消去期間１０の走査電極Ｓｉの最終到達電位とほぼ等しい電位である。
上記走査パルスの印加時に、スイッチ制御回路５６によって、その走査パルスを印加しようとする走査電極Ｓｉに接続されているスイッチＳ５ｉがオフ（非接続）にされ、スイッチＳ６ｉがオン（接続）にされる。
その走査パルスが印加されたときの走査電極Ｓｉの電位は−Ｖwである。
上記走査パルスの印加時に、スイッチ制御回路５６によって、その走査パルスを印加しようとする走査電極Ｓｉに接続されているスイッチＳ５ｉがオフ（非接続）にされ、スイッチＳ６ｉがオン（接続）にされる。
その走査パルスが印加されたときの走査電極Ｓｉの電位は−Ｖwである。
走査パルス６が走査電極Ｓｉに印加された状態で、各データ電極Ｄｊに順次データパルスが印加されると、データパルス対応のセル３４ijの走査電極Ｓｉとデータ電極Ｄｊとの間に書込み放電が生ずるが、この書込み放電は、従来の駆動方法と同様である。
このような各書込み放電が行われる走査期間の間、第１の維持電極Ｓui1の電位は正電位（Ｖsw）に保持され、第２の維持電極Ｓui2の電位は大地電位に保持されている。
このような各書込み放電が行われる走査期間の間、第１の維持電極Ｓui1の電位は正電位（Ｖsw）に保持され、第２の維持電極Ｓui2の電位は大地電位に保持されている。
書込み放電のような強い放電が発生すると、セルの放電空間には、多くの空間電荷が発生する。
その発生した空間電荷は、セル全体に拡がり、大きな電位差が印加されている第１の維持電極Ｓui1と第２の維持電極Ｓui2との間にも放電を誘発させるような態様で、空間電荷の移動が生じ、これら両電極上に壁電荷が形成される。
その発生した空間電荷は、セル全体に拡がり、大きな電位差が印加されている第１の維持電極Ｓui1と第２の維持電極Ｓui2との間にも放電を誘発させるような態様で、空間電荷の移動が生じ、これら両電極上に壁電荷が形成される。
或る走査電極での書込み放電が時系列上で最後のセルで終了すると共に、走査パルス６の印加が終了すると、当該走査電極の電位は上昇させられるから、走査電極と第１の維持電極Ｓui1との間の電位差は小さくなる。
結果として、走査電極Ｓｉ及び第１の維持電極Ｓui1に生じつつある壁電荷の形成は、その時刻で殆ど止まってしまう。
結果として、走査電極Ｓｉ及び第１の維持電極Ｓui1に生じつつある壁電荷の形成は、その時刻で殆ど止まってしまう。
しかし、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の電位は走査パルス６の終了後もこれら両電極間の電位差がＶswに維持されているから、壁電圧の形成は継続され、走査期間３の終了時における両電極の壁電圧の状態は、図５の（ｅ）に示すように互いに逆極性の壁電荷による壁電圧の状態となる。
また、走査期間３の終了時刻における維持放電ギャップ３５近傍の両壁電荷による壁電圧の合計は、両電極間の電位差Ｖswにほぼ等しくなる。
上述したように、この実施例では、書込み放電を発生させるだけの走査パルス幅があれば、維持放電に移行するのに必要な壁電圧の形成が、走査パルス６の終了後にも継続して行われる。
また、走査期間３の終了時刻における維持放電ギャップ３５近傍の両壁電荷による壁電圧の合計は、両電極間の電位差Ｖswにほぼ等しくなる。
上述したように、この実施例では、書込み放電を発生させるだけの走査パルス幅があれば、維持放電に移行するのに必要な壁電圧の形成が、走査パルス６の終了後にも継続して行われる。
書込み放電に関しては、書込み時に流れる電荷量を従来の駆動方法よりも低く抑えることができる。
従来の駆動方法における書込み放電では、図１８の（ｄ）及び（ｅ）に示すように、維持放電の壁電圧を大きく変化させる必要があった。
従来の駆動方法における書込み放電では、図１８の（ｄ）及び（ｅ）に示すように、維持放電の壁電圧を大きく変化させる必要があった。
これに対して、この実施例の駆動方法によれば、図５の（ｄ）及び（ｅ）からも分かるように、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の書込み前と書込み後の壁電荷は、主に維持放電ギャップ３５近傍だけである。
実際に、書込み時の全電極に流れる電荷量を測定して見ると、従来の１／３以下に低減されていることが分かった。
また、電流のピーク値も半減しており、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができた。
実際に、書込み時の全電極に流れる電荷量を測定して見ると、従来の１／３以下に低減されていることが分かった。
また、電流のピーク値も半減しており、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができた。
最後に、維持期間４に入ると、その開始時刻に、スイッチ制御回路５６によって、全てのスイッチＳ６ｉ及びスイッチＳ３、Ｓ４がオフ（非接続）にされ、スイッチＳ１、Ｓ２及び全てのスイッチＳ５ｉがオン（接続）にされる。
これらスイッチのオフ／オンにより、全ての走査電極Ｓｉ及び第１の維持電極Ｓui1に初期化及び維持回路５２が接続され、第２の維持電極Ｓui2に維持回路５４が接続され、維持パルス１６が両維持電極に交互に印加される。
その第１維持パルスにおいて、第２の維持電極Ｓui2が高電位（Ｖs）になり、第１の維持電極Ｓui1及び走査電極Ｓｉが低電位（大地電位）になる。
これらスイッチのオフ／オンにより、全ての走査電極Ｓｉ及び第１の維持電極Ｓui1に初期化及び維持回路５２が接続され、第２の維持電極Ｓui2に維持回路５４が接続され、維持パルス１６が両維持電極に交互に印加される。
その第１維持パルスにおいて、第２の維持電極Ｓui2が高電位（Ｖs）になり、第１の維持電極Ｓui1及び走査電極Ｓｉが低電位（大地電位）になる。
この時刻には、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間にはＶswほどの壁電圧が形成されている。
この状態において、上述のように、Ｖsなる電圧振幅の第１維持パルスが第１の維持電極Ｓui1と第２の維持電極Ｓui2との間に印加されると、両電極間の空間に印加される電位差はＶsw＋Ｖsとなる。このＶsw＋Ｖsは、この実施例では面放電開始電圧よりも高く設定されている。
したがって、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。
その後は、従来の維持期間４の駆動と同様で、印加される維持パルス１６の極性が反転される毎に、維持放電が発生し、点灯表示を行うことができる。
この状態において、上述のように、Ｖsなる電圧振幅の第１維持パルスが第１の維持電極Ｓui1と第２の維持電極Ｓui2との間に印加されると、両電極間の空間に印加される電位差はＶsw＋Ｖsとなる。このＶsw＋Ｖsは、この実施例では面放電開始電圧よりも高く設定されている。
したがって、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。
その後は、従来の維持期間４の駆動と同様で、印加される維持パルス１６の極性が反転される毎に、維持放電が発生し、点灯表示を行うことができる。
また、上述したように、プライミング消去期間１０の最終時刻には、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の維持放電ギャップ３５近傍の壁電荷をほぼ等しくなっている（図４の（ｄ））から、走査期間３で書込み放電が発生しなかったセルでは、維持期間４に入って維持パルス１６が印加されても、維持放電が発生しない。
このように、この実施例の構成によれば、書込み放電によって壁電荷を第１の維持電極及び第２の維持電極に直接形成させることができるので、走査期間終了後直ちに維持放電に移行することができる。
書込み放電が行われる走査期間中に、第１の維持電極及び第２の維持電極に壁電荷を形成できるので、従来、書込みに走査パルス幅として1.6μ秒程度必要であったのが、0.8μ秒程度までパルス幅を狭めることができた。
この走査パルス幅の短縮化により、走査期間３を従来の約半分にすることができ、その分、維持期間を長くすることができる。したがって、高輝度化を達成し得る。
また、サブフィールド数を増やすことも可能である。したがって、階調数を増やしたり、動画偽輪郭を改善できるから、画質を改善できる。
また、走査線数も増やすことができ、高精細なディスプレイを実現することができる。
書込み放電が行われる走査期間中に、第１の維持電極及び第２の維持電極に壁電荷を形成できるので、従来、書込みに走査パルス幅として1.6μ秒程度必要であったのが、0.8μ秒程度までパルス幅を狭めることができた。
この走査パルス幅の短縮化により、走査期間３を従来の約半分にすることができ、その分、維持期間を長くすることができる。したがって、高輝度化を達成し得る。
また、サブフィールド数を増やすことも可能である。したがって、階調数を増やしたり、動画偽輪郭を改善できるから、画質を改善できる。
また、走査線数も増やすことができ、高精細なディスプレイを実現することができる。
また、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の書込み前と書込み後で壁電荷が変化するのは、主に維持放電ギャップ３５近傍だけであるので、書込み時に流れる電荷量を従来の駆動方法よりも従来の１／３以下に低く抑えることができる。
また、電流のピーク値も半減しており、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができた。
また、電流のピーク値も半減しており、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができた。
図６は、この発明の実施例２であるプラズマディスプレイの駆動装置の構成を示す図、図７は、同プラズマディスプレイの駆動装置の駆動波形図、また、図８は、同プラズマディスプレイの１セルの各電極上の壁電荷及び壁電圧の配置を示す図である。
この実施例の構成が、実施例１のそれと大きく異なるところは、走査期間の第１の維持電極Ｓui1の電位を大地電位にし、第２の維持電極Ｓui2の電位を正電位にして動作させるようにした点である。
この実施例の構成が、実施例１のそれと大きく異なるところは、走査期間の第１の維持電極Ｓui1の電位を大地電位にし、第２の維持電極Ｓui2の電位を正電位にして動作させるようにした点である。
すなわち、この実施例の駆動装置５０Ａは、図６に示すように、スイッチＳ３に接続される電位が大地電位となることを除いて、図１と同じである。
この構成以外のこの実施例の構成は、実施例１と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この構成以外のこの実施例の構成は、実施例１と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
次に、図６乃至図８を参照して、この実施例の動作について説明する。
この実施例における初期化期間２での基本的な動作は、実施例１と同じであり、各スイッチのスイッチングも同様である。
したがって、初期化期間２の終了までの壁電荷の配置は、図８の（ａ）乃至（ｄ）に示すように、実施例１とほぼ同じである。但し、プライミング消去期間１０における第１の維持電極Ｓui1の最終到達電位を−Ｖwとすると、Ｖwはデータパルス電圧Ｖdより大きくする必要がある。その理由は次の通りである。
この実施例における初期化期間２での基本的な動作は、実施例１と同じであり、各スイッチのスイッチングも同様である。
したがって、初期化期間２の終了までの壁電荷の配置は、図８の（ａ）乃至（ｄ）に示すように、実施例１とほぼ同じである。但し、プライミング消去期間１０における第１の維持電極Ｓui1の最終到達電位を−Ｖwとすると、Ｖwはデータパルス電圧Ｖdより大きくする必要がある。その理由は次の通りである。
プライミング消去期間１０では、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で弱放電が発生するが、その他に、プライミング期間９での放電（プライミング放電）で走査電極Ｓｉ及び第１の維持電極Ｓui1とデータ電極Ｄｊとの間に形成された壁電荷を減少させる弱放電が対向電極間で発生する。
この対向電極間で弱放電が発生する状態においても、第１の維持電極Ｓui1とデータ電極Ｄｊとの間の放電空間には、対向放電開始電圧が常に印加されている状態にある。
この対向電極間で弱放電が発生する状態においても、第１の維持電極Ｓui1とデータ電極Ｄｊとの間の放電空間には、対向放電開始電圧が常に印加されている状態にある。
この状態から走査期間３に入ると、映像信号対応のデータパルス７がデータ電極Ｄｊに印加されると、上記状態から、データ電極Ｄｊの電位がＶdだけ引き上げられることになる。
上述のように、プライミング消去期間１０の最終時刻には、第１の維持電極Ｓui1とデータ電極Ｄｊとの間の放電空間には対向放電開始電圧が印加されているから、走査期間３に入ってデータ電極Ｄｊの電位がＶdだけ引き上げられたときに対向電極間で誤放電を発生させて仕舞わないようにするためには、第１の維持電極Ｓui1の電位をプライミング消去期間１０の最終到達電位よりもＶdだけ引き上げて置く必要がある。
この実施例では、走査期間３での第１の維持電極Ｓui1の電位は、プライミング消去期間１０での最終到達電位からＶwだけ引き上げられているため、ＶwはＶd以上にしなければならないことになる。
この実施例では、走査期間３での第１の維持電極Ｓui1の電位は、プライミング消去期間１０での最終到達電位からＶwだけ引き上げられているため、ＶwはＶd以上にしなければならないことになる。
初期化期間２が終了して走査期間３に入ると、スイッチ制御回路５６によって、スイッチＳ１、Ｓ２がオフ（非接続）にされ、スイッチＳ３、Ｓ４がオン（接続）にされる。
これらスイッチのオフ／オンにより、実施例１とは逆に、第１の維持電極Ｓui1は大地電位とされ、第２の維持電極Ｓui2は正電位とされる。
走査期間３では、各走査電極Ｓｉに、順次、走査パルス６が印加される。その走査パルスの電位は、プライミング消去期間１０の走査電極Ｓｉの最終到達電位とほぼ等しい電位となっている。
上記走査パルスの印加は、その走査パルスを印加しようとする走査電極Ｓｉに接続されているスイッチＳ５ｉをオフ（非接続）にし、スイッチＳ６ｉをオン（接続）にすることによって、生ぜしめられる。走査パルスが印加されたときの走査電極Ｓｉの電位は−Ｖwである。
これらスイッチのオフ／オンにより、実施例１とは逆に、第１の維持電極Ｓui1は大地電位とされ、第２の維持電極Ｓui2は正電位とされる。
走査期間３では、各走査電極Ｓｉに、順次、走査パルス６が印加される。その走査パルスの電位は、プライミング消去期間１０の走査電極Ｓｉの最終到達電位とほぼ等しい電位となっている。
上記走査パルスの印加は、その走査パルスを印加しようとする走査電極Ｓｉに接続されているスイッチＳ５ｉをオフ（非接続）にし、スイッチＳ６ｉをオン（接続）にすることによって、生ぜしめられる。走査パルスが印加されたときの走査電極Ｓｉの電位は−Ｖwである。
書込み放電は、走査電極Ｓｉとデータ電極Ｄｊとの間で発生し、書込み放電によって発生した空間電荷は、当該セルの放電空間全体に拡がって維持放電ギャップ３５間の放電を誘発することは、実施例１と同じである。
したがって、走査パルス６が終了しても、第１の維持電極Ｓui1と第２の維持電極Ｓui2上に継続して壁電荷が形成されて行く。
それ故、走査パルス６は書込み放電を発生させ得るだけのパルス幅があれば、パルス終了後も、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上に壁電荷を形成させることができる。
このときに形成される壁電荷は、実施例１とは逆である。すなわち、図８の（ｅ）に示すように、第１の維持電極Ｓui1には正壁電荷が、第２の維持電極Ｓui2には負壁電荷が形成される。
それ故、走査パルス６は書込み放電を発生させ得るだけのパルス幅があれば、パルス終了後も、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上に壁電荷を形成させることができる。
このときに形成される壁電荷は、実施例１とは逆である。すなわち、図８の（ｅ）に示すように、第１の維持電極Ｓui1には正壁電荷が、第２の維持電極Ｓui2には負壁電荷が形成される。
このような壁電荷の形成において、第１の維持電極Ｓui1が、負極性の走査パルスが印加される走査電極Ｓｉに隣接している実施例１では、走査期間３の間、第１の維持電極Ｓui1の電圧Ｖswを走査電極Ｓｉと第１の維持電極Ｓui1との間で誤放電を発生させない程度まで低く抑える必要があった。
しかし、この実施例２においては、走査電極Ｓｉとは隣接しない第２の維持電極Ｓui2を第１の維持電極Ｓui1よりも高電位に設定しても、誤放電は発生しない。
しかし、この実施例２においては、走査電極Ｓｉとは隣接しない第２の維持電極Ｓui2を第１の維持電極Ｓui1よりも高電位に設定しても、誤放電は発生しない。
この理由により、実施例１よりも走査期間３の維持放電ギャップ３５に掛かる電位差を大きくすることができる。この実施例２では、第２の維持電極Ｓui2の電位をＶsに設定した。
このような設定を行うことができるから、走査期間３の終了時に第１の維持電極Ｓui1と第２の維持電極Ｓui2との壁電荷を合計してこれら両電極間の電位差に等しいＶｓほどの壁電荷が、書込み放電が発生したセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2上に形成される。
より多くの壁電荷を形成し、高い壁電圧を電極上に形成できれば、維持放電に移行し易くなり、維持パルス１６のパルス電圧等の駆動マージンを大きくすることができる。
このような設定を行うことができるから、走査期間３の終了時に第１の維持電極Ｓui1と第２の維持電極Ｓui2との壁電荷を合計してこれら両電極間の電位差に等しいＶｓほどの壁電荷が、書込み放電が発生したセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2上に形成される。
より多くの壁電荷を形成し、高い壁電圧を電極上に形成できれば、維持放電に移行し易くなり、維持パルス１６のパルス電圧等の駆動マージンを大きくすることができる。
最後に、維持期間４に入ると、スイッチ制御回路５６によって、全てのスイッチＳ６ｉ及びスイッチＳ３、Ｓ４がオフ（非接続）にされ、スイッチＳ１、Ｓ２及び全てのスイッチＳ５ｉがオン（接続）にされる。
これらのスイッチのオフ／オンにより、全ての走査電極Ｓｉ及び第１の維持電極Ｓui1に初期化及び維持回路５２が接続され、第２の維持電極Ｓui2に維持回路５４が接続され、維持パルス１６が両電極間に印加される。
これらのスイッチのオフ／オンにより、全ての走査電極Ｓｉ及び第１の維持電極Ｓui1に初期化及び維持回路５２が接続され、第２の維持電極Ｓui2に維持回路５４が接続され、維持パルス１６が両電極間に印加される。
この実施例２では、実施例１とは逆極性の壁電荷が第１の維持電極Ｓui1と第２の維持電極Ｓui2とに形成されているので、維持期間４に第１の維持電極Ｓui1及び第２の維持電極Ｓui2に印加されるべき第１の維持パルスの電位としては、実施例１とは逆となる。すなわち、第１の維持電極Ｓui1が高電位（Ｖｓ）になり、第２の維持電極Ｓui2が低電位（大地電位）になる。
上述したように、書込みが行われたセルにおいては、走査期間３の終了時に第１の維持電極Ｓui1と第２の維持電極Ｓui2との間にＶｓほどの壁電圧が形成されているから、Ｖｓなる第1維持パルスが第１の維持電極Ｓui1と第２の維持電極Ｓui2との間に印加されると、両電極間の空間には２Ｖsの電位差が印加されることになる。実施例２では、２Ｖが面放電開始電圧よりも高く設定してある。
したがって、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。
その後は、従来や実施例１と同じで、維持パルス１６が印加されて維持電極の極性が反転する度に、維持放電が発生し、点灯表示を行うことができる。
したがって、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。
その後は、従来や実施例１と同じで、維持パルス１６が印加されて維持電極の極性が反転する度に、維持放電が発生し、点灯表示を行うことができる。
以上説明したように、この実施例によっても、書込み放電によって維持放電に必要な壁電荷を第１の維持電極及び第２の維持電極に直接形成させ、これら両電極間で維持放電を発生させることができる。
第１の維持電極及び第２の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例１と同程度の走査パルス幅の短縮化を享受できる。
また、走査パルス幅の短縮化による効果は、実施例１と同程度である。
また、走査電極に隣接しない第２の維持電極を第１の維持電極よりも高電位に設定し得るから、第１の維持電極及び第２の維持電極により多くの壁電荷を形成し得て、維持放電への移行が容易になる上、維持パルスのパルス電圧等の駆動マージンを拡大することができる。
第１の維持電極及び第２の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例１と同程度の走査パルス幅の短縮化を享受できる。
また、走査パルス幅の短縮化による効果は、実施例１と同程度である。
また、走査電極に隣接しない第２の維持電極を第１の維持電極よりも高電位に設定し得るから、第１の維持電極及び第２の維持電極により多くの壁電荷を形成し得て、維持放電への移行が容易になる上、維持パルスのパルス電圧等の駆動マージンを拡大することができる。
図９は、この発明の実施例３であるプラズマディスプレイの駆動装置の構成を示す図、図１０は、同プラズマディスプレイの駆動装置の駆動波形図、また、図１１は、同プラズマディスプレイの１セルの各電極上の壁電荷及び壁電圧の配置を示す図である。
この実施例の構成が、実施例１のそれと大きく異なるところは、前回のサブフィールドの維持期間と今回のサブフィールドの初期化期間との間に、壁電荷を調整する壁電荷調整期間を設けた点である。
この実施例の構成が、実施例１のそれと大きく異なるところは、前回のサブフィールドの維持期間と今回のサブフィールドの初期化期間との間に、壁電荷を調整する壁電荷調整期間を設けた点である。
すなわち、この実施例３のプラズマディスプレイパネルの駆動装置５０Ｂは、実施例１のスイッチＳ１及びスイッチＳ２に各別の初期化及び維持回路５２Ｂ1、５２Ｂ2が接続されているほかは、実施例１と同じである。
初期化及び維持回路５２Ｂ１は、基本的には、実施例１及び実施例２の初期化及び維持回路５２と同様である。
また、初期化及び維持回路５２Ｂ２は、実施例１及び実施例２の維持回路５４と同様である。
また、壁電圧調整期間１１は、第１の壁電圧調整期間１２と第２の壁電圧調整期間１３とから成る。第１の壁電圧調整期間１２及び第２の壁電圧調整期間１３は、それぞれ１つの矩形波の電圧パルスで構成されている。
そして、前回のサブフィールドの維持期間の最終維持パルスは、第１の維持電極Ｓui1では低電位の大地電位で、第２の維持電極Ｓui2では高電位のＶsである。
この構成以外のこの実施例の構成は、実施例１と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
初期化及び維持回路５２Ｂ１は、基本的には、実施例１及び実施例２の初期化及び維持回路５２と同様である。
また、初期化及び維持回路５２Ｂ２は、実施例１及び実施例２の維持回路５４と同様である。
また、壁電圧調整期間１１は、第１の壁電圧調整期間１２と第２の壁電圧調整期間１３とから成る。第１の壁電圧調整期間１２及び第２の壁電圧調整期間１３は、それぞれ１つの矩形波の電圧パルスで構成されている。
そして、前回のサブフィールドの維持期間の最終維持パルスは、第１の維持電極Ｓui1では低電位の大地電位で、第２の維持電極Ｓui2では高電位のＶsである。
この構成以外のこの実施例の構成は、実施例１と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
次に、図９乃至図１１を参照して、この実施例の動作について説明する。
説明の都合上、駆動装置５０Ｂは動作状態にあり、前回のサブフィールド５の維持期間１から今回のサブフィールドの壁電荷調整期間１１に入り、そして初期化期間２に進むものとする。
これらの期間１、１１、２においては、スイッチ制御回路５６によって、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉはオン（接続）にされ、それ以外のスイッチはオフ（非接続）にされる。
説明の都合上、駆動装置５０Ｂは動作状態にあり、前回のサブフィールド５の維持期間１から今回のサブフィールドの壁電荷調整期間１１に入り、そして初期化期間２に進むものとする。
これらの期間１、１１、２においては、スイッチ制御回路５６によって、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉはオン（接続）にされ、それ以外のスイッチはオフ（非接続）にされる。
したがって、維持期間１の間、走査電極Ｓｉ及び第１の維持電極Ｓui1の電位は等しくされ、維持パルスが第１の維持電極Ｓui1と第２の維持電極Ｓui2とに交互に印加されることは、実施例１と同様である。
しかし、維持期間１の最終維持パルスの極性は、実施例１とは逆極性、すなわち、第１の維持電極Ｓui1が低電位の大地電位にあり、第２の維持電極Ｓui2は高電位のＶsにある。
したがって、この時点での壁電荷の配置は、図５の（ａ）とは逆で、図１１の（ａ）に示すように、第１の維持電極Ｓui1及び走査電極Ｓｉには正壁電荷が、そして第２の維持電極Ｓui2には負壁電荷が蓄積されている。
しかし、維持期間１の最終維持パルスの極性は、実施例１とは逆極性、すなわち、第１の維持電極Ｓui1が低電位の大地電位にあり、第２の維持電極Ｓui2は高電位のＶsにある。
したがって、この時点での壁電荷の配置は、図５の（ａ）とは逆で、図１１の（ａ）に示すように、第１の維持電極Ｓui1及び走査電極Ｓｉには正壁電荷が、そして第２の維持電極Ｓui2には負壁電荷が蓄積されている。
次に、壁電荷蓄積期間１１の第１の壁電荷蓄積期間１２に入ると、第１の維持電極Ｓui1の電位はＶsとなり、第２の維持電極Ｓui2の電位は大地電位となる。
この電位の切り換えにより、通常の維持放電と同様に、維持放電ギャップ３５で放電が発生する。
この放電により、第１の維持電極Ｓui1と第２の維持電極Ｓui2の壁電荷の極性は反転し、第１の維持電極Ｓui1には負壁電荷が、また、第２の維持電極Ｓui2には正壁電荷が形成される。一方、走査電極Ｓｉの電位は大地電位のまま変化しないので、走査電極Ｓｉ上の壁電荷は正壁電荷のままにある。
したがって、各電極上の壁電荷の配置は、図１１の（ｂ）のようになる。
この電位の切り換えにより、通常の維持放電と同様に、維持放電ギャップ３５で放電が発生する。
この放電により、第１の維持電極Ｓui1と第２の維持電極Ｓui2の壁電荷の極性は反転し、第１の維持電極Ｓui1には負壁電荷が、また、第２の維持電極Ｓui2には正壁電荷が形成される。一方、走査電極Ｓｉの電位は大地電位のまま変化しないので、走査電極Ｓｉ上の壁電荷は正壁電荷のままにある。
したがって、各電極上の壁電荷の配置は、図１１の（ｂ）のようになる。
そして、第２の壁電荷蓄積期間１３に入る。この期間では、走査電極Ｓｉと第１の維持電極Ｓui1との電位が入れ替わって走査電極Ｓｉが高電位のＶsとなり、第２の維持電極Ｓui2が低電位の大地電位となる。
したがって、これら両電極間で放電が発生する。この放電により、走査電極Ｓｉ上に負壁電荷が、また、第１の維持電極Ｓui1上に正壁電荷が形成される。
一方、第２の維持電極Ｓui2は大地電位のままにあるから、その上の壁電荷は正壁電荷のままとなる。
したがって、これら両電極間で放電が発生する。この放電により、走査電極Ｓｉ上に負壁電荷が、また、第１の維持電極Ｓui1上に正壁電荷が形成される。
一方、第２の維持電極Ｓui2は大地電位のままにあるから、その上の壁電荷は正壁電荷のままとなる。
上述して来た壁電荷調整期間１１は、前回のサブフィールドで維持放電が生ぜしめられた場合の壁電荷を調整する期間であり、したがって、前回のサブフィールドで維持放電が発生しなかった場合には、上述の放電は発生しない。
次に、壁電荷調整期間１１での壁電荷の調整が終了して初期化期間２に入る。
初期化期間２では、第１の維持電極Ｓui1と第２の維持電極Ｓui2との電位を常に同じ電位に設定している。
一方、走査電極Ｓｉには、電位が除除に減少するランプ波形の電圧が、維持消去期間８の間印加される。
初期化期間２では、第１の維持電極Ｓui1と第２の維持電極Ｓui2との電位を常に同じ電位に設定している。
一方、走査電極Ｓｉには、電位が除除に減少するランプ波形の電圧が、維持消去期間８の間印加される。
このランプ波形の電圧が印加されることにより、走査電極Ｓｉと第１の維持電極Ｓui1との電位が除除に広がり、これら両電極間に弱放電が発生する。この弱放電により、図１１の（ｄ）に示すように、走査電極Ｓｉ上の第１の維持電極Ｓui1寄りの負壁電荷が減少すると共に、第１の維持電極Ｓui1上の走査電極Ｓｉ寄りの正壁電荷も減少する。
このようにして、維持消去期間８の終了時刻における壁電荷の配置は、実施例１と同様、前回のサブフィールドで維持放電が発生しなかった場合とほぼ同様になる。
このようにして、維持消去期間８の終了時刻における壁電荷の配置は、実施例１と同様、前回のサブフィールドで維持放電が発生しなかった場合とほぼ同様になる。
次に、プライミング期間９に入る。このプライミング期間９では、維持消去期間８とは逆極性のランプ波形の電圧が走査電極Ｓｉに印加されるので、維持消去期間８とは逆極性の弱放電（プライミング放電）が走査電極Ｓｉと第１の維持電極Ｓui1との間で発生する。この弱放電により、図１１の（ｅ）に示すように、維持消去期間８で減少した壁電荷が逆に増加する。
プライミング期間９でのプライミング放電は、前回のサブフィールドの維持期間１で維持放電が発生したか否かに拘わらず、発生する。
また、プライミング期間９のランプ波形の電圧は高いため、データ電極Ｄｊと走査電極Ｓｉとの間でも弱放電が発生する。
プライミング期間９でのプライミング放電は、前回のサブフィールドの維持期間１で維持放電が発生したか否かに拘わらず、発生する。
また、プライミング期間９のランプ波形の電圧は高いため、データ電極Ｄｊと走査電極Ｓｉとの間でも弱放電が発生する。
プライミング期間９に続いて、プライミング消去期間１０に入る。この期間での駆動波形は、維持消去期間８と同じである。
したがって、維持消去期間８と同極性の弱放電が走査電極Ｓｉと第１の維持電極Ｓui1との間で発生し、図１１の（ｆ）に示すように、走査電極Ｓｉの第１の維持電極Ｓui1寄りの負壁電荷が減少すると共に、第１の維持電極Ｓui1上の走査電極Ｓｉ寄りの正壁電荷も減少する。
したがって、維持消去期間８と同極性の弱放電が走査電極Ｓｉと第１の維持電極Ｓui1との間で発生し、図１１の（ｆ）に示すように、走査電極Ｓｉの第１の維持電極Ｓui1寄りの負壁電荷が減少すると共に、第１の維持電極Ｓui1上の走査電極Ｓｉ寄りの正壁電荷も減少する。
この時刻における走査電極Ｓｉと第１の維持電極Ｓui1との間の最終到達電位差をこれら両電極間の面放電開始電圧にすることにより、実施例１で述べた通り、図１１の（ｆ）に示すように、該両電極間のギャップ近傍の壁電荷量をほぼ等しくすることができる。
このようにして、上記両電極間のギャップ近傍の壁電荷量を等しくすれば、壁電荷調整期間１１において、走査電極Ｓｉと第１の維持電極Ｓui1との間に電位差が発生しているから、第１の壁電荷調整期間１１と第２の壁電荷調整期間１２とでは、第１の維持電極Ｓui1と第２の維持電極Ｓui2とに印加される電圧の極性が変わるが、その電圧の極性のいずれにおいても、走査電極Ｓｉと第１の維持電極Ｓui1との間のギャップでの放電は発生しないようにすることができる。
このようにして、上記両電極間のギャップ近傍の壁電荷量を等しくすれば、壁電荷調整期間１１において、走査電極Ｓｉと第１の維持電極Ｓui1との間に電位差が発生しているから、第１の壁電荷調整期間１１と第２の壁電荷調整期間１２とでは、第１の維持電極Ｓui1と第２の維持電極Ｓui2とに印加される電圧の極性が変わるが、その電圧の極性のいずれにおいても、走査電極Ｓｉと第１の維持電極Ｓui1との間のギャップでの放電は発生しないようにすることができる。
また、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の維持放電ギャップ３５近傍では、どちらの電極にもほぼ同量の正壁電荷が形成されているから、この正壁電荷がこれら両電極間に残存している限り、維持期間４で維持パルス１４が印加されても、維持放電が維持放電ギャップ３５間に発生することはない。
したがって、次の走査期間３で或るセルで書込み放電が発生せず、そのままの壁電荷の配置が残存している場合には、次の維持期間４に入り、そして次のサブフィールドの壁電荷調整期間１１になっても、当該セルの維持放電ギャップ３５で維持放電が発生することはなく、表示は非点灯のままにある。
したがって、次の走査期間３で或るセルで書込み放電が発生せず、そのままの壁電荷の配置が残存している場合には、次の維持期間４に入り、そして次のサブフィールドの壁電荷調整期間１１になっても、当該セルの維持放電ギャップ３５で維持放電が発生することはなく、表示は非点灯のままにある。
上述したような壁電荷の初期化を行う初期化期間２が終了すると、走査期間３に入る。
この初期化期間３では、スイッチＳ１とスイッチＳ２はオフ（非接続）となり、スイッチＳ３とスイッチＳ４とはオン（接続）する。
これらのスイッチのオフ／オンにより、第１の維持電極Ｓui1の電位はＶswとなり、走査電極Ｓｉの電位はＶbwとなる。なお、第２の維持電極Ｓui2には、大地電位が維持回路５４から供給される。
この初期化期間３では、スイッチＳ１とスイッチＳ２はオフ（非接続）となり、スイッチＳ３とスイッチＳ４とはオン（接続）する。
これらのスイッチのオフ／オンにより、第１の維持電極Ｓui1の電位はＶswとなり、走査電極Ｓｉの電位はＶbwとなる。なお、第２の維持電極Ｓui2には、大地電位が維持回路５４から供給される。
このような各電位が対応する電極に印加されている状態で、各走査電極Ｓｉに、線順次で、走査パルス６が印加される。その走査パルスの電位は、プライミング消去期間１０の走査電極２６の最終到達電位とほぼ等しい電位−Ｖwとなっている。
走査パルス６が印加される走査電極Ｓｉについては、接続されているスイッチＳ５ｉをオフ（非接続）にし、スイッチＳ６ｉをオン（接続）にする。
これらスイッチのオフ／オンにより、当該走査電極Ｓｉの電位が−Ｖwになり、負極性の走査パルスが印加される。
このようにして、走査パルスが印加されている走査電極と直交しているデータ電極の各々にデータパルスが順次印加されて書込み放電が生ぜしめられることは、従来の駆動方法と同様である。
この書込み放電が生じているときの第１の維持電極Ｓui1の電位は正電位にあり、第２の維持電極Ｓui2の電位は大地電位にある。
これらスイッチのオフ／オンにより、当該走査電極Ｓｉの電位が−Ｖwになり、負極性の走査パルスが印加される。
このようにして、走査パルスが印加されている走査電極と直交しているデータ電極の各々にデータパルスが順次印加されて書込み放電が生ぜしめられることは、従来の駆動方法と同様である。
この書込み放電が生じているときの第１の維持電極Ｓui1の電位は正電位にあり、第２の維持電極Ｓui2の電位は大地電位にある。
書込み放電における壁電荷の形成メカニズムは、実施例１と同じである。
書込み放電のような強い放電が発生すると、その放電空間３４ijには多くの空間電荷が発生する。その空間電荷はセル全体に広がり、大きな電位差が印加されている第１の維持電極Ｓui1と第２の維持電極Ｓui2との間でも放電が誘発されるような態様で空間電荷の移動が行われ、これら両電極上にも壁電荷が形成される。
書込み放電のような強い放電が発生すると、その放電空間３４ijには多くの空間電荷が発生する。その空間電荷はセル全体に広がり、大きな電位差が印加されている第１の維持電極Ｓui1と第２の維持電極Ｓui2との間でも放電が誘発されるような態様で空間電荷の移動が行われ、これら両電極上にも壁電荷が形成される。
このような動作が進行して行くときに、走査パルス６が終了すると、走査電極Ｓｉの電位が引き上げられ、走査電極Ｓｉと第１の維持電極Ｓui1との間の電位差が小さくなる。
したがって、走査電極Ｓｉ及び1の維持電極Ｓui1上に形成されつつある壁電荷の増大は、走査パルス６の終了時刻に殆ど無くなり、その形成は停止してしまう。
したがって、走査電極Ｓｉ及び1の維持電極Ｓui1上に形成されつつある壁電荷の増大は、走査パルス６の終了時刻に殆ど無くなり、その形成は停止してしまう。
しかし、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の電位差は、走査パルス６の終了後も、Ｖswに維持され続けているから、壁電荷の形成は継続され、走査期間３の終了時における両電極上の壁電荷の状態は、図１１の（ｇ）のようになる。
この時刻における、維持放電ギャップ３５近傍の第１の維持電極Ｓui1及び第２の維持電極Ｓui2上の壁電荷による壁電圧の合計は、これら両電極間の電位差Ｖswに等しい。
この時刻における、維持放電ギャップ３５近傍の第１の維持電極Ｓui1及び第２の維持電極Ｓui2上の壁電荷による壁電圧の合計は、これら両電極間の電位差Ｖswに等しい。
上述したように、この実施例では、書込み放電を発生させるだけの走査パルス幅があれば、維持放電に移行するのに必要な壁電圧の形成は、走査パルス６の終了後にも継続して行うことができる。
また、この実施例３においては、書込み放電による全電極に流れる電流量は、従来の半分程度にまで低減できる。
すなわち、図１１の（ｆ）及び（ｇ）に示すように、書込み放電において第２の維持電極Ｓui2上の壁電圧は殆ど変化せず、走査電極Ｓｉ及び第１の維持電極Ｓui1上の壁電圧の極性だけが反転している。
このことからも分かるように、第２の維持電極Ｓui2に流れる電流は殆どないため、電流量は半減する。
また、同様に、書込み時のピーク電流も、従来の２／３程度に低減できる。
このようなことから、実施例１と同様、従来よりも、書込み電力の削減が可能になるし、表示負荷の増大に伴うデータ電圧の上昇を抑えることができる。
すなわち、図１１の（ｆ）及び（ｇ）に示すように、書込み放電において第２の維持電極Ｓui2上の壁電圧は殆ど変化せず、走査電極Ｓｉ及び第１の維持電極Ｓui1上の壁電圧の極性だけが反転している。
このことからも分かるように、第２の維持電極Ｓui2に流れる電流は殆どないため、電流量は半減する。
また、同様に、書込み時のピーク電流も、従来の２／３程度に低減できる。
このようなことから、実施例１と同様、従来よりも、書込み電力の削減が可能になるし、表示負荷の増大に伴うデータ電圧の上昇を抑えることができる。
最後に、維持期間４に入ると、スイッチ制御回路５６によって、全てのスイッチＳ６ｉ並びにスイッチＳ３及びスイッチＳ４がオフ（非接続）にされ、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉがオン（接続）にされる。
これらのスイッチのオン／オフにより、全ての走査電極Ｓｉに初期化及び維持回路５２Ｂ１が接続され、第１の維持電極Ｓui1に初期化及び維持回路５２Ｂ２が接続され、維持パルス１６が交互に印加される。
その第１維持パルスにおいては、第２の維持電極Ｓui2が高電位（Ｖs）になり、第１の維持電極Ｓui1及び走査電極Ｓｉが低電位（大地電位）になる。
また、書込みが行われたセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2との間には、走査期間の終了時刻にＶswほどの壁電圧が形成されている。
これらのスイッチのオン／オフにより、全ての走査電極Ｓｉに初期化及び維持回路５２Ｂ１が接続され、第１の維持電極Ｓui1に初期化及び維持回路５２Ｂ２が接続され、維持パルス１６が交互に印加される。
その第１維持パルスにおいては、第２の維持電極Ｓui2が高電位（Ｖs）になり、第１の維持電極Ｓui1及び走査電極Ｓｉが低電位（大地電位）になる。
また、書込みが行われたセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2との間には、走査期間の終了時刻にＶswほどの壁電圧が形成されている。
このような動作状態において、さらに第１の維持電極Ｓui1と第２の維持電極Ｓui2との間にＶsの電位差が印加されると、これら両電極間の空間にはＶsw＋Ｖsの電位差が印加されることになる。
この実施例３においても、Ｖsw＋Ｖsの電位差が面放電開始電圧よりも高く設定してあるから、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。
その後の維持放電は、従来と同様で、両維持電極に印加される維持パルスの極性が反転される度毎に、逆極性の維持放電が両維持電極間に発生し、点灯表示を行うことができる。
この実施例３においても、Ｖsw＋Ｖsの電位差が面放電開始電圧よりも高く設定してあるから、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。
その後の維持放電は、従来と同様で、両維持電極に印加される維持パルスの極性が反転される度毎に、逆極性の維持放電が両維持電極間に発生し、点灯表示を行うことができる。
以上説明したように、この実施例によっても、書込み放電によって維持放電に必要な壁電荷を第１の維持電極及び第２の維持電極に直接形成させ、これら両電極間で維持放電を発生させることができる。
第１の維持電極及び第２の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例１と同程度の走査パルス幅の短縮化を享受できる。
この走査パルス幅の短縮化により、実施例１と同程度の効果が得られる。
また、書込み放電による全電極に流れる電流量は、従来の半分程度にまで低減できる。
また、同様に、書込み時のピーク電流も、従来の２／３程度に低減でき、書込み電力の削減が可能になるし、表示負荷の増大に伴うデータ電圧の上昇を抑えることができる。
第１の維持電極及び第２の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例１と同程度の走査パルス幅の短縮化を享受できる。
この走査パルス幅の短縮化により、実施例１と同程度の効果が得られる。
また、書込み放電による全電極に流れる電流量は、従来の半分程度にまで低減できる。
また、同様に、書込み時のピーク電流も、従来の２／３程度に低減でき、書込み電力の削減が可能になるし、表示負荷の増大に伴うデータ電圧の上昇を抑えることができる。
図１２は、この発明の実施例４であるプラズマディスプレイの駆動装置の構成を示す図、図１３は、同プラズマディスプレイの駆動装置の駆動波形図、また、図１４は、同プラズマディスプレイの各電極上の壁電荷及び壁電圧の配置を示す図である。
この実施例の構成が、実施例１のそれと大きく異なるところは、前回のサブフィールドの維持期間と今回のサブフィールドの初期化期間との間に、壁電荷を調整する壁電荷調整期間を設け、走査期間において第１の維持電極の電位を大地電位にした点である。
この実施例の構成が、実施例１のそれと大きく異なるところは、前回のサブフィールドの維持期間と今回のサブフィールドの初期化期間との間に、壁電荷を調整する壁電荷調整期間を設け、走査期間において第１の維持電極の電位を大地電位にした点である。
すなわち、この実施例４のプラズマディスプレイパネルの駆動装置５０Ｃは、スイッチＳ１、Ｓ２に、各別の初期化及び維持回路５２Ｂ１、５２Ｂ２を接続し、かつ、スイッチＳ３を大地電位に接続して構成したことにその特徴部分がある。
初期化及び維持回路５２Ｂ１は、実施例１及び実施例２の初期化及び維持回路５２と同様であり、初期化及び維持回路５２Ｂ２は、実施例１及び実施例２の維持回路５４と同様である。
また、壁電圧調整期間１１は、第１の壁電圧調整期間１２と第２の壁電圧調整期間１３とから成る。第１の壁電圧調整期間１２及び第２の壁電圧調整期間１３は、それぞれ１つの矩形波の電圧パルスで構成されている。
そして、前回のサブフィールドの維持期間の最終維持パルスは、第１の維持電極Ｓui1では高電位のＶsで、第２の維持電極Ｓui2では低電位の大地電位である。
この構成以外のこの実施例の構成は、実施例１と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
初期化及び維持回路５２Ｂ１は、実施例１及び実施例２の初期化及び維持回路５２と同様であり、初期化及び維持回路５２Ｂ２は、実施例１及び実施例２の維持回路５４と同様である。
また、壁電圧調整期間１１は、第１の壁電圧調整期間１２と第２の壁電圧調整期間１３とから成る。第１の壁電圧調整期間１２及び第２の壁電圧調整期間１３は、それぞれ１つの矩形波の電圧パルスで構成されている。
そして、前回のサブフィールドの維持期間の最終維持パルスは、第１の維持電極Ｓui1では高電位のＶsで、第２の維持電極Ｓui2では低電位の大地電位である。
この構成以外のこの実施例の構成は、実施例１と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
次に、図１２乃至図１４を参照して、この実施例の動作について説明する。
この実施例の壁電圧調整期間１１及び初期化期間２の基本的な動作は、実施例３と同様である。
維持期間１、壁電圧調整期間１１及び初期化期間２においては、スイッチ制御回路５６によって、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉがオン（接続）にされ、これら以外のスイッチはオフ（非接続）にされる。
この実施例の壁電圧調整期間１１及び初期化期間２の基本的な動作は、実施例３と同様である。
維持期間１、壁電圧調整期間１１及び初期化期間２においては、スイッチ制御回路５６によって、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉがオン（接続）にされ、これら以外のスイッチはオフ（非接続）にされる。
初期化期間２の終了までの壁電圧の配置は、図１４の（ａ）乃至（ｆ）に示すように、実施例３とほぼ同じである。
但し、実施例１と同様に、走査期間３において、データパルス７が印加された際に、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で誤放電を発生させないように、プライミング消去期間１０における第１の維持電極Ｓui1の電位であるＶaとデータパルスのＶdとの和が、第１の維持電極Ｓui1とデータ電極Ｄｊとの間の対向放電開始電圧よりも小さくなっていなければならない。
但し、実施例１と同様に、走査期間３において、データパルス７が印加された際に、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で誤放電を発生させないように、プライミング消去期間１０における第１の維持電極Ｓui1の電位であるＶaとデータパルスのＶdとの和が、第１の維持電極Ｓui1とデータ電極Ｄｊとの間の対向放電開始電圧よりも小さくなっていなければならない。
プライミング消去期間１０では、面の弱放電の他に、走査電極Ｓｉとデータ電極Ｄｊとの間でも、弱放電が発生する。
これら２つの弱放電は、走査電極Ｓｉを陰極とし、第１の維持電極Ｓui1及びデータ電極Ｄｊを陽極とする弱放電である。
したがって、同じ陽極となる第１の維持電極Ｓui1及びデータ電極Ｄｊは、壁電荷の形成により、誘電体層上の電位はほぼ等しくなる。
これら２つの弱放電は、走査電極Ｓｉを陰極とし、第１の維持電極Ｓui1及びデータ電極Ｄｊを陽極とする弱放電である。
したがって、同じ陽極となる第１の維持電極Ｓui1及びデータ電極Ｄｊは、壁電荷の形成により、誘電体層上の電位はほぼ等しくなる。
この実施例４では、プライミング消去期間１０における第１の維持電極Ｓui1の電位はＶaであり、データ電極Ｄｊの電位は大地電位であったのが、走査期間３に入ると、第１の維持電極Ｓui1の電位はＶaから大地電位へ引き下げられ、データ電極Ｄｊの電位はデータパルスの印加により大地電位からＶdへ引き上げられる。
プライミング消去期間１０での第１の維持電極Ｓui1及びデータ電極Ｄｊの誘電体層上の電位は等しい状態にあったので、走査期間３に入ることにより、これら両電極間の電位差はＶa＋Ｖdだけ変動することになる。
上述のところから明らかなように、上記のような電位差の変動があっても、第１の維持電極Ｓui1とデータ電極Ｄｊとの間に誤放電を生じさせないようにするためには、Ｖa＋Ｖdが第１の維持電極Ｓui1とデータ電極Ｄｊとの間の対向面放電開始電圧よりも小さくなっていなければならないことになる。
プライミング消去期間１０での第１の維持電極Ｓui1及びデータ電極Ｄｊの誘電体層上の電位は等しい状態にあったので、走査期間３に入ることにより、これら両電極間の電位差はＶa＋Ｖdだけ変動することになる。
上述のところから明らかなように、上記のような電位差の変動があっても、第１の維持電極Ｓui1とデータ電極Ｄｊとの間に誤放電を生じさせないようにするためには、Ｖa＋Ｖdが第１の維持電極Ｓui1とデータ電極Ｄｊとの間の対向面放電開始電圧よりも小さくなっていなければならないことになる。
この実施例４で上述したところでは、プライミング消去期間１０でのデータ電極Ｄｊの電位と走査期間３での第１の維持電極Ｓui1の電位とを駆動装置を駆動するのに必要な設定電圧数を少なくするという理由から大地電位としている。
プライミング消去期間１０が終了して走査期間３に入ると、スイッチ制御回路５６によって、スイッチＳ１及スＳ２がオフ（非接続）にされ、スイッチＳ３及びスイッチＳ４がオン（接続）にされる。全てのスイッチＳ５ｉはオン（接続）にされたままである。
これらのスイッチのオフ／オンにより、第１の維持電極Ｓui1の電位は大地電位になり、走査電極Ｓｉの電位はＶbwになる。
これらのスイッチのオフ／オンにより、第１の維持電極Ｓui1の電位は大地電位になり、走査電極Ｓｉの電位はＶbwになる。
これらの電極の電位状態において、走査電極Ｓ１から走査電極Ｓｍまで、順次、走査パルス６が印加される。その走査パルスの電位は、プライミング消去期間１０で走査電極Ｓｉに生ずる最終到達電位とほぼ等しい電位に設定される。
すなわち、走査パルスを印加せんとする走査電極Ｓｉに接続されているスイッチＳ５ｉが、スイッチ制御回路５６によってオフ（非接続）にされると同時に、スイッチＳ６ｉがオン（接続）にされる。これによって、走査電極Ｓｉへ走査パルスが印加される。つまり、走査電極Ｓｉの電位は−Ｖwとなる。
すなわち、走査パルスを印加せんとする走査電極Ｓｉに接続されているスイッチＳ５ｉが、スイッチ制御回路５６によってオフ（非接続）にされると同時に、スイッチＳ６ｉがオン（接続）にされる。これによって、走査電極Ｓｉへ走査パルスが印加される。つまり、走査電極Ｓｉの電位は−Ｖwとなる。
一方、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の電位の極性は、実施例３とは逆となる。すなわち、スイッチ制御回路５６によってスイッチＳ３がオン（接続）にされて第１の維持電極Ｓui1は大地電位にされ、第２の維持電極Ｓui2には維持回路５４から正電位Ｖsが給電される。
書込み放電は、走査電極Ｓｉとデータ電極Ｄｊとの間で発生し、書込み放電により発生した空間電荷は放電空間３４ij全体に広がり、維持放電ギャップ３５での放電を誘発することは、実施例３と同様である。
したがって、走査パルス６が終了しても、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上に継続して壁電圧を形成できる。
それ故、走査パルス６のパルス幅が書込み放電を発生させるだけのパルス幅であれば、走査パルスの終了後も、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上に壁電荷を形成して行ける。
この場合に形成される壁電荷の極性は、実施例３とは逆であり、図１４の（ｇ）に示すように、第１の維持電極Ｓui1には正壁電荷が、また、第２の維持電極Ｓui2には負壁電荷が形成される。
したがって、走査パルス６が終了しても、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上に継続して壁電圧を形成できる。
それ故、走査パルス６のパルス幅が書込み放電を発生させるだけのパルス幅であれば、走査パルスの終了後も、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上に壁電荷を形成して行ける。
この場合に形成される壁電荷の極性は、実施例３とは逆であり、図１４の（ｇ）に示すように、第１の維持電極Ｓui1には正壁電荷が、また、第２の維持電極Ｓui2には負壁電荷が形成される。
実施例３では、第１の維持電極Ｓui1は、負極性の走査パルス６が印加される走査電極Ｓｉに隣接して配置されているため、走査期間３中第１の維持電極Ｓui1の電位Ｖswを、走査電極Ｓｉと第１の維持電極Ｓui1との間で誤放電が発生しない程度まで低く抑える必要があった。
しかし、この実施例４では、走査電極Ｓｉに隣接しない第２の維持電極Ｓui2を第１の維持電極Ｓui1よりも高電位に設定しても誤放電は発生しない。
しかし、この実施例４では、走査電極Ｓｉに隣接しない第２の維持電極Ｓui2を第１の維持電極Ｓui1よりも高電位に設定しても誤放電は発生しない。
このような電位の設定を行い得ることから、実施例１よりも、走査期間３の維持放電ギャップ３５に掛かる電位差を大きくすることができる。この実施例４では、第２の維持電極Ｓui2の電位をＶsに設定した。
これにより、書込み放電が発生したセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2上には、走査期間３の終了時に第１の維持電極Ｓui1及び第２の維持電極Ｓui2の誘電体層上の壁電荷の合計が、両電極間の電位差と等しいＶsほどの壁電荷となる。
このようにして、より多くの壁電荷を形成し、高い壁電圧を電極上に生じさせることができるから、維持放電に移行し易くなり、維持パルス１４のパルス電圧などの駆動マージンを大きくすることができる。
これにより、書込み放電が発生したセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2上には、走査期間３の終了時に第１の維持電極Ｓui1及び第２の維持電極Ｓui2の誘電体層上の壁電荷の合計が、両電極間の電位差と等しいＶsほどの壁電荷となる。
このようにして、より多くの壁電荷を形成し、高い壁電圧を電極上に生じさせることができるから、維持放電に移行し易くなり、維持パルス１４のパルス電圧などの駆動マージンを大きくすることができる。
最後に、維持期間４に入ると、スイッチ制御回路５６によって、全てのスイッチＳ６ｉ並びにスイッチＳ３及びスイッチＳ４がオフ（非接続）にされ、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉがオン（接続）にされる。
これらのスイッチのオフ／オンにより、全ての走査電極Ｓｉに初期化及び維持回路５２B1が接続され、第１の維持電極Ｓui1に初期化及び維持回路５２B2が接続されて維持パルス１６がこれら両電極に交互に印加される。この実施例４においては、走査期間３において実施例３とは逆極性の壁電圧が第１の維持電極Ｓui1と第２の維持電極Ｓui2に形成されているので、維持期間４の第１維持パルスによって、実施例１とは逆の電位を上記両電極に印加する。
これにより、第１の維持電極Ｓui1は高電位（Ｖs）になり、第２の維持電極Ｓui2は低電位（大地電位）になる。
これらのスイッチのオフ／オンにより、全ての走査電極Ｓｉに初期化及び維持回路５２B1が接続され、第１の維持電極Ｓui1に初期化及び維持回路５２B2が接続されて維持パルス１６がこれら両電極に交互に印加される。この実施例４においては、走査期間３において実施例３とは逆極性の壁電圧が第１の維持電極Ｓui1と第２の維持電極Ｓui2に形成されているので、維持期間４の第１維持パルスによって、実施例１とは逆の電位を上記両電極に印加する。
これにより、第１の維持電極Ｓui1は高電位（Ｖs）になり、第２の維持電極Ｓui2は低電位（大地電位）になる。
上述したように、書込みが行われたセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2との間には、走査期間３の終了時刻にＶsほどの壁電圧が形成されており、その両電極間にＶsの電位差が印加されると、該両電極間の空間には２Ｖsの電位差が印加されることになる。
この実施例４においては、２Ｖsは面放電開始電圧よりも高く設定してある。
したがって、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。その後は、維持パルス１４が印加されて第１の維持電極Ｓui1に印加される維持パルスと第２の維持電極Ｓui2に印加される維持パルスとの極性が反転する度毎に維持放電が発生し、点灯表示がなされる。
この実施例４においては、２Ｖsは面放電開始電圧よりも高く設定してある。
したがって、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。その後は、維持パルス１４が印加されて第１の維持電極Ｓui1に印加される維持パルスと第２の維持電極Ｓui2に印加される維持パルスとの極性が反転する度毎に維持放電が発生し、点灯表示がなされる。
以上説明したように、この実施例によっても、書込み放電によって維持放電に必要な壁電荷を第１の維持電極及び第２の維持電極に形成させ、これら両電極間で維持放電を発生させることができる。
第１の維持電極及び第２の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例１と同程度の走査パルス幅の短縮化を享受できる。
この走査パルス幅の短縮化により、実施例１と同効の効果のほかに、実施例２及び実施例３で得られる効果が同時に得られる。
第１の維持電極及び第２の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例１と同程度の走査パルス幅の短縮化を享受できる。
この走査パルス幅の短縮化により、実施例１と同効の効果のほかに、実施例２及び実施例３で得られる効果が同時に得られる。
以上、この発明の実施例を、図面を参照して詳述してきたが、この発明の具体的な構成は、これらの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。
例えば、実施例１及び実施例４では、プライミング消去期間１０でのデータ電極Ｄｊの電位と走査期間３での第２の維持電極Ｓui2の電位とを駆動装置を駆動するのに必要な設定電圧の数を少なくするという理由から大地電位としたが、必ずしも、大地電位でなくても駆動させることができる。
その場合にも、上記理由と同様の理由から、プライミング消去期間１０での第２の維持電極Ｓui2の電位からデータ電極Ｄｊの電位を差し引いた電圧と、走査期間３でデータパルスが印加されたときのデータ電極Ｄｊの電位から第２の維持電極Ｓui2の電位を差し引いた電圧との和が、第２の維持電極Ｓui2とデータ電極Ｄｊとの間の対向放電開始電圧より小さくする必要がある。
例えば、実施例１及び実施例４では、プライミング消去期間１０でのデータ電極Ｄｊの電位と走査期間３での第２の維持電極Ｓui2の電位とを駆動装置を駆動するのに必要な設定電圧の数を少なくするという理由から大地電位としたが、必ずしも、大地電位でなくても駆動させることができる。
その場合にも、上記理由と同様の理由から、プライミング消去期間１０での第２の維持電極Ｓui2の電位からデータ電極Ｄｊの電位を差し引いた電圧と、走査期間３でデータパルスが印加されたときのデータ電極Ｄｊの電位から第２の維持電極Ｓui2の電位を差し引いた電圧との和が、第２の維持電極Ｓui2とデータ電極Ｄｊとの間の対向放電開始電圧より小さくする必要がある。
セルの構造を走査電極の両側に少なくとも１対の第１の維持電極及び第２の維持電極を配置してこの発明を実施することも可能である。
１４ プラズマディスプレイパネル
５０、５０Ａ，５０Ｂ，５０Ｃ 駆動装置
５２、５２Ｂ１ 初期化及び維持回路（放電発生手段の一部、第１、第３、弟６、弟９及び弟１４の手段の一部、）
５２Ｂ２ 初期化及び維持回路（放電発生手段の一部、弟６乃至弟９及び弟１１乃至弟１４の手段の一部）
５４ 維持回路（電位差付与手段の一部、放電発生手段の一部、第２、第４、第５、第７、第８及び第１０乃至１５の手段の一部、）
５６ スイッチ制御回路（電位差付与手段の一部、放電発生手段の一部、第１乃至第１４の手段の一部、）
Ｓ１ スイッチ（第１、第３、第６、第９及び第１４の手段の一部、）
Ｓ２ スイッチ（放電発生手段の残部、第１、第３、第６乃至第９及び第１１乃至第１３の手段の残部並びに第1４の一部）
Ｓ３ スイッチ（電位差付与手段の残部、第２、弟４、弟５、弟１０及び弟１５の手段の一部）
Ｓ４ スイッチ
Ｓ５ スイッチ（弟６及び弟１４の手段の残部）
Ｓ６ スイッチ
５０、５０Ａ，５０Ｂ，５０Ｃ 駆動装置
５２、５２Ｂ１ 初期化及び維持回路（放電発生手段の一部、第１、第３、弟６、弟９及び弟１４の手段の一部、）
５２Ｂ２ 初期化及び維持回路（放電発生手段の一部、弟６乃至弟９及び弟１１乃至弟１４の手段の一部）
５４ 維持回路（電位差付与手段の一部、放電発生手段の一部、第２、第４、第５、第７、第８及び第１０乃至１５の手段の一部、）
５６ スイッチ制御回路（電位差付与手段の一部、放電発生手段の一部、第１乃至第１４の手段の一部、）
Ｓ１ スイッチ（第１、第３、第６、第９及び第１４の手段の一部、）
Ｓ２ スイッチ（放電発生手段の残部、第１、第３、第６乃至第９及び第１１乃至第１３の手段の残部並びに第1４の一部）
Ｓ３ スイッチ（電位差付与手段の残部、第２、弟４、弟５、弟１０及び弟１５の手段の一部）
Ｓ４ スイッチ
Ｓ５ スイッチ（弟６及び弟１４の手段の残部）
Ｓ６ スイッチ
Claims (1)
- 第１の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の一方の面であって前記第２の絶縁基板と対向する側の面に走査電極、第１の維持電極及び第２の維持電極の順で互いに平行に配置される電極セットを複数配置すると共に、前記第２の絶縁基板の一方の面であって前記第１の絶縁基板と対向する側の面に前記電極セットの各々と直交するデータ電極を複数配置して前記電極セットと前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、前記表示セルの前記走査電極と前記データ電極との間の書込み放電ギャップに映像信号の画素データに対応する書込み放電を発生させる走査期間と、この走査期間中に発生させた書込み放電に基づいて、前記第１の維持電極と前記第２の維持電極との間に維持放電を発生する維持期間とを有するプラズマディスプレイパネルの駆動方法であって、
前記走査期間において、前記走査電極に走査パルスを印加するとともに、前記データ電極にデータパルスを印加して走査電極とデータ電極との間に書込み放電を発生させ、かつ走査期間の間、前記第１の維持電極及び第２の維持電極のいずれか一方の維持電極の電位を他方の維持電極の電位よりも高く設定することにより、前記第１の維持電極及び前記第２の維持電極上に前記書込み放電によって互いに逆極性の壁電荷をそれぞれ形成させて第１の維持電極と第２の維持電極との間に壁電圧Ｖswを形成し、
その後の前記維持期間において、前記第１の維持電極と前記第２の維持電極とに、前記壁電圧Ｖswに加算することにより面放電開始電圧を越える電圧の維持パルスを交互に印加するとともに、前記第１の維持電極または前記第２の維持電極に維持パルスを印加する際に前記走査電極に前記第１の維持電極に印加する維持パルスに同期して同じ電位のパルスを印加することにより、前記第１の維持電極と前記第２の維持電極との間で維持放電を発生させることを特徴とするプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401231A JP4580162B2 (ja) | 2003-12-01 | 2003-12-01 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401231A JP4580162B2 (ja) | 2003-12-01 | 2003-12-01 | プラズマディスプレイパネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005164797A JP2005164797A (ja) | 2005-06-23 |
| JP4580162B2 true JP4580162B2 (ja) | 2010-11-10 |
Family
ID=34725227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003401231A Expired - Fee Related JP4580162B2 (ja) | 2003-12-01 | 2003-12-01 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4580162B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4856855B2 (ja) * | 2004-06-09 | 2012-01-18 | パナソニック株式会社 | プラズマ表示装置及びプラズマ表示装置に用いられる駆動方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63309994A (ja) * | 1987-02-20 | 1988-12-19 | トムソン−セーエスエフ | １画素につき４つの電極を有するプラズマディスプレイパネルとその制御方法 |
| JPH09245627A (ja) * | 1996-03-07 | 1997-09-19 | Mitsubishi Electric Corp | ガス放電表示装置、その製造方法及びそのパネルの駆動方法 |
| JPH09259768A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Ａｃ型ｐｄｐ及びその駆動方法 |
| JP2000330512A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 表示用放電管の駆動方法 |
| JP2002093329A (ja) * | 2000-07-05 | 2002-03-29 | Lg Electronics Inc | プラズマディスプレーパネルとその駆動方法及び装置 |
| JP2002134033A (ja) * | 2000-10-25 | 2002-05-10 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルおよびその駆動方法 |
| JP2002520663A (ja) * | 1998-07-10 | 2002-07-09 | オリオン・エレクトリック・カンパニー・リミテッド | 交流形プラズマ表示パネル駆動方法 |
| JP2002297091A (ja) * | 2000-08-28 | 2002-10-09 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置 |
-
2003
- 2003-12-01 JP JP2003401231A patent/JP4580162B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63309994A (ja) * | 1987-02-20 | 1988-12-19 | トムソン−セーエスエフ | １画素につき４つの電極を有するプラズマディスプレイパネルとその制御方法 |
| JPH09245627A (ja) * | 1996-03-07 | 1997-09-19 | Mitsubishi Electric Corp | ガス放電表示装置、その製造方法及びそのパネルの駆動方法 |
| JPH09259768A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Ａｃ型ｐｄｐ及びその駆動方法 |
| JP2002520663A (ja) * | 1998-07-10 | 2002-07-09 | オリオン・エレクトリック・カンパニー・リミテッド | 交流形プラズマ表示パネル駆動方法 |
| JP2000330512A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 表示用放電管の駆動方法 |
| JP2002093329A (ja) * | 2000-07-05 | 2002-03-29 | Lg Electronics Inc | プラズマディスプレーパネルとその駆動方法及び装置 |
| JP2002297091A (ja) * | 2000-08-28 | 2002-10-09 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置 |
| JP2002134033A (ja) * | 2000-10-25 | 2002-05-10 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルおよびその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005164797A (ja) | 2005-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3221341B2 (ja) | プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置 | |
| US7339553B2 (en) | Plasma display | |
| US7659870B2 (en) | Method of driving plasma display panel | |
| US20060145956A1 (en) | Plasma display panel and driving method thereof | |
| JP3331918B2 (ja) | 放電表示パネルの駆動方法 | |
| KR100517259B1 (ko) | 표시 패널 구동 방법 및 방전식 표시 장치 | |
| US20100141625A1 (en) | Driving method and driving circuit of plasma display panel having a potential being applied to an address electrode during a reset period | |
| US7012580B2 (en) | Driving method for AC-type plasma display panel and plasma display device | |
| US7408532B2 (en) | Plasma display device and drive method for use in plasma display device | |
| JP4914576B2 (ja) | プラズマ表示装置及び該プラズマ表示装置に用いられる駆動方法 | |
| JP5007021B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP4580162B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US6472826B2 (en) | Method of driving plasma display panel and a plasma display device using the method | |
| KR100349924B1 (ko) | 플라즈마 표시패널의 구동방법 | |
| US20030122738A1 (en) | Method and apparatus for driving plasma display panel | |
| KR20020059737A (ko) | 지속 전극을 갖는 디스플레이 패널 | |
| JP3907528B2 (ja) | プラズマディスプレイ装置 | |
| JP4694113B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| KR100502341B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP4347868B2 (ja) | プラズマディスプレイ装置 | |
| JP2001306027A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR20070036717A (ko) | 플라즈마 디스플레이 패널의 구동 방법, 플라즈마디스플레이 패널 및 플라즈마 표시 장치 | |
| KR20000001516A (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP2005292852A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2005268101A (ja) | 画像表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050418 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100827 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |