JP3221341B2 - プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置 - Google Patents

プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置

Info

Publication number
JP3221341B2
JP3221341B2 JP01270097A JP1270097A JP3221341B2 JP 3221341 B2 JP3221341 B2 JP 3221341B2 JP 01270097 A JP01270097 A JP 01270097A JP 1270097 A JP1270097 A JP 1270097A JP 3221341 B2 JP3221341 B2 JP 3221341B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
numbered
sustain
odd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01270097A
Other languages
English (en)
Other versions
JPH10207417A (ja
Inventor
重晴 浅生
治男 小泉
義一 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP01270097A priority Critical patent/JP3221341B2/ja
Priority to EP97306454A priority patent/EP0855691B1/en
Priority to DE69733190T priority patent/DE69733190T2/de
Priority to TW086112087A priority patent/TW337575B/zh
Priority to US08/917,332 priority patent/US6160529A/en
Priority to KR1019970045913A priority patent/KR100271541B1/ko
Publication of JPH10207417A publication Critical patent/JPH10207417A/ja
Application granted granted Critical
Publication of JP3221341B2 publication Critical patent/JP3221341B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、メモリ機能を有
する表示素子である放電セルの集合によって構成された
表示パネルの駆動方法に係わり、特に、プラズマディス
プレイパネル(Pla-sma Display Panel:PDP) の駆動方
法、その駆動方法を用いたプラズマディスプレイパネ
ル、及び表示装置に関する。
【０００２】ＡＣ（交流）型ＰＤＰは、一対の維持電極
に交互に電圧パルスを印加することで放電を持続し、発
光表示を行うものである。一回の放電自体は、電圧パル
ス印加直後、１μｓから数μｓで終了する。しかしなが
ら放電によって発生した正電荷であるイオンは、負の電
圧が印加されている電極上の絶縁層の表面に蓄積され
る。また、同時に発生した負電荷である電子は、正の電
圧が印加されている電極上の絶縁層の表面に蓄積され
る。これらの蓄積された正負の電荷は、壁電荷と呼ばれ
る。 従って、高い電圧パルス（書き込みパルス）の印
加により放電を生じさせ、一旦上記壁電荷を生成すれ
ば、それ以降は前回よりも低い電圧パルス（維持放電パ
ルス）を蓄積した壁電荷に重畳するよう印加するだけ
で、放電電圧の閾値を越えて放電を開始する。つまり一
度書き込み放電を行い壁電荷を生成した放電セルは、そ
の後維持放電パルスを交互に逆極性で印加するだけで、
放電を持続するという特徴がある。これをメモリ効果、
またはメモリ機能と呼んでいる。一般にＡＣ型ＰＤＰ
は、このメモリ効果を利用して表示を行うものである。
【０００３】図１０〜１３に、本出願人により既に出願
がなされた（特願平８−１９４３２０号）インターレー
ス方式のプラズマディスプレイパネル（ＰＤＰ）及びそ
の駆動方法を示す。図１０は、インターレース方式のＰ
ＤＰを示す平面図である。平行に設けられた各走査電極
Ｙn と各維持電極Ｘi とはそれぞれ対をなし、１表示ラ
インを構成する。一方各アドレス電極Ａj は、走査電極
Ｙn 及び維持電極Ｘi と直交するよう配置され、各交差
領域にて放電セルを形成する。本図では、簡単のため、
走査電極Ｙn はＹ1 〜Ｙ4 の４本、維持電極Ｘi はＸ1
〜Ｘ5 の５本、アドレス電極Ａj はＡ1 〜Ａ5 の５本と
しているが、実際には表示装置の解像度に応じて多数が
設けられる。放電セルは、障壁２（リブ、或いはバリア
等とも呼ばれる）によって、水平方向に隣接する放電セ
ルとの空間的な結合が断ち切られている。
【０００４】各維持電極Ｘi はＸ共通ドライバ３に接続
されるが、維持電極Ｘi のうち奇数番目の電極がＸ共通
ドライバＡ、偶数番目の電極がＸ共通ドライバＢに接続
される。図１０ではＸ共通ドライバ３に代えて、符号３
１によりＸ共通ドライバＡを、符号３２によりＸ共通ド
ライバＢを示している。Ｘ共通ドライバＡ，Ｂは、リセ
ット放電のための全面書き込みパルスや維持放電パルス
（Ｖｓ）等を維持電極Ｘi に供給する。一方各走査電極
Ｙn は、それぞれＹスキャンドライバ４に接続されて個
別に駆動される。更にＹスキャンドライバ４はＹ共通ド
ライバ５に接続されるが、走査電極Ｙn のうち奇数番目
の電極Ｙ2n-1がＹ共通ドライバＡ、偶数番目の電極Ｙ2n
がＹ共通ドライバＢに対応するように接続される。図１
０ではＹ共通ドライバ５に代えて、符号５１によりＹ共
通ドライバＡを、符号５２によりＹ共通ドライバＢを示
している。そして入力信号に応じて書き込み放電を行う
際には、各走査電極Ｙn へ印加するスキャンパルス（−
Ｖｙ）をＹスキャンドライバ３から個別に供給し、上記
書き込み放電に基づいた表示のための維持放電を行う際
には、各走査電極Ｙn へ印加する維持パルス（Ｖｓ）
を、Ｙ共通ドライバＡ，ＢからＹスキャンドライバ３を
経由して各走査電極Ｙn に供給する。なおアドレス電極
Ａj は、それぞれ図示しないアドレスドライバに接続さ
れて、個別に駆動される。
【０００５】この出願済のインターレース方式による駆
動方法の特徴は、走査電極Ｙn の両側に存在するスリッ
ト（電極間隙）を共に利用して放電を行う点である。す
なわち従来の一般的な３電極・面放電型のＰＤＰでは、
放電を行うスリットがＹ1 −Ｘ1 間，Ｙ2 −Ｘ2 間など
と初めから特定されていた。このためＮ本の表示ライン
を得るためには、走査電極Ｙn ，維持電極Ｘi 合わせて
Ｎ×２本の電極数が必要であり、高解像度パネルの実現
への障害となっていた。一方このインターレース方式で
は、Ｘ共通ドライバをＡ，Ｂの２系統に分けたことで、
走査信号を供給する走査電極Ｙn の両側に隣接する維持
電極Ｘi 及びＸi+1 に対してそれぞれ異なる信号を供給
することが可能となった。
【０００６】映像信号に応じた書き込み放電を行う際に
は、走査信号に同期してアドレス電極に供給されたアド
レス信号により走査電極Ｙn とアドレス電極Ａj 間で発
生させた放電をトリガとして、走査電極Ｙn に隣接する
維持電極Ｘi との間でも放電を生じさせることで書き込
みが行われる。インターレース方式では、走査電極Ｙ n
に隣接する２本の維持電極Ｘi 及びＸi+1 のうちの何方
との間で放電を生じさせるかを選択することができる。
すなわち本方式では、全スリットを放電に使用すること
が可能であり、Ｎ本の表示ラインを得るためには走査電
極Ｙn ，維持電極Ｘi 合わせてＮ＋１本の電極があれば
よいのである。言い換えれば、従来と同じ電極数で約倍
の表示ラインを得ることができる。
【０００７】図１１は、上記インターレース方式のＰＤ
Ｐを示す断面図である。放電空間１３は、対向する２枚
のガラス基板１１，１４によって構成されている。前面
ガラス基板１４には走査電極Ｙn 及び維持電極Ｘi とが
平行に設けられており、これらの電極は、それぞれ透明
電極１５とバス電極１６とによって構成されている。透
明電極１５はＩＴＯ(Indium Tin Oxide)などから形成さ
れ、図示しない蛍光体からの反射光が透過できるように
なっている。一方バス電極１６は、一般的な配線用の金
属に対して比較的抵抗の大きな透明電極１５による電圧
ドロップを防ぐために、透明電極１５に積層するように
設けられている。このバス電極１６は不透明であるた
め、表示領域を狭めることのないよう細幅にて形成する
必要がある。これらの電極は、誘電体層１７にて覆われ
ている。
【０００８】一方前面ガラス基板１４と対向するよう配
置される背面ガラス基板１１には、アドレス電極Ａ
j が、走査電極Ｙn 及び維持電極Ｘi と直交するように
設けられている。アドレス電極Ａj も、走査電極Ｙn 及
び維持電極Ｘi と同様に、誘電体層１２にて覆われてい
る。そしてアドレス電極を覆う形で、赤，緑，青の発光
特性を持つ図示しない蛍光体が形成される。
【０００９】一般的なＰＤＰでは放電を行うスリットが
特定されているため、それに応じてバス電極１６は透明
電極１５の端に設けられることが多い。一方インターレ
ース方式のＰＤＰでは、放電を行うスリットが特定され
ていないため、バス電極１６は透明電極１５の略中央に
配置される。またＬ１〜Ｌ３は、各スリットを示してい
る。同図ではスリットＬ１及びＬ３にて放電を行ってい
るが、次のタイミングではスリットＬ２にて放電を行う
ことにより、選択的な全スリットでの放電を行う。
【００１０】図１２はインターレース方式のフレームの
構成を示す図であり、このインターレース方式のＰＤＰ
における画像表示の１フレームを示している。この構成
は、前述の特願平８−１９４３２０号に開示したもので
あるが、表示データに応じて書き込み放電を行うアドレ
ス期間（Ａ）と、書き込んだデータに基づいて維持放電
（表示）を行うサスティン期間（Ｓ）とを時間的に分離
し、重み付けの異なる複数のサブフィールドを組み合わ
せて階調表示を行なう「ＡＤＳサブフィールド法（特願
平５−３１０９３７）」を前提としたものである。なお
実際には、アドレス期間の前に、イニシャライズとして
のリセット期間（Ｒ）が設けられる。
【００１１】１フレームは奇数フィールドと偶数フィー
ルドとに分割され、いずれのフィールドも前述のサブフ
ィールドを複数（ここでは例として第１〜３サブフィー
ルド）有している。例えば奇数フィールドでは図１０の
スリットＬ１、Ｌ３を表示させ、偶数フィールドでは図
１０のスリットＬ２を表示させる。各サブフィールドで
は、サスティン期間はそれぞれＴ１、２Ｔ１及び４Ｔ１
となっており、その期間の長さに略比例した回数の維持
放電が行われる。これらのサブフィールドを任意に選択
することにより、８階調表示を実現することができる。
同様にサブフィールド数を８とし、サステイン期間の比
を１：２：４：８：１６：３２：６４：１２８とすれ
ば、２５６階調表示を実現することができる。なおサス
テイン期間の比は、必ずしも等比数列的に設定する必要
はなく、維持放電回数を同数としたサブフィールドを複
数設定したり、実際の表示輝度に応じて調整された放電
回数を設定することもある。
【００１２】
【従来の技術】図１３は従来のインターレース駆動を示
す波形図である。前述のように１フレームは奇数フィー
ルドと偶数フィールドとに二分割されており、各奇数，
偶数フィールドは更に複数のサブフィールドにより構成
されている。ただし本図では、奇数，偶数フィールドの
うち１サブフィールドだけを示した。各サブフィールド
はリセット期間，アドレス期間，サスティン期間とに分
離されており、リセット期間は直前のサブフィールド終
了時に残留した壁電荷をリセットするもの、アドレス期
間は表示データに応じた書き込み放電を行って任意の放
電セル内に壁電荷を蓄積するためのもの、サスティン期
間はアドレス期間にて壁電荷を蓄積した放電セルにおい
て表示のための維持放電を行うものである。
【００１３】まず奇数フィールドでの駆動について説明
する。リセット期間では、全面書き込みパルスＶｓ＋Ｖ
ｗを全維持電極Ｘi に印加する。全走査電極は接地電位
に維持されているため、維持電極Ｘi と走査電極Ｙn 間
の電位差Ｖｓ＋Ｖｗは電極間の放電開始電圧を越えて、
全電極間すなわち全スリットにてリセット放電が行われ
る。このときアドレス電極Ａj との間で放電が生じない
ように、アドレス電極Ａj にはパルスＶａｗが印加され
て維持電極Ｘi との間の電位差を引き下げるようにして
いる。全スリットでの全面書き込み放電の結果、各電極
上にはそれぞれ極性の異なる過剰な壁電荷が蓄積され
る。書き込みパルスの印加後に全電極を同電位（この場
合は接地電位）とすると、この壁電荷自身の電位差が放
電開始電圧を越えることで自己消去放電が生じ、電極上
の壁電荷は中和されて消去される。
【００１４】アドレス期間は前半と後半とに更に分割さ
れる。前半では例えば奇数番目の走査電極Ｙ2n-1が順に
走査され、後半では偶数番目の走査電極が順に走査され
る。まず前半では、走査電極Ｙ2n-1に対して順次走査パ
ルス−Ｖｙが印加される。この走査パルス−Ｖｙは、ア
ドレス期間の間維持されるベースパルス−Ｖｓｃに重畳
するように印加されるものである。そしてこの走査パル
ス−Ｖｙに同期して、アドレス電極Ａj に選択的にアド
レスパルス（データ）Ｖａを印加することで、走査電極
Ｙ2n-1とアドレス電極Ａj 間にて書き込み放電が行われ
る。このとき維持電極Ｘi のうち、奇数番目の維持電極
Ｘ2i-1のみ前半期間の間電位をＶｘに維持しておくこと
で、放電スリットを特定することができる。すなわちパ
ルスＶｘを印加した維持電極Ｘ2i-1との間でのみ、書き
込み放電を種火とした放電が生じ、走査電極Ｙ2n-1と維
持電極Ｘ2i-1とにより構成される放電セルに壁電荷が蓄
積されるのである。
【００１５】次いでアドレス期間の後半では、残る偶数
番目の走査電極Ｙ2nが順次走査され、それに同期してア
ドレス電極Ａj に選択的にアドレスパルスＶａが印加さ
れる。同時に偶数番目の維持電極Ｘ2iにのみパルスＶｘ
が印加されることで、走査電極Ｙ2nと維持電極Ｘ2iにて
選択的に放電が行われ、壁電荷が蓄積される。サスティ
ン期間では、走査電極Ｙn と維持電極Ｘi とに交互に維
持放電パルスＶｓを印加することで、前記アドレス期間
にて壁電荷を蓄積した放電セルにおいて表示のための維
持放電が行われる。このとき奇数フィールドでは、奇数
番目の走査電極Ｙ2n-1と偶数番目の維持電極Ｘ2i、及び
偶数番目の走査電極Ｙ2nと奇数番目の維持電極Ｘ2i-1と
が同位相となるようにしているため、これらのスリット
では電位差が生じずに維持放電は行われない。従って奇
数フィールドでは、奇数番目の電極同士、及び偶数番目
の電極同志の間でのみ維持放電が行われるのである。
【００１６】続く偶数フィールドでの駆動について説明
する。リセット期間は前述した奇数フィールドと同じ動
作が行われるため、同じように全スリットでのリセット
放電が行われ、次いで自己消去放電が行われる。一方ア
ドレス期間では、その前半において同様に奇数番目の走
査電極Ｙ2n-1が順に走査されるわけであるが、このとき
維持電極Ｘi のうちの偶数番目の維持電極Ｘ2iにおいて
電位がＶｘに維持される。この結果偶数フィールドで
は、奇数番目の走査電極Ｙ2n-1と偶数番目の維持電極Ｘ
2iとの間でのみ、書き込み放電を種火とした放電が生
じ、走査電極Ｙ2n-1と維持電極Ｘ2iとにより構成される
放電セルに壁電荷が蓄積されるのである。
【００１７】次いでアドレス期間の後半では、残る偶数
番目の走査電極Ｙ2nが順次走査され、同時に奇数番目の
維持電極Ｘ2i-1にのみパルスＶｘが印加されることで、
走査電極Ｙ2nと維持電極Ｘ2i-1にて選択的に放電が行わ
れ、壁電荷が蓄積される。続くサスティン期間では、奇
数番目の電極同士、及び偶数番目の電極同士が同位相と
なるようにしているため、これらスリットでは電位差が
生じずに維持放電は行われない。従って偶数フィールド
では、奇数番目の電極と偶数番目の電極との間でのみ維
持放電が行われるのである。
【００１８】
【発明が解決しようとする課題】しかしながら上述の駆
動方法には、リセット放電によるコントラストの低下と
いう問題点が存在していた。一般的にＰＤＰの課題の一
つは、ＣＲＴなどに比べてコントラストが低いことだと
言われている。コントラストを低くしている原因の一つ
は、リセット放電による無効発光にあった。すなわちＰ
ＤＰにおいて画像表示に直接寄与しているのは維持放電
による発光であるが、一方で他の期間における放電も発
光をもたらすため、直接画像表示に寄与しないリセット
放電時による無効発光が非表示時の黒レベルを引き下げ
てしまうことが指摘されている。
【００１９】インターレース方式を採用した場合、この
コントラストが更に低下してしまう傾向があることが本
発明者らの実験によって確認された。この原因は、リセ
ット期間における全スリットでの放電にあった。すなわ
ち奇数フィールドにおいては、実際に維持放電を行うの
は奇数番目の電極間及び偶数番目の電極間のスリットで
あるわけだが、リセット放電は他方のスリットにおいて
も行われてしまう。また偶数フィールドにおいても、実
際に維持放電を行うのは奇数番目の電極と偶数番目の電
極間のスリットであるわけだが、リセット放電は他方の
スリットにおいても行われてしまう。従ってインターレ
ース方式では、１スリットにつき奇数フィールドと偶数
フィールドとで計２回のリセット放電が行われてしまっ
た。インターレース方式ではないＰＤＰの場合、１サブ
フィールドにおいて１ラインにつき１回のリセット放電
であったから、単純に計算してもリセット放電の回数は
倍加したことになる。これは高解像度パネルを目的とし
たインターレース方式としては、大きな問題であった。
【００２０】本発明は、インターレース方式のプラズマ
ディスプレイパネルにおいて、コントラストの低下を回
避する方法、その方法を採用したプラズマディスプレイ
パネル、及び表示装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】請求項１による発明で
は、第１の基板上に複数の維持電極Ｘi 及び走査電極Ｙ
n を表示ラインごとに隣接して配置すると共に、該第１
の基板と対向する第２の基板上に、該維持電極Ｘi 及び
該走査電極Ｙn とは電気的に離間した複数のアドレス電
極Ａj を該維持電極Ｘi 及び該走査電極Ｙn と交差する
ように配置し、各交差領域にそれぞれ放電セルを形成し
たプラズマディスプレイパネルの駆動方法であって、奇
数番目の維持電極Ｘ2i-1と走査電極Ｙ2n-1間及び、偶数
番目の維持電極Ｘ2iと走査電極Ｙ2n間にてそれぞれ表示
を行う奇数フィールドと、奇数番目の維持電極Ｘ2i-1と
偶数番目の走査電極Ｙ2n間及び、偶数番目の維持電極Ｘ
2iと奇数番目の走査電極Ｙ2n-1間にてそれぞれ表示を行
う偶数フィールドとを備え、各奇数フィールド及び偶数
フィールドは、それぞれ複数の該放電セル内にてリセッ
ト放電を実施するリセット期間を含み、前記奇数フィー
ルドのリセット期間における奇数番目の該維持電極Ｘ
2i-1と該偶数番目の走査電極Ｙ2n間及び、該偶数番目の
維持電極Ｘ2iと該奇数番目の走査電極Ｙ2n-1間の電位
差、前記偶数フィールドのリセット期間における奇数番
目の該維持電極Ｘ2i-1と該走査電極Ｙ2n-1間及び、偶数
番目の該維持電極Ｘ2iと該走査電極Ｙ2n間の電位差を、
それぞれ電極間の放電開始電圧未満となるようにする。
【００２２】請求項１に係わる本発明では、奇数及び偶
数フィールドの各リセット期間において、表示に寄与し
ない、すなわち維持放電を行なわないスリットに印加さ
れる電圧が、放電開始電圧未満となるようにしている。
このためリセット放電は、表示に寄与するスリットのみ
で行なわれることになり、表示に寄与しないスリットで
はリセット放電は生じない。従って、表示に寄与しない
無効放電を減らすことができ、コントラストの低下を回
避することができる。
【００２３】請求項２による発明では、請求項１の発明
において、前記奇数フィールドにおける前記リセット放
電を、前記奇数番目の維持電極Ｘ2i-1と前記走査電極Ｙ
2n-1間及び、前記偶数番目の維持電極Ｘ2iと前記走査電
極Ｙ2n間にて同一タイミングで行い、前記偶数フィール
ドにおける前記リセット放電を、前記奇数番目の維持電
極Ｘ2i-1と前記偶数番目の走査電極Ｙ2n間及び、前記偶
数番目の維持電極Ｘ2iと前記奇数番目の走査電極Ｙ2n-1
間にて同一タイミングで行うようにする。
【００２４】請求項３による発明では、請求項２の発明
において、前記奇数フィールド及び偶数フィールドにお
けるリセット放電を、各維持電極Ｘi 及び走査電極Ｙn
に印加される正極性又は負極性のパルスにて実施し、該
維持電極Ｘi 及び走査電極Ｙ n に印加されるパルスは、
前記奇数フィールドにおいては、前記奇数番目の維持電
極Ｘ2i-1と前記走査電極Ｙ2n-1とで互いに異なる極性と
なるように、前記偶数番目の維持電極Ｘ2iと前記走査電
極Ｙ2nとで互いに異なる極性となるように、かつ、前記
奇数番目の維持電極Ｘ2i-1と前記偶数番目の走査電極Ｙ
2nとで同一極性となるように、前記偶数番目の維持電極
Ｘ2iと前記奇数番目の走査電極Ｙ2n-1とで同一極性とな
るようにし、前記偶数フィールドにおいては、前記奇数
番目の維持電極Ｘ2i-1と前記偶数番目の走査電極Ｙ2nと
で互いに異なる極性となるように、前記偶数番目の維持
電極Ｘ2iと前記奇数番目の走査電極Ｙ2n-1とで互いに異
なる極性となるように、かつ、前記奇数番目の維持電極
Ｘ2i-1と前記走査電極Ｙ2n -1とで互いに同一極性となる
ように、前記偶数番目の維持電極Ｘ2iと前記走査電極Ｙ
2nとで同一極性となるようにする。
【００２５】請求項４による発明では、請求項３の発明
において、前記奇数フィールドにおける前記リセット放
電の際、前記奇数番目の維持電極Ｘ2i-1と前記偶数番目
の走査電極Ｙ2nには正極性の第一のパルスを、前記偶数
番目の維持電極Ｘ2iと前記奇数番目の走査電極Ｙ2n-1に
は負極性の第二のパルスとを印加し、前記偶数フィール
ドにおける前記リセット放電の際、前記奇数番目の維持
電極Ｘ2i-1と前記走査電極Ｙ2n-1には正極性の第一のパ
ルスを、前記偶数番目の維持電極Ｘ2iと前記走査電極Ｙ
2nには負極性の第二のパルスとを印加するようにする。
【００２６】請求項５による発明では、請求項３の発明
において、前記奇数フィールドにおける前記リセット放
電の際、前記偶数番目の維持電極Ｘ2iと前記奇数番目の
走査電極Ｙ2n-1には正極性の第一のパルスを、前記奇数
番目の維持電極Ｘ2i-1と前記偶数番目の走査電極Ｙ2nに
は負極性の第二のパルスとを印加し、前記偶数フィール
ドにおける前記リセット放電の際、前記偶数番目の維持
電極Ｘ2iと前記走査電極Ｙ2nには正極性の第一のパルス
を、前記奇数番目の維持電極Ｘ2i-1と前記走査電極Ｙ
2n-1には負極性の第二のパルスとを印加するようにす
る。
【００２７】請求項６による発明では、請求項４乃至５
の発明において、前記奇数フィールド及び偶数フィール
ドにおける前記リセット放電の際、前記アドレス電極Ａ
j を接地電位とする。請求項７による発明では、請求項
２の発明において、前記奇数フィールドにおける前記リ
セット放電を、前記奇数番目の維持電極Ｘ2i-1と前記走
査電極Ｙ2n-1間及び、前記偶数番目の維持電極Ｘ2iと前
記走査電極Ｙ2n間のうち、いずれか一方において前記維
持電極Ｘi 及び前記走査電極Ｙn に印加されるそれぞれ
互いに異なる極性の第一及び第二のパルスと、他方にお
いて前記維持電極Ｘi 及び前記走査電極Ｙn のいずれか
に印加される電極間の放電開始電圧以上の正極性の第三
のパルスとにより実施し、前記偶数フィールドにおける
前記リセット放電を、前記奇数番目の維持電極Ｘ2i-1と
前記偶数番目の走査電極Ｙ2n間及び、前記偶数番目の維
持電極Ｘ2iと前記奇数番目の走査電極Ｙ2n-1間のうち、
いずれか一方において前記維持電極Ｘi 及び前記走査電
極Ｙn に印加されるそれぞれ互いに異なる極性の第一及
び第二のパルスと、他方において前記維持電極Ｘi 及び
前記走査電極Ｙn のいずれかに印加される電極間の放電
開始電圧以上の正極性の第三のパルスとにより実施する
ようにする。
【００２８】請求項８による発明では、請求項７の発明
において、前記奇数フィールドにおける前記一方の電極
間の前記走査電極Ｙn には正極性の前記第一のパルス
を、前記維持電極Ｘi には負極性の前記第二のパルス
を、前記他方の電極間の前記維持電極Ｘi に正極性の前
記第三のパルスを印加するようにし、前記偶数フィール
ドにおける前記一方の電極間の前記維持電極Ｘi には正
極性の前記第一のパルスを、前記走査電極Ｙn には負極
性の前記第二のパルスを、前記他方の電極間の前記走査
電極Ｙn に正極性の前記第三のパルスを印加するように
する。
【００２９】請求項９による発明では、請求項８の発明
において、前記奇数フィールドにおける前記他方の電極
間の前記走査電極Ｙn を接地電位とし、前記偶数フィー
ルドにおける前記他方の電極間の前記維持電極Ｘi を接
地電位とする。請求項１０による発明では、請求項７の
発明において、前記奇数フィールドにおける前記一方の
電極間の前記維持電極Ｘi には正極性の前記第一のパル
スを、前記走査電極Ｙn には負極性の前記第二のパルス
を、前記他方の電極間の前記走査電極Ｙn には正極性の
前記第三のパルスを印加し、前記偶数フィールドにおけ
る前記一方の電極間の前記走査電極Ｙn には正極性の前
記第一のパルスを、前記維持電極Ｘi には負極性の前記
第二のパルスを、前記他方の電極間の前記維持電極Ｘi
には正極性の前記第三のパルスを印加するようにする。
【００３０】請求項１１による発明では、請求項１０の
発明において、前記奇数フィールドにおける前記他方の
電極間の前記維持電極Ｘi を接地電位とし、前記偶数フ
ィールドにおける前記他方の電極間の前記走査電極Ｙn
を接地電位とする。請求項１２による発明では、請求項
８乃至１１の発明において、前記奇数フィールド及び偶
数フィールドにおける前記リセット放電の際、前記アド
レス電極Ａ j を、前記一方の電極間の中間電位以上、か
つ、前記他方の電極間の中間電位以下の電位となるよう
にする。
【００３１】請求項１３による発明では、請求項２の発
明において、前記奇数フィールドにおける前記リセット
放電を、前記奇数番目の維持電極Ｘ2i-1と前記走査電極
Ｙ2n -1間及び、前記偶数番目の維持電極Ｘ2iと前記走査
電極Ｙ2n間のうち、いずれか一方において前記維持電極
Ｘi 及び前記走査電極Ｙn に印加されるそれぞれ互いに
異なる極性の第一及び第二のパルスと、他方において前
記維持電極Ｘi 及び前記走査電極Ｙn のいずれかに印加
される電極間の放電開始電圧以上の負極性の第四のパル
スとにより実施し、前記偶数フィールドにおける前記リ
セット放電を、前記奇数番目の維持電極Ｘ2i-1と前記偶
数番目の走査電極Ｙ2n間及び、前記偶数番目の維持電極
Ｘ2iと前記奇数番目の走査電極Ｙ2n-1間のうち、いずれ
か一方において前記維持電極Ｘi 及び前記走査電極Ｙn
に印加されるそれぞれ互いに異なる極性の第一及び第二
のパルスと、他方において前記維持電極Ｘi 及び前記走
査電極Ｙn のいずれかに印加される電極間の放電開始電
圧以上の負極性の第四のパルスとにより実施するように
する。
【００３２】請求項１４による発明では、請求項１３の
発明において、前記奇数フィールドにおける前記一方の
電極間の前記走査電極Ｙn には正極性の前記第一のパル
スを、前記維持電極Ｘi には負極性の前記第二のパルス
を、前記他方の電極間の前記走査電極Ｙn には負極性の
前記第四のパルスを印加し、前記偶数フィールドにおけ
る前記一方の電極間の前記維持電極Ｘi には正極性の前
記第一のパルスを、前記走査電極Ｙn には負極性の前記
第二のパルスを、前記他方の電極間の前記維持電極Ｘi
には負極性の前記第四のパルスを印加するようにする。
【００３３】請求項１５による発明では、請求項１４の
発明において、前記奇数フィールドにおける前記他方の
電極間の前記維持電極Ｘi を接地電位とし、前記偶数フ
ィールドにおける前記他方の電極間の前記走査電極Ｙn
を接地電位とする。請求項１６による発明では、請求項
１３の発明において、前記奇数フィールドにおける前記
一方の電極間の前記維持電極Ｘi には正極性の前記第一
のパルスを、前記走査電極Ｙn には負極性の前記第二の
パルスを、前記他方の電極間の前記維持電極Ｘi には負
極性の前記第四のパルスを印加し、前記偶数フィールド
における前記一方の電極間の前記走査電極Ｙn には正極
性の前記第一のパルスを、前記維持電極Ｘi には負極性
の前記第二のパルスを、前記他方の電極間の前記走査電
極Ｙn に負極性の前記第四のパルスを印加するようにす
る。
【００３４】請求項１７による発明では、請求項１６の
発明において、前記奇数フィールドにおける前記他方の
電極間の前記走査電極Ｙn を接地電位とし、前記偶数フ
ィールドにおける前記他方の電極間の前記維持電極Ｘi
を接地電位とする。請求項１８による発明では、請求項
１５又は１７の発明において、前記奇数フィールド及び
偶数フィールドにおける前記リセット放電の際、前記ア
ドレス電極Ａj を、前記他方の電極間の中間電位以上、
かつ、前記一方の電極間の中間電位以下の電位となるよ
うにする。
【００３５】請求項１９による発明では、請求項１の発
明において、前記奇数フィールドにおける前記リセット
放電を、前記奇数番目の維持電極Ｘ2i-1と前記走査電極
Ｙ2n -1間及び、前記偶数番目の維持電極Ｘ2iと前記走査
電極Ｙ2n間にて異なるタイミングで行い、前記偶数フィ
ールドにおける前記リセット放電を、前記奇数番目の維
持電極Ｘ2i-1と前記偶数番目の走査電極Ｙ2n間及び、前
記偶数番目の維持電極Ｘ2iと前記奇数番目の走査電極Ｙ
2n-1間にて異なるタイミングで行うようにする。
【００３６】請求項２０による発明では、請求項１９の
発明において、前記奇数フィールド及び偶数フィールド
における前記リセット期間が、それぞれ第一のリセット
期間及び第二のリセット期間とを有するようにし、前記
奇数フィールドにおいて、前記奇数番目の維持電極Ｘ
2i-1と前記走査電極Ｙ2n-1間及び、前記偶数番目の維持
電極Ｘ2iと前記走査電極Ｙ2n間のうち、一方でのリセッ
ト放電を該第一のリセット期間にて行った後、引き続く
第二のリセット期間にて他方の電極間でのリセット放電
を行い、次いで、該一方の電極間による表示のためのア
ドレス放電を順次行った後、該他方の電極間による表示
のためのアドレス放電を順次行い、次いで、該一方及び
他方の電極間による維持放電を実施するようにし、前記
偶数フィールドにおいて、前記奇数番目の維持電極Ｘ
2i-1と前記偶数番目の走査電極Ｙ2n間及び、前記偶数番
目の維持電極Ｘ2iと前記奇数番目の走査電極Ｙ2n-1間の
うち、一方でのリセット放電を該第一のリセット期間に
て行った後、引き続く第二のリセット期間にて他方の電
極間でのリセット放電を行い、次いで、該一方の電極間
による表示のためのアドレス放電を順次行った後、該他
方の電極間による表示のためのアドレス放電を順次行
い、次いで、該一方及び他方の電極間による維持放電を
実施するようにする。
【００３７】請求項２１による発明では、請求項１９の
発明において、前記奇数フィールドの前記第一のリセッ
ト期間に前記一方の電極間に電極間の放電開始電圧以上
の正極性の第三のパルスを印加し、次いで前記第二のリ
セット期間に前記他方の電極間に電極間の放電開始電圧
以上の正極性の第三のパルスを印加し、前記偶数フィー
ルドの前記第一のリセット期間に前記一方の電極間に電
極間の放電開始電圧以上の正極性の第三のパルスを印加
し、次いで前記第二のリセット期間に前記他方の電極間
に電極間の放電開始電圧以上の正極性の第三のパルスを
印加するようにする。
【００３８】請求項２２による発明では、請求項２１の
発明において、前記奇数フィールドの前記第一のリセッ
ト期間の際、前記一方の電極間の維持電極Ｘi には前記
第三のパルスを、前記他方の電極間の走査電極Ｙn には
正極性の第一のパルスを印加し、次いで前記第二のリセ
ット期間の際、該他方の電極間の維持電極Ｘi には該第
三のパルスを、該一方の電極間の維持電極Ｘi には該第
一のパルスを印加し、前記偶数フィールドにおいて、前
記第一のリセット期間の際、前記一方の電極間の走査電
極Ｙn には前記第三のパルスを、前記他方の電極間の維
持電極Ｘi には正極性の第一のパルスを印加し、次いで
前記第二のリセット期間の際、該他方の電極間の走査電
極Ｙn には該第三のパルスを、該一方の電極間の走査電
極Ｙn には該第一のパルスを印加するようにする。
【００３９】請求項２３による発明では、請求項２１の
発明において、前記奇数フィールドの前記第一のリセッ
ト期間の際、前記一方の電極間の走査電極Ｙn には前記
第三のパルスを、前記他方の電極間の維持電極Ｘi には
正極性の第一のパルスを印加し、次いで前記第二のリセ
ット期間の際、該他方の電極間の走査電極Ｙn には該第
三のパルスを、該一方の電極間の走査電極Ｙn には該第
一のパルスを印加し、前記偶数フィールドの前記第一の
リセット期間の際、前記一方の電極間の維持電極Ｘi に
は前記第三のパルスを、前記他方の電極間の走査電極Ｙ
n には正極性の第一のパルスを印加し、次いで前記第二
のリセット期間の際、該他方の電極間の維持電極Ｘi に
は該第三のパルスを、該一方の電極間の維持電極Ｘi に
は該第一のパルスを印加するようにする。
【００４０】請求項２４による発明では、請求項２２乃
至２３の発明において、前記奇数フィールド及び偶数フ
ィールドにおける前記リセット期間の間、前記アドレス
電極Ａj を、前記一方の電極間の中間電位と前記他方の
電極間の中間電位との間の電位となるようにする。請求
項２５による発明では、請求項１９の発明において、前
記奇数フィールド及び偶数フィールドにおける前記リセ
ット期間が、それぞれ第一のリセット期間及び第二のリ
セット期間とを有するようにし、前記奇数フィールドに
おいて、前記奇数番目の維持電極Ｘ2i-1と前記走査電極
Ｙ2n-1間及び、前記偶数番目の維持電極Ｘ2iと前記走査
電極Ｙ2n間のうち、一方でのリセット放電を該第一のリ
セット期間にて行った後、該一方の電極間による表示の
ためのアドレス放電を順次行い、次いで、他方の電極間
でのリセット放電を該第二のリセット期間にて行った
後、該他方の電極間による表示のためのアドレス放電を
順次行い、次いで、該一方及び他方の電極間による維持
放電を実施するようにし、前記偶数フィールドにおい
て、前記奇数番目の維持電極Ｘ2i-1と前記偶数番目の走
査電極Ｙ2n間及び、前記偶数番目の維持電極Ｘ2iと前記
奇数番目の走査電極Ｙ2n-1間のうち、一方でのリセット
放電を該第一のリセット期間にて行った後、該一方の電
極間による表示のためのアドレス放電を順次行い、次い
で、他方の電極間でのリセット放電を該第二のリセット
期間にて行った後、該他方の電極間による表示のための
アドレス放電を順次行い、次いで、該一方及び他方の電
極間による維持放電を実施するようにする。
【００４１】請求項２６による発明では、請求項２０又
は２５の発明において、前記奇数フィールドの前記第一
のリセット期間の際、前記一方の電極間には電極間の放
電開始電圧以上の正極性の第三のパルスを、前記他方の
電極間の前記維持電極Ｘi 及び走査電極Ｙn にはそれぞ
れ正極性の第一のパルスを印加し、次いで前記第二のリ
セット期間の際、前記他方の電極間には電極間の放電開
始電圧以上の正極性の第三のパルスを、前記一方の電極
間の前記維持電極Ｘi 及び走査電極Ｙn にはそれぞれ正
極性の第一のパルスを印加し、前記偶数フィールドの前
記第一のリセット期間の際、前記一方の電極間には電極
間の放電開始電圧以上の正極性の第三のパルスを、前記
他方の電極間の前記維持電極Ｘi 及び走査電極Ｙn には
それぞれ正極性の第一のパルスを印加し、次いで前記第
二のリセット期間の際、前記他方の電極間には電極間の
放電開始電圧以上の正極性の第三のパルスを、前記一方
の電極間の前記維持電極Ｘi 及び走査電極Ｙn にはそれ
ぞれ正極性の第一のパルスを印加するようにする。
【００４２】請求項２７による発明では、請求項２０又
は２５の発明において、前記奇数フィールドの前記第一
のリセット期間の際、前記一方の電極間の前記維持電極
Ｘi及び走査電極Ｙn には互いに極性の異なる第一及び
第二のパルスを印加し、前記第二のリセット期間の際、
前記他方の電極間の前記維持電極Ｘi 及び走査電極Ｙ n
に互いに極性の異なる該第一及び第二のパルスを印加
し、前記偶数フィールドの前記第一のリセット期間の
際、前記一方の電極間の前記維持電極Ｘi 及び走査電極
Ｙn に互いに極性の異なる第一及び第二のパルスを印加
し、前記第二のリセット期間の際、前記他方の電極間の
前記維持電極Ｘi 及び走査電極Ｙn に互いに極性の異な
る該第一及び第二のパルスを印加するようにする。
【００４３】請求項２８による発明では、請求項１の発
明において、前記奇数フィールド及び偶数フィールド
が、前記リセット期間、アドレス期間、維持放電期間と
をそれぞれ備えたサブフィールドを複数有するように
し、該奇数フィールドから該偶数フィールドへ、又は該
偶数フィールドから該奇数フィールドへと移行した際の
最初のサブフィールドにおけるリセット期間は、全ての
前記維持電極Ｘi 及び走査電極Ｙn 間の電位差が、それ
ぞれ電極間の放電開始電圧以上となるようにする。
【００４４】請求項２９による発明では、第１の基板上
に複数の維持電極Ｘi 及び走査電極Ｙn を表示ラインご
とに隣接して配置すると共に、該第１の基板と対向する
第２の基板上に、該維持電極Ｘi 及び該走査電極Ｙn と
は電気的に離間した複数のアドレス電極Ａj を該維持電
極Ｘi 及び該走査電極Ｙn と交差するように配置し、各
交差領域にそれぞれ放電セルを形成したプラズマディス
プレイパネルであって、奇数番目の維持電極Ｘ2i-1と走
査電極Ｙ2n-1間及び、偶数番目の維持電極Ｘ2iと走査電
極Ｙ2n間にてそれぞれ表示を行う奇数フィールドと、奇
数番目の維持電極Ｘ2i-1と偶数番目の走査電極Ｙ2n間及
び、偶数番目の維持電極Ｘ2iと奇数番目の走査電極Ｙ
2n-1間にてそれぞれ表示を行う偶数フィールドとを備
え、各奇数フィールド及び偶数フィールドは、それぞれ
複数の該放電セル内にてリセット放電を実施するリセッ
ト期間を含み、前記奇数フィールドのリセット期間にお
ける該奇数番目の維持電極Ｘ2i-1と該偶数番目の走査電
極Ｙ2n間及び、該偶数番目の維持電極Ｘ2iと該奇数番目
の走査電極Ｙ2n-1間の電位差、前記偶数フィールドのリ
セット期間における該奇数番目の維持電極Ｘ2i-1と該走
査電極Ｙ2n-1間及び、偶数番目の該維持電極Ｘ2iと該走
査電極Ｙ2n間の電位差が、それぞれ電極間の放電開始電
圧未満に設定されるようにする。
【００４５】請求項３０による発明では、第１の基板上
に複数の維持電極Ｘi 及び走査電極Ｙn を表示ラインご
とに隣接して配置すると共に、該第１の基板と対向する
第２の基板上に、該維持電極Ｘi 及び該走査電極Ｙn と
は電気的に離間した複数のアドレス電極Ａj を該維持電
極Ｘi 及び該走査電極Ｙn と交差するように配置し、各
交差領域にそれぞれ放電セルを形成したプラズマディス
プレイパネルと、該維持電極Ｘi 、該走査電極Ｙn 、及
び該アドレス電極Ａj をそれぞれ駆動するための駆動回
路とを有し、奇数番目の維持電極Ｘ2i-1と走査電極Ｙ
2n-1間及び、偶数番目の維持電極Ｘ2iと走査電極Ｙ2n間
にてそれぞれ表示を行う奇数フィールドと、奇数番目の
維持電極Ｘ2i-1と偶数番目の走査電極Ｙ2n間及び、偶数
番目の維持電極Ｘ2iと奇数番目の走査電極Ｙ2n-1間にて
それぞれ表示を行う偶数フィールドとを備え、各奇数フ
ィールド及び偶数フィールドは、それぞれ複数の該放電
セル内にてリセット放電を実施するリセット期間を含む
表示装置において、前記奇数フィールドのリセット期間
における該奇数番目の維持電極Ｘ2i-1と該偶数番目の走
査電極Ｙ2n間及び、該偶数番目の維持電極Ｘ2iと該奇数
番目の走査電極Ｙ2n-1間の電位差、前記偶数フィールド
のリセット期間における該奇数番目の維持電極Ｘ2i-1と
該走査電極Ｙ2n-1間及び、偶数番目の該維持電極Ｘ2iと
該走査電極Ｙ2n間の電位差が、それぞれ放電開始電圧未
満に設定されるようにする。
【００４６】
【発明の実施の形態】図１は本発明の第一の実施例を示
す波形図であり、奇数フィールドと偶数フィールドとか
らなる１フレームの波形を示している。実際には図１２
に開示したように、奇数フィールド及び偶数フィールド
はそれぞれサスティン期間の長さが異なる複数のサブフ
ィールドを有しているが、ここでは簡単のために１サブ
フィールドのみを示した。
【００４７】各サブフィールドは、図示のようにリセッ
ト期間，アドレス期間，サスティン期間とを有してい
る。直前のサブフィールドが終了した際には、そのサブ
フィールドでの表示に応じた壁電荷が残存しているた
め、次のサブフィールド冒頭でのリセット期間によりリ
セット放電が行なわれる。この放電は維持電極Ｘi と該
走査電極Ｙn 間に、電極間の放電開始電圧を越える電圧
を印加することにより生じさせる強放電であり、直前の
サブフィールドでの放電状態に係わらず、各放電セルの
電荷分布を均一にするものである。本発明では、リセッ
ト放電の際の各電極電位を、表示スリットでは放電開始
電圧を越えるように、また非表示スリットでは放電開始
電圧未満となるように設定するものである。
【００４８】まず、本実施例における奇数フィールドの
駆動を説明する。奇数フィ−ルドにおいては、奇数番目
の維持電極Ｘ1 ，Ｘ3 ．．，Ｘ2i-1（ｉは自然数）に正
極性のパルスＶｓを印加すると共に、奇数番目の走査電
極Ｙ1 ，Ｙ3 ．．，Ｙ2n-1（ｎは自然数）に負極性のパ
ルス−Ｖｗを印加する。またそれと同時に、偶数番目の
維持電極Ｘ2 ，Ｘ4 ．．Ｘ2iに負極性のパルス−Ｖｗを
印加すると共に、偶数番目の走査電極Ｙ2 ，Ｙ4 ．．Ｙ
2nに正極性のパルスＶｓを印加する。これによって、奇
数フィールドにおける表示スリットである奇数番目の維
持電極−走査電極間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ
2i-1−Ｙ2n-1と、偶数番目の維持電極−走査電極間Ｘ2
−Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ2i−Ｙ2nの電位差は、Ｖｓ
＋Ｖｗとなる。このＶｓ＋Ｖｗを電極間の放電開始電圧
以上とすることにより、各表示スリットではリセット放
電が実施される。一方奇数フィールドにおける非表示ス
リットである奇数番目の走査電極−偶数番目の維持電極
間Ｙ1 −Ｘ2 ，Ｙ3 −Ｘ4 ．．，Ｙ2n-1−Ｘ2iと、偶数
番目の走査電極−奇数番目の維持電極間Ｙ2 −Ｘ3 ，Ｙ
4 −Ｘ5 ．．，Ｙ2n−Ｘ2i-1の電位差は、共に零であ
り、放電は生じない。従って本実施例では、表示スリッ
トのみでのリセット放電が実施される。
【００４９】なお、従来は全面書き込みパルスの印加と
共にアドレス電極にパルスＶａｗを印加していたが、本
実施例では不要となる。これは各維持電極Ｘi 及び走査
電極Ｙn に印加する電圧が従来よりも低下したため、ア
ドレス電極との間で放電を生じる可能性が無くなったた
めである。この放電により両電極上には互いに極性の異
なる壁電荷が過剰に蓄積する。このため両電極の電位を
等しく、具体的には接地電位とすることで、壁電荷自身
による自己消去放電が生じ、壁電荷は中和される。
【００５０】続くアドレス期間では、入力データ（映像
データ）に応じた書き込み放電が行なわれる。ここでは
奇数電極の書き込みを先に行い、次いで偶数電極の書き
込みを行なう方法を採用した。すなわち奇数番目の走査
電極Ｙ1 ，Ｙ3 ．．，Ｙ2n-1に順次スキャンパルス−Ｖ
ｙを印加する。なお各走査電極Ｙn には、アドレス期間
の間ベースパルス−Ｖｓｃが印加されており、スキャン
パルス−Ｖｙはベースパルス−Ｖｓｃに重畳されること
になる。アドレス電極Ａj には、入力信号に応じて選択
的にデータパルスＶａが印加され、スキャンパルス−Ｖ
ｙを印加した走査電極Ｙ2n-1との間で放電が行なわれ
る。この際奇数フィールドでは、奇数番目の維持電極Ｘ
1 ，Ｘ3 ．．，Ｘ2i-1にのみパルスＶｘを印加している
ため、奇数番目の維持電極−走査電極間Ｘ1 −Ｙ1 ，Ｘ
3 −Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1でのみ書き込み放電が行
なわれることになり、両電極上に壁電荷が蓄積する。次
に偶数番目の走査電極Ｙ2 ，Ｙ4 ．．Ｙ2nに順次スキャ
ンパルス−Ｖｙを印加する。同様にアドレス電極Ａj に
選択的なデータパルスＶａが印加されると共に、今度は
偶数番目の維持電極Ｘ2 ，Ｘ4 ．．Ｘ2iにのみパルスＶ
ｘが印加されるため、偶数番目の維持電極−走査電極間
Ｘ2 −Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ2i−Ｙ2nでのみ書き込
み放電が行なわれることになり、両電極上に壁電荷が蓄
積する。
【００５１】続くサスティン期間では、表示スリットを
構成する維持電極Ｘi と走査電極Ｙ n とに、交互に維持
放電パルスＶｓを印加することで、書き込み放電が行な
われた放電セルにおいて維持放電が実施される。この
際、非表示スリットを構成する維持電極Ｘi −走査電極
Ｙn 間で放電が生じないように、非表示スリットを構成
する維持電極Ｘi と走査電極Ｙn には同位相の電圧パル
スが印加される。すなわち奇数フィールドでは、表示ス
リットを構成する、奇数番目の維持電極−走査電極間Ｘ
1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1及び、偶数
番目の維持電極−走査電極間Ｘ2 −Ｙ2 ，Ｘ4 −
Ｙ4 ．．，Ｘ2i−Ｙ2n間には交互に維持放電パルスが印
加されるが、このパルスは非表示スリットを構成する奇
数番目の走査電極−偶数番目の維持電極間Ｙ1 −Ｘ2 ，
Ｙ3 −Ｘ4 ．．，Ｙ2n-1−Ｘ2i及び、偶数番目の走査電
極−奇数番目の維持電極間Ｙ2 −Ｘ3 ，Ｙ4 −
Ｘ5 ．．，Ｙ2n−Ｘ 2i-1間では同位相となる。
【００５２】次に偶数フィールドでは、表示スリットが
奇数番目の走査電極−偶数番目の維持電極間Ｙ1 −
Ｘ2 ，Ｙ3 −Ｘ4 ．．，Ｙ2n-1−Ｘ2i及び、偶数番目の
走査電極−奇数番目の維持電極間Ｙ2 −Ｘ3 ，Ｙ4 −Ｘ
5 ．．，Ｙ2n−Ｘ2i-1間に変更される。各表示スリット
への印加電圧は、奇数フィールドの際のそれと同一であ
る。すなわち今度は、奇数番目の走査電極Ｙ1 ，
Ｙ3 ．．，Ｙ2n-1に正極性のパルスＶｓを印加すると共
に、偶数番目の維持電極Ｘ2 ，Ｘ4 ．．，Ｘ2iに負極性
のパルス−Ｖｗを印加する。またそれと同時に、偶数番
目の走査電極Ｙ2 ，Ｙ4 ．．Ｙ2nに負極性のパルス−Ｖ
ｗを印加すると共に、奇数番目の維持電極Ｘ1 ，
Ｘ 3 ．．Ｘ2i-1に正極性のパルスＶｓを印加する。これ
によって、偶数フィールドにおける表示スリットである
奇数番目の走査電極−偶数番目の維持電極間Ｙ1 −
Ｘ2 ，Ｙ3 −Ｘ4 ．．，Ｙ2n-1−Ｘ2iと、偶数番目の走
査電極−奇数番目の維持電極間Ｙ2 −Ｘ3 ，Ｙ4 −
Ｘ5 ．．，Ｙ2n−Ｘ2i-1の電位差が、電極間の放電開示
電圧を越えるＶｓ＋Ｖｗとなり、各表示スリットでリセ
ット放電が実施される。一方偶数フィールドにおける非
表示スリットである奇数番目の維持電極−走査電極間Ｘ
1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1と、偶数番
目の維持電極−走査電極間Ｘ2 −Ｙ2 ，Ｘ4 −
Ｙ4 ．．，Ｘ2i−Ｙ2nの電位差は、共に零であり、放電
は生じない。従って表示スリットのみでのリセット放電
が実施される。リセット放電終了後、奇数フィールドと
同様に自己消去放電が生じ、リセット放電にて形成され
た壁電荷が中和される。
【００５３】続くアドレス期間も、表示スリットが変更
された点を除いて奇数フィールドと同様に実施される。
すなわち奇数番目の走査電極Ｙ1 ，Ｙ3 ．．，Ｙ2n-1に
順次スキャンパルス−Ｖｙを印加すると共に、アドレス
電極Ａj に入力信号に応じた選データパルスＶａを印加
する。この際偶数フィールドでは、偶数番目の維持電極
Ｘ2 ，Ｘ4 ．．，Ｘ2iにのみパルスＶｘを印加している
ため、奇数番目の走査電極−偶数番目の維持電極間Ｙ1
−Ｘ2 ，Ｙ3 −Ｘ4 ．．，Ｙ2n-1−Ｘ2iでのみ書き込み
放電が行なわれることになり、両電極上に壁電荷が蓄積
する。次に偶数番目の走査電極Ｙ2 ，Ｙ4 ．．Ｙ2nに順
次スキャンパルス−Ｖｙを印加する。同様にアドレス電
極Ａj に選択的なデータパルスＶａが印加されると共
に、今度は奇数番目の維持電極Ｘ1 ，Ｘ3 ．．Ｘ2i-1に
のみパルスＶｘが印加されるため、偶数番目の走査電極
−奇数番目の維持電極間Ｙ2 −Ｘ3 ，Ｙ4 −Ｘ5 ．．，
Ｙ2n−Ｘ2i-1でのみ書き込み放電が行なわれることにな
り、両電極上に壁電荷が蓄積する。
【００５４】続くサスティン期間も奇数フィールドと同
様に、表示スリットを構成する維持電極Ｘi と走査電極
Ｙn とに交互に維持放電パルスＶｓを印加することで、
書き込み放電が行なわれた放電セルにおいて維持放電が
実施される。すなわち偶数フィールドでは、表示スリッ
トを構成する、奇数番目の走査電極−偶数番目の維持電
極間Ｙ1 −Ｘ2 ，Ｙ3 −Ｘ4 ．．，Ｙ2n-1−Ｘ2i及び、
偶数番目の走査電極−奇数番目の維持電極間Ｙ2 −
Ｘ3 ，Ｙ4 −Ｘ5 ．．，Ｙ2n−Ｘ2i-1間には交互に維持
放電パルスが印加されるが、このパルスは非表示スリッ
トを構成する奇数番目の走査電極−維持電極間Ｘ1 −Ｙ
1 ，Ｘ3 −Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1及び、偶数番目の
走査電極−維持電極間Ｘ2 −Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ
2i−Ｙ2nでは同位相となる。
【００５５】また第一の実施例の変形例として、Ｖｓ及
び−Ｖｗを印加する電極を逆にすることも可能である。
すなわち奇数フィールドでは、奇数番目の維持電極
Ｘ1 ，Ｘ 3 ．．，Ｘ2i-1に負極性のパルス−Ｖｗを印加
すると共に、奇数番目の走査電極Ｙ1 ，Ｙ3 ．．，Ｙ
2n-1に正極性のパルスＶｓを印加する。またそれと同時
に、偶数番目の維持電極Ｘ2 ，Ｘ4 ．．Ｘ2iに正極性の
パルスＶｓを印加すると共に、偶数番目の走査電極
Ｙ2 ，Ｙ4 ．．Ｙ2nに負極性のパルス−Ｖｗを印加する
のである。偶数フィールドにおいても同様であり、奇数
番目の走査電極Ｙ1 ，Ｙ3．．，Ｙ2n-1に負極性のパル
ス−Ｖｗを印加すると共に、偶数番目の維持電極Ｘ 2 ，
Ｘ4 ．．，Ｘ2iに正極性のパルスＶｓを印加する。また
それと同時に、偶数番目の走査電極Ｙ2 ，Ｙ4 ．．Ｙ2n
に正極性のパルスＶｓを印加すると共に、奇数番目の維
持電極Ｘ1 ，Ｘ3 ．．Ｘ2i-1に負極性のパルス−Ｖｗを
印加するのである。
【００５６】図２は、本発明の第二の実施例を示す波形
図であり、各フィールドのリセット期間以外は第一の実
施例と同一である。本実施例では、従来技術と同様に電
極間の放電開始電圧を越えるＶｓ＋Ｖｗの電圧を印加す
るスリットと、第一の実施例と同様に正極性のパルスＶ
ｓ及び負極性のパルス−Ｖｗを印加するスリットとを交
互に設けるようにしたものである。
【００５７】すなわち奇数フィールドでは、奇数番目の
走査電極−維持電極間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ
2i-1−Ｙ2n-1において、走査電極Ｙ1 ，Ｙ3 ．．，Ｙ
2n-1を接地電圧にすると共に、維持電極Ｘ1 ，Ｘ3 ．．
Ｘ2i-1にＶｓ＋Ｖｗのパルスを印加し、偶数番目の走査
電極−維持電極間Ｘ2 −Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ2i−
Ｙ2nにおいて、維持電極Ｘ2 ，Ｘ4 ．．，Ｘ2iに負極性
のパルス−Ｖｗを、走査電極Ｙ2 ，Ｙ4 ．．Ｙ2nに正極
性のパルスＶｓを印加するものである。この結果、非表
示スリットとなる奇数番目の走査電極−偶数番目の維持
電極間Ｙ1 −Ｘ2，Ｙ3 −Ｘ4 ．．，Ｙ2n-1−Ｘ2i及
び、偶数番目の走査電極−奇数番目の維持電極間Ｙ2 −
Ｘ3 ，Ｙ4 −Ｘ5 ．．，Ｙ2n−Ｘ2i-1では、共に電位差
が電極間の放電開始電圧に達せず、リセット放電は生じ
ない。なおこの際、Ｖｓ＋Ｖｗを印加した奇数番目の維
持電極Ｘ1 ，Ｘ3 ．．Ｘ2i-1とアドレス電極Ａj との間
で放電が生じないように、アドレス電極Ａj には所定の
パルスＶａｗを印加しておくことが望ましい。パルスＶ
ａｗの大きさとしては、奇数番目の走査電極−維持電極
間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1の中間
電位と、偶数番目の走査電極−維持電極間Ｘ2 −Ｙ2 ，
Ｘ4 −Ｙ4 ．．，Ｘ2i−Ｙ2nの中間電位との間の電位と
しておくのが適当である。この実施例では、ドライバ回
路を簡略化するために、データパルスＶａと同電位とし
た。
【００５８】一方偶数フィールドにおいても、表示スリ
ットが変更されることを除いて奇数フィールドと同一で
あり、説明を省略する。また第二の実施例の変形例とし
て、Ｖｓ＋Ｖｗを印加する電極を走査電極側とすること
も可能である。すなわち奇数フィールドでは、奇数番目
の走査電極−維持電極間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，
Ｘ2i-1−Ｙ2n-1において、維持電極Ｘ1，Ｘ3 ．．Ｘ
2i-1を接地電圧にすると共に、走査電極Ｙ1 ，
Ｙ3 ．．，Ｙ2n-1にＶｓ＋Ｖｗのパルスを印加するので
ある。この場合、偶数番目の走査電極−維持電極間Ｘ2
−Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ2i−Ｙ2nにおいては、維持
電極Ｘ2 ，Ｘ 4 ．．，Ｘ2iに正極性のパルスＶｓを、走
査電極Ｙ2 ，Ｙ4 ．．Ｙ2nに負極性のパルス−Ｖｗを印
加すればよい。偶数フィールドにおいても同様である。
【００５９】また、当然の事ながら、Ｖｓ＋Ｖｗのパル
スを印加するスリットと、正極性のパルスＶｓ及び負極
性のパルス−Ｖｗを印加するスリットとを逆にすること
も可能である。図３は、本発明の第三の実施例を示す波
形図であり、リセット期間を除いて第一、第二の実施例
と同一である。
【００６０】この実施例も第二の実施例と同様に、放電
開始電圧を越えるパルスを印加するスリットと、正極性
のパルスＶｓ及び負極性のパルス−Ｖｗを印加するスリ
ットとを交互に設けるようにしたものである。ただし本
実施例では、放電開始電圧を越えるパルスとして、負極
性の−Ｖｙｗ（＝−Ｖｓ−Ｖｗ）を印加するものであ
る。
【００６１】すなわち奇数フィールドでは、奇数番目の
走査電極−維持電極間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ
2i-1−Ｙ2n-1において、維持電極Ｘ1 ，Ｘ3 ．．Ｘ2i-1
に負極性のパルス−Ｖｗを、走査電極Ｙ1 ，Ｙ3 ．．，
Ｙ2n-1に正極性のパルスＶｓを印加すると共に、偶数番
目の走査電極−維持電極間Ｘ2 −Ｙ2 ，Ｘ4 −
Ｙ4 ．．，Ｘ2i−Ｙ2nにおいて、維持電極Ｘ2 ，
Ｘ4 ．．，Ｘ2iを接地電位にすると共に、走査電極
Ｙ2 ，Ｙ4 ．．Ｙ2nに負極性のパルス−Ｖｙｗを印加す
るものである。この結果、非表示スリットとなる奇数番
目の走査電極−偶数番目の維持電極間Ｙ1 −Ｘ2 ，Ｙ3
−Ｘ4 ．．，Ｙ2n-1−Ｘ2i及び、偶数番目の走査電極−
奇数番目の維持電極間Ｙ2 −Ｘ3 ，Ｙ4 −Ｘ5 ．．，Ｙ
2n−Ｘ2i-1では、共に電位差が放電開始電圧に達せず、
リセット放電は生じない。そしてこの場合も、−Ｖｙｗ
を印加した偶数番目の走査電極Ｙ2 ，Ｙ4 ．．Ｙ2nとア
ドレス電極Ａj との間で放電が生じないように、アドレ
ス電極Ａj に所定のパルスＶａｗを印加しておくことが
望ましい。パルスＶａｗの大きさとしては、やはり奇数
番目の走査電極−維持電極間Ｘ1 −Ｙ1 ，Ｘ3 −
Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1の中間電位と、偶数番目の走
査電極−維持電極間Ｘ2 −Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ2i
−Ｙ2nの中間電位との間の電位としておくのが適当であ
り、この場合負極性のパルスとなる。
【００６２】一方偶数フィールドにおいても、表示スリ
ットが変更されることを除いて奇数フィールドと同一で
あり、説明を省略する。また第三の実施例の変形例とし
て、−Ｖｙｗを印加する電極を維持電極側にすることも
可能である。すなわち奇数フィールドでは、偶数番目の
走査電極−維持電極間Ｘ2 −Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ
2i−Ｙ2nにおいて、走査電極Ｙ2 ，Ｙ4．．Ｙ2iを接地
電圧にすると共に、維持電極Ｘ2 ，Ｘ4 ．．，Ｘ2nに−
Ｖｙｗのパルスを印加するのである。この場合、奇数番
目の走査電極−維持電極間Ｘ1 −Ｙ1 ，Ｘ3 −
Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1においては、維持電極Ｘ1 ，
Ｘ3 ．．，Ｘ2i-1に正極性のパルスＶｓを、走査電極Ｙ
1 ，Ｙ3 ．．Ｙ2n-1に負極性のパルス−Ｖｗを印加すれ
ばよい。偶数フィールドにおいても同様である。
【００６３】また、当然の事ながら、−Ｖｙｗのパルス
を印加するスリットと、正極性のパルスＶｓ及び負極性
のパルス−Ｖｗを印加するスリットとを逆にすることも
可能である。図４は、本発明の第四の実施例を示す波形
図である。リセット期間以外は今までの実施例と同一で
あることは同様であるが、本実施例が前述の第一〜第三
の実施例と大きく異なる点は、上記第一〜第三の実施例
が、各表示スリットのリセット放電を同一タイミングで
同時に行なっていたのに対し、本実施例では異なるタイ
ミングで行なっていることである。すなわち本実施例で
は、リセット期間をいわば第一のリセット期間と第二の
リセット期間とに分割し、隣接する表示スリットにおけ
るリセット放電を上記異なるリセット期間で行なうよう
にしているのである。
【００６４】具体的には、まず奇数フィールドのリセッ
ト期間において、前半に対応する第一のリセット期間で
奇数番目の走査電極−維持電極間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ
3 ．．，Ｘ2i-1−Ｙ2n-1のリセット放電を実施し、後半
に対応する第二のリセット期間で偶数番目の走査電極−
維持電極間Ｘ2 −Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ2i−Ｙ2nの
リセット放電を実施する。本実施例では、奇数フィール
ドの第一のリセット期間において、奇数番目の走査電極
Ｙ1 ，Ｙ3 ．．，Ｙ2n-1を接地電位にすると共に、奇数
番目の維持電極Ｘ1 ，Ｘ3 ．．Ｘ2i-1に電極間の放電開
始電圧を越えるパルスＶｓ＋Ｖｗを印加する。一方偶数
番目の維持電極Ｘ2 ，Ｘ4 ．．，Ｘ2iを接地電位にする
と共に、偶数番目の走査電極Ｙ2 ，Ｙ4 ．．Ｙ2nには正
極性のパルスＶｓを印加する。この結果、奇数番目の走
査電極−維持電極間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ
2i-1−Ｙ2n-1ではリセット放電が生じるが、その他の電
極間では全て電位差が放電開始電圧に満たないため、放
電は生じない。続く第二のリセット期間では、偶数番目
の走査電極Ｙ2 ，Ｙ4 ．．Ｙ2n電位を接地電位にすると
共に、偶数番目の維持電極Ｘ2 ，Ｘ4 ．．，Ｘ2iへ電極
間の放電開始電圧を越えるパルスＶｓ＋Ｖｗを印加する
ことで、偶数番目の走査電極−維持電極間Ｘ2−Ｙ2 ，
Ｘ4 −Ｙ4 ．．，Ｘ2i−Ｙ2nにリセット放電を生じさせ
る。一方奇数番目の走査電極Ｙ1 ，Ｙ3 ．．，Ｙ2n-1は
接地電位に維持したまま、奇数番目の維持電極Ｘ1 ，Ｘ
3 ．．Ｘ2i-1は、印加電位をＶｓ＋ＶｗからＶｓへ降下
させる。
【００６５】ここで第一のリセット期間と同じように考
えれば、奇数番目の走査電極−偶数番目の維持電極間Ｙ
1 −Ｘ2 ，Ｙ3 −Ｘ4 ．．，Ｙ2n-1−Ｘ2iにて放電が生
じないように、奇数番目の走査電極Ｙ1 ，Ｙ3 ．．，Ｙ
2n-1にパルスＶｓを印加するべきであるが、これを行な
うと、第一のリセット期間におけるリセット放電によっ
て生じた壁電荷に基づいて奇数番目の走査電極−維持電
極間Ｘ1 −Ｙ1 ，Ｘ3−Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1で維
持放電が生じてしまう。このため奇数番目の走査電極Ｙ
1 ，Ｙ3 ．．，Ｙ2n-1は、接地電位に維持したままとし
ている。しかしながら奇数番目の走査電極Ｙ1 ，
Ｙ3 ．．，Ｙ2n-1には、第一のリセット期間におけるリ
セット放電によって正の壁電荷が蓄積されており、奇数
番目の走査電極−偶数番目の維持電極間Ｙ1 −Ｘ2 ，Ｙ
3 −Ｘ4 ．．，Ｙ2n-1−Ｘ2iの電位差を引き下げている
ため、放電は生じない。なお奇数番目の維持電極Ｘ1 ，
Ｘ3 ．．Ｘ2i-1にパルスＶｓを印加している理由は、接
地電位まで降下させると、奇数番目の走査電極−維持電
極間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1で自
己消去放電が生じてしまい、奇数番目の走査電極−偶数
番目の維持電極間Ｙ1 −Ｘ 2 ，Ｙ3 −Ｘ4 ．．，Ｙ2n-1
−Ｘ2iの電位差を引き下げるべき壁電荷が中和されてし
まうためである。本実施例における自己消去放電は、第
二のリセット期間終了後に、全表示スリットで同時に生
じることになる。
【００６６】なお、第一のリセット期間及び第二のリセ
ット期間全般を通じて、前述の実施例と同じ理由から、
アドレス電極Ａj に所定のパルスＶａｗを印加しておく
ことが望ましい。パルスＶａｗの大きさは、やはり奇数
番目の走査電極−維持電極間Ｘ1 −Ｙ1 ，Ｘ3 −
Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1の中間電位と、偶数番目の走
査電極−維持電極間Ｘ2 −Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ2i
−Ｙ2nの中間電位との間の電位としておくのが適当であ
り、ここではデータパルスＶａと同電位とした。
【００６７】一方偶数フィールドにおいても、表示スリ
ットが変更されることを除いて奇数フィールドと同一で
あり、説明は省略する。次に第四の実施例の変形例とし
て、第一のリセット期間においてパルスＶｓ＋Ｖｗを印
加する電極を奇数番目の走査電極Ｙ1 ，Ｙ3 ．．，Ｙ
2n-1とすることも可能である。この場合奇数フィールド
では、奇数番目の維持電極Ｘ1 ，Ｘ3 ．．Ｘ2i-1を接地
電位とすることになり、またパルスＶｓを印加する電極
は偶数番目の維持電極Ｘ2 ，Ｘ4 ．．，Ｘ2iとなる。続
く第二のリセット期間では、パルスＶｓ＋Ｖｗを偶数番
目の走査電極Ｙ2 ，Ｙ4 ．．Ｙ2nに印加する一方、奇数
番目の走査電極Ｙ1 ，Ｙ3 ．．，Ｙ2n-1に印加していた
パルス電位Ｖｓ＋Ｖｗを、Ｖｓへ降下させる。偶数番目
の維持電極Ｘ2 ，Ｘ4 ．．，Ｘ2i及び奇数番目の維持電
極Ｘ1 ，Ｘ3 ．．Ｘ2i-1は接地電位となる。偶数フィー
ルドにおいても表示スリットが変わることを除いて奇数
フィールドと同一である。
【００６８】また奇数フィールドの第一のリセット期間
において、パルスＶｓ＋Ｖｗを偶数番目の走査電極−維
持電極間Ｘ2 −Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ2i−Ｙ2nに印
加し、パルスＶｓを奇数番目の走査電極−維持電極間Ｘ
1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1に印加する
ことで、第一及び第二のリセット期間中に放電を行なう
表示スリットを逆にすることも可能である。
【００６９】図５は、本発明の第五の実施例を示す波形
図である。この実施例もリセット期間を分割して隣接す
る表示スリットのリセット放電を異なるタイミングで行
なうものであり、前述の第四の実施例の改良版であると
いえるだろう。すなわち奇数フィールドの第一のリセッ
ト期間では、第四の実施例と同様に、奇数番目の走査電
極Ｙ1 ，Ｙ3 ．．，Ｙ2n-1を接地電位にすると共に、奇
数番目の維持電極Ｘ1 ，Ｘ3 ．．Ｘ2i-1に電極間の放電
開始電圧を越える正極性のパルスＶｓ＋Ｖｗを印加す
る。一方偶数番目の維持電極Ｘ2 ，Ｘ4 ．．，Ｘ2i及び
走査電極Ｙ2 ，Ｙ4 ．．Ｙ2nには、共に正極性のパルス
Ｖｓを印加する。この結果、奇数番目の走査電極−維持
電極間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ2i-1−Ｙ2n -1で
のみリセット放電が生じ、他の電極間での放電の発生は
防止される。この場合、正極性のパルスＶｓ＋Ｖｗは、
奇数番目の走査電極Ｙ1 ，Ｙ3 ．．，Ｙ2n-1に印加する
ことも可能である。続く第二のリセット期間では、偶数
番目の走査電極Ｙ2 ，Ｙ4 ．．Ｙ2nを接地電位にすると
共に、偶数番目の維持電極Ｘ2 ，Ｘ4．．，Ｘ2iに正極
性のパルスＶｓ＋Ｖｗが印加される。一方奇数番目の維
持電極Ｘ1 ，Ｘ3 ．．Ｘ2i-1及び走査電極Ｙ1 ，
Ｙ3 ．．，Ｙ2n-1には、共に正極性のパルスＶｓを印加
する。この結果、偶数番目の走査電極−維持電極間Ｘ2
−Ｙ2，Ｘ4 −Ｙ4 ．．，Ｘ2i−Ｙ2nでのみリセット放
電が生じ、他の電極間での放電の発生は防止される。こ
の場合、正極性のパルスＶｓ＋Ｖｗは、偶数番目の走査
電極Ｙ2 ，Ｙ4 ．．Ｙ2nに印加することも可能である。
【００７０】本実施例では、第一及び第二のリセット期
間をそれぞれ完全に独立した工程としているため、各期
間に印加されるパルスは時間的にも分離される。このた
め本実施例では、自己消去放電は各期間終了時に個別に
生じることになる。なおアドレス電極Ａj へは、他の実
施例と同様パルスＶａｗを印加するが、このパルスは第
一及び第二のリセット期間に合わせて分離されたものと
なる。
【００７１】一方偶数フィールドにおいても、表示スリ
ットが変更されることを除いて奇数フィールドと同一で
ある。図６は、本発明の第六の実施例を示す波形図であ
る。本実施例もリセット期間を分割して隣接する表示ス
リットにおけるリセット放電を異なるタイミングで行な
うものであるが、隣接する表示スリットに異なるタイミ
ングで同一のパルスを印加している点が特徴である。
【００７２】すなわち奇数フィールドの第一のリセット
期間では、奇数番目の維持電極Ｘ1，Ｘ3 ．．Ｘ2i-1に
正極性のパルスＶｓを印加すると共に、走査電極Ｙ1 ，
Ｙ3．．，Ｙ2n-1には負極性のパルス−Ｖｗを印加す
る。この際隣接する表示スリットを構成する偶数番目の
維持電極Ｘ2 ，Ｘ4 ．．，Ｘ2i及び走査電極Ｙ2 ，
Ｙ4．．Ｙ2nは、共に接地電位とする。この結果、奇数
番目の走査電極−維持電極間Ｘ1 −Ｙ1 ，Ｘ3 −
Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1でのみリセット放電が生じ、
他の電極間での放電の発生は防止される。続く第二のリ
セット期間では、偶数番目の維持電極Ｘ2 ，Ｘ4 ．．，
Ｘ2iに正極性のパルスＶｓを印加すると共に、偶数番目
の走査電極Ｙ2 ，Ｙ4 ．．Ｙ2nには負極性のパルス−Ｖ
ｗを印加する。この際隣接する表示スリットを構成する
奇数番目の維持電極Ｘ1 ，Ｘ3 ．．Ｘ2i-1及び走査電極
Ｙ1 ，Ｙ3 ．．，Ｙ2n-1は、共に接地電位とする。この
結果、偶数番目の走査電極−維持電極間Ｘ2 −Ｙ2 ，Ｘ
4 −Ｙ4 ．．，Ｘ2i−Ｙ2nでのみリセット放電が生じ、
他の電極間での放電の発生は防止される。
【００７３】一方偶数フィールドの第一のリセット期間
では、偶数番目の走査電極Ｙ2 ，Ｙ 4 ．．Ｙ2nに負極性
のパルス−Ｖｗを印加すると共に、奇数番目の維持電極
Ｘ1，Ｘ3 ．．Ｘ2i-1に正極性のパルスＶｓを印加す
る。この際隣接する表示スリットを構成する奇数番目の
走査電極Ｙ1 ，Ｙ3 ．．，Ｙ2n-1及び偶数番目の維持電
極Ｘ2 ，Ｘ4 ．．，Ｘ2iは、共に接地電位とする。この
結果、偶数番目の走査電極−奇数番目の維持電極間Ｙ2
−Ｘ3 ，Ｙ4 −Ｘ5 ．．，Ｙ2n−Ｘ2i-1でのみリセット
放電が生じ、他の電極間での放電の発生は防止される。
続く第二のリセット期間では、奇数番目の走査電極
Ｙ1 ，Ｙ3 ．．，Ｙ2n-1に負極性のパルス−Ｖｗを印加
すると共に、偶数番目の維持電極Ｘ2 ，Ｘ4 ．．，Ｘ2i
には正極性のパルスＶｓを印加する。この際隣接する表
示スリットを構成する偶数番目の走査電極Ｙ2 ，
Ｙ4 ．．Ｙ2n及び奇数番目の維持電極Ｘ1 ，Ｘ3 ．．Ｘ
2i-1は、共に接地電位とする。この結果、奇数番目の走
査電極−偶数番目の維持電極間Ｙ1 −Ｘ 2 ，Ｙ3 −
Ｘ4 ．．，Ｙ2n-1−Ｘ2iでのみリセット放電が生じ、他
の電極間での放電の発生は防止される。本実施例では、
各電極に印加されるパルスが何れも放電開始電圧未満の
電圧値をもつため、アドレス電極Ａj へのパルス印加は
不要となる。
【００７４】ここで注目すべきは、各電極には奇数フィ
ールド及び偶数フィールドの各リセット期間において、
同じパルスが印加されるということである。すなわちリ
セット期間において、維持電極Ｘi に印加されるパルス
は奇数フィールド及び偶数フィールドを通じてＶｓであ
り、走査電極Ｙn に印加されるパルスは−Ｖｗだけであ
る。このため本実施例では、各電極に印加するリセット
パルスを、第一のリセット期間で印加するか第二のリセ
ット期間で印加するかで、リセット放電を行なうスリッ
トを選択できるのである。なお、維持電極Ｘi 及び走査
電極Ｙn に印加するパルスをそれぞれ逆にすることも可
能である。すなわち例えば奇数フィールドの第一のリセ
ット期間では、奇数番目の維持電極Ｘ1 ，Ｘ3 ．．Ｘ
2i-1に負極性のパルス−Ｖｗを印加すると共に、走査電
極Ｙ1 ，Ｙ3 ．．，Ｙ2n-1には正極性のパルスＶｓを印
加するのである。
【００７５】図７は、本発明の第七の実施例を示す波形
図である。本実施例は基本的に第六の実施例の改良であ
り、偶数フィールドにおいて第一のリセット期間でリセ
ット放電を行なう表示スリットを、奇数番目の走査電極
−偶数番目の維持電極間Ｙ1−Ｘ2 ，Ｙ3 −Ｘ4 ．．，
Ｙ2n-1−Ｘ2iとしたものである。しかしながら本実施例
では、第二のリセット期間を実施するタイミングを変更
し、アドレス期間の途中に第二のリセット期間を設ける
方法を採用した。すなわち第一のリセット期間における
リセット放電を、奇数番目の走査電極−維持電極間Ｘ1
−Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1にて実施した
のち、まず当該電極間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ
2i-1−Ｙ2n-1にて順次アドレス放電を実施する。その後
に第二のリセット期間におけるリセット放電を、偶数番
目の走査電極−維持電極間Ｘ2 −Ｙ2 ，Ｘ4 −
Ｙ4 ．．，Ｘ2i−Ｙ2nにて実施し、それから当該電極間
Ｘ2 −Ｙ2 ，Ｘ4 −Ｙ4 ．．，Ｘ2i−Ｙ2nでのアドレス
放電を順次実施するものである。この実施例は、隣接す
る表示スリットにおいて、リセット期間だけでなくアド
レス期間をも異なるタイミングで実施するものである。
偶数フィールドにおいても、奇数フィールドと同様にア
ドレス期間が分離される。
【００７６】なお、既に述べた第四の実施例を除く各実
施例も、アドレス期間を分離する本実施例の方法を採用
することが可能である。第一〜第三の実施例は、各表示
スリットで同一のタイミングでリセット放電を行なうこ
とを前提にして説明してきたが、各電極に印加するパル
スを変更することなく、隣接する表示スリットの内の一
方におけるリセット期間をアドレス期間の途中に設ける
ことが可能である。第四の実施例は、第一のリセット期
間にて生じた壁電荷を第二のリセット期間で使用してい
るため、二つのリセット期間を連続して実施する必要が
ある。
【００７７】ところで奇数フィールドから偶数フィール
ドへ、又は偶数フィールドから奇数フィールドへと移行
した際、直前のサブフィールドでの放電終了時に残留し
た壁電荷を完全に消去出来ない場合がある。例えば奇数
フィールドから偶数フィールドへと移行する場合を考え
ると、奇数フィールドでは奇数番目の走査電極−維持電
極間Ｘ1 −Ｙ1 ，Ｘ3 −Ｙ3 ．．，Ｘ2i-1−Ｙ2n-1及び
偶数番目の走査電極−維持電極間Ｘ2 −Ｙ2 ，Ｘ4 −Ｙ
4 ．．，Ｘ2i−Ｙ2nにて放電が実施されていたわけであ
る。従って残留壁電荷は、上記電極間の内寄りの領域に
残る傾向がある。そして偶数フィールドにおける最初の
サブフィールドのリセット期間でリセット放電が実施さ
れるが、このリセット放電は奇数番目の走査電極−偶数
番目の維持電極間Ｙ1 −Ｘ2 ，Ｙ3 −Ｘ4 ．．，Ｙ2n-1
−Ｘ2iと、偶数番目の走査電極−奇数番目の維持電極間
Ｙ2 −Ｘ3 ，Ｙ4 −Ｘ5 ．．，Ｙ2n−Ｘ2i-1にて実施さ
れる。この場合、リセット放電は上記電極間の内よりの
領域で実施されるため、外よりの領域、すなわち直前の
サブフィールドで放電を行なっていた電極間の内よりの
領域に残留する壁電荷は消去されにくい傾向がある。
【００７８】このため本発明では、奇数フィールドから
偶数フィールドへ、又は偶数フィールドから奇数フィー
ルドへと移行した際には、最初のサブフィールドに限
り、図１３に記載した従来技術のように、当該フィール
ドにおける非表示スリットを含む全ての電極間にてリセ
ット放電を実施することが望ましい。例えば、奇数フィ
ールド又は偶数フィールドの最初のサブフィールドにお
いて、全ての走査電極Ｙ n を接地電位にした状態で全て
の維持電極Ｘi に電極間の放電開始電圧を越えるパルス
Ｖｓ＋Ｖｗを印加すればよい。
【００７９】図８は本発明のＸ側ドライバを示す回路図
であり、３はＸ共通ドライバ、３３はＸ正書込回路、３
４はＸ負書込回路Ａ、３５はＸ負書込回路Ｂである。Ｘ
共通ドライバは、実際には奇数番目の電極Ｘo に接続さ
れるＸ共通ドライバＡと、偶数番目の電極Ｘe に接続さ
れるＸ共通ドライバＢとが用意される。そしてＸ正書込
回路、Ｘ負書込回路Ａ、Ｘ負書込回路Ｂのうち、第一の
実施例では偶数番目の電極Ｘe に接続する場合にＸ負書
込回路Ａが、第二の実施例では奇数番目の電極Ｘo に接
続する場合にＸ正書込回路が、偶数番目の電極Ｘe に接
続する場合にＸ負書込回路Ａが、第三の実施例では奇数
番目の電極Ｘo に接続する場合にＸ負書込回路Ａ及びＸ
負書込回路Ｂが、第四及び第五の実施例では全ての電極
に接続するドライバにおいてＸ正書込回路が採用され
る。第一の実施例における奇数番目の電極Ｘo に接続す
る場合、第三の実施例における偶数番目の電極Ｘe に接
続する場合、また第六及び第七の実施例では、Ｘ正書込
回路、Ｘ負書込回路Ａ、Ｘ負書込回路Ｂのいずれも不要
である。
【００８０】Ｘ共通ドライバは、電位Ｖｓの電源配線と
接地配線との間にスイッチ素子ＳＷ１とスイッチ素子Ｓ
Ｗ２とが直列に接続され、スイッチ素子ＳＷ１にはダイ
オードＤ２が、スイッチ素子ＳＷ２にはダイオードＤ３
が並列に接続されている。スイッチ素子ＳＷ１と電位Ｖ
ｓとの間には、電位Ｖｓ側がアノードとなるようにダイ
オードＤ１が接続されている。スイッチ素子ＳＷ３の一
端はダイオードＤ１９のアノードに接続されており、ス
イッチ素子ＳＷ４の一端はダイオードＤ２０のカソード
に接続されている。ダイオードＤ１９のカソードとダイ
オードＤ２０のアノードとは共通に接続され、スイッチ
素子ＳＷ３及びスイッチ素子ＳＷ４の他端にはそれぞれ
電位Ｖｘの電源配線が接続されている。スイッチ素子Ｓ
Ｗ３にはダイオードＤ４が、スイッチ素子ＳＷ４にはダ
イオードＤ５が並列に接続されている。共通に接続され
たダイオードＤ１９のカソードとダイオードＤ２０のア
ノードは、スイッチ素子ＳＷ１及びスイッチ素子ＳＷ２
の接続点に接続されてＸ共通ドライバ３の出力となって
いる。
【００８１】Ｘ正書込回路は、電位Ｖｗの電源配線と接
地配線との間にスイッチ素子ＳＷ５とスイッチ素子ＳＷ
６とが直列に接続され、スイッチ素子ＳＷ５にはダイオ
ードＤ６が、スイッチ素子ＳＷ６にはダイオードＤ７が
並列に接続されている。スイッチ素子ＳＷ５とスイッチ
素子ＳＷ６との接続点にはキャパシタＣ１の一端が接続
されており、他端はＸ共通ドライバ３の、スイッチ素子
ＳＷ１とダイオードＤ１との接続点に接続されている。
【００８２】Ｘ負書込回路Ａは、スイッチ素子ＳＷ７の
一端がＸ共通ドライバの出力に接続され、他端がダイオ
ードＤ２１のアノードに接続されている。またスイッチ
素子ＳＷ８の一端が−Ｖｗの電源配線に接続され、他端
がダイオードＤ２１のカソードに接続されている。スイ
ッチ素子ＳＷ７にはダイオードＤ８が並列に接続され、
スイッチ素子ＳＷ８にはダイオードＤ９が並列に接続さ
れている。
【００８３】Ｘ負書込回路Ｂは、Ｘ負書込回路Ａにおけ
るスイッチ素子ＳＷ７及びダイオードＤ２１の接続点
と、−Ｖｙｗの電源配線との間に接続された、スイッチ
素子ＳＷ９と、スイッチング素子ＳＷ９に並列に接続さ
れたダイオードＤ１０とから構成されている。Ｘ負書込
回路ＡとＸ負書込回路Ｂとの接続点が、Ｘ側ドライバの
出力端子となり、奇数番目の維持電極Ｘo 又は偶数番目
の維持電極Ｘe に接続される。ただしＸ負書込回路Ａが
採用されない場合は、Ｘ共通ドライバ３の出力が、Ｘ側
ドライバの出力端子となる。
【００８４】リセット期間においては、ＳＷ１、ＳＷ
８、ＳＷ９を適宜オンさせ、電位Ｖｓ、−Ｖｗ、−Ｖｙ
ｗを発生させる。なおＶｓ＋Ｖｗを発生させる場合は、
ＳＷ５をオンさせることにより、キャパシタＣ１の一端
に印加されている電位Ｖｓに電位Ｖｗを上乗せする形で
発生させる。またＸ負書込回路Ａは、スイッチ素子ＳＷ
７によって、Ｘ共通ドライバ３と電位−Ｖｗとを分離さ
せている。これはスイッチング素子ＳＷ８がオンする際
に、ダイオードＤ３及びスイッチング素子ＳＷ８を介し
て接地電位から−Ｖｗの電源配線へと貫通電流が流れる
ことを防止するためである。Ｘ負書込回路Ａが動作する
際にはスイッチ素子ＳＷ７をオフさせることで、上記貫
通電流を防止することが可能である。
【００８５】アドレス期間においては、表示スリットを
選択するためのパルスＶｘを、スイッチ素子ＳＷ３及び
ＳＷ４を介して発生させる。ここで電位Ｖｘの供給に２
つのスイッチ素子ＳＷ３、４を用いているのは、一方だ
けであると、アドレス電極Ａ j へのアドレスパルスＶａ
の印加に伴い、電極間静電容量を介して維持電極Ｘiの
電位が変動してしまうことが分かったからである。電源
配線Ｖｘに接続した２つのスイッチング素子ＳＷ３、４
の接続点から出力を取り出すことにより、維持電極Ｘi
の電位の変動を防止することができる。
【００８６】サスティン期間においては、スイッチ素子
ＳＷ１を適宜オンすることにより、維持放電パルスＶｓ
を発生する。なお本実施例では、各スイッチ素子とし
て、大電力を供給可能なパワーＦＥＴであるＤ−ＦＥＴ
を使用している。（Ｘ側ドライバのみモデル図にて図
示）Ｄ−ＦＥＴは基本的にソース、ドレインが固定であ
るため電流を一方向にしか流さないが、同時に図示の逆
方向の寄生ダイオードを有しているため、Ｄ−ＦＥＴの
使用によって各素子に並列に接続するダイオードを省略
することができる。
【００８７】図９は、本発明のＹ側ドライバを示す回路
図であり、４はＹスキャンドライバ、５はＹ共通ドライ
バ、５３はＹ正書込回路、５４はＹ負書込回路Ａ、５５
はＹ負書込回路Ｂである。Ｙ共通ドライバは、実際には
奇数番目の電極Ｙo に接続されるＹ共通ドライバＡと、
偶数番目の電極Ｙe に接続されるＹ共通ドライバＢとが
用意される。Ｙスキャンドライバは、各走査電極Ｙi に
個別に接続され、各電極を個別に駆動するものであり、
Ｙ共通ドライバは、奇数番目の各走査電極Ｙoに接続す
るＹスキャンドライバ又は偶数番目の各走査電極Ｙe に
接続するＹスキャンドライバに共通に接続され、奇数番
目の走査電極Ｙo 又は偶数番目の走査電極Ｙe を駆動す
るものである。そしてＹ正書込回路、Ｙ負書込回路Ａ、
Ｙ負書込回路のうち、第一、第六、第七の実施例では全
ての電極に接続するドライバにＹ負書込回路Ａが、第二
の実施例では奇数の電極Ｙo に接続する場合にＹ正書込
回路が、偶数の電極Ｙe に接続する場合にＹ負書込回路
Ａが、第三の実施例では奇数の電極Ｙo に接続する場合
にＹ負書込回路Ａが、偶数の電極Ｙe に接続する場合に
Ｙ負書込回路Ｂが、第四の実施例では全ての電極に接続
するドライバにＹ正書込回路が採用される。第五の実施
例では、Ｙ正書込回路、Ｙ負書込回路Ａ、Ｙ負書込回路
のいずれも不要である。
【００８８】Ｙ共通ドライバは、スイッチ素子ＳＷ１０
の一端が接地配線に接続され、他端が一方ではダイオー
ドＤ１１のアノードからカソードを通って電位Ｖｓの電
源配線に接続され、他方ではダイオードＤ１２のカソー
ドからアノードを通って配線ＦＶＨに接続されている。
配線ＦＶＨは、ダイオードＤ１３のカソードからアノー
ドを通りスイッチ素子ＳＷ１１を介して電位−Ｖｓｃの
電源配線に接続されている。またダイオードＤ１４のア
ノードが電位Ｖｓの電源配線に接続され、カソードはス
イッチ素子ＳＷ１２の一端に接続されている。スイッチ
素子ＳＷ１２の他端は、一方ではダイオードＤ１５のカ
ソードからアノードを通って接地配線に接続され、他方
ではスイッチ素子ＳＷ１３を介して配線ＦＬＧに接続さ
れている。配線ＦＬＧは、スイッチ素子ＳＷ１４を介し
て電位−Ｖｙの電源配線に接続されている。
【００８９】Ｙスキャンドライバは、ダイオードＤ１６
のアノード、ダイオードＤ１７のカソード、スイッチ素
子ＳＷ１５の一端及びスイッチ素子ＳＷ１６の一端が共
に対応する走査電極Ｙi に接続され、ダイオードＤ１６
のカソード及びスイッチ素子ＳＷ１５の他端が配線ＦＶ
Ｈに接続され、ダイオードＤ１７のアノード及びスイッ
チ素子ＳＷ１６の他端が配線ＦＬＧに接続されている。
【００９０】Ｙ正書込回路は、電位Ｖｗの電源配線と接
地配線との間にスイッチ素子ＳＷ１７とスイッチ素子Ｓ
Ｗ１８とが直列に接続されており、スイッチ素子ＳＷ１
７とスイッチ素子ＳＷ１８との接続点にはキャパシタＣ
２の一端が接続されている。キャパシタＣ２の他端は、
Ｙ共通ドライバにおけるダイオードＤ１４のカソードに
接続されている。
【００９１】Ｙ負書込回路Ａは、電位−Ｖｗの電源配線
にスイッチ素子ＳＷ１９を介してカソードが接続された
ダイオードＤ１８を有しており、ダイオードＤ１８のア
ノードは、Ｙ共通ドライバの配線ＦＶＨに接続されてい
る。Ｙ負書込回路Ｂは、電位−Ｖｙｗの電源配線に一端
が接続されたスイッチ素子ＳＷ２０を有しており、スイ
ッチ素子ＳＷ２０の他端はＹ共通ドライバの配線ＦＶＨ
に接続されている。
【００９２】リセット期間においては、スイッチ素子Ｓ
Ｗ１９又はＳＷ２０を適宜オンすることによってダイオ
ードＤ１６を介して電源配線−Ｖｗ又は−Ｖｙｗに電流
が流れ込み、奇数番目の電極Ｙo 又は偶数番目の電極Ｙ
e を電位−Ｖｗ又は−Ｖｙｗとすることができる。電位
Ｖｓを供給する際には、スイッチ素子ＳＷ１２及びＳＷ
１３をオンとすることで、ダイオードＤ１４及びダイオ
ードＤ１７を介して電位Ｖｓを供給することができる。
また電位Ｖｓ＋Ｖｗを供給する際には、スイッチ素子Ｓ
Ｗ１７をオンすることにより、キャパシタＣ２に印加さ
れている電位Ｖｓに電位Ｖｗが上乗せされる形でＶｓ＋
Ｖｗが生成され、ダイオードＤ１７を介して奇数番目の
電極Ｙo 又は偶数番目の電極Ｙe に供給する。
【００９３】アドレス期間においては、スイッチ素子Ｓ
Ｗ１１とＳＷ１４をオンにし、その他のスイッチ素子を
オフにすることにより、非選択電位である−Ｖｓｃと選
択電位である−Ｖｙとが走査電極Ｙi に印加される。こ
の際スイッチ素子ＳＷ１３をオフにすることにより、ダ
イオードＤ１５を通って電位−Ｖｙの電源配線へ電流が
流れ込むのを阻止している。この状態で、スイッチ素子
ＳＷ１６をオンにすることによりスキャンパルス用の電
位−Ｖｙが走査電極Ｙi に印加され、スイッチ素子ＳＷ
１５をオンにすることにより非選択電位である−Ｖｓｃ
が走査電極Ｙiに印加される。この動作は、奇数番目の
走査電極Ｙo 及び偶数番目の走査電極Ｙ e ごとに順次行
われる。
【００９４】正電位の走査電極Ｙi を０Ｖに低下させる
場合には、スイッチ素子ＳＷ１０をオンにし、その他の
スイッチ素子をオフにする。これにより、走査電極Ｙi
からダイオードＤ１６、Ｄ１２及びスイッチ素子ＳＷ１
０を通って、走査電極Ｙi を０Ｖにするための電流が流
れる。負電位の走査電極Ｙi を０Ｖに上昇させる場合に
は、スイッチ素子ＳＷ１３をオンにし、その他のスイッ
チ素子をオフにする。これにより、ダイオードＤ１５か
らスイッチ素子ＳＷ１３及びダイオードＤ１７を通っ
て、走査電極Ｙi を０Ｖにするための電流が流れる。
【００９５】サスティン期間においては、スイッチ素子
ＳＷ１２及びＳＷ１３をオンにし、その他のスイッチ素
子をオフにすることにより、ダイオードＤ１４、スイッ
チ素子ＳＷ１２、ＳＷ１３及びダイオードＤ１７を通っ
て走査電極Ｙi に電位Ｖｓが印加される。
【００９６】
【発明の効果】本発明によれば、インターレース方式の
プラズマディスプレイパネルにおいて、コントラスト低
下させることなく各表示スリットでの確実なリセット放
電の実施が可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示す波形図である。
【図２】本発明の第二の実施例を示す波形図である。
【図３】本発明の第三の実施例を示す波形図である。
【図４】本発明の第四の実施例を示す波形図である。
【図５】本発明の第五の実施例を示す波形図である。
【図６】本発明の第六の実施例を示す波形図である。
【図７】本発明の第七の実施例を示す波形図である。
【図８】本発明のＸ側ドライバを示す回路図である。
【図９】本発明のＹ側ドライバを示す回路図である。
【図１０】インターレース方式のプラズマディスプレイ
パネルを示す平面図である。
【図１１】インターレース方式のプラズマディスプレイ
パネルを示す断面図である。
【図１２】インターレース方式のフレームの構成を示す
図である。
【図１３】従来のインターレース駆動を示す波形図であ
る。
【符号の説明】
１ パネル １１ 背面ガラス基板 １２，１７ 誘電体層 １３ 放電空間 １４ 前面ガラス基板 １５ 透明電極 １６ バス電極 ２ 障壁 ３ Ｘ共通ドライバ ３１ Ｘ共通ドライバＡ ３２ Ｘ共通ドライバＢ ３３ Ｘ正書込回路 ３４ Ｘ負書込回路Ａ ３５ Ｘ負書込回路Ｂ ４ Ｙスキャンドライバ ５ Ｙ共通ドライバ ５１ Ｙ共通ドライバＡ ５２ Ｙ共通ドライバＢ ５３ Ｙ正書込回路 ５４ Ｙ負書込回路Ａ ５５ Ｙ負書込回路Ｂ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−295504（ＪＰ，Ａ) 特開 平８−278766（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/28 H04N 5/66 101

Claims (30)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１の基板上に複数の維持電極Ｘi 及び
    走査電極Ｙn を表示ラインごとに隣接して配置すると共
    に、該第１の基板と対向する第２の基板上に、該維持電
    極Ｘi 及び該走査電極Ｙn とは電気的に離間した複数の
    アドレス電極Ａj を該維持電極Ｘi 及び該走査電極Ｙn
    と交差するように配置し、各交差領域にそれぞれ放電セ
    ルを形成したプラズマディスプレイパネルの駆動方法で
    あって、 奇数番目の維持電極Ｘ2i-1と走査電極Ｙ2n-1
    間及び、偶数番目の維持電極Ｘ2iと走査電極Ｙ2n間にて
    それぞれ表示を行う奇数フィールドと、奇数番目の維持
    電極Ｘ2i-1と偶数番目の走査電極Ｙ2n間及び、偶数番目
    の維持電極Ｘ2iと奇数番目の走査電極Ｙ2n-1間にてそれ
    ぞれ表示を行う偶数フィールドとを備え、各奇数フィー
    ルド及び偶数フィールドは、それぞれ複数の該放電セル
    内にてリセット放電を実施するリセット期間を含み、 前記奇数フィールドのリセット期間における奇数番目の
    該維持電極Ｘ2i-1と該偶数番目の走査電極Ｙ2n間及び、
    該偶数番目の維持電極Ｘ2iと該奇数番目の走査電極Ｙ
    2n-1間の電位差、前記偶数フィールドのリセット期間に
    おける奇数番目の該維持電極Ｘ2i-1と該走査電極Ｙ2n-1
    間及び、偶数番目の該維持電極Ｘ2iと該走査電極Ｙ2n間
    の電位差を、それぞれ電極間の放電開始電圧未満とする
    ことを特徴とするプラズマディスプレイパネルの駆動方
    法。
  2. 【請求項２】 前記奇数フィールドにおける前記リセッ
    ト放電は、前記奇数番目の維持電極Ｘ2i-1と前記走査電
    極Ｙ2n-1間及び、前記偶数番目の維持電極Ｘ2iと前記走
    査電極Ｙ2n間にて同一タイミングで行うものであり、 前記偶数フィールドにおける前記リセット放電は、前記
    奇数番目の維持電極Ｘ2i-1と前記偶数番目の走査電極Ｙ
    2n間及び、前記偶数番目の維持電極Ｘ2iと前記奇数番目
    の走査電極Ｙ2n-1間にて同一タイミングで行うものであ
    ることを特徴とする請求項１記載のプラズマディスプレ
    イパネルの駆動方法。
  3. 【請求項３】 前記奇数フィールド及び偶数フィールド
    におけるリセット放電は、各維持電極Ｘi 及び走査電極
    Ｙn に正極性又は負極性のパルスを印加するものであ
    り、該維持電極Ｘi 及び走査電極Ｙn に印加されるパル
    スは、 前記奇数フィールドにおいては、前記奇数番目の維持電
    極Ｘ2i-1と前記走査電極Ｙ2n-1とで互いに異なる極性と
    なるように、前記偶数番目の維持電極Ｘ2iと前記走査電
    極Ｙ2nとで互いに異なる極性となるように、かつ、前記
    奇数番目の維持電極Ｘ2i-1と前記偶数番目の走査電極Ｙ
    2nとで同一極性となるように、前記偶数番目の維持電極
    Ｘ2iと前記奇数番目の走査電極Ｙ2n-1とで同一極性とな
    るようにするものであって、 前記偶数フィールドにおいては、前記奇数番目の維持電
    極Ｘ2i-1と前記偶数番目の走査電極Ｙ2nとで互いに異な
    る極性となるように、前記偶数番目の維持電極Ｘ2iと前
    記奇数番目の走査電極Ｙ2n-1とで互いに異なる極性とな
    るように、かつ、前記奇数番目の維持電極Ｘ2i-1と前記
    走査電極Ｙ2n-1とで互いに同一極性となるように、前記
    偶数番目の維持電極Ｘ2iと前記走査電極Ｙ2nとで同一極
    性となるようにするものであることを特徴とする請求項
    ２記載のプラズマディスプレイパネルの駆動方法。
  4. 【請求項４】 前記奇数フィールドにおける前記リセッ
    ト放電は、前記奇数番目の維持電極Ｘ2i-1と前記偶数番
    目の走査電極Ｙ2nとに正極性の第一のパルスを印加し、
    前記偶数番目の維持電極Ｘ2iと前記奇数番目の走査電極
    Ｙ2n-1とに負極性の第二のパルスを印加するものであ
    り、 前記偶数フィールドにおける前記リセット放電は、前記
    奇数番目の維持電極Ｘ2i-1と前記走査電極Ｙ2n-1とに正
    極性の第一のパルスを印加し、前記偶数番目の維持電極
    Ｘ2iと前記走査電極Ｙ2nとに負極性の第二のパルスを印
    加するものであることを特徴とする請求項３記載のプラ
    ズマディスプレイパネルの駆動方法。
  5. 【請求項５】 前記奇数フィールドにおける前記リセッ
    ト放電は、前記偶数番目の維持電極Ｘ2iと前記奇数番目
    の走査電極Ｙ2n-1とに正極性の第一のパルスを印加し、
    前記奇数番目の維持電極Ｘ2i-1と前記偶数番目の走査電
    極Ｙ2nとに負極性の第二のパルスを印加するものであ
    り、 前記偶数フィールドにおける前記リセット放電は、前記
    偶数番目の維持電極Ｘ2iと前記走査電極Ｙ2nとに正極性
    の第一のパルスを印加し、前記奇数番目の維持電極Ｘ
    2i-1と前記走査電極Ｙ2n-1とに負極性の第二のパルスを
    印加するものであることを特徴とする請求項３記載のプ
    ラズマディスプレイパネルの駆動方法。
  6. 【請求項６】 前記奇数フィールド及び偶数フィールド
    における前記リセット放電の際、前記アドレス電極Ａj
    を接地電位とすることを特徴とする請求項４乃至５記載
    のプラズマディスプレイパネルの駆動方法。
  7. 【請求項７】 前記奇数フィールドにおける前記リセッ
    ト放電は、前記奇数番目の維持電極Ｘ2i-1と前記走査電
    極Ｙ2n-1間及び、前記偶数番目の維持電極Ｘ2iと前記走
    査電極Ｙ2n間のうち、いずれか一方において前記維持電
    極Ｘi 及び前記走査電極Ｙn にそれぞれ互いに異なる極
    性の第一及び第二のパルスを印加すると共に、他方にお
    いて前記維持電極Ｘi 及び前記走査電極Ｙn のいずれか
    に電極間の放電開始電圧以上の正極性の第三のパルスを
    印加するものであり、 前記偶数フィールドにおける前記リセット放電は、前記
    奇数番目の維持電極Ｘ2i-1と前記偶数番目の走査電極Ｙ
    2n間及び、前記偶数番目の維持電極Ｘ2iと前記奇数番目
    の走査電極Ｙ2n-1間のうち、いずれか一方において前記
    維持電極Ｘi 及び前記走査電極Ｙn にそれぞれ互いに異
    なる極性の第一及び第二のパルスを印加すると共に、他
    方において前記維持電極Ｘi 及び前記走査電極Ｙn のい
    ずれかに電極間の放電開始電圧以上の正極性の第三のパ
    ルスを印加するものであることを特徴とする請求項２記
    載のプラズマディスプレイパネルの駆動方法。
  8. 【請求項８】 前記奇数フィールドにおける前記一方の
    電極間において、前記走査電極Ｙn には正極性の前記第
    一のパルスを印加し、前記維持電極Ｘi には負極性の前
    記第二のパルスを印加すると共に、前記他方の電極間に
    おいて、前記維持電極Ｘi に正極性の前記第三のパルス
    を印加するものであり、 前記偶数フィールドにおける前記一方の電極間におい
    て、前記維持電極Ｘi には正極性の前記第一のパルスを
    印加し、前記走査電極Ｙn には負極性の前記第二のパル
    スを印加すると共に、前記他方の電極間において、前記
    走査電極Ｙn に正極性の前記第三のパルスを印加するも
    のであることを特徴とする請求項７記載のプラズマディ
    スプレイパネルの駆動方法。
  9. 【請求項９】 前記奇数フィールドにおける前記他方の
    電極間において、前記走査電極Ｙn を接地電位とすると
    共に、前記偶数フィールドにおける前記他方の電極間に
    おいて、前記維持電極Ｘi を接地電位とすることを特徴
    とする請求項８記載のプラズマディスプレイパネルの駆
    動方法。
  10. 【請求項１０】 前記奇数フィールドにおける前記一方
    の電極間において、前記維持電極Ｘi には正極性の前記
    第一のパルスを印加し、前記走査電極Ｙn には負極性の
    前記第二のパルスを印加すると共に、前記他方の電極間
    において、前記走査電極Ｙn に正極性の前記第三のパル
    スを印加するものであり、 前記偶数フィールドにおける前記一方の電極間におい
    て、前記走査電極Ｙn には正極性の前記第一のパルスを
    印加し、前記維持電極Ｘi には負極性の前記第二のパル
    スを印加すると共に、前記他方の電極間において、前記
    維持電極Ｘi に正極性の前記第三のパルスを印加するも
    のであることを特徴とする請求項７記載のプラズマディ
    スプレイパネルの駆動方法。
  11. 【請求項１１】 前記奇数フィールドにおける前記他方
    の電極間において、前記維持電極Ｘi を接地電位とする
    と共に、前記偶数フィールドにおける前記他方の電極間
    において、前記走査電極Ｙn を接地電位とすることを特
    徴とする請求項１０記載のプラズマディスプレイパネル
    の駆動方法。
  12. 【請求項１２】 前記奇数フィールド及び偶数フィール
    ドにおける前記リセット放電の際、前記アドレス電極Ａ
    j を、前記一方の電極間の中間電位以上であり、かつ、
    前記他方の電極間の中間電位以下の電位とすることを特
    徴とする請求項８乃至１１記載のプラズマディスプレイ
    パネルの駆動方法。
  13. 【請求項１３】 前記奇数フィールドにおける前記リセ
    ット放電は、前記奇数番目の維持電極Ｘ2i-1と前記走査
    電極Ｙ2n-1間及び、前記偶数番目の維持電極Ｘ2iと前記
    走査電極Ｙ2n間のうち、いずれか一方において前記維持
    電極Ｘi 及び前記走査電極Ｙn にそれぞれ互いに異なる
    極性の第一及び第二のパルスを印加すると共に、他方に
    おいて前記維持電極Ｘi 及び前記走査電極Ｙn のいずれ
    かに放電極間の電開始電圧以上の負極性の第四のパルス
    を印加するものであり、 前記偶数フィールドにおける前記リセット放電は、前記
    奇数番目の維持電極Ｘ2i-1と前記偶数番目の走査電極Ｙ
    2n間及び、前記偶数番目の維持電極Ｘ2iと前記奇数番目
    の走査電極Ｙ2n-1間のうち、いずれか一方において前記
    維持電極Ｘi 及び前記走査電極Ｙn にそれぞれ互いに異
    なる極性の第一及び第二のパルスを印加すると共に、他
    方において前記維持電極Ｘi 及び前記走査電極Ｙn のい
    ずれかに電極間の放電開始電圧以上の負極性の第四のパ
    ルスを印加するものであることを特徴とする請求項２記
    載のプラズマディスプレイパネルの駆動方法。
  14. 【請求項１４】 前記奇数フィールドにおける前記一方
    の電極間において、前記走査電極Ｙn には正極性の前記
    第一のパルスを印加し、前記維持電極Ｘi には負極性の
    前記第二のパルスを印加すると共に、前記他方の電極間
    において、前記走査電極Ｙn に負極性の前記第四のパル
    スを印加するものであり、 前記偶数フィールドにおける前記一方の電極間におい
    て、前記維持電極Ｘi には正極性の前記第一のパルスを
    印加し、前記走査電極Ｙn には負極性の前記第二のパル
    スを印加すると共に、前記他方の電極間において、前記
    維持電極Ｘi に負極性の前記第四のパルスを印加するも
    のであることを特徴とする請求項１３記載のプラズマデ
    ィスプレイパネルの駆動方法。
  15. 【請求項１５】 前記奇数フィールドにおける前記他方
    の電極間において、前記維持電極Ｘi を接地電位とする
    と共に、前記偶数フィールドにおける前記他方の電極間
    において、前記走査電極Ｙn を接地電位とすることを特
    徴とする請求項１４記載のプラズマディスプレイパネル
    の駆動方法。
  16. 【請求項１６】 前記奇数フィールドにおける前記一方
    の電極間において、前記維持電極Ｘi には正極性の前記
    第一のパルスを印加し、前記走査電極Ｙn には負極性の
    前記第二のパルスを印加すると共に、前記他方の電極間
    において、前記維持電極Ｘi に負極性の前記第四のパル
    スを印加するものであり、 前記偶数フィールドにおける前記一方の電極間におい
    て、前記走査電極Ｙn には正極性の前記第一のパルスを
    印加し、前記維持電極Ｘi には負極性の前記第二のパル
    スを印加すると共に、前記他方の電極間において、前記
    走査電極Ｙn に負極性の前記第四のパルスを印加するも
    のであることを特徴とする請求項１３記載のプラズマデ
    ィスプレイパネルの駆動方法。
  17. 【請求項１７】 前記奇数フィールドにおける前記他方
    の電極間において、前記走査電極Ｙn を接地電位とする
    と共に、前記偶数フィールドにおける前記他方の電極間
    において、前記維持電極Ｘi を接地電位とすることを特
    徴とする請求項１６記載のプラズマディスプレイパネル
    の駆動方法。
  18. 【請求項１８】 前記奇数フィールド及び偶数フィール
    ドにおける前記リセット放電の際、前記アドレス電極Ａ
    j を、前記他方の電極間の中間電位以上であり、かつ、
    前記一方の電極間の中間電位以下の電位とすることを特
    徴とする請求項１５又は１７記載のプラズマディスプレ
    イパネルの駆動方法。
  19. 【請求項１９】 前記奇数フィールドにおける前記リセ
    ット放電は、前記奇数番目の維持電極Ｘ2i-1と前記走査
    電極Ｙ2n-1間及び、前記偶数番目の維持電極Ｘ2iと前記
    走査電極Ｙ2n間にて異なるタイミングで行うものであ
    り、 前記偶数フィールドにおける前記リセット放電は、前記
    奇数番目の維持電極Ｘ2i-1と前記偶数番目の走査電極Ｙ
    2n間及び、前記偶数番目の維持電極Ｘ2iと前記奇数番目
    の走査電極Ｙ2n-1間にて異なるタイミングで行うもので
    あることを特徴とする請求項１記載のプラズマディスプ
    レイパネルの駆動方法。
  20. 【請求項２０】 前記奇数フィールド及び偶数フィール
    ドにおける前記リセット期間は、それぞれ第一のリセッ
    ト期間及び第二のリセット期間とを有し、 前記奇数フィールドにおいて、前記奇数番目の維持電極
    Ｘ2i-1と前記走査電極Ｙ2n-1間及び、前記偶数番目の維
    持電極Ｘ2iと前記走査電極Ｙ2n間のうち、一方でのリセ
    ット放電を該第一のリセット期間にて行った後、引き続
    く第二のリセット期間にて他方の電極間でのリセット放
    電を行い、 次いで、該一方の電極間による表示のためのアドレス放
    電を順次行った後、該他方の電極間による表示のための
    アドレス放電を順次行い、 次いで、該一方及び他方の電極間による維持放電を実施
    するものであり、 前記偶数フィールドにおいて、前記奇数番目の維持電極
    Ｘ2i-1と前記偶数番目の走査電極Ｙ2n間及び、前記偶数
    番目の維持電極Ｘ2iと前記奇数番目の走査電極Ｙ2n-1間
    のうち、一方でのリセット放電を該第一のリセット期間
    にて行った後、引き続く第二のリセット期間にて他方の
    電極間でのリセット放電を行い、 次いで、該一方の電極間による表示のためのアドレス放
    電を順次行った後、該他方の電極間による表示のための
    アドレス放電を順次行い、 次いで、該一方及び他方の電極間による維持放電を実施
    することを特徴とする請求項１９記載のプラズマディス
    プレイパネルの駆動方法。
  21. 【請求項２１】 前記奇数フィールドにおいて、前記第
    一のリセット期間に前記一方の電極間に電極間の放電開
    始電圧以上の正極性の第三のパルスを印加し、次いで前
    記第二のリセット期間に前記他方の電極間に電極間の放
    電開始電圧以上の正極性の第三のパルスを印加するもの
    であり、 前記偶数フィールドにおいて、前記第一のリセット期間
    に前記一方の電極間に電極間の放電開始電圧以上の正極
    性の第三のパルスを印加し、次いで前記第二のリセット
    期間に前記他方の電極間に電極間の放電開始電圧以上の
    正極性の第三のパルスを印加するものであることを特徴
    とする請求項２０記載のプラズマディスプレイパネルの
    駆動方法。
  22. 【請求項２２】 前記奇数フィールドにおいて、前記第
    一のリセット期間に前記一方の電極間の維持電極Ｘi に
    前記第三のパルスを印加すると共に、前記他方の電極間
    の走査電極Ｙn に正極性の第一のパルスを印加し、次い
    で前記第二のリセット期間に該他方の電極間の維持電極
    Ｘi に該第三のパルスを印加すると共に、該一方の電極
    間の維持電極Ｘi に該第一のパルスを印加するものであ
    り、 前記偶数フィールドにおいて、前記第一のリセット期間
    に前記一方の電極間の走査電極Ｙn に前記第三のパルス
    を印加すると共に、前記他方の電極間の維持電極Ｘi に
    正極性の第一のパルスを印加し、次いで前記第二のリセ
    ット期間に該他方の電極間の走査電極Ｙn に該第三のパ
    ルスを印加すると共に、該一方の電極間の走査電極Ｙn
    に該第一のパルスを印加することを特徴とする請求項２
    １記載のプラズマディスプレイパネルの駆動方法。
  23. 【請求項２３】 前記奇数フィールドにおいて、前記第
    一のリセット期間に前記一方の電極間の走査電極Ｙn に
    前記第三のパルスを印加すると共に、前記他方の電極間
    の維持電極Ｘi に正極性の第一のパルスを印加し、次い
    で前記第二のリセット期間に該他方の電極間の走査電極
    Ｙn に該第三のパルスを印加すると共に、該一方の電極
    間の走査電極Ｙn に該第一のパルスを印加するものであ
    り、 前記偶数フィールドにおいて、前記第一のリセット期間
    に前記一方の電極間の維持電極Ｘi に前記第三のパルス
    を印加すると共に、前記他方の電極間の走査電極Ｙn に
    正極性の第一のパルスを印加し、次いで前記第二のリセ
    ット期間に該他方の電極間の維持電極Ｘi に該第三のパ
    ルスを印加すると共に、該一方の電極間の維持電極Ｘi
    に該第一のパルスを印加することを特徴とする請求項２
    １記載のプラズマディスプレイパネルの駆動方法。
  24. 【請求項２４】 前記奇数フィールド及び偶数フィール
    ドにおける前記リセット期間の間、前記アドレス電極Ａ
    j を、前記一方の電極間の中間電位と前記他方の電極間
    の中間電位との間の電位とすることを特徴とする請求項
    ２２乃至２３記載のプラズマディスプレイパネルの駆動
    方法。
  25. 【請求項２５】 前記奇数フィールド及び偶数フィール
    ドにおける前記リセット期間は、それぞれ第一のリセッ
    ト期間及び第二のリセット期間とを有し、 前記奇数フィールドにおいて、前記奇数番目の維持電極
    Ｘ2i-1と前記走査電極Ｙ2n-1間及び、前記偶数番目の維
    持電極Ｘ2iと前記走査電極Ｙ2n間のうち、一方でのリセ
    ット放電を該第一のリセット期間にて行った後、該一方
    の電極間による表示のためのアドレス放電を順次行い、 次いで、他方の電極間でのリセット放電を該第二のリセ
    ット期間にて行った後、該他方の電極間による表示のた
    めのアドレス放電を順次行い、 次いで、該一方及び他方の電極間による維持放電を実施
    するものであり、 前記偶数フィールドにおいて、前記奇数番目の維持電極
    Ｘ2i-1と前記偶数番目の走査電極Ｙ2n間及び、前記偶数
    番目の維持電極Ｘ2iと前記奇数番目の走査電極Ｙ2n-1間
    のうち、一方でのリセット放電を該第一のリセット期間
    にて行った後、該一方の電極間による表示のためのアド
    レス放電を順次行い、 次いで、他方の電極間でのリセット放電を該第二のリセ
    ット期間にて行った後、該他方の電極間による表示のた
    めのアドレス放電を順次行い、 次いで、該一方及び他方の電極間による維持放電を実施
    することを特徴とする請求項１９記載のプラズマディス
    プレイパネルの駆動方法。
  26. 【請求項２６】 前記奇数フィールドにおいて、前記第
    一のリセット期間に前記一方の電極間に放電開始電圧以
    上の正極性の第三のパルスを印加すると共に、前記他方
    の電極間の前記維持電極Ｘi 及び走査電極Ｙn にそれぞ
    れ正極性の第一のパルスを印加し、次いで前記第二のリ
    セット期間に前記他方の電極間に放電開始電圧以上の正
    極性の第三のパルスを印加すると共に、前記一方の電極
    間の前記維持電極Ｘi 及び走査電極Ｙn にそれぞれ正極
    性の第一のパルスを印加するものであり、 前記偶数フィールドにおいて、前記第一のリセット期間
    に前記一方の電極間に放電開始電圧以上の正極性の第三
    のパルスを印加すると共に、前記他方の電極間の前記維
    持電極Ｘi 及び走査電極Ｙn にそれぞれ正極性の第一の
    パルスを印加し、次いで前記第二のリセット期間に前記
    他方の電極間に放電開始電圧以上の正極性の第三のパル
    スを印加すると共に、前記一方の電極間の前記維持電極
    Ｘi 及び走査電極Ｙn にそれぞれ正極性の第一のパルス
    を印加するものであることを特徴とする請求項２０又は
    ２５記載のプラズマディスプレイパネルの駆動方法。
  27. 【請求項２７】 前記奇数フィールドの前記第一のリセ
    ット期間において、前記一方の電極間の前記維持電極Ｘ
    i 及び走査電極Ｙn に互いに極性の異なる第一及び第二
    のパルスを印加し、前記第二のリセット期間において、
    前記他方の電極間の前記維持電極Ｘi 及び走査電極Ｙn
    に互いに極性の異なる該第一及び第二のパルスを印加す
    るものであり、 前記偶数フィールドの前記第一のリセット期間におい
    て、前記一方の電極間の前記維持電極Ｘi 及び走査電極
    Ｙn に互いに極性の異なる第一及び第二のパルスを印加
    し、前記第二のリセット期間において、前記他方の電極
    間の前記維持電極Ｘi 及び走査電極Ｙn に互いに極性の
    異なる該第一及び第二のパルスを印加することを特徴と
    する請求項２０又は２５記載のプラズマディスプレイパ
    ネルの駆動方法。
  28. 【請求項２８】 前記奇数フィールド及び偶数フィール
    ドは、前記リセット期間、アドレス期間、維持放電期間
    とをそれぞれ備えたサブフィールドを複数有し、 該奇数フィールドから該偶数フィールドへ、又は該偶数
    フィールドから該奇数フィールドへと移行した際の最初
    の該サブフィールドにおける該リセット期間は、全ての
    前記維持電極Ｘi 及び走査電極Ｙn 間の電位差を、それ
    ぞれ電極間の放電開始電圧以上とすることを特徴とする
    請求項１記載のプラズマディスプレイパネルの駆動方
    法。
  29. 【請求項２９】 第１の基板上に複数の維持電極Ｘi 及
    び走査電極Ｙn を表示ラインごとに隣接して配置すると
    共に、該第１の基板と対向する第２の基板上に、該維持
    電極Ｘi 及び該走査電極Ｙn とは電気的に離間した複数
    のアドレス電極Ａj を該維持電極Ｘi 及び該走査電極Ｙ
    n と交差するように配置し、各交差領域にそれぞれ放電
    セルを形成したプラズマディスプレイパネルであって、 奇数番目の維持電極Ｘ2i-1と走査電極Ｙ2n-1間及び、偶
    数番目の維持電極Ｘ2iと走査電極Ｙ2n間にてそれぞれ表
    示を行う奇数フィールドと、奇数番目の維持電極Ｘ2i-1
    と偶数番目の走査電極Ｙ2n間及び、偶数番目の維持電極
    Ｘ2iと奇数番目の走査電極Ｙ2n-1間にてそれぞれ表示を
    行う偶数フィールドとを備え、各奇数フィールド及び偶
    数フィールドは、それぞれ複数の該放電セル内にてリセ
    ット放電を実施するリセット期間を含み、 前記奇数フィールドのリセット期間における該奇数番目
    の維持電極Ｘ2i-1と該偶数番目の走査電極Ｙ2n間及び、
    該偶数番目の維持電極Ｘ2iと該奇数番目の走査電極Ｙ
    2n-1間の電位差、前記偶数フィールドのリセット期間に
    おける該奇数番目の維持電極Ｘ2i-1と該走査電極Ｙ2n-1
    間及び、偶数番目の該維持電極Ｘ2iと該走査電極Ｙ2n間
    の電位差が、それぞれ放電開始電圧未満に設定されてな
    ることを特徴とするプラズマディスプレイパネル。
  30. 【請求項３０】 第１の基板上に複数の維持電極Ｘi 及
    び走査電極Ｙn を表示ラインごとに隣接して配置すると
    共に、該第１の基板と対向する第２の基板上に、該維持
    電極Ｘi 及び該走査電極Ｙn とは電気的に離間した複数
    のアドレス電極Ａj を該維持電極Ｘi 及び該走査電極Ｙ
    n と交差するように配置し、各交差領域にそれぞれ放電
    セルを形成したプラズマディスプレイパネルと、 該維持電極Ｘi 、該走査電極Ｙn 、及び該アドレス電極
    Ａj をそれぞれ駆動するための駆動回路とを有し、 奇数番目の維持電極Ｘ2i-1と走査電極Ｙ2n-1間及び、偶
    数番目の維持電極Ｘ2iと走査電極Ｙ2n間にてそれぞれ表
    示を行う奇数フィールドと、奇数番目の維持電極Ｘ2i-1
    と偶数番目の走査電極Ｙ2n間及び、偶数番目の維持電極
    Ｘ2iと奇数番目の走査電極Ｙ2n-1間にてそれぞれ表示を
    行う偶数フィールドとを備え、各奇数フィールド及び偶
    数フィールドは、それぞれ複数の該放電セル内にてリセ
    ット放電を実施するリセット期間を含む表示装置におい
    て、 前記奇数フィールドのリセット期間における該奇数番目
    の維持電極Ｘ2i-1と該偶数番目の走査電極Ｙ2n間及び、
    該偶数番目の維持電極Ｘ2iと該奇数番目の走査電極Ｙ
    2n-1間の電位差、前記偶数フィールドのリセット期間に
    おける該奇数番目の維持電極Ｘ2i-1と該走査電極Ｙ2n-1
    間及び、偶数番目の該維持電極Ｘ2iと該走査電極Ｙ2n間
    の電位差が、それぞれ放電開始電圧未満に設定されてな
    ることを特徴とする表示装置。
JP01270097A 1997-01-27 1997-01-27 プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置 Expired - Fee Related JP3221341B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP01270097A JP3221341B2 (ja) 1997-01-27 1997-01-27 プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置
EP97306454A EP0855691B1 (en) 1997-01-27 1997-08-22 Plasma display panel
DE69733190T DE69733190T2 (de) 1997-01-27 1997-08-22 Plasmaanzeigetafel
TW086112087A TW337575B (en) 1997-01-27 1997-08-22 Method of driving plasma display panel and display apparatus using the same
US08/917,332 US6160529A (en) 1997-01-27 1997-08-25 Method of driving plasma display panel, and display apparatus using the same
KR1019970045913A KR100271541B1 (ko) 1997-01-27 1997-09-05 플라스마디스플레이패널의구동방법,플라스마디스플레이패널및표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01270097A JP3221341B2 (ja) 1997-01-27 1997-01-27 プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置

Publications (2)

Publication Number Publication Date
JPH10207417A JPH10207417A (ja) 1998-08-07
JP3221341B2 true JP3221341B2 (ja) 2001-10-22

Family

ID=11812679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01270097A Expired - Fee Related JP3221341B2 (ja) 1997-01-27 1997-01-27 プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置

Country Status (6)

Country Link
US (1) US6160529A (ja)
EP (1) EP0855691B1 (ja)
JP (1) JP3221341B2 (ja)
KR (1) KR100271541B1 (ja)
DE (1) DE69733190T2 (ja)
TW (1) TW337575B (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758204B1 (fr) * 1997-01-07 1999-04-09 Thomson Tubes Electroniques Procede de commande d'adressage d'un panneau a plasma de type alternatif
KR100347586B1 (ko) * 1998-03-13 2002-11-29 현대 프라즈마 주식회사 교류형플라즈마디스플레이패널구동방법
JP3640527B2 (ja) * 1998-05-19 2005-04-20 富士通株式会社 プラズマディスプレイ装置
JP3420938B2 (ja) 1998-05-27 2003-06-30 富士通株式会社 プラズマディスプレイパネル駆動方法および駆動装置
JP4210805B2 (ja) 1998-06-05 2009-01-21 株式会社日立プラズマパテントライセンシング ガス放電デバイスの駆動方法
JP3424587B2 (ja) 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
KR100290830B1 (ko) * 1998-07-04 2001-06-01 구자홍 플라즈마디스플레이패널구동방법및장치
TW389883B (en) * 1998-08-26 2000-05-11 Acer Display Tech Inc Method of driving the plasma display panel
EP1199700B1 (en) 1998-09-04 2008-10-22 Matsushita Electric Industrial Co., Ltd. A plasma display panel driving method and apparatus
JP2000112431A (ja) * 1998-10-01 2000-04-21 Fujitsu Ltd ディスプレイ駆動方法及びその装置
TW400530B (en) * 1998-11-05 2000-08-01 Acer Display Tech Inc The method of decreasing the phenomena of dark area in the plasma monitor
JP3466098B2 (ja) 1998-11-20 2003-11-10 富士通株式会社 ガス放電パネルの駆動方法
EP1022713A3 (en) * 1999-01-14 2000-12-06 Nec Corporation Method of driving AC-discharge plasma display panel
NO311317B1 (no) * 1999-04-30 2001-11-12 Thin Film Electronics Asa Apparat omfattende elektroniske og/eller optoelektroniske kretser samt fremgangsmåte til å realisere og/eller integrerekretser av denne art i apparatet
JP3201603B1 (ja) * 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
EP1145215A2 (en) * 1999-07-10 2001-10-17 Koninklijke Philips Electronics N.V. A progressive sustain method of driving a plasma display panel
JP3576051B2 (ja) * 1999-10-28 2004-10-13 富士通株式会社 プラズマディスプレイパネル及びその駆動方法
JP2002006801A (ja) * 2000-06-21 2002-01-11 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法
JP2002014648A (ja) 2000-06-28 2002-01-18 Nec Corp プラズマディスプレイパネルの駆動方法
JP2002082650A (ja) * 2000-06-30 2002-03-22 Nec Corp プラズマディスプレイパネル及びその駆動方法
KR20020019670A (ko) * 2000-09-06 2002-03-13 김순택 플라즈마 표시 패널의 구동 방법
US6686897B2 (en) * 2000-09-21 2004-02-03 Au Optronics Corp. Plasma display panel and method of driving the same
TW494372B (en) * 2000-09-21 2002-07-11 Au Optronics Corp Driving method of plasma display panel and apparatus thereof
JP3485874B2 (ja) * 2000-10-04 2004-01-13 富士通日立プラズマディスプレイ株式会社 Ｐｄｐの駆動方法および表示装置
US7091935B2 (en) 2001-03-26 2006-08-15 Lg Electronics Inc. Method of driving plasma display panel using selective inversion address method
CN1531719A (zh) * 2001-05-29 2004-09-22 皇家菲利浦电子有限公司 用于显示像素的显示驱动装置和方法以及包括有这种显示驱动装置的图像显示设备
JP5063841B2 (ja) * 2001-06-27 2012-10-31 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100607511B1 (ko) * 2001-08-17 2006-08-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100458569B1 (ko) * 2002-02-15 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20030079340A (ko) * 2002-04-03 2003-10-10 오리온전기 주식회사 교류형 플라즈마 디스플레이 패널 구동 회로 및 그 구동방법
KR100480152B1 (ko) * 2002-05-17 2005-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
EP1471491A3 (en) * 2003-04-22 2005-03-23 Samsung SDI Co., Ltd. Plasma display panel and driving method thereof
KR100508921B1 (ko) * 2003-04-29 2005-08-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP2005031479A (ja) * 2003-07-08 2005-02-03 Nec Plasma Display Corp プラズマディスプレイ装置及びその駆動方法
KR100515341B1 (ko) * 2003-09-02 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100551124B1 (ko) * 2003-12-31 2006-02-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100726634B1 (ko) * 2004-04-27 2007-06-12 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법
KR100570970B1 (ko) * 2004-05-06 2006-04-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP4577681B2 (ja) * 2004-07-30 2010-11-10 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
JP4951907B2 (ja) * 2005-09-16 2012-06-13 富士電機株式会社 半導体回路、インバータ回路および半導体装置
JPWO2007088601A1 (ja) * 2006-02-01 2009-06-25 日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4828994B2 (ja) * 2006-04-13 2011-11-30 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100793061B1 (ko) * 2006-09-12 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
US20080278415A1 (en) * 2007-05-09 2008-11-13 Pioneer Corporation Method for driving plasma display panel
KR20090044782A (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100913586B1 (ko) * 2007-11-01 2009-08-26 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20090044780A (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 장치
JPWO2009157181A1 (ja) * 2008-06-26 2011-12-08 パナソニック株式会社 プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772884A (en) * 1985-10-15 1988-09-20 University Patents, Inc. Independent sustain and address plasma display panel
JP2629944B2 (ja) * 1989-02-20 1997-07-16 富士通株式会社 ガス放電パネルとその駆動方法
KR910008438B1 (ko) * 1989-03-31 1991-10-15 삼성전관 주식회사 플라즈마 디스플레이 패널의 스캔라인 구동 분리방법
JPH052993A (ja) * 1991-06-26 1993-01-08 Fujitsu Ltd 面放電型プラズマデイスプレイパネル及びその駆動方法
JP3276406B2 (ja) * 1992-07-24 2002-04-22 富士通株式会社 プラズマディスプレイの駆動方法
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP3644712B2 (ja) * 1994-02-01 2005-05-11 富士通株式会社 平面表示装置
US5656893A (en) * 1994-04-28 1997-08-12 Matsushita Electric Industrial Co., Ltd. Gas discharge display apparatus
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ

Also Published As

Publication number Publication date
JPH10207417A (ja) 1998-08-07
KR19980069930A (ko) 1998-10-26
EP0855691A1 (en) 1998-07-29
DE69733190D1 (de) 2005-06-09
TW337575B (en) 1998-08-01
EP0855691B1 (en) 2005-05-04
KR100271541B1 (ko) 2000-11-15
DE69733190T2 (de) 2005-11-10
US6160529A (en) 2000-12-12

Similar Documents

Publication Publication Date Title
JP3221341B2 (ja) プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置
KR100493775B1 (ko) Ａｃ-방전 플라즈마 표시 패널의 구동 방법
JP3556097B2 (ja) プラズマディスプレイパネル駆動方法
JP4162434B2 (ja) プラズマディスプレイパネルの駆動方法
JP3259766B2 (ja) プラズマディスプレイパネルの駆動方法
US20060119544A1 (en) Plasma display and method for driving the same
JPH11327505A (ja) プラズマディスプレイ装置の駆動方法
KR20020062141A (ko) 플라즈마 디스플레이 장치의 구동 방법 및 플라즈마디스플레이 장치
US6281635B1 (en) Separate voltage driving method and apparatus for plasma display panel
US6087779A (en) Method of driving plasma display and plasma display apparatus using the method
JP3524323B2 (ja) プラズマディスプレイパネルの駆動装置
JP3485874B2 (ja) Ｐｄｐの駆動方法および表示装置
US6169527B1 (en) Interlace plasma display apparatus partly shading display lines
JP3328932B2 (ja) プラズマディスプレイパネルの駆動方法
JP3630640B2 (ja) プラズマディスプレイパネルおよびその駆動方法
US20050225508A1 (en) Plasma display panel initialization and driving method and apparatus
US7006060B2 (en) Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio
US20020067320A1 (en) Display panel with sustain electrodes
US20050264475A1 (en) Plasma display device and driving method thereof
KR100542227B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
JP4332585B2 (ja) プラズマディスプレイパネルの駆動方法
JP4108916B2 (ja) プラズマ表示パネルの駆動方法
US20020044107A1 (en) Method of driving a plasma display panel, and a plasma display apparatus using the method
JP4223541B2 (ja) プラズマディスプレイパネルの駆動方法
JP4580162B2 (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010717

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees