JP4574426B2 - データ処理装置装置およびデータ処理方法 - Google Patents

データ処理装置装置およびデータ処理方法 Download PDF

Info

Publication number
JP4574426B2
JP4574426B2 JP2005123528A JP2005123528A JP4574426B2 JP 4574426 B2 JP4574426 B2 JP 4574426B2 JP 2005123528 A JP2005123528 A JP 2005123528A JP 2005123528 A JP2005123528 A JP 2005123528A JP 4574426 B2 JP4574426 B2 JP 4574426B2
Authority
JP
Japan
Prior art keywords
area
write
address
read
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005123528A
Other languages
English (en)
Other versions
JP2006303962A5 (ja
JP2006303962A (ja
Inventor
雅人 参納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005123528A priority Critical patent/JP4574426B2/ja
Publication of JP2006303962A publication Critical patent/JP2006303962A/ja
Publication of JP2006303962A5 publication Critical patent/JP2006303962A5/ja
Application granted granted Critical
Publication of JP4574426B2 publication Critical patent/JP4574426B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Storing Facsimile Image Data (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Image Input (AREA)

Description

本発明は、同一メモリ上に読み出し領域と書き込み領域を設定し、読み出し領域から読み出したデータを書き込み領域に書き込むデータ処理装置およびデータ処理方法に関する。
従来より、メモリの記憶領域を有効に使用するために原画像データを読み出しながら圧縮された圧縮画像データを原画像データが記憶されていた領域に上書きして記憶させる方法が提案されている。例えば、メモリの空き容量が無くなった時点で、すでにメモリに記憶されている原画像データに圧縮処理を行って、圧縮画像データを上書き保存することにより、メモリの空き容量を確保することが知られている。(特許文献1参照)
特開2002−374488号公報
しかしながら、例えばRAW形式の原画像データから画像処理された画像データに対してJPEG圧縮を行う場合には圧縮画像データのサイズが原画像データのサイズよりも大きくなってしまう場合や、一部分に複雑なデータがあった場合には、まだ読み出していない原画像データの領域に圧縮画像データを書き込んでしまう場合がある。
本発明の目的は、原画像データを読み出して、圧縮画像データを上書きしていくデータ処理装置および方法において、まだ読み出していない原画像データの領域に圧縮画像データを書き込んでしまうことのないデータ処理装置および方法を提供することにある。
このような課題に鑑み、本発明は、同一メモリ上に読み出し領域と書き込み領域を設定し、読み出し領域から読み出したデータに対して圧縮処理を施し、圧縮処理されたデータを再度書き込み領域に書き込むデータ処理装置であって、読み出し領域と重ならない領域に前記読み出されたデータに対して圧縮処理が施された圧縮データの書き込み領域を設定する書き込み領域設定手段と、設定した書き込み領域に前記圧縮データの書き込みが完了したときの書き込み領域の書き込みアドレスおよび読み出し領域の読み出しアドレスを取得するアドレス取得手段と、
取得した前記書き込みアドレスと前記読み出しアドレスとの差分が所定量以下かどうかを判定する判定手段と、前記書き込みアドレスと前記読み出しアドレスとの差分が所定量以下である場合に、前記書き込み領域設定手段にて設定された前記書き込み領域の先頭アドレスから前記アドレス取得手段によって取得した前記書き込みアドレスまでの圧縮データを記録媒体に転送する転送手段と、前記転送手段によって圧縮データが転送された後、前記書き込み領域設定手段にて設定された前記書き込み領域の先頭アドレスと前記アドレス取得手段によって取得した前記読み出しアドレスに基づいて前記書き込み領域設定手段にて設定された前記書き込み領域に書き込み領域を再設定する書き込み領域再設定手段とを有することを特徴とする。
最初の書き込み領域を設定する際に、書き込み領域の先頭アドレスを読み出し領域の先頭アドレスよりも前に設定して、設定した書き込み領域に書き込みができなくなったときの読み出し領域の読み出しアドレスを取得し、取得した読み出しアドレスに基づいて書き込み領域を再設定する書き込み領域が設定されるので、まだ読み出していない読み出し領域を書き込み領域に設定することがない。したがって、例えばJPEG圧縮を行う場合には圧縮画像データのサイズが原画像データのサイズよりも大きくなってしまったとしても、まだ読み出していない原画像データの領域に圧縮画像データを書き込んでしまうことがない。
図1は、本発明を実施した画像処理装置の構成を示す図である。
図1において、100は撮像が可能な画像処理装置である。
10は撮影レンズ、12は絞り機能を備えるシャッター、14は光学像を電気信号に変換する撮像素子、16は撮像素子14のアナログ信号出力をディジタル信号に変換するA/D変換器である。
18は撮像素子14、A/D変換器16、D/A変換器26にクロック信号や制御信号を供給するタイミング発生回路であり、メモリ制御回路22及びシステム制御回路50により制御される。
20は画像処理回路であり、A/D変換器16からのデータ或いはメモリ制御回路22からのデータに対して所定の画素補間処理や色変換処理を行う。オリジナル画像から画像処理パラメータ変換画像の処理もここで行われる。
また、画像処理回路20においては、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてシステム制御回路50が露光制御手段40、測距制御手段42に対して制御を行う、TTL(スルー・ザ・レンズ)方式のAF(オートフォーカス)処理、AE(自動露出)処理、EF(フラッシュプリ発光)処理を行っている。
さらに、画像処理回路20においては、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてTTL方式のAWB(オートホワイトバランス)処理も行っている。
22はメモリ制御回路であり、A/D変換器16、タイミング発生回路18、画像処理回路20、画像表示メモリ24、D/A変換器26、メモリ30、圧縮・伸長回路32を制御する。
A/D変換器16のデータが画像処理回路20、メモリ制御回路22を介して、或いはA/D変換器16のデータが直接メモリ制御回路22を介して、画像表示メモリ24或いはメモリ30に書き込まれる。
24は画像表示メモリ、26はD/A変換器、28はTFT LCD等から成る画像表示部であり、画像表示メモリ24に書き込まれた表示用の画像データはD/A変換器26を介して画像表示部28により表示される。
画像表示部28を用いて撮像した画像データを逐次表示すれば、電子ファインダー機能を実現することが可能である。
また、画像表示部28は、システム制御回路50の指示により任意に表示をON/OFFすることが可能であり、表示をOFFにした場合には画像処理装置100の電力消費を大幅に低減することが出来る。
30は撮影した静止画像や動画像を格納するためのメモリであり、所定枚数の静止画像や所定時間の動画像を格納するのに十分な記憶量を備えている。
これにより、複数枚の静止画像を連続して撮影する連写撮影やパノラマ撮影の場合にも、大量の画像書き込みをメモリ30に対して行うことが可能となる。
また、メモリ30はシステム制御回路50の作業領域としても使用することが可能である。
32は適応離散コサイン変換(ADCT)等により画像データを圧縮伸長する圧縮伸長回路であり、メモリ30に格納された画像を読み込んで圧縮処理或いは伸長処理を行い、処理を終えたデータをメモリ30に書き込む。メモリ30のデータを圧縮・伸長するためにデータを転送したり、圧縮伸張回路32で圧縮・伸張したデータをメモリ30に転送する際にはメモリ制御回路によるDMA(Direct Memory Access)でデータの転送を行うことができる。
40は絞り機能を備えるシャッター12を制御する露光制御手段であり、フラッシュ48と連携することによりフラッシュ調光機能も有するものである。
42は撮影レンズ10のフォーカシングを制御する測距制御手段、44は撮影レンズ10のズーミングを制御するズーム制御手段、46はバリアである保護手段102の動作を制御するバリア制御手段である。
48はフラッシュであり、AF補助光の投光機能、フラッシュ調光機能も有する。
露光制御手段40、測距制御手段42はTTL方式を用いて制御されており、撮像した画像データを画像処理回路20によって演算した演算結果に基づき、システム制御回路50が露光制御手段40、測距制御手段42に対して制御を行う。
50は画像処理装置100全体を制御するシステム制御回路、52はシステム制御回路50の動作用の定数、変数、プログラム等を記憶するメモリである。
54はシステム制御回路50でのプログラムの実行に応じて、文字、画像、音声等を用いて動作状態やメッセージ等を表示する液晶表示装置、スピーカー等の表示部であり、画像処理装置100の操作部近辺の視認し易い位置に単数或いは複数個所設置され、例えばLCDやLED、発音素子等の組み合わせにより構成されている。
また、表示部54は、その一部の機能が光学ファインダー104内に設置されている。
表示部54の表示内容のうち、LCD等に表示するものとしては、シングルショット/連写撮影表示、セルフタイマー表示、圧縮率表示、記録画素数表示、記録枚数表示、残撮影可能枚数表示、シャッタースピード表示、絞り値表示、露出補正表示、フラッシュ表示、赤目緩和表示、マクロ撮影表示、ブザー設定表示、時計用電池残量表示、電池残量表示、エラー表示、複数桁の数字による情報表示、記録媒体200及び210の着脱状態表示、通信I/F動作表示、日付け・時刻表示や記録メニュー等がある。
また、表示部54の表示内容のうち、光学ファインダー104内に表示するものとしては、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示、等がある。
56は電気的に消去・記録可能な不揮発性メモリであり、例えばEEPROM等が用いられる。
60、62、64、66、68及び70は、システム制御回路50の各種の動作指示を入力するための操作手段であり、スイッチやダイアル、タッチパネル、視線検知によるポインティング、音声認識装置等の単数或いは複数の組み合わせで構成される。
ここで、これらの操作手段の具体的な説明を行う。
60はモードダイアルスイッチで、電源オフ、自動撮影モード、撮影モード、パノラマ撮影モード、再生モード、マルチ画面再生・消去モード、PC接続モード等の各機能モードを切り替え設定することが出来る。
62はシャッタースイッチSW1で、不図示のシャッターボタンの第1ストロークでONとなり、AF(オートフォーカス)処理、AE(自動露出)処理、AWB(オートホワイトバランス)処理、EF(フラッシュプリ発光)処理等の動作開始を指示する。
64はシャッタースイッチSW2で、不図示のシャッターボタンの第1ストロークに続く第2ストロークでONとなり、撮像素子12から読み出した信号をA/D変換器16、メモリ制御回路22を介してメモリ30に画像データを書き込む露光処理、画像処理回路20やメモリ制御回路22での演算を用いた現像処理、メモリ30から画像データを読み出し、圧縮・伸長回路32で圧縮を行い、記録媒体200或いは210に画像データを書き込む記録処理という一連の処理の動作開始を指示する。
66は画像表示ON/OFFスイッチで、画像表示部28のON/OFFを設定することが出来る。
この機能により、光学ファインダー104を用いて撮影を行う際に、TFT LCD等から成る画像表示部への電流供給を遮断することにより、省電力を図ることが可能となる。
68はクイックレビューON/OFFスイッチで、撮影直後に撮影した画像データを自動再生するクイックレビュー機能を設定する。
70は各種ボタンやタッチパネル等からなる操作部で、メニューボタン、セットボタン、マクロボタン、マルチ画面再生改ページボタン、フラッシュ設定ボタン、単写/連写/セルフタイマー切り替えボタン、メニュー移動+(プラス)ボタン、メニュー移動−(マイナス)ボタン、再生画像移動+(プラス)ボタン、再生画像−(マイナス)ボタン、撮影画質選択ボタン、露出補正ボタン、日付/時間設定ボタン等がある。
80は電源制御手段で、電池検出回路、DC−DCコンバータ、通電するブロックを切り替えるスイッチ回路等により構成されており、電池の装着の有無、電池の種類、電池残量の検出を行い、検出結果及びシステム制御回路50の指示に基づいてDC−DCコンバータを制御し、必要な電圧を必要な期間、記録媒体を含む各部へ供給する。
82はコネクタ、84はコネクタ、86はアルカリ電池やリチウム電池等の一次電池やNiCd電池やNiMH電池、Li電池等の二次電池、ACアダプター等からなる電源手段である。
90及び94はメモリカードやハードディスク等の記録媒体とのインタフェース、92及び96はメモリカードやハードディスク等の記録媒体と接続を行うコネクタ、98はコネクタ92及び或いは96に記録媒体200或いは210が装着されているか否かを検知する記録媒体着脱検知手段である。
なお、本実施例では記録媒体を取り付けるインターフェース及びコネクタを2系統持つものとして説明している。もちろん、記録媒体を取り付けるインターフェース及びコネクタは、単数或いは複数、いずれの系統数を備える構成としても構わない。また、異なる規格のインターフェース及びコネクタを組み合わせて備える構成としても構わない。
インターフェース及びコネクタとしては、PCMCIAカードやCF(コンパクトフラッシュ(登録商標))カード等の規格に準拠したものを用いて構成して構わない。
さらに、インターフェース90及び94、そしてコネクタ92及び96をPCMCIAカードやCF(コンパクトフラッシュ(登録商標))カード等の規格に準拠したものを用いて構成した場合、LANカードやモデムカード、USBカード、IEEE1394カード、P1284カード、SCSIカード、PHS等の通信カード、等の各種通信カードを接続することにより、他のコンピュータやプリンタ等の周辺機器との間で画像データや画像データに付属した管理情報を転送し合うことが出来る。
102は、画像処理装置100のレンズ10を含む撮像部を覆う事により、撮像部の汚れや破損を防止するバリアである保護手段である。
104は光学ファインダーであり、画像表示部28による電子ファインダー機能を使用すること無しに、光学ファインダーのみを用いて撮影を行うことが可能である。また、光学ファインダー104内には、表示部54の一部の機能、例えば、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示などが設置されている。
110は通信手段で、RS232CやUSB、IEEE1394、P1284、SCSI、モデム、LAN、無線通信、等の各種通信機能を有する。
112は通信手段110により画像処理装置100を他の機器と接続するコネクタ或いは無線通信の場合はアンテナである。
200はメモリカードやハードディスク等の記録媒体である。
記録媒体200は、半導体メモリや磁気ディスク等から構成される記録部202、画像処理装置100とのインターフェース204、画像処理装置100と接続を行うコネクタ206を備えている。
210はメモリカードやハードディスク等の記録媒体である。
記録媒体210は、半導体メモリや磁気ディスク等から構成される記録部212、画像処理装置100とのインターフェース214、画像処理装置100と接続を行うコネクタ216を備えている。
画像処理装置100の動作を図2および図3を用いて説明する。
図2は、メモリ30に記録された原画像データに圧縮画像データを上書きしていくときの動作を説明するフローチャートである。図3はメモリ30のデータの配置を説明する図である。
まず、圧縮伸張回路32に対し諸設定を行う(S201)。その後、メモリ30から圧縮伸張回路32に原画像データを読み出すためのReadのDMA設定と、圧縮伸張回路32からメモリに圧縮データを書き込むためのWriteのDMA設定とを行う(S202)。
WriteのDMA設定は、書き込み領域の先頭アドレスおよび書き込み量(書き込み領域のサイズ)を設定する。書き込み領域の先頭アドレスは読み出し領域の先頭アドレスよりも前のアドレスになるように設定する。また、設定した書き込み量に達したときに、割り込み処理を発生させるとともに書き込み完了フラグを立てるように設定する。なお、ブロック単位で書き込み処理を行う場合には、設定した書き込み量と実際に書き込み処理を行った書き込み量が完全一致しない場合があるので、次のブロックを書き込むと設定した書き込み量を超えてしまうときに、割り込み処理を発生させるとともに書き込み完了フラグを立てるように設定する。
ReadのDMA設定は、読み出し領域の先頭アドレスおよび読み出し量(読み出し領域のサイズ)を設定する。設定した読み出し量に達したとき、すなわち、原画像データをすべて読み出しときに、割り込み処理を発生させるとともに読み出し完了フラグを立てるように設定する。
図3(a)はステップS202にて設定される書き込み領域と読み出し領域を示す図である。図3(a)において、原画像データはアドレス0C0000H〜FFFFFFHの領域に記録されている。したがってReadのDMA設定で設定される読み出し領域はアドレス0C0000H〜FFFFFFHの領域(図中のReadで示される領域)となる。一方、WriteのDMA設定で設定される書き込み領域は、読み出し領域の先頭アドレス0C0000Hより前アドレスである0A0000Hを設定する。書き込み量は0A0000Hから原画像データが記録されている領域の先頭アドレス0C0000Hの差分を設定する。すなわち、本実施形態では0A0000Hと0C0000Hとの差分である128KBを書き込み量に設定する。図3(a)では領域1が書き込み領域として設定される。
ReadおよびWriteのDMA設定をして、ステップS203に進む。ステップS203では、読み出し領域の先頭アドレス0C0000Hから順に原画像データを読み出し、圧縮伸張回路32にて圧縮処理を行った後、書き込み領域の先頭アドレス0A0000Hから圧縮画像データを書き込んでいく。ステップS204では、書き込み領域への書き込みが設定した書き込み量に達した(書き込み完了)場合、もしくは読み出し領域からの読み出しが設定された読み出し量に達した(読み出し完了)場合に発生する割り込み処理があるかどうかを判定し、割り込み処理が発生すればステップS205に進み、発生しなければステップS204を繰り返す。
ステップS205では発生した割り込み処理が、読み出し領域からの読み出し完了なのかどうかを判定する。ここで、読み出し領域からの読み出し完了と判定される場合には処理を終了する。一方、設定した書き込み領域への書き込み完了と判定された場合には、ステップS206に進む。
ステップS206では、割り込み処理が発生したときの書き込みアドレスと読み出しアドレスを取得する。ここで、書き込みアドレスとは、書き込み領域への書き込み処理が設定した書き込み量に達したときの書き込み領域の終端アドレスである。ブロック単位で書き込み処理を行っている場合には最後の書き込み処理を行った終端アドレスとなる。
読み出しアドレスとは、書き込み処理が書き込み領域の終端アドレスに達したときの読み出し領域のアドレスである。つまり、読み出しアドレスは、書き込み領域の終端まで書き込んだときに読み出し領域をどこまで読み出したのかを示している。
そして、読み出しアドレスと書き込みアドレスとの差で示される容量が所定の容量を上回るかどうかを判定する。読み出しアドレスと書き込みアドレスとの差は、設定した書き込み領域がいっぱいになるまでに、どのくらいの読み出しを行ったかどうかを表している。
図3(a)で説明すると、書き込み領域に設定されている領域1がいっぱいになったときに、読出し領域はアドレス0DFFFFHまで読み出している。このとき、領域1の終端アドレスが0BFFFFHであった場合には、0DFFFFHと0BFFFFHとの差で示される容量が所定の容量(例えば100KB)を上回るかどうかを判定する。
ここで、読み出しアドレスと書き込みアドレスとの差で示される容量が所定の容量を上回る場合にはステップS211に進み、読み出しアドレスと書き込みアドレスとの差で示される容量が所定の容量以下の場合にはステップS208に進む。
まず、読み出しアドレスと書き込みアドレスとの差で示される容量が所定の容量を上回る場合について説明する。
ステップS211では、新たにWriteのDMA設定を行う。ここでは、前回の圧縮転送処理にて読み出しが完了している読み出し領域が新たな書き込み領域となるようにWriteのDMA設定を行う。
図3(a)および図3(b)にて説明する。図3(a)において、1回目のWriteのDMA設定にて、領域1(0A0000H〜0BFFFFH)を書き込み領域に設定し、読み出し領域のうち領域2(0C0000H〜0DFFFFH)に記録されている原画像データを圧縮転送処理した。2回目のWriteのDMA設定では、図3(b)のように、領域2(0C0000H〜0DFFFFH)を新たな書き込み領域に設定する。このようにWriteのDMA設定を行ってステップS210に進む。
ステップS210では、ステップS206で取得した読み出しアドレスの次のアドレスから原画像データの読み出しを開始して、圧縮伸張回路32にて圧縮処理を行った後、新たに設定した書き込み領域の先頭アドレスから圧縮画像データを書き込んでいく。
図3(b)で説明すると、ステップS206で取得した読み出しアドレス0DFFFFHの次のアドレス0E0000Hから原画像データの読み出しを開始して、新たに書き込み領域に設定された領域2(0C0000H〜0DFFFFH)に圧縮画像データを書き込んでいき、ステップS204に戻る。
領域2に設定した書き込み量を書き込んだ場合には、再度割り込み処理が発生する。割り込み処理が発生したときに、読み出しアドレスが領域3の終端アドレスの原画像データを読み出していたとすると、領域2の終端アドレス0DFFFFHと、領域3の終端アドレス0FFFFFHとを比較する。0DFFFFHとFFFFFHの差で示される容量が所定の容量を上回る場合には、図3(c)のように、領域3を次の書き込み領域としてWriteのDMA設定で設定して、領域4の先頭から読み出しを行う。
ステップS204〜ステップS211までの処理を繰り返して、読み出し領域のすべての原画像データが読み出されると割り込み処理が発生する。読み出し領域からの読み出し完了の割り込み処理であることがステップS205で判定されると、このフローチャートは終了する。
次に、読み出しアドレスと書き込みアドレスとの差で示される容量が所定の容量以下の場合について説明する。
図3(c)において、領域3に設定した書き込み量を書き込み、再度割り込み処理が発生する。割り込み処理が発生したときに、読み出しアドレスが領域4の終端アドレスの原画像データを読み出していたとすると、ステップS206にて領域3の終端アドレス0FFFFFHと、領域4の終端アドレス103FFFHとを比較する。0FFFFFHと103FFFHの差で示される容量は所定の容量(100KB)以下であるのでステップS208に進む。
ステップS208では、記録されている圧縮画像データをすべて記録媒体200または記録媒体210に移動して、ステップS209に進む。図3(c)では、領域1、2、3に記録されている圧縮画像データをすべて記録媒体200または記録媒体210に移動する。
ステップS209では、再度WriteのDMA設定を行う。ここでは、ステップS202で最初に書き込み領域として設定した領域の開始アドレスからステップS206にて取得した読み出しアドレスまでを新たな書き込み領域として設定する。図3(d)で説明すると、領域1の先頭アドレス0A0000Hから領域4の終端アドレス103FFFHまでの領域を書き込み領域として設定する。
ステップS204〜ステップS211までの処理繰り返して、読み出し領域のすべての原画像データが読み出されると割り込み処理が発生する。読み出し領域からの読み出し完了の割り込み処理であることがステップS205で判定されると、このフローチャートは終了する。
このように書き込み領域が設定されるので、書き込みアドレスが読み出しアドレスを追い越すことがない。また、書き込みアドレスと読み出しアドレスの差分で示される容量が所定の容量に近づいたら、メモリ30に記録されている画像圧縮データをすべて記憶媒体200、210に移動させた後、原画像データの圧縮を再開するので、処理の途中で書き込み領域が不足することもない。
本発明の一実施例の構成ブロック図である。 本実施例のフローチャートである。 本実施例のメモリのデータ配置を示す図である。
符号の説明
30 メモリ
32 画像圧縮伸長回路
50 システム制御回路
200 記録媒体
210 記録媒体

Claims (4)

  1. 同一メモリ上に読み出し領域と書き込み領域を設定し、読み出し領域から読み出したデータに対して圧縮処理を施し、圧縮処理されたデータを再度書き込み領域に書き込むデータ処理装置であって、
    読み出し領域と重ならない領域に前記読み出されたデータに対して圧縮処理が施された圧縮データの書き込み領域を設定する書き込み領域設定手段と、
    設定した書き込み領域に前記圧縮データの書き込みが完了したときの書き込み領域の書き込みアドレスおよび読み出し領域の読み出しアドレスを取得するアドレス取得手段と、
    取得した前記書き込みアドレスと前記読み出しアドレスとの差分が所定量以下かどうかを判定する判定手段と、
    前記書き込みアドレスと前記読み出しアドレスとの差分が所定量以下である場合に、前記書き込み領域設定手段にて設定された前記書き込み領域の先頭アドレスから前記アドレス取得手段によって取得した前記書き込みアドレスまでの圧縮データを記録媒体に転送する転送手段と、
    前記転送手段によって圧縮データが転送された後、前記書き込み領域設定手段にて設定された前記書き込み領域の先頭アドレスと前記アドレス取得手段によって取得した前記読み出しアドレスに基づいて前記書き込み領域設定手段にて設定された前記書き込み領域に書き込み領域を再設定する書き込み領域再設定手段とを有することを特徴とするデータ処理装置。
  2. 前記書き込み領域設定手段は、書き込み領域の先頭アドレスを読み出し領域の先頭アドレスよりも前に設定することを特徴とする請求項に記載のデータ処理装置。
  3. 前記書き込みアドレスと前記読み出しアドレスとの差分が所定量より大きい場合に、書き込み領域再設定手段は、前記アドレス取得手段によって取得した前記読み出しアドレスに基づいて書き込み領域を再設定することを特徴とする請求項またはに記載のデータ処理装置。
  4. 同一メモリ上に読み出し領域と書き込み領域を設定し、読み出し領域から読み出したデータに対して圧縮処理を施し、圧縮処理されたデータを再度書き込み領域に書き込むデータ処理方法であって、
    読み出し領域と重ならない領域に前記読み出されたデータに対して圧縮処理が施された圧縮データの書き込み領域を設定する書き込み領域設定工程と、
    設定した書き込み領域に前記圧縮データの書き込みが完了したときの書き込み領域の書き込みアドレスおよび読み出し領域の読み出しアドレスを取得するアドレス取得工程と、
    取得した前記書き込みアドレスと前記読み出しアドレスとの差分が所定量以下かどうかを判定する判定工程と、
    前記書き込みアドレスと前記読み出しアドレスとの差分が所定量以下である場合に、前記書き込み領域設定工程にて設定された前記書き込み領域の先頭アドレスから前記アドレス取得手段によって取得した前記書き込みアドレスまでの圧縮データを記録媒体に転送する転送工程と、
    前記転送工程によって圧縮データが転送された後、前記書き込み領域設定工程にて設定された前記書き込み領域の先頭アドレスと前記アドレス取得工程によって取得した前記読み出しアドレスに基づいて書き込み領域を前記書き込み領域設定工程にて設定された前記書き込み領域に再設定する書き込み領域再設定工程とを有することを特徴とするデータ処理方法。
JP2005123528A 2005-04-21 2005-04-21 データ処理装置装置およびデータ処理方法 Expired - Fee Related JP4574426B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005123528A JP4574426B2 (ja) 2005-04-21 2005-04-21 データ処理装置装置およびデータ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005123528A JP4574426B2 (ja) 2005-04-21 2005-04-21 データ処理装置装置およびデータ処理方法

Publications (3)

Publication Number Publication Date
JP2006303962A JP2006303962A (ja) 2006-11-02
JP2006303962A5 JP2006303962A5 (ja) 2008-06-05
JP4574426B2 true JP4574426B2 (ja) 2010-11-04

Family

ID=37471716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005123528A Expired - Fee Related JP4574426B2 (ja) 2005-04-21 2005-04-21 データ処理装置装置およびデータ処理方法

Country Status (1)

Country Link
JP (1) JP4574426B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4667348B2 (ja) * 2006-11-20 2011-04-13 シャープ株式会社 符号化データメモリ格納制御装置、方法、及び画像処理装置
JP5018060B2 (ja) * 2006-12-14 2012-09-05 日本電気株式会社 情報処理装置および情報処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10230642A (ja) * 1997-02-19 1998-09-02 Konica Corp プリンタ
JP2000059442A (ja) * 1998-08-06 2000-02-25 Nec Corp メモリ制御回路
JP2001195821A (ja) * 2000-01-11 2001-07-19 Matsushita Electric Ind Co Ltd 再生速度誤差補正装置
JP2001326795A (ja) * 2000-05-15 2001-11-22 Sharp Corp 画像形成装置及びそのメモリ領域配分方法
JP2004222069A (ja) * 2003-01-16 2004-08-05 Canon Inc 画像処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10230642A (ja) * 1997-02-19 1998-09-02 Konica Corp プリンタ
JP2000059442A (ja) * 1998-08-06 2000-02-25 Nec Corp メモリ制御回路
JP2001195821A (ja) * 2000-01-11 2001-07-19 Matsushita Electric Ind Co Ltd 再生速度誤差補正装置
JP2001326795A (ja) * 2000-05-15 2001-11-22 Sharp Corp 画像形成装置及びそのメモリ領域配分方法
JP2004222069A (ja) * 2003-01-16 2004-08-05 Canon Inc 画像処理装置

Also Published As

Publication number Publication date
JP2006303962A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
EP1715671A1 (en) Image sensing apparatus and white balance correction method
JP5424732B2 (ja) 撮像装置、その制御方法及びプログラム
JP4891270B2 (ja) 画像編集装置、画像編集方法及びプログラム
JP2008160792A (ja) 電子カメラおよびその制御方法
JP2005176136A (ja) 画像処理装置、画像再生方法、プログラムおよび記憶媒体
JP2008079137A (ja) 画像処理装置およびその制御方法、コンピュータプログラム、記憶媒体
JP2007028070A (ja) 画像保存装置、画像保存方法及び制御プログラム
JP4533017B2 (ja) 撮像装置
JP4324116B2 (ja) 画像処理装置及びその制御方法、プログラム、記憶媒体
JP4681937B2 (ja) 撮像装置及び撮像方法
JP4574426B2 (ja) データ処理装置装置およびデータ処理方法
JP4700796B2 (ja) 撮像装置及びその制御方法並びに記憶媒体
JP4574382B2 (ja) 情報検索装置及びその制御方法、プログラム、記憶媒体
JP2007158604A (ja) 撮像装置及びその制御方法
JP2003274366A (ja) 画像処理装置、画像処理方法、プログラム及び記録媒体
JP2011223079A (ja) 画像処理装置
JP4818158B2 (ja) 画像処理装置、その制御方法、及びコンピュータプログラム
JP4878456B2 (ja) 記録媒体および撮像装置
JP2007221722A (ja) 画像処理装置及びその制御方法
JP4298534B2 (ja) 画像表示装置及び方法
JP2011130198A (ja) 撮像装置、その制御方法及びプログラム
JP2004328037A (ja) 撮像及び画像記録装置
JP4766706B2 (ja) 画像処理装置及びその制御方法、プログラム、記憶媒体
JP4717762B2 (ja) 画像再生装置、画像再生装置の制御方法、プログラム、及び記録媒体
JP4785778B2 (ja) 撮像装置、その制御方法、及びプログラム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100420

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees