JP4667348B2 - 符号化データメモリ格納制御装置、方法、及び画像処理装置 - Google Patents

Description

本発明は、符号化データメモリ格納制御装置、方法、及び画像処理装置に関し、より詳細には、例えばＪＰＥＧ（Joint Photographic Experts Group）圧縮処理のようなブロック単位で画像データを符号化する際に用いる符号化データメモリ格納制御装置、その方法、及びその制御装置を備えた画像処理装置に関するものである。

ディジタル複合機では、スキャンされた画像を記憶装置に保存するために、画像データの圧縮を行い、また保存された画像データを印字するために、圧縮されたデータを伸張し、画像データを復号して印字処理を行っている。

カラー画像を圧縮する際には、ＪＰＥＧ規格に基づく圧縮処理が多く使用される。ＪＰＥＧ処理は、８×８のブロック単位での圧縮処理であり、ディジタル複合機のような走査方向に順にデータ入力される装置においては、走査方向のラインバッファを内部もしくは外部メモリ上に確保し、圧縮処理を実現する。カラー画像では、１画素の情報量も大きく、多くのメモリ領域を必要としているため、効率良くメモリを使用した処理方法が必要となる。

このような要求に対し、例えば、特許文献１には、圧縮伸長処理と回転処理、拡大縮小処理を並列に処理する場合に、バッファメモリを共有することでメモリ容量の節約を図る画像処理装置が開示されている。

また、特許文献２には、指定した圧縮率以下にデータサイズを制御し、また、メモリ管理を容易にして、メモリ容量を節約し、１度の画像読み込みのみで符号化を行い、標準的なＪＰＥＧ方式における圧縮処理速度と変わらない処理速度、画質を実現できる画像処理装置が開示されている。

さらに、特許文献３には、画像データに送信情報を付加して送信するにあたり、圧縮後に送信情報を付加するのではなく、画像データの圧縮（ＪＰＥＧ圧縮）前に画像データに送信情報を付加することにより、画像データの送信時における伸長・再圧縮処理を省くことで、メモリの節約及び送信処理の短縮化をなし得る画像通信装置が開示されている。
特開平８−１９４８１２号公報 特開平７−２２２１５２号公報 特開２００１−１６３６９号公報

しかしながら、画像圧縮率が入力画像によって異なるため、特許文献１−３に記載の技術をはじめとする従来のメモリ節約技術では、符号化データを格納するメモリとしては、処理上最低限必要な符号化データ格納メモリ領域を画像データ格納メモリ領域とは別に同一メモリ上に確保する必要があった。代替方法としては、画像データ格納用のメモリの他に符号化データ格納用の別メモリを設けておくことが考えられるが、別途メモリ領域を必要とする点で同じである。いずれの場合でも、搭載するメモリの容量が大きくなり、必要な配置スペースやコストが大きくなってしまう。

本発明は、上述のごとき実情に鑑みてなされたものであり、ブロック単位で画像データを符号化するに際し、少なくとも読み込み対象画像データの格納メモリ領域だけで符号化データを格納することが可能な、符号化データメモリ格納制御装置、その方法、及びその制御装置を備えた画像処理装置を提供することを、その目的とする。

上記の課題を解決するために、本発明の第１の技術手段は、メモリに走査順に入力された画像データを、該画像データのデータ量を超えないデータ量になるように且つ所定のブロック単位で符号化する符号化手段に対し、該符号化手段で符号化後の符号化データを前記メモリへ格納する制御を行う符号化データメモリ格納制御装置であって、前記メモリから、前記所定のブロックに含まれる画素数の自然数倍で且つ前記メモリのバースト転送単位と同じデータ量をもつ前記走査の方向に連続した前記画像データを、一度に読み出して一時的に蓄積し、前記符号化手段に渡す入力バッファと、前記符号化手段から出力された符号化データを一時的に蓄積し前記メモリに出力する出力バッファと、前記メモリから前記入力バッファへ読み出す際の読み出しアドレス及び前記出力バッファから前記メモリに書き込む際の書き込みアドレスを管理し、前記メモリに前記読み出しアドレス及び書き込みアドレスを指定したアクセス要求を行うアドレス管理部とを有し、符号化した後の符号化データを前記メモリに格納する際に、前記読み出しアドレスから前記画像データの読み出し済みのメモリ領域を求め、符号化を完了した画像データが格納されたメモリ領域に、前記符号化データを前記所定のブロック単位順に格納し、格納する前記符号化データが前記所定のブロックに満たない場合には不足分を空データで上書きすることを特徴としたものである。

第２の技術手段は、第１の技術手段において、前記符号化手段は、ＪＰＥＧ規格又はＪＰＥＧ２０００規格に基づき符号化処理を実行する手段であることを特徴としたものである。

第３の技術手段は、第１又は第２の技術手段における符号化データメモリ格納制御装置を備えた画像処理装置であって、前記メモリと、前記符号化手段とを備えたことを特徴としたものである。

第４の技術手段は、メモリに走査順に入力された画像データを、該画像データのデータ量を超えないデータ量になるように且つ所定のブロック単位で符号化する符号化手段に対し、該符号化手段で符号化後の符号化データを前記メモリへ格納する制御を行う符号化データメモリ格納制御方法であって、読み出し手段が、前記メモリから、前記所定のブロックに含まれる画素数の自然数倍で且つ前記メモリのバースト転送単位と同じデータ量をもつ前記走査の方向に連続した前記画像データを、入力バッファに一度に読み出して一時的に蓄積し、前記符号化手段に渡すステップと、書き出し手段が、前記符号化手段から出力された符号化データを出力バッファに一時的に蓄積し前記メモリに出力する書き出しステップと、アドレス管理部が、前記メモリから前記入力バッファへ読み出す際の読み出しアドレス及び前記出力バッファから前記メモリに書き込む際の書き込みアドレスを管理し、前記メモリに前記読み出しアドレス及び書き込みアドレスを指定したアクセス要求を行うステップとを含み、前記書き出しステップは、前記書き出し手段が、前記符号化手段が符号化した後の符号化データを前記メモリに出力して格納する際に、前記読み出しアドレスから前記画像データの読み出し済みのメモリ領域を求め、符号化を完了した画像データが格納されたメモリ領域に、前記符号化データを前記所定のブロック単位順に格納し、格納する前記符号化データが前記所定のブロックに満たない場合には不足分を空データで上書きすることを特徴としたものである。

本発明によれば、ブロック単位で画像データを符号化するに際し、少なくとも読み込み対象画像データの格納メモリ領域だけで符号化データを格納することが可能となる。

本発明に係る符号化データメモリ格納制御装置（以下、本制御装置という）は、画像データを所定のブロック単位で符号化した後にその符号化データをメモリに格納する制御を行う。従って、本制御装置は、この符号化を実行する符号化手段の出力（好ましくは入出力）を制御する装置である。また、本制御装置は、符号化がデータの圧縮を伴う処理であり、符号化データが符号化処理済みの画像データ（元の画像データ）をそのデータ量で上回ることは一般的にない（少なくともないように調整できる）ことを利用して、符号化処理済みの画像データのメモリ領域に符号化データを格納する制御を行う。

上述の符号化手段としては、ＪＰＥＧ規格又はＪＰＥＧ２０００規格に基づき符号化処理を実行する手段であることが好ましい。以下の例では、符号化手段としてハードウェアでの構成、すなわち符号化回路を挙げて説明するが、符号化プログラムをコンピュータに実行可能に組み込むことでも実現できる。また、本制御装置で取り扱う画像データとしては、静止画像データ単体に限ったものではなく動画データの各フレームであってもよい。

また、本発明に係る画像処理装置は、本制御装置を備え、画像処理を施す装置である。この画像処理装置は、読み出し／書き込み対象となるメモリ（及びそのメモリを制御するメモリコントローラ）と、上述の符号化手段とを備える画像符号化装置（画像圧縮処理装置）であることが好ましいが、本制御装置が少なくともこれらにアクセス可能になっていればよい。本発明に係る画像処理装置としては、例えば複写機能、ファクシミリ機能、データ送信機能、ファイル管理機能等をもつディジタル複合機や、原稿を読み取ってファイルとして保存するファイル管理装置、スキャナや外部ＰＣ等から画像データの入力が可能なＰＣなど、様々な機器が該当する。

図１は、本発明の一実施形態に係る符号化データメモリ格納制御回路を備えた画像処理装置の一構成例を示すブロック図で、図２は、図１の画像処理装置のうち符号化データメモリ制御回路を含む符号化回路の一構成例を示すブロック図である。また、図３及び図４は、図２の符号化データメモリ格納制御回路におけるメモリアクセス処理例を説明するための概念図である。

図１で例示する画像処理装置１は、画像データの符号化及び符号化したデータの復号化を実行する符号化・復号化処理部１０を備え、符号化・復号化処理部１０の入出力対象となる各種処理回路とともに、各種処理回路でデータの格納領域として使用するメモリ２４と、符号化・復号化処理部１０を含む全ての回路を制御する演算処理装置（ＣＰＵ２１）とを備える。

図１では、各種処理回路として、原稿の画像を光学的に読み取りスキャンデータとして画像データを出力するスキャナ２２、色変換や各種フィルタリングや合成処理などの各種画像処理を実行する画像処理回路２３、外部機器との通信を行う通信回路２５、並びに印字処理を実行するレーザスキャナユニット（ＬＳＵ）２６を挙げている。但し、各種処理回路としては、これら以外の回路も備えてもよいし、同時に具備する組み合わせも図示するものに限ったものではない。

図１で例示する符号化・復号化処理部１０は、符号化回路１８、復号化回路１９、並びにメモリ２４のＩ／Ｆとなってメモリ２４を制御するメモリコントローラ１４が、内部バス１７によりバス接続される。さらに、符号化・復号化処理部１０は、ＣＰＵ２１、スキャナ２２、画像処理回路２３、通信回路２５、及びＬＳＵ２６のそれぞれに対するインターフェースとなるＣＰＵ Ｉ／Ｆ１１、画像入力Ｉ／Ｆ１２、画像処理Ｉ／Ｆ１３、通信Ｉ／Ｆ１５、及び画像出力Ｉ／Ｆ１６がバス接続されてなる。但し、少なくとも符号化回路１８で例示する符号化手段がメモリ２４にアクセス可能に設けられた構成であれば、本制御装置での制御が可能である。

また、メモリ２４は、上述のごとく各種処理回路での処理に使用することが好ましいが、少なくとも符号化・復号化処理部１０の符号化回路１８にて符号化対象の画像データ及び符号化後のデータを格納するために使用すればよい。例えば、ＬＳＵ２６ではページメモリに展開した画像データに基づき印刷を実行することとなるが、そのページメモリとしてメモリ２４を利用してもよい。メモリコントローラ１４がより多くの回路からアクセス要求を受けて制御する構成ほど、メモリ２４の多くのメモリ領域が符号化回路１８以外の回路で確保されている可能性が高く、符号化回路１８が確保するメモリ領域を少なくできるといった本発明の効果がより顕在化する。

図２で例示する符号化回路１８は、ＪＰＥＧ方式の符号化処理を行う回路であり、入力された８×８ブロック単位の画像データに対して変換符号化（ＤＣＴ：離散コサイン変換）部３３、ＤＣＴ後の画像データ（変換係数）を量子化する量子化部３４、並びに、量子化された量子化係数をエントロピー符号化（ハフマン符号化／算術符号化）して符号化データを出力するエントロピー符号化部３５を備える。

符号化回路１８は、変換符号化部３３でのＤＣＴの前に間引き処理を実行したり、ＤＣＴの代わりにＤＰＣＭ（予測符号化）を行うなど他の構成であってもよい。また、ブロック単位で符号化処理を行う回路であれば、符号化回路１８の代わりに、ＪＰＥＧ２０００方式など他の符号化方式の符号化回路を組み込んでもよい。また、符号化回路１８で例示のごとく直交変換を含む符号化処理であることが好ましいが、それに限ったものではない。

符号化回路１８は、さらに入力バッファ（入力画像バッファ）３２、出力バッファ（出力画像バッファ）３６、及び制御部・アドレス管理部３１を備える。制御部・アドレス管理部３１は、まとめて図示し説明するが、制御部とアドレス管理部とを別々に構成してもよい。アドレス管理部や制御部は、全てハードウェアで構成する必要はなく、アドレス管理プログラムや制御部を内部ＣＰＵで実行可能に組み込んで構成してもよい。

制御部は、ＣＰＵ２１からの制御に基づき符号化自体の制御を行う部位で、例えば量子化部３４に対し制御パラメータ（例えば設定する量子化ステップ或いは選択する量子化テーブル）を指定したり、エントロピー符号化部３５に対するハフマン符号の選択などの制御パラメータを指定したりする。制御部は、アドレス管理部に対し符号化の実行も指示し、これにより変換符号化部３３に画像データが入力画像バッファ３２を介して入力されることとなる。

本制御装置は、上述の入力画像バッファ３２、出力画像バッファ３６、及びアドレス管理部で構成できる。図２で例示する本制御装置は、図示のように符号化回路１８に組み込むこともできるが、符号化回路１８の外部に設けてもよい。

アドレス管理部は、メモリ２４から入力画像バッファ３２へ読み出す際の（読み出すデータのメモリ２４上の）読み出しアドレス及び出力画像バッファ３６からメモリ２４に書き込む際の（書き込むデータのメモリ２４上の）書き込みアドレスを管理し、メモリ２４（実際にはメモリコントローラ１４）に読み出しアドレス及び書き込みアドレスを指定したアクセス要求を行う。

読み出し時のアドレス管理部の処理を、図３（Ａ）を参照して例示する。まず、スキャナ２２等からメモリ２４に格納されたデータは、各ライン毎に連続したデータとなっている。従って、そのまま読み出すとライン全部の読み出しが完了したら次のラインの読み出しがなされることとなる。符号化をブロック単位で処理するために、アドレス管理部では、次に説明するような読み出し処理を行う必要がある。

アドレス管理部は、制御部からのＪＰＥＧ処理開始指示により、入力画像バッファ３２へ読み込む画像データのメモリ２４上のメモリ領域（矩形で図示したＪＰＥＧ処理対象の画像ブロックが格納されたメモリ領域）を決定し、読み出しアドレスを指定した読み出し要求信号を、メモリコントローラ１４に対して送信する。

読み出しアドレスは、★（開始位置）〜☆，▲〜△，・・・，■〜□の順で読み込み可能なように指定する。ここで、１ブロック分のみ読み出す場合には、★〜☆は８画素分のデータとなり、ｎブロック分読み出す場合には、★〜☆は８×ｎ画素分のデータとなる。ここで、ｎは自然数である。ｎブロック分読み出す場合にも、★（開始位置）〜☆，▲〜△，・・・，■〜□の順で主走査方向では可能な限り連続となるように読み出せばよい。

その後、アドレス管理部は、メモリコントローラ１４から読み出し許可信号を受ける。読み出し許可信号の受信とともに、入力画像バッファ３２にメモリ２４から画像データ（１つ以上の画像ブロック分）が走査順に入力され、符号化回路１８の各部３３〜３５等で構成される符号化手段でその画像データを所定のブロック単位で符号化される。

続いて、順に次の画像ブロック群が読み出し要求されて読み出され、符号化される。例えば□の次には●で示すアドレスが指定されて次の画像ブロック群が読み込まれる。なお、図３及び図４では８ライン分のみ図示しているが、実際のメモリ領域は例えば少なくとも１ページ分存在し、１以上の画像ブロック毎に読み込まれ、符号化が画像ブロック単位で実行される。

入力画像バッファ３２は、図３（Ａ）で８×（８×ｎ）画素分として例示したように、符号化処理単位である所定のブロックに含まれる画素数（この例では８×８）のｎ倍（すなわちｎ個の画像ブロック分）でメモリ２４から画像データを読み出して一時的に蓄積し、符号化手段に渡すことが好ましい。従って、入力画像バッファ３２は、ＪＰＥＧ処理用としては好ましくは８×８×ｎ画素分（ｎ≧１）のデータ格納領域をもつ。画像データの読み出しを符号化処理単位のｎ倍で行うことで、符号化処理が円滑に実行できる。

さらに、メモリコントローラ１４がメモリ２４内のデータをバースト転送可能なものであることが好ましい。そして、上記ｎ倍のデータのうちｎ倍の主走査方向（メモリ２４に格納された走査方向）に連続するデータ（８×ｎ）、すなわち読み込むｎ個の画像ブロックに含まれる主走査方向の画素数（８×ｎ）は、メモリ２４のバースト転送単位（実際にはメモリコントローラ１４のバースト転送単位）と同じデータ量としておくことが、処理速度の点で好ましい。

換言すると、入力画像バッファ３２に一度に読み出される画像データは走査方向に連続した画像データであり、その画像データはメモリ２４のバースト転送単位と同じデータ量であることが好ましい。

書き込み時のアドレス管理部の処理を、図３（Ｂ）を参照して例示する。アドレス管理部は、出力画像バッファ３６からメモリ２４に書き込む符号化後のデータ（符号化データ）に対し、メモリ２４上の書き込み先のメモリ領域を決定し、書き込みアドレスを指定した書き込み要求信号を、メモリコントローラ１４に対して送信する。ここで、書き込む符号化データとは、当然出力画像バッファ３６の格納容量を超えるものではない。

例えば、読み出したｎブロック分（★〜□までのデータ）が符号化処理を終了していた場合、すくなくともその分の符号化データは、出力画像バッファ３６に蓄積されている。この符号化データの書き込み先のメモリ領域は、少なくとも符号化済みの画像データのメモリ領域になるようにすればよい。従って、書き込みアドレスは読み出しアドレスを取得して、画像データの読み出し済みのメモリ領域を求め、それに基づき適切な書き込みアドレスを指定するとよい。例えば、読み出し時と同様に、★（開始位置）〜☆，▲〜△，・・・，■〜□，●，・・・の順で書き込み可能なように指定する。

実際には、符号化処理前の画像データに比べ符号化データは圧縮されており、少なくとも同じ格納領域には収まることになる。但し、上述の順で指定した場合でも、圧縮されておりデータの格納領域が余ることになる。その余り（圧縮分の余剰領域）には、空データを上書きすることで、完全に読み出し時と対応させるように書き込むとよい。この場合、符号化データを使用する際に、読み出し時にアドレスをそれに基づき指定すればよいだけである。

空データの上書きを実行するより好ましい例として、続くｎブロック分の画像データに対する符号化データを続けて書き込むようにすればよい。すなわち、続くｎブロック分の画像データを符号化した符号化データは、前のｎブロック分に対する符号化データに続くメモリ領域に格納すればよい。

ここで、出力画像バッファ３６からメモリ２４へ出力する符号化データはバースト転送単位であることが好ましいが、入力画像バッファ３２での格納単位と必ずしも同じにしなくてもよい。書き込みを開始するトリガとしては、バースト転送単位だけ符号化データが出力画像バッファに蓄積された時点の他に、読み出したｎ個の画像ブロックの符号化が終了した時点、さらには出力画像バッファ３６の残り容量が或る閾値を切った時点など、様々な事象が採用できる。

その後、アドレス管理部は、メモリコントローラ１４から書き込み許可信号を受ける。書き込み許可信号の受信とともに、出力画像バッファ３６に蓄積された符号化データが順次メモリコントローラ１４に出力され、メモリコントローラ１４によってメモリ２４に書き込まれる。

このように、本制御装置は、符号化した後の符号化データをメモリ２４に格納する際に、符号化を完了した画像データが格納されたメモリ領域に、符号化データを所定のブロック単位順に格納する。なお、この格納は、ブロック単位順であればよく、上述したように複数ブロック分同時に実行してもよい。

本制御装置は、このようにして、符号化回路１８で符号化後の符号化データを出力画像バッファ３６からメモリ２４へ格納する制御を行い、次のトリガで同様の処理を実行することで、符号化データの格納が完了していく。画像データの読み出し及び符号化データの書き込みが進むに連れ、図３（Ａ）の状態から図４（Ａ）の状態のように白色で示す符号格納可能領域が増えていき、符号化データの生成及び格納が完了し、最終的に図４（Ｂ）のような状態になる。

このような制御を行うことで、アドレス管理部は、符号化対象として最初に指定した読み込みメモリ領域の確保、例えばスキャナ２２で書き込みメモリ領域として指定したメモリ領域の確保だけで済む。従って、メモリ２４を他の各種処理回路で同時に使用する際のメモリ領域の確保が容易になるか、予め用意する容量を少なくすることができる。

一方、メモリ２４への格納が完了した符号化データは、各種処理回路での処理（例えば外部や内部の記憶装置に転送する処理、復号処理、復号処理を伴う印字処理）のために、メモリ２４から読み出される。このとき、図４（Ｂ）で矢視して例示するように格納した順番（所定のブロック単位の順番）で符号の読み出しを実行するとよい。なお、空データを上書きした場合にはそのまま読み出してもよいし、空データの分を飛ばして読み出してもよい。

以上、本制御装置及びそれを備えた画像処理装置について説明したが、本発明は、本制御装置で実行される制御の方法（符号化データメモリ格納制御方法；以下、本方法という）としての形態も採用できる。

本方法では、取得手段が、メモリから符号化を完了した画像データが格納されたメモリ領域の情報を取得するステップと、書き出し手段が、符号化手段が符号化した後の符号化データをメモリに格納する際に、取得手段で取得したメモリ領域に、符号化データを所定のブロック単位順に格納するステップとを含む。ここでいう取得手段及び書き出し手段とは、上述したようにアドレス管理部に具備でき、バッファメモリ（出力画像バッファ３６）の制御が可能となる。上述したアドレス管理プログラムは、このような処理を実行するプログラムとなる。

また、本方法の他の形態として読み出し時から制御するようにしてもよい。この方法は、読み出し手段が、メモリから画像データを所定のブロック単位で読み出して符号化手段に渡すステップと、書き出し手段が、符号化手段が符号化した後の符号化データをメモリに格納する際に、符号化を完了した画像データが格納されたメモリ領域に、符号化データを所定のブロック単位順に格納するステップとを含む。ここでいう読み出し手段及び書き出し手段とは、上述したようにアドレス管理部に具備でき、バッファメモリ（入力画像バッファ３２・出力画像バッファ３６）の制御が可能となる。上述したアドレス管理プログラムは、このような処理を実行するプログラムでもよい。

以上、説明したように、本発明では、ブロック単位で画像データを符号化するに際し、符号化した符号化データ（符号データ）を、符号化が既に完了した画像データ領域に所定のブロック単位順に格納する。従って、少なくとも読み込み対象画像データの格納メモリ領域だけで符号化データを格納すること、すなわち画像データを読み込むメモリ領域より多くのメモリ領域を使用することなく符号化データを格納することが可能となり、メモリ資源を効率良く利用することができる。

本発明の一実施形態に係る符号化データメモリ格納制御回路を備えた画像処理装置の一構成例を示すブロック図である。 図１の画像処理装置のうち符号化データメモリ制御回路を含む符号化回路の一構成例を示すブロック図である。 図２の符号化データメモリ格納制御回路におけるメモリアクセス処理例を説明するための概念図である。 図３に続く処理を説明するための概念図である。

符号の説明

１…画像処理装置、１０…符号化・復号化処理部、１１…ＣＰＵ Ｉ／Ｆ、１２…画像入力Ｉ／Ｆ、１３…画像処理Ｉ／Ｆ、１４…メモリコントローラ、１５…通信Ｉ／Ｆ、１６…画像出力Ｉ／Ｆ、１７…内部バス、１８…符号化回路、１９…復号化回路、２１…ＣＰＵ、２２…スキャナ、２３…画像処理回路、２４…メモリ、２５…通信回路、２６…レーザスキャナユニット（ＬＳＵ）、３１…制御部・アドレス管理部、３２…入力画像バッファ、３３…変換符号化部、３４…量子化部、３５…エントロピー符号化部、３６…出力画像バッファ。

Claims (4)

1. メモリに走査順に入力された画像データを、該画像データのデータ量を超えないデータ量になるように且つ所定のブロック単位で符号化する符号化手段に対し、該符号化手段で符号化後の符号化データを前記メモリへ格納する制御を行う符号化データメモリ格納制御装置であって、
   前記メモリから、前記所定のブロックに含まれる画素数の自然数倍で且つ前記メモリのバースト転送単位と同じデータ量をもつ前記走査の方向に連続した前記画像データを、一度に読み出して一時的に蓄積し、前記符号化手段に渡す入力バッファと、前記符号化手段から出力された符号化データを一時的に蓄積し前記メモリに出力する出力バッファと、前記メモリから前記入力バッファへ読み出す際の読み出しアドレス及び前記出力バッファから前記メモリに書き込む際の書き込みアドレスを管理し、前記メモリに前記読み出しアドレス及び書き込みアドレスを指定したアクセス要求を行うアドレス管理部とを有し、
   符号化した後の符号化データを前記メモリに格納する際に、前記読み出しアドレスから前記画像データの読み出し済みのメモリ領域を求め、符号化を完了した画像データが格納されたメモリ領域に、前記符号化データを前記所定のブロック単位順に格納し、格納する前記符号化データが前記所定のブロックに満たない場合には不足分を空データで上書きすることを特徴とする符号化データメモリ格納制御装置。
2. 前記符号化手段は、ＪＰＥＧ規格又はＪＰＥＧ２０００規格に基づき符号化処理を実行する手段であることを特徴とする請求項１に記載の符号化データメモリ格納制御装置。
3. 請求項１又は２に記載の符号化データメモリ格納制御装置を備えた画像処理装置であって、前記メモリと、前記符号化手段とを備えたことを特徴とする画像処理装置。
4. メモリに走査順に入力された画像データを、該画像データのデータ量を超えないデータ量になるように且つ所定のブロック単位で符号化する符号化手段に対し、該符号化手段で符号化後の符号化データを前記メモリへ格納する制御を行う符号化データメモリ格納制御方法であって、
   読み出し手段が、前記メモリから、前記所定のブロックに含まれる画素数の自然数倍で且つ前記メモリのバースト転送単位と同じデータ量をもつ前記走査の方向に連続した前記画像データを、入力バッファに一度に読み出して一時的に蓄積し、前記符号化手段に渡すステップと、
   書き出し手段が、前記符号化手段から出力された符号化データを出力バッファに一時的に蓄積し前記メモリに出力する書き出しステップと、
   アドレス管理部が、前記メモリから前記入力バッファへ読み出す際の読み出しアドレス及び前記出力バッファから前記メモリに書き込む際の書き込みアドレスを管理し、前記メモリに前記読み出しアドレス及び書き込みアドレスを指定したアクセス要求を行うステップとを含み、
   前記書き出しステップは、前記書き出し手段が、前記符号化手段が符号化した後の符号化データを前記メモリに出力して格納する際に、前記読み出しアドレスから前記画像データの読み出し済みのメモリ領域を求め、符号化を完了した画像データが格納されたメモリ領域に、前記符号化データを前記所定のブロック単位順に格納し、格納する前記符号化データが前記所定のブロックに満たない場合には不足分を空データで上書きすることを特徴とする符号化データメモリ格納制御方法。

Images