JP5078201B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5078201B2 JP5078201B2 JP2001208711A JP2001208711A JP5078201B2 JP 5078201 B2 JP5078201 B2 JP 5078201B2 JP 2001208711 A JP2001208711 A JP 2001208711A JP 2001208711 A JP2001208711 A JP 2001208711A JP 5078201 B2 JP5078201 B2 JP 5078201B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- semiconductor film
- heat treatment
- metal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する分野】
本発明は薄膜トランジスタ(以下、TFTと言う)で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。また、前記装置の作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【0002】
【従来の技術】
ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、加熱、またはレーザアニール、または加熱とレーザアニールの両方を行ない、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記半導体膜には珪素膜がよく用いられる。
【0003】
上記技術により得られた結晶質半導体膜は多くの結晶粒からできているため、多結晶半導体膜とも呼ばれる。結晶質半導体膜は、非晶質半導体膜と比較し、非常に高い移動度を有する。このため、結晶質半導体膜を利用すると、例えば、従来の非晶質半導体膜を使って作製した半導体装置では実現できなかったモノリシック型の液晶電気光学装置(一枚の基板上に、画素部用と駆動回路用の薄膜トランジスタ(TFT)を作製した半導体装置)が作製できる。
【0004】
このように、結晶質半導体膜は、非晶質半導体膜と比較し、非常に特性の高い半導体膜である。これが、上記研究の行われる理由である。例えば、加熱による非晶質半導体膜の結晶化を行うには、600℃以上の加熱温度と10時間以上の加熱時間が必要であった。この結晶化条件に耐える基板には、例えば、合成石英基板がある。しかしながら、合成石英基板は高価で加工性に乏しく、特に大面積に加工するのは非常に困難であった。基板の大面積化は特に生産効率を上げるためには必要不可欠な要素である。近年、生産効率の向上のために基板を大面積化する動きが著しく、新しく建設される量産工場のラインは、基板サイズ600×720mmが標準となりつつある。
【0005】
合成石英基板をこのような大面積基板に加工することは現在の技術では難しく、たとえできたとしても産業として成り立つ価格までは下がらないと考えられる。大面積基板を容易に作製できる材料に、例えばガラス基板がある。ガラス基板には、例えばコーニング7059と呼ばれているものがある。コーニング7059は非常に安価で加工性に富み、大面積化も容易である。しかしながら、コーニング7059は歪点温度が593℃であり、600℃以上の加熱には問題があった。
【0006】
ガラス基板の1つに、歪点温度が比較的高いコーニング1737というものがある。これの歪点温度は667℃とコーニング7059の歪点温度に比べて高い。前記コーニング1737基板に非晶質半導体膜を成膜し、600℃、20時間の雰囲気に置いても、作製工程に影響するほどの基板の変形は見られなかった。しかしながら、20時間の加熱時間は生産工程としては長過ぎた。
【0007】
このような問題を解決するため、新しい結晶化の方法が考案された。前記方法の詳細は特開平7−183540号公報に記載されている。ここで、前記方法を簡単に説明する。まず、非晶質半導体膜にニッケルまたは、パラジウム、または鉛等の金属元素を微量に添加する。添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。前記添加の後、例えば550℃の窒素雰囲気に4時間、非晶質半導体膜を置くと、特性の良好な結晶質半導体膜が得られる。結晶化に最適な加熱温度や加熱時間等は、前記金属元素の添加量や、非晶質半導体膜の状態による。
【0008】
しかしながら、前記技術では、結晶化を促進するために用いた前記金属元素が高抵抗層(チャネル形成領域やオフセット領域)中に金属化合物として局所的に残留すると言う問題がある。前記金属化合物は電流が流れやすいため、高抵抗層であるべき領域の抵抗を局所的に下げることになり、TFTの特性の安定性および信頼性を損なう原因となる。
【0009】
この問題を解決するため、本出願人は結晶質半導体膜から結晶化を促進するための金属元素を除去する技術(ゲッタリング技術)を開発し、特開平10−270363号公報に開示している。前記ゲッタリング技術について簡単に説明する。まず、前記金属元素が金属化合物として残留している前記結晶質半導体膜に15族に属する元素を選択的に添加して加熱処理を行う。ここで、前記15族に属する元素が添加された領域をゲッタリング領域、前記15族に属する元素が添加されていない領域を被ゲッタリング領域と呼ぶ。前記加熱処理により、被ゲッタリング領域の前記金属元素および前記金属化合物は、前記被ゲッタリング領域から、ゲッタリング領域に移動する。その結果、前記被ゲッタリング領域において、前記金属元素および前記金属化合物を除去または低減することができる。ゲッタリング技術に最適な加熱温度や加熱時間等は、前記金属元素の添加量や前記15族に属する元素の添加量などによる。
【0010】
また、15族に属する元素の添加はドーピング処理による場合が多い。一般に、ドーピング処理において、半導体膜へ打ち込まれるイオンのエネルギーは、半導体膜を形成する元素の結合エネルギーと比較して非常に大きい。そのため、前記半導体膜へ打ち込まれるイオンは前記半導体膜を形成する元素を格子点から弾き飛ばして結晶にダメージを生じさせる。したがって、ドーピング処理後は前記ダメージの回復を行ない、また同時に打ち込んだイオンを活性化させるため、加熱処理を行うことが多い。
【0011】
【発明が解決しようとする課題】
前記金属元素は、半導体膜中に深い準位を形成してキャリアを捕獲するため、TFTの電気的特性や信頼性に悪影響を及ぼすことが懸念される。そのため、半導体膜の結晶化後は、前記被ゲッタリング領域から金属元素を除去するか、あるいはTFTを作製したときの電気的特性に影響しない程度にまで低減する必要がある。
【0012】
しかし、以下のような場合には、ゲッタリング技術を適用しても、TFTの電気的特性や信頼性に悪影響を及ぼすほど前記金属元素が被ゲッタリング領域に残留するという問題があった。
(a)不純物元素(15族に属する元素)を導入する際、半導体膜へのダメージを考慮すると前記不純物元素の導入量が制限される。そのため、前記不純物元素が有するゲッタリング能力に対して、被ゲッタリング領域における金属元素の含有量が過剰であると、前記金属元素が残留する。
(b)ゲッタリング領域が被ゲッタリング領域に比べて小さいと、不純物元素の導入量は半導体膜へのダメージの考慮およびゲッタリング領域の面積(または体積)によって制限される。そのため、ゲッタリング領域における前記不純物元素が有するゲッタリング能力に対して、被ゲッタリング領域における金属元素の含有量が相対的に増えるため、前記金属元素が残留する。
(c)金属元素は被ゲッタリング領域に金属化合物として析出している。ゲッタリングの拡散は前記金属化合物の表面から起こるが、前記金属化合物の塊が大きいと、ゲッタリングされにくくなり、前記金属元素が残留する。
【0013】
本発明の目的は、上述した問題点を解消して、前記金属元素の除去または低減を高効率化するための技術を提供することにある。
【0014】
【課題を解決するための手段】
本発明者らは金属元素を除去または低減するメカニズムを解明するための実験を行った。前記実験において、半導体膜に珪素膜、金属元素にニッケルを用い、ゲッタリングに用いる不純物元素はリンを用いた。ただし、金属元素及び不純物元素はこれらに限定するものではない。例えば、半導体膜として、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良いし、不純物元素としてニッケル以外の15族に属する元素や、前記15族に属する元素および13族に属する元素の両方を適用しても良い。
【0015】
ゲッタリング技術は、不純物元素そのものの効果によって金属元素の固溶度が高まることがわかっており、前記金属元素の固溶度の違いを利用したメカニズムになっている。つまり、前記不純物元素の添加された領域(ゲッタリング領域)と添加されていない領域(被ゲッタリング領域)の固溶度の比(偏析係数)により、新たな前記金属元素の平衡状態に移ることでゲッタリングが成立する。
【0016】
ここで、ゲッタリング前後でのニッケルの濃度プロファイルの形状の変化を図1(A)に示す。なお、結晶化は、重量換算で10ppmの濃度の酢酸ニッケル水溶液を非晶質珪素膜に塗布した後、温度550℃で8時間、窒素雰囲気中で加熱した。続いて、リンを30kVで5×1014/cm3ドープし、窒素雰囲気中、温度600℃で12時間の加熱処理を行った。図1(A)において、リンの濃度プロファイルの分布形状と、加熱処理後のニッケルの濃度プロファイルの分布形状がよく似ていることがわかる。
【0017】
図1(A)から偏析係数のリン濃度依存性が求めることができ、その結果を図1(B)に示す。ただし、前記偏析係数はリン濃度が1×1017/cm3におけるニッケル濃度を1として規格化して求めた。リン濃度が1×1017/cm3におけるニッケル濃度で規格化したのは、リン濃度1×1017/cm3以下ではゲッタリング後のニッケルの分布がほぼ平坦であるためである。図1(B)より、リン濃度の増加に伴って、ニッケルの濃度が増加、つまり偏析係数が増加することが確認できる。
【0018】
次に、ゲッタリングの加熱温度依存性について検討する。ここではまず、加熱温度をパラメータとして実験を行う際の加熱時間をどれくらいにするかについて検討する。図2は、膜厚200nmに対して加熱時間を振って温度450℃で加熱処理を行った結果を示している。30分と60分の加熱処理で、プロファイルがほとんど同じであることから、30分でゲッタリングがほぼ飽和していることがわかる。一方、本出願人によるこれまでの実験から、加熱温度が高いほど加熱時間が短縮されることは分かっており、450℃よりも高い温度でゲッタリングする場合は同じ膜厚であれば30分で充分飽和すると考えられる。しかし、以下の述べる実験で用いる膜厚は350nmであり、マージンも考慮して加熱時間を2時間とした。ただし、450℃のみ4時間の加熱処理を行った。これはゲッタリングを十分に飽和させるためである。
【0019】
膜厚400nmの結晶質珪素膜にリンを30kVで5×1014/cm3導入し、加熱温度を450℃、500℃、600℃、700℃、800℃と振って加熱処理を行った。加熱時間は450℃においては4時間行い、その他の条件においては2時間行った。加熱処理後のニッケルプロファイルの結果を図3(A)に示す。比較的低加速度でリンを導入しているため、リンは前記結晶質珪素膜表面に分布している。そのため、膜表面の分布が多いほど、ゲッタリングが効率良く行われていることになる。図3(A)より、温度が高温になるにつれニッケルの濃度プロファイルが平坦化しており、ゲッタリング能力が低下していることがわかる。
【0020】
また、これらの加熱処理におけるリンの濃度プロファイルの変化について図3(B)に示す。リンの濃度プロファイルは700℃まではほとんど変化はないが、800℃で形状が変わっており、リンが拡散していることがわかる。なお、500℃と600℃において、プロファイルがほとんど同じであったことから、450℃については測定していない。
【0021】
図3(B)で見られるリンの濃度プロファイルの変化の影響を除くため、図3(A)の加熱温度の各条件におけるリンとニッケルの濃度プロファイルから相関を取ったのが図4(A)である。ただし、図4(A)はリン濃度1×1017/cm3で規格化してあり、450℃においては500℃でのリンの濃度プロファイルを用いて計算した。図4(A)でも明らかに温度増加とともにゲッタリング能力が低下していることが分かる。また、どの温度条件においても、偏析係数はリン濃度5×1019/cm3付近から立ち上がり、5×1019/cm3以上の濃度では、ほぼ直線的に増加している。式で表すと、偏析係数Kはリン濃度Pに対し、
【0022】
【数1】
【0023】
ただし、Aは定数(以下、リン濃度依存係数と呼ぶ。)、P>5×1019と書くことができる。各温度条件においてAを求め、温度との相関を取ると、図4(B)のようになる。なお、図4(B)において縦軸はリン濃度依存係数Aであり、図4(B)から近似式を求めると、リン濃度依存係数Aは
【0024】
【数2】
【0025】
となる。
【0026】
以上より、任意のリン濃度およびゲッタリング時の温度における偏析係数を一義的に求めることが可能になった。例として、図5にリン濃度2×1021/cm3であるときの温度に対する偏析係数の計算結果を示す。図5から、高温になるほど偏析係数が低く、ゲッタリング効率が落ちることが分かる。
【0027】
これまでの議論で、高温ほどゲッタリング効率が落ちることが明らかになった。その理由として、以下のように考察されている。リンがドープされると、結晶質半導体膜は非晶質状態になり、この中にリンが組み込まれる。加熱処理を行うと、非晶質状態である半導体膜は再結晶化し、リンは格子間位置に存在するようになる。この状態が最もゲッタリング効率が高いと考えられる。しかしながら、加熱処理をこれ以上続けると、リンは活性化され、格子位置に存在するようになる。この状態ではゲッタリング効率は低くなると考えられる。
【0028】
図6にゲッタリングの拡散における模式図を示す。偏析した金属元素が拡散していく過程は、単純な拡散モデルでは扱えず、結晶質半導体膜中の金属元素の固溶度を考慮したモデルが必要である。つまり、結晶質半導体膜中の拡散は金属元素の固溶度で制限され、それ以上の濃度での拡散は起きないと言うモデルである。ただし、被ゲッタリング領域は不純物元素が導入されているため、ゲッタリング領域よりも金属元素の固溶度は高くなっている。つまり、ゲッタリングは、偏析状態の金属元素が、固溶度で制限された濃度以下であるゲッタリング領域へと拡散していき、徐々に偏析量が減少していく過程として捉えることができる。
【0029】
実際の結晶質珪素膜ではニッケルは結晶粒界等に析出しているが、マクロ的には平均濃度Cで分布していると仮定する。また、被ゲッタリング領域とゲッタリング領域の境界では、不純物元素の濃度=0として拡散方程式を解く。不純物元素の濃度が0である仮定は、十分な偏析係数を与えれば、実効的にゲッタリング領域内の濃度が無視できる程度に小さくなるので、特に問題はない。
【0030】
ゲッタリングの拡散は、図6の模式図において、被ゲッタリング領域の不純物元素がゲッタリング領域へ拡散するに従い、結晶質珪素膜において制限されている固溶度C0の領域が徐々に広がっていき、前記被ゲッタリング領域の長さLに到達した時点でゲッタリングが終了するものとする。
【0031】
ここで、拡散方程式を解く。ゲッタリング領域から被ゲッタリング領域までの距離がxのとき、不純物元素の拡散はC0×D/xで表され、xの時間微分は、
【0032】
【数3】
【0033】
となる。(3)式を積分して、ゲッタリング時間tを求めると、
【0034】
【数4】
【0035】
ただし、(4)式において、被ゲッタリング領域の両側にゲッタリング領域が存在するなら、xはx/2となるので、tはt/4になる。
【0036】
以上より、ゲッタリング時間は、結晶質珪素膜において制限されている固溶度と拡散係数の積C0Dに反比例し、初期濃度Cに比例する。また、被ゲッタリング領域の長さの2乗に比例することになる。
【0037】
単結晶珪素膜におけるニッケルの濃度C0と拡散係数Dは、文献等から、
【0038】
【数5】
【0039】
【数6】
【0040】
で表され、C0D積は図7(A)のような曲線となる。図7(A)は温度が50℃変わると、C0D積は一桁以上変化し、その変化率は低温ほど大きい。つまり、低温になるほど、急激にゲッタリングに要する時間が伸びてくることになる。例として、図7(B)にニッケル濃度5×1018/cm3、リン濃度2×1021/cm3、偏析係数800、被ゲッタリング領域の長さ150μmとしたときの温度に対するゲッタリング時間の計算結果を示す。図7(B)からも低温になるほど、急激にゲッタリング時間が伸びることが分かる。
【0041】
以上に述べたように、ゲッタリング効率を向上させるには、低温で行う方が望ましいが、ゲッタリングにおける金属元素の拡散の速度を促進するには高温で行う方が望ましい。そこで、本発明では、ゲッタリング効率を向上させ、かつ、拡散のプロセス速度を促進する方法として、ゲッタリングの加熱処理を少なくとも2段階に分けて行うことを特徴とする。
【0042】
なお、1回目の加熱処理は2回目の加熱処理より高温で処理するものとする。図7(B)で示したように、高温で処理する方がゲッタリング時間は短くてすむ。しかし、図5で示したように、高温で加熱処理すると偏析係数が低く、ゲッタリング効率は悪い。そのため、2回目の加熱処理を低温で行うことによって偏析係数を高くする。つまり、ゲッタリング効率を上げることが出来る。なお、ゲッタリングにおける加熱処理を複数回行う場合は、回数を追う毎に低温で処理するものとする。本発明は、低温で加熱処理を行うとゲッタリングに時間が掛かり過ぎると言う欠点を、あらかじめ高温で加熱処理しておくことによって解消する。さらに、高温での加熱処理後、低温で加熱処理することによって偏析係数を高め、効率良くゲッタリングを行うことが出来ることを特徴とする。
【0043】
また、図8に温度条件を600℃、550℃、および600℃で加熱処理した後続けて550℃で加熱処理を行った時のニッケルの濃度プロファイルを示す。ただし、加熱時間はそれぞれ2時間とした。図8より、続けて加熱処理を行っても、ゲッタリングの効果はあまり現れないことがわかる。つまり、1度高温で加熱すると、前記金属元素は格子位置に存在するようになる。その後、低温で加熱処理を行っても前記金属元素は組み込まれたネットワークから外れることがないので、ゲッタリング能力は低いままになると考えられる。そのため、1回目の加熱処理後、ゲッタリング領域の固溶度を上げるために不純物元素をドーピングし、前記不純物元素を格子間位置に存在させて、ゲッタリング能力を高める必要がある。また、半導体膜の主成分になっている元素をドーピングすることによって、格子位置に存在する前記金属元素をネットワークから外すことも可能であるので、前記半導体膜の主成分になっている元素をドーピングしても良い。
【0044】
さらに、15族に属する元素を用いて金属元素をゲッタリングする場合、13族に属する元素もドーピングしてゲッタリングを行うと、ゲッタリング効率が向上することが知られている。そのため、不純物元素をドーピングする際は15族に属する元素だけでなく13族に属する元素を用いても良い。
【0045】
このようにして、金属元素の除去または低減を高効率に行うことができる。
【0046】
【発明の実施の形態】
本発明の実施形態について、図9〜図10を用いて説明する。
【0047】
[実施形態1]
まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板300を用いる。なお、基板300としては、合成石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【0048】
次いで、基板300上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜301を形成する。本実施例では下地膜301として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜301の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜301aを10〜200nm(好ましくは50〜100nm)形成する。
【0049】
次に、下地膜上に半導体膜302を形成する。半導体膜302は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により厚さ20〜80nm(好ましくは30〜60nm)成膜する。前記半導体膜302としては、非晶質半導体膜や微結晶半導体膜、多結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【0050】
続いて、ニッケルなどの金属元素を用いた熱結晶化法を行う。ニッケルなどの金属元素の添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよく、いずれかの方法により、図9(B)に示す前記金属含有層303を形成する。その後、加熱処理を行ない、半導体層を結晶化させる。
【0051】
また、熱結晶化法の後に、さらにレーザ結晶化法を行う場合は、パルス発振型または連続発光型のエキシマレーザやYAGレーザ、YVO4レーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザを用いる場合にはその第2高調波を用いパルス発振周波数1〜300Hzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状レーザビームの重ね合わせ率(オーバーラップ率)を50〜98%として行えばよい。
【0052】
フォトリソグラフィ法を用いてレジストからなるマスク305a〜305eを形成し、半導体膜に15族に属する元素、または、15族に属する元素および13族に属する元素を添加して、不純物領域306a〜306fを形成する。(図9(C))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を5×1013/cm2以上とし、加速電圧を10〜100keVとして行う。
【0053】
次いで、結晶化を促進するために用いた金属元素を不純物領域にゲッタリングするための第1の加熱処理を行う。第1の加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上で行う。
【0054】
続いて、レジストからなるマスクを除去せずに、半導体膜に再度15族に属する元素、または、15族に属する元素および13族に属する元素を添加して、不純物領域307a〜307fを形成する。(図9(D))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を5×1013/cm2以上とし、加速電圧を10〜100keVとして行う。
【0055】
次いで、結晶化を促進するために用いた金属元素を不純物領域にゲッタリングするための第2の加熱処理を行う。第2の加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上で、かつ第1の加熱処理より低温で行う。これにより、不純物領域に前記金属元素がゲッタリングされる。
【0056】
レジストを除去し、また、ゲッタリングの終了した結晶質半導体膜の不純物領域307a〜307fを除去して半導体層402〜406を形成する。
【0057】
このようにして形成された半導体層を用いてTFTを作製すると、その電気的特性は向上する。特にオフ電流値が下がる。
【0058】
[実施形態2]
実施形態1にしたがって、図9(C)の第1の加熱処理まで行う。
【0059】
その後、第2のドーピング処理は、半導体膜の主成分である元素をドーピングして、領域307a〜307fを形成する。前記第2のドーピングにより、前記第1の加熱処理によって格子位置に存在するようになった金属元素を不活性化し、格子間位置に存在させることになる。
【0060】
次いで、図10(A)に示すように、第2の加熱処理を行う。前記第2の加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上で、かつ第1の加熱処理より低温で行う。これにより、前記領域に不純物元素がゲッタリングされる。
【0061】
レジストを除去し、また、ゲッタリングの終了した結晶質半導体膜の領域307a〜307fを除去して半導体層402〜406を形成する。
【0062】
このようにして形成された半導体層を用いてTFTを作製すると、その電気的特性は向上する。特にオフ電流値が下がる。
【0063】
なお、本発明は、実施形態1および2で示したTFTの作製方法に限らず、ボトムゲートやその他のTFTの構造に対しても適用できる。
【0064】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【0065】
【実施例】
[実施例1]
本実施例ではゲッタリング領域の固溶度を上げるために15族に属する元素を再ドープする方法について図9〜10を用いて説明する。
【0066】
まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板300を用いる。なお、基板300としては、合成石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【0067】
次いで、基板300上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜301を形成する。本実施例では下地膜301として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜301の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜301aを10〜200nm(好ましくは50〜100nm)形成する。本実施例では、膜厚50nmの酸化窒化珪素膜301a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜401のニ層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜401bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化珪素膜401b(組成比Si=32%、O=59%、N=7%、H=2%)を形成した。
【0068】
次に、下地絶縁膜上に半導体膜302を形成する。半導体膜302は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により厚さ25〜80nm(好ましくは30〜60nm)成膜する。前記半導体膜302としては、非晶質半導体膜や微結晶半導体膜、多結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜した。
【0069】
続いて、ニッケルなどの金属元素を用いた熱結晶化法を行う。ニッケルなどの金属元素の添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよく、いずれかの方法により、図9(B)に示す前記金属含有層303を形成する。その後、加熱処理を行ない、半導体層を結晶化させる。本実施例では、ニッケルを含む溶液(重量換算濃度10ppm、体積5ml)を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行った。これにより、前記非晶質半導体膜はニッケルを5×1018/cm3保持することになる。
【0070】
また、熱結晶化法の後に、さらにレーザ結晶化法を行う場合は、パルス発振型または連続発光型のエキシマレーザやYAGレーザ、YVO4レーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザを用いる場合にはその第2高調波を用いパルス発振周波数1〜300Hzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状レーザビームの重ね合わせ率(オーバーラップ率)を50〜98%として行えばよい。
【0071】
フォトリソグラフィ法を用いてレジストからなるマスク305a〜305eを形成し、半導体膜に15族に属する元素、または、15族に属する元素および13族に属する元素を添加して、不純物領域306a〜306fを形成する。(図9(C))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を5×1013/cm2以上とし、加速電圧を10〜100keVとして行う。本実施例ではドーズ量を2×1015/cm2とし、加速電圧を10keVとして行った。15族に属する元素として、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この条件でドーピングを行ない、半導体膜中には2×1021/cm3のリンが打ち込まれた。
【0072】
次いで、結晶化を促進するために用いた金属元素を不純物領域にゲッタリングするための第1の加熱処理を行う。第1の加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上で行う。本実施例では700℃、7.5時間の加熱処理を行った。(1)式より、偏析係数は123になる。
【0073】
続いて、レジストからなるマスクを除去せずに、半導体膜に15族に属する元素、または、15族に属する元素および13族に属する元素を添加して、不純物領域307a〜307fを形成する。(図9(D))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を5×1013/cm2以上とし、加速電圧を10〜100keVとして行う。本実施例ではドーズ量を2×1015/cm2とし、加速電圧を10keVとして行った。15族に属する元素として、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この条件でドーピングを行ない、半導体膜中には2×1021/cm3のリンが打ち込まれた。
【0074】
次いで、結晶化を促進するために用いた金属元素を不純物領域にゲッタリングするための第2の加熱処理を行う。第2の加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上で行う。本実施例では550℃、6.6時間の加熱処理を行った。(1)式より、偏析係数は833になる。これにより、被ゲッタリング領域のニッケルの含有量は4.9×1013/cm3まで減らすことが出来る。チャネル形成領域やオフセット領域などの高抵抗層は5×1017/cm3以下であれば、TFTを作製した際の電気的特性に影響しないので、2回の加熱処理で充分ゲッタリング出来たと言える。
【0075】
レジストを除去し、ゲッタリングの終了した結晶質半導体膜の不純物領域307a〜307fを除去して半導体層402〜406を形成する。
【0076】
このようにして得られた半導体層を用いてTFTを作製すると、その電気的特性はオフ電流が下がり、良好な特性が得られる。
【0077】
[実施例2]
本実施例ではゲッタリング領域の固溶度を上げるために半導体膜の主成分である元素をドープする方法について図9〜10を用いて説明する。
【0078】
実施例1にしたがって、図9(C)の第1の加熱処理まで行う。
【0079】
続いて、レジストからなるマスクを除去せずに、半導体膜に半導体膜の主成分である元素を添加して、不純物領域307a〜307fを形成する。(図10(A))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を5×1013/cm2以上とし、加速電圧を10〜100keVとして行う。本実施例ではドーズ量を2×1015/cm2とし、加速電圧を10keVとして珪素(Si)をドーピングした。この条件でドーピングを行ない、半導体膜中には2×1020/cm3の珪素が打ち込まれた。
【0080】
次いで、結晶化を促進するために用いた金属元素を不純物領域にゲッタリングするための第2の加熱処理を行う。第2の加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上で行う。本実施例では550℃、6時間の加熱処理を行った。
【0081】
レジストを除去し、ゲッタリングの終了した結晶質半導体膜の不純物領域307a〜307fを除去して半導体層402〜406を形成する。
【0082】
このようにして得られた半導体層を用いてTFTを作製すると、その電気的特性はオフ電流が下がり、良好な特性が得られる。
【0083】
[実施例3]
本実施例ではソース領域及びドレイン領域となる領域に金属元素をゲッタリングさせる方法について図15〜16を用いて説明する。
【0084】
まず、基板10上に下地絶縁膜11を形成する。基板10としては、ガラス基板や石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0085】
また、下地絶縁膜11として、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜を形成する。前記下地絶縁膜は前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。なお、下地絶縁膜を形成しなくてもよい。
【0086】
次いで、前記下地絶縁膜上に半導体膜12を形成する。前記半導体膜12は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜する。前記半導体膜12としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【0087】
続いて、ニッケルなどの金属元素を用いた熱結晶化法を行う。ニッケルなどの金属元素の添加方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよく、いずれかの方法によって、図15(B)に示す前記金属含有層13を形成する。その後、加熱処理を行ない、半導体膜を結晶化させる。この結晶化法により半導体膜中に金属元素が残留することになる。前記加熱処理後、さらに図15(D)に示すように、レーザ結晶化法を行っても良い。前記レーザ結晶化法の際に用いるレーザ発振器として、大出力で、現状で300Hz程度の高周波パルスを発振出来るエキシマレーザが良く用いられている。また、パルス発振のエキシマレーザだけでなく、連続発振のエキシマレーザや、Arレーザ、YAGレーザ、YVO4レーザ、YLFレーザ等も用いることが出来る。また、レーザビームの照射は真空中、大気中、窒素雰囲気中などで行うことが出来る。さらに、レーザビームを照射する際に基板を500度程度まで加熱しても良い。
【0088】
得られた結晶質半導体膜にフォトマスクを用いて所望の形状にパターニングして半導体層を形成する。
【0089】
次いで、半導体層を覆う絶縁膜16を形成する。絶縁膜16はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜の単層または積層構造で形成する。なお、この絶縁膜16はゲート絶縁膜となる。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0090】
そして、絶縁膜16上に、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極17を形成する。本実施例では、膜厚400nmのTaN膜からなるゲート電極を形成した。ゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができた。
【0091】
その後、ゲート電極17をマスクとして15族に属する元素、または、15族に属する元素および13族に属する元素を用いて第1のドーピング処理を行ない、自己整合的に不純物領域18を形成する。(図16(A))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を5×1013/cm2以上とし、加速電圧を10〜100keVとして行う。また、15族に属する元素として、典型的にはリン(P)または砒素(As)を用いる。本実施例ではドーズ量を2×1015/cm2とし、加速電圧を80keVとして行ない、半導体膜中に2×1021/cm3のリン(P)を打ち込んだ。
【0092】
次いで、結晶化を促進するために用いた金属元素を不純物領域にゲッタリングするための第1の加熱処理を行う。第1の加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上で行う。本実施例では700℃7.5時間の加熱処理を行った。
【0093】
続いて、半導体膜に15族に属する元素、または、15族に属する元素および13族に属する元素を用いてを添加して、不純物領域19を形成する。(図16(A))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を5×1013/cm2以上とし、加速電圧を10〜100keVとして行う。また、n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いる。さらに13族に属する元素をドーピングしても良い。本実施例では、ドーズ量を2×1015/cm2とし、加速電圧を80keVとして行ない、半導体膜中に2×1021/cm3のリン(P)を打ち込んだ。
【0094】
次いで、結晶化を促進するために用いた金属元素を不純物領域にゲッタリングするための第2の加熱処理を行う。第2の加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上で、かつ前記第1の加熱処理の温度よりも低温で行う。これにより、ソース領域およびドレイン領域に前記金属元素がゲッタリングされる。
【0095】
このようにして形成された半導体層を用いてTFTを作製すると、その電気的特性はオフ電流値が下がり、良好な特性を達成することが出来る。
【0096】
[実施例4]
本実施例では、1回目の加熱処理後、結晶質半導体膜をエッチングして島状半導体層を形成し、ソース領域およびドレイン領域に金属元素をゲッタリングさせる方法について説明する。
【0097】
実施例3にしたがって、図15(C)の熱結晶化まで行う。なお、図15(D)のレーザ結晶化を行っても良い。
【0098】
フォトリソグラフィ法を用いてレジストからなるマスク27を形成し、半導体膜に15族に属する元素、または、15族に属する元素および13族に属する元素を添加して、不純物領域26を形成する。(図17(A))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を5×1013/cm2以上とし、加速電圧を10〜100keVとして行う。本実施例ではドーズ量を2×1015/cm2とし、加速電圧を10keVとして行った。15族に属する元素として、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この条件でドーピングを行ない、半導体膜中には2×1021/cm3のリンが打ち込まれた。
【0099】
次いで、結晶化を促進するために用いた金属元素を不純物領域にゲッタリングするための第1の加熱処理を行う。第1の加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上で行う。本実施例では700℃、7.5時間の加熱処理を行った。
【0100】
レジストを除去し、ゲッタリングの終了した結晶質半導体膜の不純物領域26を除去して半導体層を形成する。
【0101】
次いで、半導体層を覆う絶縁膜28を形成する。絶縁膜28はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜の単層または積層構造で形成する。なお、この絶縁膜16はゲート絶縁膜となる。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0102】
そして、絶縁膜28上に、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極29を形成する。本実施例では、膜厚400nmのTaN膜からなるゲート電極を形成した。ゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができた。
【0103】
その後、ゲート電極29をマスクとして15族に属する元素、または、15族に属する元素および13族に属する元素を用いて第2のドーピング処理を行ない、自己整合的に不純物領域30を形成する。(図17(C))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を5×1013/cm2以上とし、加速電圧を10〜100keVとして行う。また、15族に属する元素として、典型的にはリン(P)または砒素(As)を用いる。本実施例ではドーズ量を2×1015/cm2とし、加速電圧を80keVとして行ない、半導体膜中に2×1021/cm3のリン(P)を打ち込んだ。
【0104】
次いで、結晶化を促進するために用いた金属元素を不純物領域にゲッタリングするための第2の加熱処理を行う。第2の加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上で、かつ、第1の加熱処理より低温で行う。本実施例では550℃6時間の加熱処理を行った。
【0105】
このようにして形成された半導体層を用いてTFTを作製すると、その電気的特性はオフ電流値が下がり、良好な特性を達成することが出来る。
【0106】
[実施例5]
本実施例ではアクティブマトリクス基板の作製方法について図10〜13を用いて説明する。
【0107】
実施例1または2にしたがって、半導体層402〜406を得る。
【0108】
半導体層402〜406を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【0109】
次いで、半導体層402〜406を覆うゲート絶縁膜407を形成する。ゲート絶縁膜407はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0110】
また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【0111】
次いで、図10(C)に示すように、ゲート絶縁膜407上に膜厚20〜100nmの第1の導電膜408と、膜厚100〜400nmの第2の導電膜409とを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜408と、膜厚370nmのW膜からなる第2の導電膜409を積層形成した。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タングステン(WF6)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができた。
【0112】
なお、本実施例では、第1の導電膜408をTaN、第2の導電膜409をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタル(Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン(TiN)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。
【0113】
次に、フォトリソグラフィ法を用いてレジストからなるマスク410〜415を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業(株)製のICPを用いたドライエッチング装置(Model E645−□ICP)を用いた。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。
【0114】
この後、レジストからなるマスク410〜415を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
【0115】
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層417〜422(第1の導電層417a〜422aと第2の導電層417b〜422b)を形成する。416はゲート絶縁膜であり、第1の形状の導電層417〜422で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
【0116】
そして、レジストからなるマスクを除去せずに第3のドーピング処理を行い、半導体層にn型を付与する不純物元素を添加する。(図11(B))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013〜5×1015/cm2とし、加速電圧を60〜100keVとして行う。本実施例ではドーズ量を1.5×1015/cm2とし、加速電圧を80keVとして行った。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この場合、導電層417〜421がn型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域423〜427が形成される。高濃度不純物領域423〜427には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素を添加する。
【0117】
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、エッチングガスにCF4とCl2とO2とを用い、W膜を選択的にエッチングする。この時、第2のエッチング処理により第1の導電層428b〜433bを形成する。一方、第2の導電層417a〜422aは、ほとんどエッチングされず、第2の導電層428a〜433aを形成する。
【0118】
レジストからなるマスクを除去した後、新たにレジストからなるマスク438a〜438gを形成して第4のドーピング処理を行って図11(C)の状態を得る。不純物領域423〜427に選択的に不純物元素が添加され、不純物領域439〜443を形成する。
【0119】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク452〜454を形成して第5のドーピング処理を行う。この第5のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域455〜460を形成する。第2の導電層428a〜432aを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域455〜460はジボラン(B2H6)を用いたイオンドープ法で形成する。(図12(A))この第5のドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスク452〜454で覆われている。第3のドーピング処理および第4のドーピング処理によって、不純物領域455〜460にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を2×1020〜2×1021/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、pチャネル型TFTの活性層となる半導体層の一部が露呈しているため、不純物元素(ボロン)を添加しやすい利点を有している。
【0120】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【0121】
次いで、レジストからなるマスク452〜454を除去して第1の層間絶縁膜461を形成する。この第1の層間絶縁膜461としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化珪素膜を形成した。勿論、第1の層間絶縁膜461は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0122】
次いで、図12(B)に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜550℃で行えばよく、本実施例では550℃、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。
【0123】
また、第1の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。
【0124】
さらに、3〜100%の水素を含む雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3%の含む窒素雰囲気中で410℃、1時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0125】
また、活性化処理としてレーザアニール法を用いる場合には、上記水素化を行った後、エキシマレーザやYAGレーザ等のレーザビームを照射することが望ましい。
【0126】
次いで、第1の層間絶縁膜461上に無機絶縁膜材料または有機絶縁物材料から成る第2の層間絶縁膜462を形成する。本実施例では、膜厚1.6μmのアクリル樹脂膜を形成したが、粘度が10〜1000cp、好ましくは40〜200cpのものを用い、表面に凸凹が形成されるものを用いた。
【0127】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第2の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、TFTの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びTFT部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【0128】
また、第2の層間絶縁膜462として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【0129】
そして、駆動回路506において、各不純物領域とそれぞれ電気的に接続する配線463〜467を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。
【0130】
また、画素部507においては、画素電極470、ゲート配線469、接続電極468を形成する。(図12(C))この接続電極468によりソース配線(443bと449の積層)は、画素TFTと電気的な接続が形成される。また、ゲート配線469は、画素TFTのゲート電極と電気的な接続が形成される。また、画素電極470は、画素TFTのドレイン領域442と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層458と電気的な接続が形成される。また、画素電極471としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【0131】
以上の様にして、nチャネル型TFT501とpチャネル型TFT502からなるCMOS回路、及びnチャネル型TFT503を有する駆動回路506と、画素TFT504、保持容量505とを有する画素部507を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【0132】
駆動回路506のnチャネル型TFT501はチャネル形成領域471、ゲート電極の一部を構成する第1の導電層444と重なる低濃度不純物領域434b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域434a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域439を有している。このnチャネル型TFT501と電極466で接続してCMOS回路を形成するpチャネル型TFT502にはチャネル形成領域472、ゲート電極と重なる不純物領域457、ゲート電極の外側に形成される不純物領域458、ソース領域またはドレイン領域として機能する高濃度不純物領域455を有している。また、nチャネル型TFT503にはチャネル形成領域473、ゲート電極の一部を構成する第1の導電層446と重なる低濃度不純物領域436b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域437a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域441を有している。
【0133】
画素部の画素TFT504にはチャネル形成領域474、ゲート電極の一部を構成する第1の導電層447と重なる低濃度不純物領域437b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域437a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域443を有している。また、保持容量505の一方の電極として機能する半導体層458〜460には、それぞれp型を付与する不純物元素が添加されている。保持容量505は、絶縁膜451を誘電体として、電極(448と432bの積層)と、半導体層458〜460とで形成している。
【0134】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【0135】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図13に示す。なお、図10〜図12に対応する部分には同じ符号を用いている。図12中の鎖線A−A’は図13中の鎖線A―A’で切断した断面図に対応している。また、図12中の鎖線B−B’は図13中の鎖線B―B’で切断した断面図に対応している。
【0136】
[実施例6]
本実施例では、実施例5で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図14を用いる。
【0137】
まず、実施例5に従い、図12(C)の状態のアクティブマトリクス基板を得た後、図12のアクティブマトリクス基板上、少なくとも画素電極470上に配向膜471を形成しラビング処理を行う。なお、本実施例では配向膜471を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【0138】
次いで、対向基板472を用意する。次いで、対向基板472上に着色層473、474、平坦化膜475を形成する。赤色の着色層473と青色の着色層474とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【0139】
本実施例では、実施例4に示す基板を用いている。従って、実施例4の画素部の上面図を示す図13では、少なくともゲート配線469と画素電極470の間隙と、ゲート配線469と接続電極468の間隙と、接続電極468と画素電極470の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【0140】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【0141】
次いで、平坦化膜475上に透明導電膜からなる対向電極476を少なくとも画素部に形成し、対向基板の全面に配向膜477を形成し、ラビング処理を施した。
【0142】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材478で貼り合わせる。シール材478にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料479を注入し、封止剤(図示せず)によって完全に封止する。液晶材料479には公知の液晶材料を用いれば良い。このようにして図10に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板(図示しない)を貼りつけた。そして、公知の技術を用いてFPCを貼りつけた。
【0143】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【0144】
[実施例7]
上記各実施例1乃至6のいずれか一を実施して形成されたTFTは様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【0145】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図18、図19及び図20に示す。
【0146】
図18(A)はパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を表示部3003に適用することができる。
【0147】
図18(B)はビデオカメラであり、本体3101、表示部3102、音声入力部3103、操作スイッチ3104、バッテリー3105、受像部3106等を含む。本発明を表示部3102に適用することができる。
【0148】
図18(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体3201、カメラ部3202、受像部3203、操作スイッチ3204、表示部3205等を含む。本発明は表示部3205に適用できる。
【0149】
図18(D)はゴーグル型ディスプレイであり、本体3301、表示部3302、アーム部3303等を含む。本発明は表示部3302に適用することができる。
【0150】
図18(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体3401、表示部3402、スピーカ部3403、記録媒体3404、操作スイッチ3405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部3402に適用することができる。
【0151】
図18(F)はデジタルカメラであり、本体3501、表示部3502、接眼部3503、操作スイッチ3504、受像部(図示しない)等を含む。本発明を表示部3502に適用することができる。
【0152】
図19(A)はフロント型プロジェクターであり、投射装置3601、スクリーン3602等を含む。本発明は投射装置3601の一部を構成する液晶表示装置3808やその他の駆動回路に適用することができる。
【0153】
図19(B)はリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704等を含む。本発明は投射装置3702の一部を構成する液晶表示装置3808やその他の駆動回路に適用することができる。
【0154】
なお、図19(C)は、図19(A)及び図19(B)中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804〜3806、ダイクロイックミラー3803、プリズム3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図19(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0155】
また、図19(D)は、図19(C)中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図19(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0156】
ただし、図19に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びEL表示装置での適用例は図示していない。
【0157】
図20(A)は携帯電話であり、本体3901、音声出力部3902、音声入力部3903、表示部3904、操作スイッチ3905、アンテナ3906等を含む。本発明を表示部3904に適用することができる。
【0158】
図20(B)は携帯書籍(電子書籍)であり、本体4001、表示部4002、4003、記憶媒体4004、操作スイッチ4005、アンテナ4006等を含む。本発明は表示部4002、4003に適用することができる。
【0159】
図20(C)はディスプレイであり、本体4101、支持台4102、表示部4103等を含む。本発明は表示部4103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。
【0160】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜6のどのような組み合わせからなる構成を用いても実現することができる。
【0161】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
(a)従来のTFTの作製プロセスに適合した、簡単な方法である。
(b)工程時間の短縮を図ることが出来る。
(c)被ゲッタリング領域のサイズが拡大でき、面積効率が向上するため、設計の自由度が向上する。
(d)以上の利点を満たした上で、ゲッタリング能力を向上させ、電気的特性の優れたTFTを作製できる方法である。
【図面の簡単な説明】
【図1】 本発明が開示するゲッタリング技術を説明するための図。
【図2】 本発明が開示するゲッタリング技術を説明するための図。
【図3】 本発明が開示するゲッタリング技術を説明するための図。
【図4】 本発明が開示するゲッタリング技術を説明するための図。
【図5】 本発明が開示するゲッタリング技術を説明するための図。
【図6】 本発明が開示するゲッタリング技術を説明するための図。
【図7】 本発明が開示するゲッタリング技術を説明するための図。
【図8】 本発明が開示するゲッタリング技術を説明するための図。
【図9】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図10】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図11】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図12】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図13】 画素TFTの構成を示す上面図。
【図14】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図15】 本発明が開示するゲッタリング技術を説明する例を示す図。
【図16】 本発明が開示するゲッタリング技術を説明する例を示す図。
【図17】 本発明が開示するゲッタリング技術を説明する例を示す図。
【図18】 半導体装置の例を示す図。
【図19】 半導体装置の例を示す図。
【図20】 半導体装置の例を示す図。
Claims (14)
- 非晶質半導体膜に結晶化を助長する金属元素を導入し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜中に選択的に第1の元素を導入して第1の領域を形成し、
第1の加熱処理を行って前記第1の領域に前記金属元素をゲッタリングし、
前記金属元素がゲッタリングされた前記第1の領域に第2の元素を導入して第2の領域を形成し、
前記第1の加熱処理の温度より低温で第2の加熱処理を行って前記第2の領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜を部分的にエッチングして島状半導体層を形成し、
前記島状半導体層上に絶縁膜を形成し、
前記絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして前記島状半導体層中に選択的に第1の元素を導入して、ソース領域およびドレイン領域を形成し、前記ゲート電極の下方にチャネル形成領域を形成し、
第1の加熱処理を行って前記ソース領域および前記ドレイン領域に前記金属元素をゲッタリングし、
前記金属元素がゲッタリングされた前記ソース領域および前記ドレイン領域に第2の元素を導入し、
前記第1の加熱処理の温度より低温で第2の加熱処理を行って前記ソース領域および前記ドレイン領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜中に選択的に第1の元素を導入して第1の領域を形成し、
第1の加熱処理を行って前記第1の領域に前記金属元素をゲッタリングし、
前記金属元素がゲッタリングされた前記第1の領域に第2の元素および第3の元素を導入して第2の領域を形成し、
前記第1の加熱処理の温度より低温で第2の加熱処理を行って前記第2の領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜を部分的にエッチングして島状半導体層を形成し、
前記島状半導体層上に絶縁膜を形成し、
前記絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして前記島状半導体層中に選択的に第1の元素を導入してソース領域およびドレイン領域を形成し、前記ゲート電極の下方にチャネル形成領域を形成し、
第1の加熱処理を行って前記ソース領域および前記ドレイン領域に前記金属元素をゲッタリングし、
前記金属元素がゲッタリングされた前記ソース領域および前記ドレイン領域に第2の元素および第3の元素を導入し、
前記第1の加熱処理の温度より低温で第2の加熱処理を行って前記ソース領域および前記ドレイン領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜中に選択的に第1の元素および第2の元素を導入して第1の領域を形成し、
第1の加熱処理を行って前記第1の領域に前記金属元素をゲッタリングし、
前記金属元素がゲッタリングされた前記第1の領域に第3の元素を導入して第2の領域を形成し、
前記第1の加熱処理の温度より低温で第2の加熱処理を行って前記第2の領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜を部分的にエッチングして島状半導体層を形成し、
前記島状半導体層上に絶縁膜を形成し、
前記絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして前記島状半導体層中に選択的に第1の元素および第2の元素を導入してソース領域およびドレイン領域を形成し、前記ゲート電極の下方にチャネル形成領域を形成し、
第1の加熱処理を行って前記ソース領域および前記ドレイン領域に前記金属元素をゲッタリングし、
前記金属元素がゲッタリングされた前記ソース領域および前記ドレイン領域に第3の元素を導入し、
前記第1の加熱処理の温度より低温で第2の加熱処理を行って前記ソース領域および前記ドレイン領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜中に選択的に第1の元素および第2の元素を導入して第1の領域を形成し、
第1の加熱処理を行って前記第1の領域に前記金属元素をゲッタリングし、
前記金属元素がゲッタリングされた前記第1の領域に第3の元素および第4の元素を導入して第2の領域を形成し、
前記第1の加熱処理の温度より低温で第2の加熱処理を行って前記第2の領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜を部分的にエッチングして島状半導体層を形成し、
前記島状半導体層上に絶縁膜を形成し、
前記絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして前記島状半導体層中に選択的に第1の元素および第2の元素を導入してソース領域およびドレイン領域を形成し、前記ゲート電極の下方にチャネル形成領域を形成し、
第1の加熱処理を行って前記ソース領域および前記ドレイン領域に前記金属元素をゲッタリングし、
前記金属元素がゲッタリングされた前記ソース領域および前記ドレイン領域に第3の元素および第4の元素を導入し、
前記第1の加熱処理の温度より低温で第2の加熱処理を行って前記ソース領域および前記ドレイン領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 請求項1乃至8のいずれか一項において、
前記第1の元素として、15族に属する元素のうち少なくとも1つの元素を用いることを特徴とする半導体装置の作製方法。 - 請求項1又は2において、
前記第2の元素として、15族に属する元素のうち少なくとも1つの元素、13族に属する元素のうち少なくとも1つの元素、または前記結晶質半導体膜の主成分である元素を用いることを特徴とする半導体装置の作製方法。 - 請求項3又は4において、
前記第2の元素または前記第3の元素として、15族に属する元素のうち少なくとも1つの元素、13族に属する元素のうち少なくとも1つの元素、または前記結晶質半導体膜の主成分である元素を用いることを特徴とする半導体装置の作製方法。 - 請求項5乃至8のいずれか一項において、
前記第2の元素として、13族に属する元素のうち少なくとも1つの元素を用いることを特徴とする半導体装置の作製方法。 - 請求項5又は6において、
前記第3の元素として、15族に属する元素のうち少なくとも1つの元素、13族に属する元素のうち少なくとも1つの元素、または前記結晶質半導体膜の主成分である元素を用いることを特徴とする半導体装置の作製方法。 - 請求項7又は8において、
前記第3の元素または前記第4の元素として、15族に属する元素のうち少なくとも1つの元素、13族に属する元素のうち少なくとも1つの元素、または前記結晶質半導体膜の主成分である元素を用いることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001208711A JP5078201B2 (ja) | 2000-07-11 | 2001-07-10 | 半導体装置の作製方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000209950 | 2000-07-11 | ||
JP2000209950 | 2000-07-11 | ||
JP2000-209950 | 2000-07-11 | ||
JP2001208711A JP5078201B2 (ja) | 2000-07-11 | 2001-07-10 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002100569A JP2002100569A (ja) | 2002-04-05 |
JP2002100569A5 JP2002100569A5 (ja) | 2008-08-07 |
JP5078201B2 true JP5078201B2 (ja) | 2012-11-21 |
Family
ID=26595807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001208711A Expired - Fee Related JP5078201B2 (ja) | 2000-07-11 | 2001-07-10 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5078201B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003230138A1 (en) * | 2002-05-22 | 2003-12-02 | Koninklijke Philips Electronics N.V. | Active matrix display devices and the manufacture thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3717634B2 (ja) * | 1997-06-17 | 2005-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3844566B2 (ja) * | 1997-07-30 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2001
- 2001-07-10 JP JP2001208711A patent/JP5078201B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002100569A (ja) | 2002-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5393726B2 (ja) | 半導体装置の作製方法 | |
JP4798907B2 (ja) | 半導体装置 | |
US8227806B2 (en) | Active matrix display in which LDD regions in the driver circuit and the storage capacitor in the pixel section have the same dopant concentration | |
US6713323B2 (en) | Semiconductor device and method of manufacturing the same | |
US7015079B2 (en) | Semiconductor film, semiconductor device, and method of manufacturing the same including adding metallic element to the amorphous semiconductor film and introducing oxygen after crystallization | |
US7998845B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2003051446A (ja) | 半導体装置の作製方法 | |
JP2003229578A (ja) | 半導体装置、表示装置およびその作製方法 | |
JP5046439B2 (ja) | 半導体装置の作製方法 | |
JP5292453B2 (ja) | 半導体装置の作製方法 | |
JP4216003B2 (ja) | 半導体装置の作製方法 | |
JP2005322935A (ja) | 半導体装置およびその作製方法 | |
US7141823B2 (en) | Thin film transistor semiconductor device | |
JP4573953B2 (ja) | 半導体装置の作製方法 | |
JP5078201B2 (ja) | 半導体装置の作製方法 | |
JP4212844B2 (ja) | 半導体装置の作製方法 | |
JP4884735B2 (ja) | 半導体装置の作製方法 | |
JP5153921B2 (ja) | 表示装置、及び携帯情報端末 | |
JP4837871B2 (ja) | 半導体装置の作製方法 | |
JP5072147B2 (ja) | 半導体装置の作製方法 | |
JP4641598B2 (ja) | 半導体装置の作製方法 | |
JP4342843B2 (ja) | 半導体装置の作製方法 | |
JP4993802B2 (ja) | 半導体装置 | |
JP5685633B2 (ja) | 表示装置 | |
JP5386626B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080619 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5078201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |