JP4573520B2 - 直流−交流変換装置の並行運転システム、及びそのコントローラｉｃ - Google Patents

Description

本発明は、電気機器付属の電源アダプタや、バッテリーなどの直流電源から、負荷を駆動するための交流電圧を発生する直流ー交流変換装置（以下、インバータという）の並行運転システム、及びそのコントローラＩＣに関する。

ノートパソコンの液晶モニタや、液晶テレビ受像機などの液晶ディスプレイのバックライト光源として、冷陰極蛍光灯（ＣＣＦＬ）が用いられるようになってきている。このＣＣＦＬは、通常の熱陰極蛍光灯とほぼ同様の高い効率と長い寿命を持っており、そして、熱陰極蛍光灯が持っているフィラメントを省いている。

このＣＣＦＬを起動及び動作させるためには、高い交流電圧を必要とする。例えば、起動電圧は約１０００ｖであり、動作電圧は約６００ｖである。この高い交流電圧を、インバータを用いて、ノートパソコンや液晶テレビ受像機などの直流電源から発生させる。

以前から、ＣＣＦＬ用インバータとして、ロイヤー（Ｒｏｙｅｒ）回路が一般的に用いられている。このロイヤー回路は、可飽和磁芯変圧器、制御トランジスタなどから構成され、そして、可飽和磁芯変圧器の非線形透磁率、制御トランジスタの非線形電流ゲイン特性により自己発振する。ロイヤー回路自身は外部クロックやドライバー回路を必要としない。

しかし、ロイヤー回路は、基本的には一定電圧インバータであり、入力電圧や負荷電流が変化する場合には一定出力電圧を維持できない。したがって、ロイヤー回路に電力を供給するためのレギュレータを必要とする。このようなことから、ロイヤー回路を用いたインバータは、小型化が難しく、また、電力変換効率も低い。

電力変換効率を高めるようにしたＣＣＦＬ用インバータが提案されている（特許文献１参照）。このインバータは、変圧器の一次巻線に第１半導体スイッチを直列に接続し、直列接続された第２半導体スイッチとコンデンサを変圧器の一次巻線に並列に接続し、かつ、変圧器の二次巻線に結合コンデンサと負荷とを直列に接続する。そして、変圧器の一次側電流を制御回路に帰還し、基準電圧と比較することにより制御信号を形成し、その制御信号により、第１，第２半導体スイッチをオン・オフ制御して、負荷に所定の交流電力を供給するようにしている。

また、４つの半導体スイッチを用いてフルブリッジ（Ｈブリッジ）型のＣＣＦＬ用インバータが提案されている（特許文献２参照）。このインバータでは、変圧器の一次巻線に、共振用コンデンサを直列に介して、Ｈブリッジの出力端を接続し、変圧器の二次巻線に負荷を接続する。Ｈブリッジを構成する４つの半導体スイッチのうちの、第１組の２つの半導体スイッチにより変圧器の一次巻線に第１方向の電流経路を形成し、第２組の２つの半導体スイッチにより変圧器の一次巻線に第２方向の電流経路を形成する。そして、変圧器の二次巻線に流れる電流を制御回路に帰還し基準電圧と比較することにより、固定された同一パルス幅で、そのパルスの相対位置が制御された制御信号を発生して、Ｈブリッジの半導体スイッチに供給し、負荷への供給電力を調整している。また、変圧器の二次巻線の電圧を検出して、過電圧保護を行うようにしている。

特開平１０−５０４８９号公報 米国特許第６２５９６１５号明細書

ノートパソコンの液晶モニタや、液晶テレビ受像機などの液晶ディスプレイの大画面化に伴い、バックライト光源として複数のＣＣＦＬが分散されて配置されるようになってきている。この場合、複数のＣＣＦＬからの光が干渉し合ってちらつきなどの原因となるために、各ＣＣＦＬを同期して同相で点灯させることが必要となる。

このために、インバータをディスクリート回路で構成して、同相の交流電力を複数のＣＣＦＬに供給することが考えられる。

しかし、ＣＣＦＬへの高電圧の配線は、その引き回し距離を短くして他の装置への影響を低減することが必要であること、また、ＣＣＦＬの寄生キャパシタンスを変圧器との共振に有効に利用すること等の理由により、各ＣＣＦＬを制御するためのインバータは、できるだけそのＣＣＦＬに近接して配置することが望ましい。

そこで、本発明は、ＣＣＦＬ等の高電圧を必要とする複数個の負荷を駆動するための複数個のインバータを、各負荷に近接して配置することを可能にするとともに、同期して同相で制御することができる、インバータ並行運転システム、及びそのコントローラＩＣを提供することを目的とする。

本明細書中に開示されている第１の構成のインバータの並行運転システムは、一次巻線と少なくとも１つの二次巻線とを持つ変圧器ＴＲと、
直流電源ＢＡＴから前記一次巻線に第１方向及び第２方向に電流を流すための半導体スイッチ回路１０１〜１０４と、
前記半導体スイッチ回路をＰＷＭ制御するための三角波信号及びこの三角波信号に同期したクロック信号を、周波数決定用コンデンサ及び周波数決定用抵抗が接続されたときに発生することができる発振器ブロック２０１と、をそれぞれ有する複数Ｎ個のインバータを有し、
前記複数Ｎ個のインバータのうちの１つのインバータのみに、前記発振器ブロックから前記三角波信号及び前記クロック信号を発生させるように、前記周波数決定用コンデンサ及び前記周波数決定用抵抗を接続し、
当該インバータから発生された前記三角波信号及び前記クロック信号を、それ以外のインバータに供給し、
Ｎ個全てのインバータで同一の前記三角波信号及び前記クロック信号を使用して同期して同相のＰＷＭ制御を行うことを特徴とする。

本明細書中に開示されている第２の構成のインバータの並行運転システムは、上記第１の構成のインバータの並行運転システムにおいて、前記周波数決定用抵抗の抵抗値は、インバータの起動時にはある小さい抵抗値に設定されており、その後により大きな抵抗値に設定されることを特徴とする。

本明細書中に開示されている第３の構成のインバータの並行運転システムは、上記第１または第２の構成のインバータの並行運転システムにおいて、前記発振器ブロックで発生される前記三角波信号及び前記クロック信号は、同一周波数であり、さらに前記三角波信号を発生させるインバータで前記クロック信号を逓降した同期信号を発生させ、その同期信号を他のインバータにも供給して、共通に使用することを特徴とする。

本明細書中に開示されている第４の構成のインバータの並行運転システムは、上記第１〜第３いずれかの構成のインバータの並行運転システムにおいて、前記発振器ブロック２０１は、
前記周波数決定用抵抗が接続されているか否かを判定し、その判定結果を出力するモード回路２０１−２と、前記モード回路からの判定結果に応じて動作或いは不動作が決定される発振回路２０１−１とを有することを特徴とする。

本明細書中に開示されている第５の構成のコントローラＩＣは、負荷ＦＬを駆動する半導体スイッチ１０１〜１０４を制御するためのコントローラＩＣであって、
前記半導体スイッチ回路をＰＷＭ制御するための三角波信号及びこの三角波信号に同期したクロック信号を、周波数決定用コンデンサ及び周波数決定用抵抗が接続されたときに発生することができる発振器ブロック２０１と、
前記周波数決定用コンデンサが接続されるとともに、前記三角波信号の入出力端子となる第１外部端子３Ｐと、
前記周波数決定用抵抗が接続される端子となる第２外部端子４Ｐと、
前記クロック信号を入出力する端子となる第３外部端子１４Ｐと、を備え、
前記第１外部端子３Ｐに前記周波数決定用コンデンサ１３２が接続され、かつ、前記第２外部端子４Ｐに前記周波数決定用抵抗が接続されるときに、前記三角波信号を前記第１外部端子３Ｐから外部へ出力し、前記クロック信号を前記第３外部端子１４Ｐから外部へ出力する一方、
前記外部端子４Ｐに周波数決定用抵抗が接続されないときには、前記三角波信号を外部から前記第１外部端子３Ｐに入力し、前記クロック信号を外部から前記第３外部端子１４Ｐへ入力することを特徴とする。

本明細書中に開示されている第６の構成のコントローラＩＣは、上記第５の構成のコントローラＩＣにおいて、さらに第４外部端子６Ｐが設けられ、
この第４外部端子６Ｐと前記第２外部端子４Ｐとの間で外部に前記周波数決定用抵抗とともに起動時の周波数を決定する起動抵抗が接続され、
第４外部端子６Ｐは内部でスイッチにより前記負荷の起動時に前記起動抵抗が前記周波数決定用抵抗に並列されるように制御されることを特徴とする。

本明細書中に開示されている第７の構成のコントローラＩＣは、上記第５または第６の構成のコントローラＩＣにおいて、さらに第５外部端子１３Ｐが設けられ、
前記発振器ブロックで発生される前記三角波信号及び前記クロック信号は、同一周波数であり、
前記三角波信号が前記発振器ブロックで発生される場合には、前記クロック信号を逓降した同期信号を発生させ、前記第５外部端子１３Ｐより外部へ出力し、
前記三角波信号が前記発振器ブロックで発生されない場合には、外部から前記外部端子１３Ｐに前記クロック信号を逓降した同期信号が入力されることを特徴とする。

本明細書中に開示されている第８の構成のコントローラＩＣは、上記第５〜第７いずれかの構成のコントローラＩＣにおいて、前記発振器ブロック２０１は、
前記周波数決定用抵抗が接続されているか否かを判定し、その判定結果を出力するモード回路２０１−２と、前記モード回路からの判定結果に応じて動作或いは不動作が決定される発振回路２０１−１とを有することを特徴とする。

本発明によれば、高電圧を必要とする複数個の負荷に近接して各インバータを配置するとともに、各インバータに周波数決定用抵抗が接続されたか否かにより発振の動作・不動作が決定される発振器ブロックを設けることにより、１つのインバータを主とし、他のインバータを副として、複数負荷を容易に同期して同相で制御することができる。

また、起動時に、前記周波数決定用抵抗の抵抗値を実質的に小さくして周波数を高くするから、複数の負荷を共通して早期に立ち上げることができる。

また、各インバータに同一のコントローラＩＣを用い、その同一機能の所定の端子同士を共通接続し、主となるコントローラＩＣのみに発振動作を行わせるから、全体システムの構成が簡易になり、また、使用される負荷の数に制限を受けることがない。

以下、図面を参照して、本発明のインバータ並行運転システムに使用する、直流電源から負荷を駆動するための交流電圧を発生するインバータ、及びそのコントローラＩＣの実施の形態について説明する。

図１は、絶縁変圧器、フルブリッジ（Ｈブリッジ）のスイッチ回路を用いて、ＰＷＭ制御する本発明の実施の形態に係るインバータの全体構成を示す図であり、図２は、そのためのインバータ制御用のコントローラＩＣの内部構成を示す図である。

図１において、第１スイッチであるＰ型ＭＯＳＦＥＴ（以下、ＰＭＯＳ）１０１と第２スイッチであるＮ型ＭＯＳＦＥＴ（以下、ＮＭＯＳ）１０２とで、変圧器ＴＲの一次巻線１０５への第１方向の電流経路を形成する。また、第３スイッチであるＰＭＯＳ１０３と第４スイッチであるＮＭＯＳ１０４とで、変圧器ＴＲの一次巻線１０５への第２方向の電流経路を形成する。これらのＰＭＯＳ１０１，１０３、ＮＭＯＳ１０２、１０４は、それぞれボディダイオード（即ち、バックゲートダイオード）を有している。このボディダイオードにより、本来の電流経路と逆方向の電流を流すことができる。なお、ボディダイオードと同様の機能を果たすダイオードを別に設けてもよい。

直流電源ＢＡＴの電源電圧ＶＣＣがＰＭＯＳ１０１，１０３、ＮＭＯＳ１０２、１０４を介して変圧器ＴＲの一次巻線１０５に供給され、その２次巻線１０６に巻線比に応じた高電圧が誘起される。この誘起された高電圧が冷陰極蛍光灯ＦＬに供給されて、冷陰極蛍光灯ＦＬが点灯する。

コンデンサ１１１，コンデンサ１１２は、抵抗１１７，抵抗１１８とともに、冷陰極蛍光灯ＦＬに印加される電圧を検出して、コントローラＩＣ２００にフィードバックするものである。抵抗１１４，抵抗１１５は、冷陰極蛍光灯ＦＬに流れる電流を検出して、コントローラＩＣ２００にフィードバックするものである。また、コンデンサ１１１は、そのキャパシタンスと変圧器ＴＲのインダクタンス成分とで共振させるためのものであり、この共振には冷陰極蛍光灯ＦＬの寄生キャパシタンスも寄与する。１１３，１１６，１１９，１２０は、ダイオードである。また、１５１、１５２は電源電圧安定用のコンデンサである。

コントローラＩＣ２００は複数の入出力ピンを有している。第１ピン１Ｐは、ＰＷＭモードと間欠動作（以下、バースト）モードの切替端子であり、外部からそれらモードの切替及びバーストモード時のデューティ比を決定するデューティ信号ＤＵＴＹが入力される。第２ピン２Ｐは、バーストモード発振器（ＢＯＳＣ）の発振周波数設定容量接続端子であり、設定用コンデンサ１３１が接続され、バースト用三角波信号ＢＣＴが発生する。

第３ピン３Ｐは、ＰＷＭモード発振器（ＯＳＣ）の発振周波数設定容量接続端子であり、設定用コンデンサ１３２が接続され、ＰＷＭ用三角波信号ＣＴが発生する。第４ピン４Ｐは、第３ピン３Ｐの充電電流設定抵抗接続端子であり、設定用抵抗１３３が接続され、その電位ＲＴと抵抗値に応じた電流が流れる。第５ピン５Ｐは、接地端子であり、グランド電位ＧＮＤにある。

第６ピン６Ｐは、第３ピン３Ｐの充電電流設定抵抗接続端子であり、設定用抵抗１３４が接続され、内部回路の制御によりこの抵抗１３４が設定用抵抗１３３に並列に接続されるかあるいは切り離され、その電位ＳＲＴはグランド電位ＧＮＤか、第４ピン４Ｐの電位ＲＴになる。第７ピン７Ｐは、タイマーラッチ設定容量接続端子であり、内部の保護動作用の動作時限を決定するためのコンデンサ１３５が接続され、コンデンサ１３５の電荷に応じた電位ＳＣＰが発生する。

第９ピン９Ｐは、抵抗１４０を介して、冷陰極蛍光灯ＦＬに流れる電流に応じた電流検出信号（以下、検出電流）ＩＳが入力され、第１誤差増幅器に入力される。第８ピン８Ｐは、第１誤差増幅器出力端子であり、この第８ピン８Ｐと第９ピン９Ｐとの間にコンデンサ１３６が接続される。第８ピン８Ｐの電位が帰還電圧ＦＢとなり、ＰＷＭ制御のための制御電圧になる。以下、各電圧は、特に断らない限り、グランド電位を基準としている。

第１０ピン１０Ｐは、抵抗１３９を介して、冷陰極蛍光灯ＦＬに印加される電圧に応じた電圧検出信号（以下、検出電圧）ＶＳが入力され、第２誤差増幅器に入力される。第１０ピン１０Ｐには、コンデンサ１３７が第８ピン８Ｐとの間に接続される。

第１１ピン１１Ｐは、起動及び起動時間設定端子であり、抵抗１４３とコンデンサ１４２により、運転・停止信号である起動信号ＳＴが遅延された信号ＳＴＢが印加される。第１２ピン１２Ｐは、スロースタート設定容量接続端子であり、コンデンサ１４１がグランドとの間に接続され、起動時に徐々に上昇するスロースタート用の電圧ＳＳが発生する。

第１３ピン１３Ｐは、同期用端子であり、他のコントローラＩＣと協働させる場合に、それと接続される。第１４ピン１４Ｐは、内部クロック入出力端子であり、他のコントローラＩＣと協働させる場合に、それと接続される。

第１５ピン１５Ｐは、外付けＦＥＴドライブ回路のグランド端子である。第１６ピン１６Ｐは、ＮＭＯＳ１０２のゲート駆動信号Ｎ１を出力する端子である。第１７ピン１７Ｐは、ＮＭＯＳ１０４のゲート駆動信号Ｎ２を出力する端子である。第１８ピン１８Ｐは、ＰＭＯＳ１０３のゲート駆動信号Ｐ２を出力する端子である。第１９ピン１９Ｐは、ＰＭＯＳ１０１のゲート駆動信号Ｐ１を出力する端子である。第２０ピン２０Ｐは、電源電圧ＶＣＣを入力する電源端子である。

コントローラＩＣ２００の内部構成を示す図２において、ＯＳＣブロック２０１は、第３ピン３Ｐに接続されたコンデンサ１３２と第４ピン４Ｐに接続された抵抗１３３、１３４により決定されるＰＷＭ三角波信号ＣＴを発生し、ＰＷＭ比較器２１４に供給すると共に、内部クロックを発生しロジックブロック２０３に供給する。

ＢＯＳＣブロック２０２は、第２ピン２Ｐに接続されたコンデンサ１３１により決定されるバースト用三角波信号ＢＣＴを発生する。ＢＣＴ周波数は、ＣＴ周波数より、著しく低く設定される（ＢＣＴ周波数＜ＣＴ周波数）。第１ピン１Ｐに供給されるアナログのデューティ信号ＤＵＴＹと三角波信号ＢＣＴを比較器２２１で比較し、この比較出力でオア回路２３９を介して、ＮＰＮトランジスタ（以下、ＮＰＮ）２３４を駆動する。なお、第１ピン１Ｐにディジタルのデューティ信号ＤＵＴＹが供給される場合には、第２ピン２Ｐに抵抗を接続しＢＯＳＣブロック２０２からバースト用所定電圧を発生させる。

ロジックブロック２０３は、ＰＷＭ制御信号などが入力され、所定のロジックにしたがってスイッチ駆動信号を生成し、出力ブロック２０４を介して、ゲート駆動信号Ｐ１，Ｐ２，Ｎ１，Ｎ２を、ＰＭＯＳ１０１、１０３、ＮＭＯＳ１０２，１０４のゲートに印加する。

スロースタートブロック２０５は、起動信号ＳＴが入力され、コンデンサ１４２、抵抗１４３により緩やかに上昇する電圧ＳＴＢである比較器２１７への入力がその基準電圧Ｖｒｅｆ６を越えると、比較器２１７の出力により起動する。比較器２１７の出力は、ロジックブロック２０３を駆動可能にする。なお、２４９は、反転回路である。

また、比較器２１７の出力により、オア回路２４３を介してフリップフロップ（ＦＦ）回路２４２をリセットする。スタートブロック２０５が起動すると、スロースタート電圧ＳＳが徐々に上昇し、ＰＷＭ比較器２１４に比較入力として入力される。したがって、起動時には、ＰＷＭ制御は、スロースタート電圧ＳＳにしたがって行われる。また、比較器２１７のＬレベル出力によりコントローラＩＣ２００の電源電圧ＶＣＣが立ち上がる。

なお、起動時に、比較器２１６は、入力が基準電圧Ｖｒｅｆ５を越えた時点で、オア回路２４７を介して、ＮＭＯＳ２４６をオフする。これにより、抵抗１３４を切り離し、ＰＷＭ用三角波信号ＣＴの周波数を変更する。また、オア回路２４７には、比較器２１３の出力も入力される。

第１誤差増幅器２１１には、冷陰極蛍光灯ＦＬの電流に比例した検出電流ＩＳが入力され、基準電圧Ｖｒｅｆ２（例、１．２５ｖ）と比較され、その誤差に応じた出力により、定電流源Ｉ１に接続されたＮＰＮ２３５を制御する。このＮＰＮ２３５のコレクタは第８ピン８Ｐに接続されており、この接続点の電位が帰還電圧ＦＢとなり、ＰＷＭ比較器２１４に比較入力として入力される。

ＰＷＭ比較器２１４では、三角波信号ＣＴと、帰還電圧ＦＢあるいはスロースタート電圧ＳＳの低い方の電圧とを比較して、ＰＷＭ制御信号を発生し、アンド回路２４８を介してロジックブロック２０３に、供給する。起動終了後の定常状態では、三角波信号ＣＴと帰還電圧ＦＢとが比較され、設定された電流が冷陰極蛍光灯ＦＬに流れるように自動的に制御される。

なお、第８ピン８Ｐと第９ピン９Ｐとの間には、コンデンサ１３６が接続されているから、帰還電圧ＦＢは滑らかに増加あるいは減少する。したがって、ＰＷＭ制御はショックなく、円滑に行われる。

第２誤差増幅器２１２には、冷陰極蛍光灯ＦＬの電圧に比例した検出電圧ＶＳが入力され、基準電圧Ｖｒｅｆ３（例、１．２５ｖ）と比較され、その誤差に応じた出力により、ダブルコレクタの一方が定電流源Ｉ１に接続されたダブルコレクタ構造のＮＰＮ２３８を制御する。このＮＰＮ２３８のコレクタはやはり第８ピン８Ｐに接続されているから、検出電圧ＶＳによっても 帰還電圧ＦＢが制御される。なお、帰還電圧ＦＢが基準電圧Ｖｒｅｆ１（例、３ｖ）を越えると、ＰＮＰトランジスタ（以下、ＰＮＰ）２３１がオンし、帰還電圧ＦＢの過上昇を制限する。

比較器２１５は、電源電圧ＶＣＣを抵抗２４０、２４１で分圧した電圧と基準電圧Ｖｒｅｆ７（例、２．２ｖ）とを比較し、電源電圧ＶＣＣが所定値に達した時点でその出力を反転し、オア回路２４３を介してＦＦ回路２４２をリセットする。

比較器２１８は、スロースタート電圧ＳＳを基準電圧Ｖｒｅｆ８（例、２．２ｖ）と比較し、電圧ＳＳが大きくなるとアンド回路２４４及びオア回路２３９を介してＮＰＮ２３４をオンする。ＮＰＮ２３４のオンにより、ダイオード２３２が電流源Ｉ２により逆バイアスされ、その結果第１誤差増幅器２１１の通常動作を可能にする。なお、ダイオード２３７及びＰＮＰ２３６は過電圧制限用である。

比較器２１９は、ダブルコレクタの他方が定電流源Ｉ３に接続されたＮＰＮ２３８が第２誤差増幅器２１２によりオンされると、その電圧が基準電圧Ｖｒｅｆ９（例、３．０ｖ）より低下し、比較出力が反転する。比較器２２０は、帰還電圧ＦＢを基準電圧Ｖｒｅｆ１０（例、３．０ｖ）と比較し、帰還電圧ＦＢが高くなると、比較出力が反転する。比較器２１９、２２０の出力及び比較器２１８の出力の反転信号をオア回路２４５を介してタイマーブロック２０６に印加し、所定時間を計測して出力する。このタイマーブロック２０６の出力により、ＦＦ２４２をセットし、このＦＦ回路２４２のＱ出力によりロジックブロック２０３の動作を停止する。

次に、以上のように構成されるインバータの並行運転システムの構成及び動作を、図３及び図４をも参照して説明する。図３は、図１及び図２からインバータの並行運転システムの動作に関係する部分を取り出し、各インバータ間の相互接続関係を示した説明用の回路図である。図４は、ＯＳＣブロック２０１の中のモード回路の構成例を示す図である。

並行運転される複数のインバータは、液晶ディスプレイの各所に配置されている複数のＣＣＦＬに、それぞれ近接して設けられている。勿論、１つのインバータで２本以上のＣＣＦＬに対応させても良い。この場合には、図１の変圧器ＴＲの二次巻線を複数とし、それぞれの二次巻線から冷陰極蛍光灯ＦＬに給電する。或いは、図１のコントローラＩＣ２００に複数系統のＰＷＭ制御回路部を設け、複数系統のＰＷＭ駆動信号を出力するようにしてもよい。

図３において、各インバータのコントローラＩＣ２００Ａ〜２ＯＯＮは全て、内部構成は同一であるので、代表してコントローラＩＣ２００Ａについて説明する。

ＯＳＣブロック２０１は、発振回路２０１−１とモード回路２０１−２とを含んでいる。発振回路２０１−１は、ＰＷＭ用三角波信号ＣＴを出力すべき、第１の信号線が外部端子３Ｐに接続され、また、第２の信号線が外部端子４Ｐに接続される。また、発振回路２０１−１は、ＰＷＭ用三角波信号ＣＴと同期した同一周波数のクロック信号Ｓ１（即ち、ＣＬＫ）を出力すべき、第３の信号線がロジック回路２０３と外部端子１４Ｐに接続される。さらに、発振回路２０１−１には、モード回路２０１−２のモード出力Ｖｍｏｄｅが供給され、そのモード出力ＶｍｏｄｅのＨレベル／Ｌレベルに応じて発振の動作／不動作が制御される。

モード回路２０１−２は、発振回路２０１−１の第２の信号線と同じく、外部端子４Ｐに接続される。そして、モード回路２０１−２のモード出力Ｖｍｏｄｅは、外部端子４Ｐに周波数決定用抵抗１３３及び起動抵抗１３４が接続されている場合にはＨレベルになり、そうでない場合にはＬレベルになる。モード出力Ｖｍｏｄｅは、発振回路２０１−１及びロジックブロック２０３に供給される。

ロジックブロック２０３は、クロック信号ＣＬＫを受けて、モード出力ＶｍｏｄｅがＨレベルのときにクロック信号ＣＬＫを２分周して逓降した同期信号Ｓ２（即ち、ＴＧ）を形成し、外部端子１３Ｐに出力する。しかし、モード出力ＶｍｏｄｅがＬレベルのときには、同期信号ＴＧを形成しない。なお、このときには、ロジックブロック２０３には、外部からクロック信号ＣＬＫとともに同期信号ＴＧが供給される。したがって、ロジックブロック２０３では所要のロジック動作が行われる。

比較器２１６は、外部端子１１Ｐの電位ＳＴＢを基準電圧Ｖｒｅｆ５と比較し、電位ＳＴＢが基準電圧Ｖｒｅｆ５に達するまではＮＭＯＳ２４６をオンさせ、外部端子６Ｐをグランド電位に固定する。その後、電位ＳＴＢが基準電圧Ｖｒｅｆ５を越えると、ＮＭＯＳ２４６をオフさせる。

比較器２１７は、外部端子１１Ｐの電位ＳＴＢを基準電圧Ｖｒｅｆ６と比較し、電位ＳＴＢが基準電圧Ｖｒｅｆ６を越えている間は、コントローラＩＣ２００Ａをシステム・オンする。逆に、電位ＳＴＢが基準電圧Ｖｒｅｆ６より低い間は、コントローラＩＣ２００Ａをシステム・オフする。なお、基準電圧Ｖｒｅｆ６は、基準電圧Ｖｒｅｆ５より小さく設定されている。

このように構成されるコントローラＩＣ２００Ａ〜２００Ｎにおいて、外部端子３Ｐ、外部端子１１Ｐ、外部端子１３Ｐ、外部端子１４Ｐは、それぞれ相互に接続される。

コントローラＩＣ２００Ａを主コントローラとすると、コントローラＩＣ２００Ａの外部端子３Ｐにグランドとの間に周波数決定用コンデンサ１３２を接続し、その外部端子４Ｐにグランドとの間に周波数決定用抵抗１３３を接続し、その外部端子４Ｐと外部端子６Ｐ間に起動抵抗１３４を接続する。さらに、その外部端子１１Ｐに、コンデンサ１４２をグランドとの間に接続するとともに、抵抗１４３を接続して起動信号ＳＴを供給する。副コントローラＩＣとなるコントローラＩＣ２００Ｂ〜２００Ｎには、これらの抵抗及びコンデンサは接続されない。

図４は、モード回路２０１−２の内部構成例を示す図である。この図４において、Ｑ１、Ｑ２、Ｑ６〜Ｑ９はＰＮＰであり、Ｑ３〜Ｑ５、Ｑ１０〜Ｑ１３はＮＰＮである。Ｃ１はコンデンサであり、Ｉ４１〜Ｉ４３は定電流源であり、ＲＬは出力抵抗である。抵抗２０１−３は、モード検出設定用抵抗（抵抗値はＲ２）であり、Ｖｍ１、Ｖｍ２は比較電圧である。これらの各回路素子が図示されるように接続される。

これらの抵抗値Ｒ２、比較電圧Ｖｍ１、比較電圧Ｖｍ２は、外部端子４Ｐに接続される周波数決定用抵抗１３３の抵抗値Ｒ１との関係で、周波数決定用抵抗１３３が外部端子４Ｐに接続されている場合には、モード出力ＶｍｏｄｅがＨレベルになるように設定される。また、周波数決定用抵抗１３３が外部端子４Ｐに接続されていない場合には、モード出力ＶｍｏｄｅがＬレベルになるように設定される。

具体例で示すと、周波数決定用抵抗１３３が接続されている場合に、比較電圧Ｖｍ２＜｛（抵抗値Ｒ２／抵抗値Ｒ１）×比較電圧Ｖｍ１｝、の関係になるように、それぞれの値が設定され、モード出力ＶｍｏｄｅがＨレベルになる。周波数決定用抵抗１３３が接続されない場合には、抵抗値Ｒ１が無限大∞となるから、前式の不等号は逆になり、モード出力ＶｍｏｄｅがＬレベルになる。

以上のように構成されている、インバータの並行運転の動作について、説明する。

起動信号ＳＴがＨレベルに設定されると、各コントローラＩＣ２００Ａ〜２００Ｎの外部端子１１Ｐの電位ＳＴＢはコンデンサ１４２、抵抗１４３で決まる時定数にしたがって、上昇する。電位ＳＴＢが基準電圧Ｖｒｅｆ６を越えると、比較器２１７の出力がＨレベルからＬレベルに反転し、各コントロールＩＣ２００Ａ〜２００Ｎがシステム・オンする。

システム・オンにより主コントローラＩＣ２００Ａのモード回路２０１−２は、Ｈレベルのモード出力Ｖｍｏｄｅを発生し、発振回路２０１−１は周波数決定用コンデンサ１３２及び周波数決定用抵抗１３３、起動抵抗１３４により決定される起動時用の比較的高い周波数のＰＷＭ用三角波信号ＣＴとクロック信号ＣＬＫを発生する。また、ロジックブロック２０３で、クロック信号ＣＬＫに基づいて同期信号ＴＧが発生される。

副コントローラＩＣ２００Ｂ〜２００Ｎは、主コントローラＩＣ２００Ａとほぼ同時にシステム・オンされるが、外部端子４Ｐに周波数決定用抵抗１３３（勿論、起動抵抗１３４も）が接続されていないので、ＰＷＭ用三角波信号ＣＴ、クロック信号ＣＬＫ及び同期信号ＴＧを自らは発生しない。

主コントローラＩＣ２００Ａで発生されたＰＷＭ用三角波信号ＣＴ、クロック信号ＣＬＫ及び同期信号ＴＧは、それぞれ相互接続されている副コントローラＩＣ２００Ｂ〜２００Ｎに供給される。副コントローラＩＣ２００Ｂ〜２００Ｎでは、主コントローラＩＣ２００Ａから供給されたＰＷＭ用三角波信号ＣＴ、クロック信号ＣＬＫ及び同期信号ＴＧに基づいて、ＰＷＭ制御信号が形成される。

これにより、副インバータは、主コントローラ２００Ａを持つ主インバータと同期して動作するから、全てのインバータは同期して同相で動作する。そして、それぞれのインバータを、分散されて配置されているＣＣＦＬ（液晶ディスプレイのバックライト光源）に近接して配置できる。

したがって、複数のＣＣＦＬが同期して発光するから、光が干渉し合ってちらつきことを防止できる。また、各インバータと各ＣＣＦＬとが近接配置されるから、高電圧の配線を引き回すことによる他装置への影響を低減できる。また、ＣＣＦＬの寄生キャパシタンスを、変圧器のインダクタンスとの共振に有効に利用することもできる
。

外部端子１１Ｐの電位ＳＴＢが、基準電圧Ｖｒｅｆ５に達するまでは、ＮＭＯＳ２４６がオンしており、周波数決定用抵抗１３３に起動抵抗１３４が並列に接続されている。したがって、ＰＷＭ用三角波信号ＣＴ、クロック信号ＣＬＫ等は通常周波数より高い周波数で発生される。これにより、起動中においては、インバータ回路の出力周波数が高くなるから、ＣＣＦＬの点灯に有効である。

外部端子１１Ｐの電位ＳＴＢが上昇し、基準電圧Ｖｒｅｆ５を越えると、比較器２１６の出力はＨレベルからＬレベルに反転し、ＮＭＯＳ２４６はオフし、通常運転に入る。起動信号ＳＴのＨレベルへの立ち上がりから通常運転に入るまでの時間は、ばらつきを考慮しても全てのＣＣＦＬが点灯する時間よりも長くなるように設定することが望ましい。通常運転においては、ＰＷＭ用三角波信号ＣＴ、クロック信号ＣＬＫ等が通常周波数になるだけで、複数インバータが同期運転されることに変わりはない。

なお、以上の実施の形態では、全てのコントローラＩＣ２００Ａ〜２００Ｎの外部端子１１Ｐを相互に接続して、全てのコントローラＩＣ、即ち全てのインバータを共通に起動及び停止するようにしている。これに代えて、起動信号ＳＴを、個々のコントローラＩＣ毎や、グループ化したコントローラＩＣ群毎に与えるようにして、インバータを別々に起動・停止するようにしても良い。この場合でも、インバータの同期運転は、支障なく行うことができる。

また、以上の実施の形態では、クロック信号ＣＬＫは、ＰＷＭ用三角波信号ＣＴと同期した同一周波数としている。しかし、これに代えて、クロック信号ＣＬＫは、ＰＷＭ用三角波信号ＣＴと同期している、半分の周波数のものとしても良い。この場合、クロック信号ＣＬＫは、以上の実施の形態での同期信号と同じ信号となるから、各コントローラＩＣ２００Ａ〜２００Ｎではそのクロック信号ＣＬＫを２逓倍して、ＰＷＭ用三角波信号ＣＴと同期した同一周波数の新たなクロック信号を形成することになる。これによれば、コントローラＩＣの外部端子の数を削減することができ、また、コントローラＩＣ間の相互接続線数を少なくできる。

本発明の実施の形態に係るインバータの全体構成図 図１のためのコントローラＩＣの内部構成図 本発明の実施の形態に係る、インバータの並行運転システムの構成図 ＯＳＣブロック中のモード回路の構成例を示す図

符号の説明

ＴＲ 変圧器
ＦＬ 冷陰極蛍光灯
ＢＡＴ 直流電源
１０１、１０３ Ｐ型ＭＯＳトランジスタ
１０２、１０４ Ｎ型ＭＯＳトランジスタ
Ｐ１，Ｐ２，Ｎ１，Ｎ２ ゲート駆動信号
２００、２００Ａ〜２００Ｎ コントローラＩＣ
２０１ ＯＳＣブロック
２０１−１ 発振回路
２０１−２ モード回路
２０２ ＢＯＳＣブロック
２０３ ロジックブロック
２０４ 出力ブロック
２１４ ＰＷＭ比較器
２１６、２１７ 比較器
２４６ ＮＰＮトランジスタ
１３２、１４２ コンデンサ
１３３、１３４、１４３ 抵抗
Ｖｒｅｆ５、Ｖｒｅｆ６ 基準電圧
ＣＴ ＰＷＭ用三角波信号
ＳＴ 起動信号
Ｖｍｏｄｅ モード出力
ＣＬＫ クロック信号
ＴＧ 同期信号

Claims (3)

1. 一次巻線と少なくとも１つの二次巻線とを持つ変圧器と、
   直流電源から前記一次巻線に第１方向及び第２方向に電流を流すための半導体スイッチ回路と、
   前記半導体スイッチ回路をＰＷＭ制御するための三角波信号及びこの三角波信号に同期したクロック信号を、周波数決定用コンデンサ及び周波数決定用抵抗が接続されたときに発生することができる発振器ブロックと；前記周波数決定用コンデンサが接続されるとともに、前記三角波信号の入出力端子となる第１外部端子と；前記周波数決定用抵抗が接続される端子となる第２外部端子と；前記クロック信号を入出力する端子となる第３外部端子と；を備えるコントローラＩＣと、
   をそれぞれ有する複数Ｎ個の直流−交流変換装置を有し、
   前記コントローラＩＣは、
   各コントローラＩＣの前記第１外部端子に前記周波数決定用コンデンサが共通に接続され、かつ、１つのコントローラＩＣのみ前記第２外部端子に前記周波数決定用抵抗が接続されて、前記三角波信号を前記１つのコントローラＩＣの前記第１外部端子から他のコントローラＩＣの前記第１外部端子へ出力し、前記クロック信号を前記１つのコントローラＩＣの前記第３外部端子から他のコントローラＩＣの前記第３外部端子へ出力するとともに、
   前記複数Ｎ個の直流−交流変換装置は、
   同一の前記三角波信号及び前記クロック信号を使用して同期して同相のＰＷＭ制御を行うものであって、かつ、
   前記コントローラＩＣは、
   さらに第４外部端子が設けられ、
   前記コントローラＩＣのうちの１つのコントローラＩＣのみに、前記第４外部端子と前記第２外部端子との間で外部に前記周波数決定用抵抗とともに起動時の周波数を決定する起動抵抗が接続され、
   前記第４外部端子は内部でスイッチにより前記負荷の起動時に前記起動抵抗が前記周波数決定用抵抗に並列されるように制御されるものであって、かつ、
   前記コントローラＩＣは、さらに、
   起動信号が遅延された信号が入力される第５外部端子と；
   前記第５外部端子の電位を第１基準電圧と比較し、前者が後者に達するまでは、前記スイッチをオンさせて、前記起動抵抗が前記周波数決定用抵抗に並列されるように制御し、その後、前者が後者を越えると、前記スイッチをオフさせて、前記起動抵抗が前記周波数決定用抵抗から切り離されるように制御する第１比較器と；
   前記第５外部端子の電位を前記第１基準電圧より小さい第２基準電圧と比較し、前者が後者を越えている間は、前記コントローラＩＣをシステム・オンし、逆に、前者が後者より低い間は、前記コントローラＩＣをシステム・オフする第２比較器と；
   を有することを特徴とする、直流−交流変換装置の並行運転システム。
2. 前記コントローラＩＣは、
   さらに第６外部端子が設けられ、
   前記１つのコントローラＩＣの前記発振器ブロックで発生される前記三角波信号及び前記クロック信号は、同一周波数であり、
   前記クロック信号を逓降した同期信号を発生させ、前記１つのコントローラＩＣの前記第６外部端子から出力して、前記他のコントローラＩＣの前記第６外部端子へ入力することを特徴とする、請求項１記載の直流−交流変換装置の並行運転システム。
3. 前記発振器ブロックは、前記周波数決定用抵抗が接続されているか否かを判定し、その判定結果を出力するモード回路と、前記モード回路からの判定結果に応じて動作或いは不動作が決定される発振回路とを有することを特徴とする、請求項１または２記載の直流−交流変換装置の並行運転システム。

Images