JP4572779B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP4572779B2 JP4572779B2 JP2005259141A JP2005259141A JP4572779B2 JP 4572779 B2 JP4572779 B2 JP 4572779B2 JP 2005259141 A JP2005259141 A JP 2005259141A JP 2005259141 A JP2005259141 A JP 2005259141A JP 4572779 B2 JP4572779 B2 JP 4572779B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control output
- control
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
オペアンプOP6の出力には、コンデンサC22と抵抗として機能するトランジスタQ24とによる位相補償回路が接続されている。このため、マイコンMC5がスリープ状態から動作状態に遷移する際に、オペアンプOP6の制御電圧Vpが検出電圧Vb相当からトランジスタQ23のしきい値電圧Vt付近に降下するように制御されても、当該位相補償回路を構成するコンデンサC22がその放電に時間を要することから、その放電期間中、制御電圧Vpが緩やかに立ち下がってしまう。
一方、マイコンMC5が動作状態からスリープ状態に遷移する際には、当該位相補償回路がオペアンプOP6の負荷として作用する。このため図13に示すように、オペアンプOP31によりオペアンプOP6の制御電圧Vpが検出電圧Vbとほぼ等しくなるように制御されても、当該制御電圧VpがトランジスタQ24を介してコンデンサC22に充電される間、オペアンプOP6の出力(制御電圧Vp)が緩やかに立ち上がってしまう。
上記目的を達成するため、特許請求の範囲に記載の請求項1の電源回路では、電源ライン[+Vcc]の電圧[Vcc]に基づく制御入力[Va]と所定の第1基準入力[Vr]との差に基づいた第1制御出力[Vp]を出力可能な第1制御手段[OP32,OP52]、および、外部から入力される電圧で前記電源ライン[+Vcc]の電圧[Vcc]よりも高い第1入力電圧[VB]を前記第1制御出力[Vp]に従って前記電源ライン[+Vcc]の電圧[Vcc]に等しく降圧可能または遮断可能な第1降圧手段[Q21]、を有し、前記第1制御出力[Vp]が前記第1入力電圧[VB]の降圧を制御可能な定電圧制御出力状態[マイコンMC5の動作状態]の期間中に前記第1降圧手段[Q21]により降圧された電圧を前記電源ライン[+Vcc]の電圧[Vcc]として前記電源ライン[+Vcc]に出力可能で、前記第1制御出力[Vp]が前記第1入力電圧[VB]の遮断を制御可能な遮断制御出力状態[マイコンMC5のスリープ状態]の期間中に前記電源ライン[+Vcc]への出力を遮断可能な第1定電圧回路[30a,40a,50a]と、
前記第1定電圧回路[30a,40a,50a]の第1制御手段[OP32,OP52]により出力される第1制御出力[Vp]と所定の第2基準入力[Vb]との差に基づいた第2制御出力[Vs]を出力可能な第2制御手段[OP31]、および、前記第1定電圧回路[30a,40a,50a]の第1降圧手段[Q21]が前記第1入力電圧[VB]の遮断状態に制御されている期間中に入力される電圧で前記電源ライン[+Vcc]の電圧[Vcc]よりも高い第2入力電圧[VB]を前記第2制御出力[Vs]に従って降圧可能な第2降圧手段[Q25]、を有し、当該遮断制御の期間中、前記第2降圧手段[Q25]により降圧された電圧を前記電源ライン[+Vcc]の電圧[Vcc]として前記電源ライン[+Vcc]に出力可能な第2定電圧回路[30b,40b,50b]と、
前記第1定電圧回路[30a,40a,50a]の第1制御手段[OP32,OP52]により出力される第1制御出力[Vp]が、前記定電圧制御出力状態[動作状態]と前記遮断制御出力状態[スリープ状態]との間で遷移することを遅延させ得る遅延要因回路[C22,Q24]と、を備えた電源回路であって、
前記第1定電圧回路[30a,40a,50a]による第1制御出力[Vp]が前記遮断制御出力状態[スリープ状態]から前記定電圧制御出力状態[動作状態]に遷移すること、または前記第1定電圧回路[30a,40a,50a]による第1制御出力[Vp]が前記定電圧制御出力状態[動作状態]から前記遮断制御出力状態[スリープ状態]に遷移すること、を前記遅延要因回路[C22,Q24]の影響を受けることなく可能にするアシスト回路[30c,40c,50c,50d]を備える。
前記第1定電圧回路[30a,40a,50a]の第1制御手段[OP32,OP52]により出力される第1制御出力[Vp]と所定の第2基準入力[Vb]との差に基づいた第2制御出力[Vs]を出力可能な第2制御手段[OP31]、および、前記第1定電圧回路[30a,40a,50a]の第1降圧手段[Q21]が前記第1入力電圧[VB]の遮断状態に制御されている期間中に入力される電圧で前記電源ライン[+Vcc]の電圧[Vcc]よりも高い第2入力電圧[VB]を前記第2制御出力[Vs]に従って降圧可能な第2降圧手段[Q25]、を有し、当該遮断制御の期間中、前記第2降圧手段[Q25]により降圧された電圧を前記電源ライン[+Vcc]の電圧[Vcc]として前記電源ライン[+Vcc]に出力可能な第2定電圧回路[30b,40b,50b]と、
前記第1定電圧回路[30a,40a,50a]の第1制御手段[OP32,OP52]により出力される第1制御出力[Vp]が、前記定電圧制御出力状態[動作状態]と前記遮断制御出力状態[スリープ状態]との間で遷移することを遅延させ得る遅延要因回路[C22,Q24]と、を備えた電源回路であって、
前記第1定電圧回路[30a,40a,50a]による第1制御出力[Vp]が前記遮断制御出力状態[スリープ状態]から前記定電圧制御出力状態[動作状態]に遷移すること、または前記第1定電圧回路[30a,40a,50a]による第1制御出力[Vp]が前記定電圧制御出力状態[動作状態]から前記遮断制御出力状態[スリープ状態]に遷移すること、を前記遅延要因回路[C22,Q24]の影響を受けることなく可能にするアシスト回路[30c,40c,50c,50d]を備える。
そして、請求項2記載の電源回路において、前記アシスト回路[50d]は、前記第1定電圧回路[50a]の第1制御手段[OP52]から出力される第1制御出力[Vp]が、前記定電圧制御出力状態[動作状態]から前記遮断制御出力状態[スリープ状態]に遷移する期間中に、前記第1制御出力[Vp]を前記遮断制御出力状態[スリープ状態]の方向に引き込む遮断制御方向引込回路[50d]である。
これにより、遮断制御出力状態[スリープ状態]から定電圧制御出力状態[動作状態]に遷移する際に第1制御出力[Vp]の状態遷移を遅延要因回路[C22,Q24]の影響を受けることなく可能にするので、このような状態遷移の際に第1制御出力[Vp]が遅れること(出力応答遅れ)による第1降圧手段[Q21]の制御遅延によって当該第1降圧手段[Q21]により降圧された電圧の電源ライン[+Vcc]への遮断から出力への切り換えが遅れて発生する電源ライン[+Vcc]の電圧[Vcc]の沈み込みを(図12参照)、抑制することが可能となる。したがって、このような沈み込みによる電源ライン[+Vcc]の電圧降下を抑制するため、当該電源ライン[+Vcc]による電圧[Vcc]の安定供給を可能にし当該電圧[Vcc]の供給を受けるマイコン[MC5]等のシステムリセットを防止することができる。
また、定電圧制御出力状態[動作状態]から遮断制御出力状態[スリープ状態]に遷移する際、に第1制御出力[Vp]の状態遷移を遅延要因回路[C22,Q24]の影響を受けることなく可能にするので、このような状態遷移の際に第1制御出力[Vp]が遅れること(出力応答遅れ)に起因する第2制御手段[OP31]による第2降圧手段[Q25]の制御遅延によって当該第2降圧手段[Q25]により降圧された電圧の電源ライン[+Vcc]への出力が遅れて発生する電源ライン[+Vcc]の電圧[Vcc]のオーバーシュートを(図13参照)、抑制することが可能となる。したがって、このようなオーバーシュートによる電源ライン[+Vcc]の電圧上昇を抑制するため、当該電源ライン[+Vcc]による電圧[Vcc]の安定供給を可能にし当該電圧[Vcc]の供給を受けるマイコン[MC5]等の故障を防止することができる。
そして、請求項2の発明では、アシスト回路[30c,40c,50c,50d]である遮断制御方向引込回路[50d]は、第1定電圧回路[50a]の第1制御手段[OP52]から出力される第1制御出力[Vp]が、定電圧制御出力状態[動作状態]から遮断制御出力状態[スリープ状態]に遷移する期間中に、第1制御出力[Vp]を遮断制御出力状態[スリープ状態]の方向に引き込む。これにより、このような状態遷移の期間中には、第1制御出力[Vp]が遮断制御出力状態[スリープ状態]の方向に引き込まれるので、当該第1制御出力[Vp]は、遅延要因回路[C22,Q24]の影響を受けることなく、遮断制御出力状態[スリープ状態]に俊敏に遷移することが可能となる。したがって、電源ライン[+Vcc]のオーバーシュート(図13参照)を抑制できるので、当該電源ライン[+Vcc]による電圧[Vcc]の安定供給を可能にし当該電圧[Vcc]の供給を受けるマイコン[MC5]等の故障を防止することができる。
まず、図1〜図4に基づいて第1実施形態に係る電源回路30を説明する。この第1実施形態に係る電源回路30は、[発明が解決しようとする課題]の欄で説明した「(1) マイコンMC5がスリープ状態から動作状態に遷移する際の問題」を解決し得るもので、前述の電源回路100とは、次の〔1〕、〔2〕および〔3〕が異なる。なお、マイコンMC5のスリープ状態は、特許請求の範囲に記載の「遮断制御出力状態」に相当し得るもので、またマイコンMC5の動作状態は、特許請求の範囲に記載の「定電圧制御出力状態」に相当し得るものである。
続いて、図7〜図10に基づいて第2実施形態に係る電源回路50を説明する。この第2実施形態に係る電源回路50は、[発明が解決しようとする課題]の欄で説明した「(1) マイコンMC5がスリープ状態から動作状態に遷移する際の問題」に加えて、「(2) マイコンMC5が動作状態からスリープ状態に遷移する際の問題」をも解決するもので、前述の電源回路100とは、第1実施形態で説明した〔1〕、〔2〕および〔3〕に加えて、次の〔4〕、〔5〕および〔6〕が異なる。
30a、40a、50a…定電圧供給部(第1定電圧回路)
30b、40b、50b…電流シンク部(第2定電圧回路)
30c、40c、50c…アシスト回路(定電圧制御方向引込回路)
50d…アシスト回路(遮断制御方向引込回路)
C22…コンデンサ(遅延要因回路)
C21、C23…コンデンサ
CV29…定電圧源
D3…ダイオード
Io…注入電流
Ix…負荷電流
n…逆相出力(他の第1制御出力)
OP31…オペアンプ(第2制御手段)
OP32…オペアンプ(第1制御手段、定電圧制御方向引込回路、誤差増幅器)
OP52…オペアンプ(第1制御手段、遮断制御方向引込回路、誤差増幅器)
p…正相出力(第1制御出力)
Q21…トランジスタ(第1降圧手段)
Q24…トランジスタ(遅延要因回路)
Q22、Q23…トランジスタ
Q25…トランジスタ(第2降圧手段)
Q34…トランジスタ(定電圧制御方向引込回路)
Q42…トランジスタ(定電圧制御方向引込回路)
Q54…トランジスタ(遮断制御方向引込回路)
R21、R22、R23、R24、R25、R26、R27…抵抗
T7、T9、T23、T25、T26…端子
MC5…マイコン
Va…検出電圧(制御入力)
Vb…検出電圧(第2基準入力、遮断制御出力状態の電位)
VB…バッテリ電圧(第1入力電圧、第2入力電圧)
Vcc…駆動電圧(電源ラインの電圧)
Vn…逆制御電圧(他の第1制御出力)
Vp…制御電圧(第1制御出力)
Vr…基準電圧(第1基準入力)
Vs…シンク電圧(第2制御出力)
Vt…しきい値電圧(定電圧制御出力状態の電位)
+VB…バッテリ電圧ライン
+Vcc…駆動電圧ライン(電源ライン)
Claims (2)
- 電源ラインの電圧に基づく制御入力と所定の第1基準入力との差に基づいた第1制御出力を出力可能な第1制御手段、および、外部から入力される電圧で前記電源ラインの電圧よりも高い第1入力電圧を前記第1制御出力に従って前記電源ラインの電圧に等しく降圧可能または遮断可能な第1降圧手段、を有し、前記第1制御出力が前記第1入力電圧の降圧を制御可能な定電圧制御出力状態の期間中に前記第1降圧手段により降圧された電圧を前記電源ラインの電圧として前記電源ラインに出力可能で、前記第1制御出力が前記第1入力電圧の遮断を制御可能な遮断制御出力状態の期間中に前記電源ラインへの出力を遮断可能な第1定電圧回路と、
前記第1定電圧回路の第1制御手段により出力される第1制御出力と所定の第2基準入力との差に基づいた第2制御出力を出力可能な第2制御手段、および、前記第1定電圧回路の第1降圧手段が前記第1入力電圧の遮断状態に制御されている期間中に入力される電圧で前記電源ラインの電圧よりも高い第2入力電圧を前記第2制御出力に従って降圧可能な第2降圧手段、を有し、当該遮断制御の期間中、前記第2降圧手段により降圧された電圧を前記電源ラインの電圧として前記電源ラインに出力可能な第2定電圧回路と、
前記第1定電圧回路の第1制御手段により出力される第1制御出力が、前記定電圧制御出力状態と前記遮断制御出力状態との間で遷移することを遅延させ得る遅延要因回路と、
を備えた電源回路であって、
前記第1定電圧回路による第1制御出力が前記遮断制御出力状態から前記定電圧制御出力状態に遷移すること、または前記第1定電圧回路による第1制御出力が前記定電圧制御出力状態から前記遮断制御出力状態に遷移すること、を前記遅延要因回路の影響を受けることなく可能にするアシスト回路を備え、
前記アシスト回路は、前記第1定電圧回路の第1制御手段から出力される第1制御出力が、前記遮断制御出力状態から前記定電圧制御出力状態に遷移する期間中に、前記第1制御出力を前記定電圧制御出力状態の方向に引き込む定電圧制御方向引込回路であり、
前記定電圧制御方向引込回路は、
前記第1制御手段としての誤差増幅器であって、前記電源ラインの電圧に基づく制御入力と前記所定の第1基準入力との誤差を増幅したものを、前記第1制御出力と前記第1制御出力から独立した他の第1制御出力とに出力可能な誤差増幅器と、
前記他の第1制御出力に基づいて前記第1制御出力を前記定電圧制御出力状態の電位に接近させるトランジスタと
を備えることを特徴とする電源回路。 - 電源ラインの電圧に基づく制御入力と所定の第1基準入力との差に基づいた第1制御出力を出力可能な第1制御手段、および、外部から入力される電圧で前記電源ラインの電圧よりも高い第1入力電圧を前記第1制御出力に従って前記電源ラインの電圧に等しく降圧可能または遮断可能な第1降圧手段、を有し、前記第1制御出力が前記第1入力電圧の降圧を制御可能な定電圧制御出力状態の期間中に前記第1降圧手段により降圧された電圧を前記電源ラインの電圧として前記電源ラインに出力可能で、前記第1制御出力が前記第1入力電圧の遮断を制御可能な遮断制御出力状態の期間中に前記電源ラインへの出力を遮断可能な第1定電圧回路と、
前記第1定電圧回路の第1制御手段により出力される第1制御出力と所定の第2基準入力との差に基づいた第2制御出力を出力可能な第2制御手段、および、前記第1定電圧回路の第1降圧手段が前記第1入力電圧の遮断状態に制御されている期間中に入力される電圧で前記電源ラインの電圧よりも高い第2入力電圧を前記第2制御出力に従って降圧可能な第2降圧手段、を有し、当該遮断制御の期間中、前記第2降圧手段により降圧された電圧を前記電源ラインの電圧として前記電源ラインに出力可能な第2定電圧回路と、
前記第1定電圧回路の第1制御手段により出力される第1制御出力が、前記定電圧制御出力状態と前記遮断制御出力状態との間で遷移することを遅延させ得る遅延要因回路と、
を備えた電源回路であって、
前記第1定電圧回路による第1制御出力が前記遮断制御出力状態から前記定電圧制御出力状態に遷移すること、または前記第1定電圧回路による第1制御出力が前記定電圧制御出力状態から前記遮断制御出力状態に遷移すること、を前記遅延要因回路の影響を受けることなく可能にするアシスト回路を備え、
前記アシスト回路は、前記第1定電圧回路の第1制御手段から出力される第1制御出力が、前記定電圧制御出力状態から前記遮断制御出力状態に遷移する期間中に、前記第1制御出力を前記遮断制御出力状態の方向に引き込む遮断制御方向引込回路であり、
前記遮断制御方向引込回路は、
前記第1制御手段としての誤差増幅器であって、前記電源ラインの電圧に基づく制御入力と前記所定の第1基準入力との誤差を増幅したものを、前記第1制御出力と前記第1制御出力から独立した他の第1制御出力とに出力可能な誤差増幅器と、
前記他の第1制御出力に基づいて前記第1制御出力を前記遮断制御出力状態の電位に接近させるトランジスタと
を備えることを特徴とする電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005259141A JP4572779B2 (ja) | 2005-09-07 | 2005-09-07 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005259141A JP4572779B2 (ja) | 2005-09-07 | 2005-09-07 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007072759A JP2007072759A (ja) | 2007-03-22 |
JP4572779B2 true JP4572779B2 (ja) | 2010-11-04 |
Family
ID=37934142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005259141A Expired - Fee Related JP4572779B2 (ja) | 2005-09-07 | 2005-09-07 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4572779B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117148910B (zh) * | 2023-10-31 | 2024-01-09 | 深圳和润达科技有限公司 | 恒流恒压供电电路的智能控制方法及*** |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000057773A (ja) * | 1998-08-12 | 2000-02-25 | Nec Corp | センスアンプ駆動回路 |
JP2002056673A (ja) * | 2000-08-08 | 2002-02-22 | Mitsubishi Electric Corp | 電源回路およびそれを備える半導体記憶装置 |
JP2002189522A (ja) * | 2000-12-21 | 2002-07-05 | Rohm Co Ltd | レギュレータ |
JP2005018311A (ja) * | 2003-06-25 | 2005-01-20 | Rohm Co Ltd | 電源回路 |
JP2005071320A (ja) * | 2003-08-06 | 2005-03-17 | Denso Corp | 電源回路および半導体集積回路装置 |
JP2005174351A (ja) * | 1994-08-04 | 2005-06-30 | Renesas Technology Corp | 半導体装置および電源電圧発生回路 |
JP2006039816A (ja) * | 2004-07-26 | 2006-02-09 | Oki Electric Ind Co Ltd | 降圧電源装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06162772A (ja) * | 1992-11-25 | 1994-06-10 | Sharp Corp | 電源電圧降圧回路 |
-
2005
- 2005-09-07 JP JP2005259141A patent/JP4572779B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005174351A (ja) * | 1994-08-04 | 2005-06-30 | Renesas Technology Corp | 半導体装置および電源電圧発生回路 |
JP2000057773A (ja) * | 1998-08-12 | 2000-02-25 | Nec Corp | センスアンプ駆動回路 |
JP2002056673A (ja) * | 2000-08-08 | 2002-02-22 | Mitsubishi Electric Corp | 電源回路およびそれを備える半導体記憶装置 |
JP2002189522A (ja) * | 2000-12-21 | 2002-07-05 | Rohm Co Ltd | レギュレータ |
JP2005018311A (ja) * | 2003-06-25 | 2005-01-20 | Rohm Co Ltd | 電源回路 |
JP2005071320A (ja) * | 2003-08-06 | 2005-03-17 | Denso Corp | 電源回路および半導体集積回路装置 |
JP2006039816A (ja) * | 2004-07-26 | 2006-02-09 | Oki Electric Ind Co Ltd | 降圧電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007072759A (ja) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5516320B2 (ja) | レギュレータ用半導体集積回路 | |
TWI585565B (zh) | 電壓調節器 | |
CN111033431B (zh) | 用于高速微控制器的片上nmos无电容ldo | |
US7816897B2 (en) | Current limiting circuit | |
US7907003B2 (en) | Method for improving power-supply rejection | |
JP4103859B2 (ja) | 基準電圧発生回路 | |
US9703305B2 (en) | Power circuit | |
US7092226B2 (en) | Constant-voltage power supply circuit | |
JP6761361B2 (ja) | 電源装置 | |
JP5444869B2 (ja) | 出力装置 | |
US9740222B2 (en) | Overcurrent protection circuit for controlling a gate of an output transistor based on an output current | |
JP2005269829A (ja) | 電源装置 | |
US10866607B1 (en) | Voltage regulator circuit with correction loop | |
US7541872B2 (en) | Startup circuit for subregulated amplifier | |
JP2015050648A (ja) | 逆流防止スイッチ及び電源装置 | |
JP4572779B2 (ja) | 電源回路 | |
JP2008262327A (ja) | ボルテージレギュレータ | |
JP6447573B2 (ja) | 電源装置および電子制御装置 | |
JP4556812B2 (ja) | 電源回路 | |
US8957646B2 (en) | Constant voltage circuit and electronic device including same | |
JP6378230B2 (ja) | 半導体装置 | |
JP4550506B2 (ja) | 直流安定化電源回路 | |
JP3907640B2 (ja) | 過電流防止回路 | |
JP6969982B2 (ja) | 負荷開放検出回路 | |
JP4904954B2 (ja) | 基準電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100802 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4572779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |