JP4570317B2 - シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 - Google Patents
シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP4570317B2 JP4570317B2 JP2002251068A JP2002251068A JP4570317B2 JP 4570317 B2 JP4570317 B2 JP 4570317B2 JP 2002251068 A JP2002251068 A JP 2002251068A JP 2002251068 A JP2002251068 A JP 2002251068A JP 4570317 B2 JP4570317 B2 JP 4570317B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- wafer
- epitaxial
- silicon single
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の属する技術分野】
この発明は、半導体の集積回路素子に使用されるエピタキシャルウェーハの改良に関し、抵抗率が0.008〜0.025Ω・cmの単結晶引上げ育成時に特定の冷却を施すことで、エピタキシャル欠陥の発生がなく、酸素析出物密度の面内均一性が良好で、かつlG(Intrinsic gettering)効果にすぐれたエピタキシャルウェーハ及びその製造方法に関する。
【0002】
【従来の技術】
シリコン半導体デバイスの高集積化は、著しく進んでおり、デバイスを形成する基板のシリコンウェーハ自体の高品質化が一層厳しく要求されている。すなわち、高集積化とともに回路パターンがますます微細化されるため、ウェーハ上のデバイスが形成されるデバイス活性領域では、リーク電流の増大やキャリアのライフタイムの低下原因となる転位等の結晶欠陥および金属系不純物の低減、除去が従来に増して厳しく求められている。
【0003】
かかる要請から結晶欠陥をほぼ完全に含まないエピタキシャル層をウェーハ上に成長させたエピタキシャルウェーハが開発され、高集積化デバイスの製造に多く使用されている。このエピタキシャル層を成長させるウェーハとして、ボロンを高濃度にドープしたp+シリコンウェーハが一般的に用いられている。
【0004】
エピタキシャルウェーハにp+ウェーハが採用される理由は、まずデバイス設計上の理由として、デバイスが動作する場合に生じる浮遊電荷が意図しなかった寄生トランジスタを動作させてしまう、いわゆるラッチアップ現象をp+ウェーハを用いることで防止でき、デバイスの設計が容易になることがある。また、トレンチ構造のキャパシタを用いる場合にトレンチ周辺の電圧印加時の空乏層広がりがp+の場合は防止できる利点がある。かかるp+ウェーハにエピタキシャル層を成長させたウェーハをp/p+エピタキシャルウェーハと称する。
【0005】
【発明が解決しようとする課題】
一般的に、ボロンを高濃度に添加した低抵抗率のウェーハは、表面にエピタキシャル層を形成しても、ほとんどエピタキシャル欠陥は発生しないことが知られている。ところが近年、0.008〜0.025Ωcmの抵抗率範囲にボロンをドープしたp+ウェーハに、エピタキシャル層を形成した場合、エピタキシャル欠陥が多発することが判明した。
【0006】
発明者らは、この原因について調査したところ、0.008〜0.025Ωcmの抵抗率範囲にあるp+ウェーハ内には、酸化誘起積層欠陥が1×102個/cm2を超える結晶領域が存在しており、この酸化誘起積層欠陥が存在する領域部においてエピタキシャル欠陥が発生していることを知見した。
【0007】
エピタキシャル欠陥を回避するために、抵抗値を変化させることも考えられるが、0.008〜0.025Ω・cmの低抵抗値ウェーハ表面に高抵抗値のエピタキシャル層を形成することで、高速度トランジスタの実現並びにpn接合素子間の分離を有効にできることから、当該抵抗率範囲にあるシリコン単結晶ウェーハに対しエピタキシャル欠陥の低減が強く求められるところである。
【0008】
また、前記酸化誘起積層欠陥の発生は、ウェーハ中の酸素濃度を低くすることにより低減できるものの、ウェーハの低酸素化はウェーハ内部に形成される酸索析出物量の低下を招き、lG(Intrinsic gettering)能力が低下することとなる。このゲッタリング能を考慮した場合、ウェーハ中の酸素濃度は少なくとも11×1017atoms/cm3(ASTM F−121,1979)以上は必要となる。
【0009】
発明者らは、前記酸素濃度範囲で0.008〜0.025Ωcmの抵抗率範囲にあるp+ウェーハを製造しようとした場合、不可避的に酸化誘起積層欠陥がl×102個/cm2を超える結晶領域が必ずウェーハ内に含まれてしまい、上述したようなエピタキシャル欠陥を生じてしまう問題があることを知見した。
【0010】
この発明は、発明者らが知見した上述のp/p+エピタキシャルウェーハにおける問題を解消し、エピタキシャル欠陥の発生がなく、酸素析出物密度の面内均一性が良好で、かつlG効果にすぐれたエピタキシャルウェーハ及びその製造方法の提供を目的としている。
【0011】
【課題を解決するための手段】
発明者らは、エピタキシャル欠陥の発生防止を目的に、シリコン単結晶の育成時に受ける熱履歴と該欠陥との関係に着目し、単結晶の引上げ速度を種々変更して得られた熱履歴の異なるウェーハにエピタキシャル層を成長して欠陥などについて鋭意検討した結果、引上げ後の1100℃から900℃の温度域を急冷することで、エピタキシャル欠陥の発生が抑制されることを知見し、この発明を完成した。
【0012】
すなわち、この発明は、ボロンが添加されて抵抗率が0.008〜0.025Ω・cmで酸素濃度が11×1017atoms/cm3(ASTM F−121,1979)以上であり、かつ単結晶育成時に1100℃から900℃の温度範囲を3.0℃/min以上の冷却速度で冷却されて高温酸化処理時に発生する酸化誘起積層欠陥が1×102/cm2以下である性状を有したシリコン単結晶より切り出され研磨されたウェーハで、その主面にエピタキシャル層を成膜したことを特徴とするエピタキシャルウェーハである。
【0013】
すなわち、この発明は、ボロンが添加されて抵抗率が0.008〜0.025Ω・cmで酸素濃度が11×1017atoms/cm3(ASTM F−121,1979)以上であるシリコン単結晶をチョクラルスキー法によって引上げ育成する工程で、引上げ後の1100℃から900℃の温度範囲を3.0℃/min以上の冷却速度で冷却して、高温酸化処理時に発生する酸化誘起積層欠陥が1×102/cm2以下の性状を有するシリコン単結晶を得る工程、該単結晶よりウェーハを切り出し研摩する工程、ウェーハ主面にエピタキシャル層を成長する工程を有することを特徴とするエピタキシャルウェーハの製造方法である。
【0014】
【発明の実施の形態】
発明者らは、シリコン単結晶育成時の熱履歴が、エピタキシャル欠陥の発生に及ぼす影響などを調査するために、直径8インチのシリコン単結晶をチョクラルスキー法によって引き上げる際の速度を変更する実験を行った。
【0015】
すなわち、抵抗値を0.012Ωcmとなるようにボロンを添加し、引き上げ速度が1.1mm/minで500mm長さまで直胴部を育成し、500mmの時点で引き上げ速度を1.8mm/minに変化させて、550mmで再度1.1mm/minに戻して、そのまま1000mmまで育成した後、テール絞りを行なって引上を終了した。
【0016】
上述の熱履歴で育成された単結晶は、引き上げ速度の変更開始時の融液からの距離、すなわち、結晶の引き上げ速度の変更開始時、固液界面からの距離に応じた温度から低温側ヘ100℃前後の温度範囲で急冷されたことになる。
【0017】
これら単結晶の1400〜600℃の各温度から急冷された部位よりサンプルを切り出して850℃で2時間の処理を行った後、鏡面研磨を施して仕上げ、さらに5μmのエピタキシャル層の成長を行い、エピタキシャルウェーハを得た。
表面欠陥検査装置(KLA−Tencor社製、SP−l)を用いて0.09μmサイズ以上の表面欠陥、すなわちエピタキシャル欠陥を測定した結果を図1に示す。
【0018】
図1の引き上げ速度の変更開始温度と欠陥密度との関係を示すグラフから明らかなように、1100℃から900℃の温度域を急冷することで、エピタキシャル欠陥の発生が抑制されることが分かった。これは、p+シリコン単結晶ウェーハのCrown−in 酸素析出核のサイズが急冷化することで縮小化したためと考えられる。
【0019】
この発明において、シリコン単結晶及びエピタキシャルウェーハの抵抗率を0.008〜0.025Ω・cmと規定するのは、前述したごとく、高速度、高性能、高密度の半導体デバイスを得るのに必要な性状であるためである。
【0020】
また、シリコン単結晶及びエピタキシャルウェーハの酸素濃度は、11〜18×1017atoms/cm3(ASTM F−121,1979)の範囲が望ましい。11×1017atoms/cm3未満の酸素濃度では、デバイス熱処理工程において十分なゲッタリング効果を得るために必要な酸素析出量をウェーハ内に確保することができない。18×1017atoms/cm3を超える酸素濃度では、酸素析出過多となり、ウェーハ内に酸素析出物に起因した二次欠陥の発生を生じる恐れがある。
【0021】
この発明において、シリコン単結晶及びエピタキシャルウェーハは、高温酸化処理時に発生する酸化誘起積層欠陥が1×102/cm2以下の性状を有することを特徴とするが、これは、高温酸化処理時に発生する酸化誘起積層欠陥が1×102/cm2を超えると、エピタキシャル欠陥の発生が多くなり、デバイス作製後の動作不良等を招来するため、1×102/cm2以下とするもので、かかる酸化誘起積層欠陥が少ないほど良好な半導体デバイスが得られる。
【0022】
この発明のシリコン単結晶の製造方法は、チョクラルスキー法によってシリコン単結晶を引上げ育成する方法を採用するもので、公知のいずれの方法、装置をも採用できる。特にこの発明の特徴である、引上げ時の1100℃から900℃の温度範囲を3.0℃/min以上の冷却速度で冷却する工程を実現するには、実施例に示すごとき、育成する単結晶を囲む熱シールド材を配置したり、さらに熱シールド材に冷却筒を付設するなどの構成、方法を採用することが可能である。
【0023】
この発明において、特定の冷却温度範囲が、1100℃から900℃であるのは発明者の知見に基づくものであり、冷却速度を3.0℃/min以上とするのは、Crown−in 酸素析出核のサイズを縮小でき、目的のエピタキシャル欠陥を低減できるからであり、好ましい冷却速度は、3.0℃/min〜6.5℃/minである。但し、過度の結晶冷却は、単結晶育成時の熱応力が増大するため、単結晶育成中に単結晶が割れる恐れが有るため、6.5℃/min以下に留めることが望ましい。
【0024】
この発明において、チョクラルスキー法によって、抵抗率が0.008〜0.025Ω・cmとなるようにボロンを添加してシリコン単結晶を引上げ育成し、前記の特定の温度範囲を急冷するが、冷却に最も効果的な単結晶の外周に冷却筒を設置した場合でも、1100℃〜900℃の温度範囲における冷却速度、3.0℃/min以上を確保するためには、単結晶の引き上げ速度を0.9mm/min以上に設定する必要がある。また、前述の冷却速度を6.5℃/min以下にするためには、引き上げ速度を1.8mm/min以下に抑える必要がある。
【0025】
この発明において、上述の方法で得られた高温酸化処理時に発生する酸化誘起積層欠陥が1×102/cm2以下の性状を有するシリコン単結晶より、エピタキシャルウェーハを得るには、少なくとも該単結晶よりウェーハを切り出し研摩する工程と、主面にエピタキシャル層を成長する工程を経る必要がある。ウェーハに切り出しする方法、ウェーハの主面やエッジを研磨する方法、エピタキシャル成膜する方法について特に限定するものでなく、公知のいずれの方法、構成、装置をも採用できる。
【0026】
この発明において、エピタキシャルウェーハの製造に際し、単結晶よりウェーハを切り出した後、鏡面研磨する前に、700℃以上、900℃未満の温度で30分から4時間までの熱処理を施すのは、エピタキシャルウェーハlG(Intrinsic gettering)効果を持たせるためであり、エピタキシャル工程の高温で消滅してしまうようなボロン(B)を核とした小さな折出核の成長を促進し、エピタキシャル成長処理で消滅せずに残留する酸素折出物密度を増大させることができ、ゲッタリング効果の向上を計るものである。かかる熱処理を鏡面研磨する前に施すのは、熱処理時の保持治具からの傷などを残さないためである。
【0027】
好ましい熱処理条件としては、酸素と不活性ガスの混合雰囲気中で行うことでウェーハの汚染防止のために保護酸化膜を形成することができ、後工程の鏡面研磨で酸化膜を除去できるため、また、熱処理時の保持治具からの傷なども鏡面研磨で除去できることから、かかる熱処理を鏡面研磨する前に施すことが望ましい。
【0028】
【実施例】
シリコン単結晶の育成装置の構成例を図2に示す。詳述すると、装置の中心位置にルツボ1が配置され、ルツボ1は石英製容器1aとこの外側に配置された黒鉛製容器1bとから構成されている。
【0029】
ルツボ1の外周部には、加熱ヒータ2が同心円状に配設され、ルツボ1内には加熱ヒータにより溶融された融液3が収容されている。ルツボ1の上方には、引き上げ軸4が種結晶5を装着して回転及び昇降可能に垂設してあり、種結晶5の下端から単結晶6を成長させることが可能であり、さらに引き上げ軸4の上昇とともに育成される単結晶6を囲むように熱シールド材7が配置されている。
【0030】
比較例1
上述した図2のシリコン単結晶育成装置を使用し、直径8インチ、p型(100)、酸素濃度が13×1017atoms/cm3、0.015Ω・cm〜0.012Ω・cmの単結晶を、引き上げ速度1.2mm/minにて育成した。育成されたシリコン単結晶からウェーハを切り出し、鏡面研磨を施したウェーハ(実施No.1)と、切り出し後、鏡面研磨工程前に850℃で1時間保持する熱処理を施したウェーハ(実施No.2)とを準備した。
【0031】
前記2種のウェーハに、エピタキシャル成膜装置を用いて1150℃で1分間の水素ベークに続き、堆積温度が1075℃の条件でエピタキシャル層を5μm厚みに成長させた。得られたエピタキシャルウェーハに対して表面欠陥検査装置(KLA‐Tencor社製;SP‐1)にて0.09μmサイズ以上の表面欠陥(エピタキシャル欠陥)をカウントした。
【0032】
次に、これらのエピタキシャルウェーハに対し、l000℃で16時間保持する熱処理を施してウェーハを劈開し、ライトエッチング液で5分間の選択エッチングを行い、光学顕微鏡にてエッチングピット密度をカウントし、シリコンウェーハ中に形成された酸素析出物(BMD)密度を求めた。その測定結果を表1に示す。
【0033】
表1におけるエピタキシャル欠陥の個数は、25枚のエピタキシャルウェーハを測定した累計の個数を示している。1100℃〜900℃の温度域の冷却速度が3.0℃/min以下である比較例の実施No.1とNo.2では、エピタキシャル欠陥の個数が多い。No.2ではエピタキシャル成膜前に熱処理を施していない実施No.1と比較して高密度なBMD密度が得られているが、エピタキシャル欠陥が多発した。
【0034】
実施例1
図2に示すシリコン単結晶育成装置において、熱シールド材7を図3に示すごとく、その内側に冷却筒8を組み込み、冷却液を循環させることで引き上げる単結晶の1100℃〜900℃の温度域の冷却速度を増速可能な構成となして、比較例1と同様に直径8インチ、p型(100)、酸素濃度が13×1017atoms/cm3、0.015Ωcm〜0.012Ωcmのシリコン単結晶を種々の引き上げ速度で育成した。
【0035】
引き上げ速度を0.9〜1.35mm/minにて育成したシリコン単結晶からウェーハを切り出し、鏡面研磨を施したウェーハ(実施No.3〜No.5)と、切り出し後、鏡面研磨工程前に850℃で1時間保持する熱処理を施したウェーハ(実施No.6〜No.8)とを準備した。
【0036】
前記2種のウェーハに、エピタキシャル成膜装置を用いて1150℃で1分間の水素ベークに続き、堆積温度が1075℃の条件でエピタキシャル層を5μm厚みに成長させた。得られたエピタキシャルウェーハに対して表面欠陥検査装置(KLA‐Tencor社製;SP‐1)にて0.09μmサイズ以上の表面欠陥(エピタキシャル欠陥)をカウントした。
【0037】
次に、これらのエピタキシャルウェーハに対し、l000℃で16時間保持する熱処理を施してウェーハを劈開し、ライトエッチング液で5分間の選択エッチングを行い、光学顕微鏡にてエッチングピット密度をカウントし、シリコンウェーハ中に形成されたBMD密度を求めた。その測定結果を表1に示す。
【0038】
1100℃〜900℃の温度域の冷却速度が3.0℃/min以上であるこの発明の実施例(実施No.3〜No.8)では、冷却速度が3.0℃/min以下であるサンプル(実施No.1〜No.2)と比較してエピタキシャル欠陥が低く、その発生が抑制されていることが分かる。また、エピタキシャル成膜前に熱処理を施した実施No.3〜No.5においてもエピタキシャル欠陥の個数が低く抑制されている。
【0039】
また、1100℃〜900℃の冷却速度が3.0℃/min以上で育成されたウェーハに、エピタキシャル前処理を施すことでゲッタリングに有効なBMD密度が高く、かつエピタキシャル欠陥個数の少ないp/p+エピタキシャルウェーハを製造できることが分かる。
【0040】
このように熱履歴を最適化したこの発明の実施例では、引き上げ速度0.9mm/min以上で単結晶育成可能で、単結晶製造の生産性を低下させることなく、高品質なp/p+エピタキシャルウェーハが製造できる。
【0041】
実施例2
さらに、実施No.1〜8で作製したシリコンウェーハと同じサンプルウェーハを準備し、エピタキシャル成長処理前の各サンプルウェーハについて、高温酸化処理した場合に酸化誘起積層欠陥がどの程度発生するのかを調査した。
【0042】
実験条件は、各サンプルウェーハを酸化雰囲気中で1100℃の温度で16時間の熱処理を行い、ライトエッチング液を用いてウェーハ表面を5μmエッチング処理した後、光学顕微鏡でウェーハ表面を複数点観察し、各観察点で観察されるピット数(酸化誘起積層欠陥密度)をカウントして各観察点の密度を測定した。その測定結果を表1に示す。表中、酸化積層欠陥密度は観察した各観察点の中で得られた最大値を示すものである。また、表中の<1×102は、前記測定における検出下限値を示す。
【0043】
表1から明らかなように、この発明の実施例(実施No.3〜8)では、ウェーハ面内において、酸化誘起積層欠陥がl×102個/cm2を超える結晶領域は全く観察されないのに対し、比較例(実施No.1,2)では、ウェーハ面内において、酸化誘起校層欠陥がl×102個/cm2を超える結晶領域が観察された。これは、酸化誘起積層欠陥の発生量がエピタキシャル欠陥の発生量に大きく影響することを意味している。
【0044】
【表1】
【0045】
【発明の効果】
この発明によると、シリコン単結晶の育成に際して引上げ速度を速くでき、単結晶製造の生産性を低下させることがなく、また育成時の熱履歴を最適化することで、ウェーハ化した後に目的のエピタキシャル欠陥の個数が低減され、酸素析出物密度の面内均一性が良好でかつ高いゲッタリング能力を付与でき、さらに安定的に抵抗率が0.008〜0.025Ω・cmのp/p+エピタキシャルウェーハを提供できる。
【図面の簡単な説明】
【図1】CZ法による途中過程の引き上げ速度を変更した際のエピタキシャル欠陥密度と引き上げ速度変更開始時の温度との関係を示すグラフである。
【図2】シリコン単結晶の育成装置の概略構成示す説明図である。
【図3】図2の熱シールド材に冷却手段を組み込む構成を示す説明図である。
【符号の説明】
1 ルツボ
1a 石英製容器
1b 黒鉛製容器
2 加熱ヒータ
3 融液
4 引き上げ軸
5 種結晶
6 単結晶
7 熱シールド材
8 冷却筒
Claims (4)
- ボロンが添加されて抵抗率が0.008〜0.025Ω・cmで酸素濃度が11×1017atoms/cm3(ASTM F−121,1979)以上であり、かつ単結晶育成時に1100℃から900℃の温度範囲を3.0℃/min以上の冷却速度で冷却されて高温酸化処理時に発生する酸化誘起積層欠陥が1×102/cm2以下である性状を有したシリコン単結晶より切り出され研磨されたウェーハで、その主面にエピタキシャル層を成膜したエピタキシャルウェーハ。
- ボロンが添加されて抵抗率が0.008〜0.025Ω・cmで酸素濃度が11×1017atoms/cm3(ASTM F−121,1979)以上であるシリコン単結晶をチョクラルスキー法によって引上げ育成する工程で、引上げ後の1100℃から900℃の温度範囲を3.0℃/min以上の冷却速度で冷却して、高温酸化処理時に発生する酸化誘起積層欠陥が1×102/cm2以下の性状を有するシリコン単結晶を得る工程、該単結晶よりウェーハを切り出し研摩する工程、ウェーハ主面にエピタキシャル層を成長する工程を有するエピタキシャルウェーハの製造方法。
- シリコン単結晶の引上げ速度が、0.9mm/min以上である請求項2に記載のエピタキシャルウェーハの製造方法。
- 単結晶よりウェーハを切り出した後、鏡面研磨する前に、700℃以上、900℃未満の温度で30分から4時間までの熱処理を施す請求項2に記載のエピタキシャルウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251068A JP4570317B2 (ja) | 2002-08-29 | 2002-08-29 | シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251068A JP4570317B2 (ja) | 2002-08-29 | 2002-08-29 | シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007323158A Division JP4760822B2 (ja) | 2007-12-14 | 2007-12-14 | エピタキシャルウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004091221A JP2004091221A (ja) | 2004-03-25 |
JP4570317B2 true JP4570317B2 (ja) | 2010-10-27 |
Family
ID=32057746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002251068A Expired - Lifetime JP4570317B2 (ja) | 2002-08-29 | 2002-08-29 | シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4570317B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4806975B2 (ja) * | 2005-06-20 | 2011-11-02 | 株式会社Sumco | シリコン単結晶の育成方法 |
JP4805681B2 (ja) * | 2006-01-12 | 2011-11-02 | ジルトロニック アクチエンゲゼルシャフト | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
SG142208A1 (en) * | 2006-10-18 | 2008-05-28 | Siltronic Ag | Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon |
JP4853237B2 (ja) * | 2006-11-06 | 2012-01-11 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
JP5151777B2 (ja) * | 2008-07-30 | 2013-02-27 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
JP5597378B2 (ja) * | 2009-03-27 | 2014-10-01 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
-
2002
- 2002-08-29 JP JP2002251068A patent/JP4570317B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004091221A (ja) | 2004-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100573473B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
JP4805681B2 (ja) | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 | |
JP4760822B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
JP3516200B2 (ja) | シリコン単結晶およびエピタキシャルウェーハ | |
KR100788988B1 (ko) | 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법 | |
JP3624827B2 (ja) | シリコン単結晶の製造方法 | |
JP5121139B2 (ja) | アニールウエハの製造方法 | |
US20020142171A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
KR101012350B1 (ko) | 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법 | |
JP3589119B2 (ja) | エピタキシャルウェーハの製造方法 | |
US20020142170A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
JP4570317B2 (ja) | シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 | |
JP2004043256A (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
JP2004165489A (ja) | エピタキシャルシリコンウェーハとその製造方法並びに半導体装置 | |
JP4102988B2 (ja) | シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ | |
JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
JP2001199794A (ja) | シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法 | |
JP4750916B2 (ja) | シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ | |
WO2014057741A1 (ja) | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 | |
JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2002201091A (ja) | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 | |
JP5560546B2 (ja) | シリコンウェーハ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040721 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070706 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100810 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4570317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |