JP4569026B2

JP4569026B2 - 半導体基板及びその製造方法

Info

Publication number: JP4569026B2
Application number: JP2001101357A
Authority: JP
Inventors: 雅規木村
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2010-10-27
Anticipated expiration: 2021-03-30
Also published as: JP2002299261A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体基板とその製造方法に関するものであり、さらに詳しくは半導体レーザーや電子デバイス用の基板材料として使用される化合物結晶層を備えた半導体基板とその製造方法に関するものである。
【０００２】
【従来の技術】
化合物結晶層を備えた半導体基板として化合物半導体基板があり、該化合物半導体結晶基板は、発光ダイオードあるいはレーザーダイオード等の光デバイスや通信用高速電子デバイスなどの材料として期待された半導体材料である。特にレーザーダイオードは光通信システムの発光源として使用され、高速電子デバイスと共に情報化社会の成長に向けて大量に必要とされている。
【０００３】
一般に、化合物半導体結晶基板は、高圧雰囲気下で液体封止チョクラルスキー法によってその単結晶を成長させて単結晶インゴットを得て、その後スライス、面取り、ラッピング、エッチング、研磨、洗浄等の基板加工工程を経て製造される。しかし、化合物単結晶を成長させる際、双晶や転位などの結晶欠陥が発生しやすく、また成長できる結晶直径はＧａＡｓ単結晶の直径は６インチ程度、ＩｎＰ単結晶に至っては３インチ以下しか量産レベルに到達していない。またＩｎＰ単結晶は他の半導体結晶よりも柔らかいため、単結晶インゴットを得た後にスライス、研磨といった基板加工を施す際、基板が割れやすいことなどから基板加工における歩留まりが低い。このため、ＩｎＰ等の化合物半導体基板の製造はコストが高く、生産性が低いことが問題であった。
【０００４】
このような問題を解決するために、シリコン単結晶基板上にＩｎＰなどの化合物半導体結晶層をエピタキシャル成長させて半導体基板を得る方法が提案されてきた。シリコン単結晶は安価で、機械的強度に優れ且つ大きな熱伝導率を有しており、さらに直径６インチ以上の基板を容易に生産できる利点がある。従って、シリコン基板上にＩｎＰやＧａＡｓ等の化合物半導体結晶層を結晶性良くエピタキシャル成長できれば、安価なレーザーダイオードや高速電子デバイスの作製が可能となる。一般に、化合物半導体をエピタキシャル成長する方法として、有機金属気相成長（以下、ＭＯＶＰＥと言う）法、分子線エピタキシー（以下、ＭＢＥと言う）法などが知られている。
【０００５】
図２に、このようなシリコン結晶基板上に化合物結晶層が形成された半導体基板の断面図を示す。この半導体基板６は、シリコン結晶基板２の表面に多孔質化したシリコン結晶層５を形成し、この上に化合物結晶層４をエピタキシャル成長させた半導体基板である。しかし、このようにエピタキシャル成長によってシリコン結晶基板上に化合物結晶層４を成長させた場合、両者の格子定数の違いにより内部応力が発生し、化合物結晶層４に転位が発生する。たとえば、格子定数が５．４３１Åであるシリコン基板上に格子定数が５．６５３ÅのＧａＡｓを成長させる場合、Ｓｉに比べＧａＡｓの格子定数は約４％程度大きいため、化合物結晶層４内に圧縮応力が働き、膜圧が厚くなるにつれて転位が発生する。シリコン基板の表面を多孔質化したシリコン結晶層５とすることである程度歪みを緩和できるが、歪みを吸収しきれずに転位が発生し、デバイスに応用することが非常に困難であった。
【０００６】
このような問題に対する対策として、シリコン結晶基板上にシリコン多孔質層を形成し、続いてＭＯＶＰＥ法などによって成長温度を３段階に分けＳｉとＧａＡｓとの格子不整を緩和するためのＧａＡｓよりなる第一のバッファ層、ＧａＡｓ活性層の結晶性の再現性を良くするためのＧａＡｓよりなる第二のバッファ層、ＧａＡｓ活性層の順に形成する方法、また特開平１０−２２９０３４号にみられるように、シリコン結晶基板上にシリコン多孔質層を形成し、前記多孔質層の上面に薄いシリコン結晶層をＣＶＤ法によって形成し、該シリコン結晶層の上にＧａＡｓ、ＩｎＰ等を形成する方法等が提案されてきた。
これらのようにＧａＡｓよりなるバッファ層を成膜することや、またシリコン結晶基板の表面を多孔質化し、その後薄いＳｉ層を形成する方法は、格子不整を緩和させる有効な方法である。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述の半導体基板製造方法には以下のような問題がある。まず、ＧａＡｓ活性層を成長させる場合にはもちろんのこと、ＩｎＰ活性層を形成する場合にも、Ｓｉとの格子不整を緩和するためには、ＧａＡｓをバッファ層として厚く成長させる必要がある。しかし、ＧａＡｓの構成元素であるＡｓは有害物質である。したがって、環境安全の観点からＧａＡｓを活性層とする半導体基板の場合であっても可能な限りＧａＡｓ材料を少なくすべきであり、ＩｎＰを活性層とするデバイスにあってはＧａＡｓを用いたバッファ層を使用しないことが良いことは言うまでもない。
【０００８】
また、ＧａＡｓをバッファ層として形成してもＳｉとの格子不整の緩和は十分でなく、バッファ層に転位が形成され、活性層の形成時に伝播する場合がある。
特にＧａＡｓバッファ層の上にＩｎＰ活性層を形成する場合には、ＧａＡｓとＩｎＰの両者の格子不整も作用しＧａＡｓバッファ層から転位が伝播しやすくなる。このような問題は薄いＳｉ層をバッファ層として形成する場合にも同様であり、ＧａＡｓ層、ＩｎＰ層との格子不整は十分には緩和されず、これらの層に転位が発生する場合があった。
【０００９】
さらに、前記化合物結晶層を成長する際の昇温・降温、または化合物結晶層の成長が終了し基板温度を下げる際の降温で、化合物結晶層とシリコン結晶層との熱膨張係数の違いにより化合物結晶層内に熱応力が働く。このため、化合物結晶層は反った状態になり、該化合物結晶層の膜厚が厚い場合にはクラックが発生することがあった。
【００１０】
本発明は上記問題点に鑑みて為されたものであり、本発明の目的は、有害物質であるＡｓ材料を使用することなく、あるいは使用するとしても可能な限り少なくし、シリコン結晶基板上に格子欠陥が少なく結晶性の良い化合物半導体膜をエピタキシャル成長させた半導体基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、シリコン結晶基板上に化合物結晶層を形成した半導体基板であって、前記シリコン結晶基板の表面上にＳｉＧｅ結晶層が形成され、該ＳｉＧｅ結晶層の表面側が多孔質化しており、該多孔質ＳｉＧｅ結晶層の表面に化合物結晶層が形成されてなるものであることを特徴とする半導体基板が提供される。
【００１２】
このように、Ｓｉに比べてＧａＡｓやＩｎＰ（格子定数：５．８６９Å）の格子定数により近い格子定数を有するＧｅ（格子定数：５．６５７Å）を含むＳｉＧｅ結晶層が、シリコン結晶基板と化合物結晶層の間に形成された半導体基板であれば、基板内の格子不整が小さく結晶性の良い化合物結晶層が形成された半導体基板とすることができる。また、前記ＳｉＧｅ結晶層は多孔質化しているため、該ＳｉＧｅ結晶層の弾性変形可能な歪み範囲が広くなり、前記化合物結晶層を成長する際の昇温・降温に伴う前記シリコン基板と前記化合物結晶層との熱膨脹係数差による基板面に平行な方向の歪みを吸収できる半導体基板とすることができる。
【００１３】
この時、前記化合物結晶層が、ＩｎＰ結晶層であることが好ましい。
このように、本発明では、シリコン結晶基板上に結晶性の良いＩｎＰ結晶層を成長させた半導体基板を提供することができる。
【００１４】
また、本発明によれば、シリコン結晶基板上に化合物結晶層を形成した半導体基板の製造方法であって、シリコン結晶基板の表面上にＳｉＧｅ結晶層を形成させ、該ＳｉＧｅ結晶層の表面を多孔質化した後、該多孔質ＳｉＧｅ結晶層の表面に化合物結晶層を形成させることを特徴とする半導体基板の製造方法が提供される。
【００１５】
このように、シリコンに比べて活性層として形成される化合物半導体の格子定数により近い格子定数を有するＳｉＧｅ結晶層をシリコン結晶基板の表面上に形成することによって、シリコン結晶と化合物単結晶の格子定数差を緩和することができ、また該ＳｉＧｅ結晶層を多孔質化することによって、Ｓｉ基板と化合物結晶層の熱膨張係数差に伴なう歪みを緩和することができる。その結果、結晶性の良い化合物結晶層をエピタキシャル成長させた半導体基板を製造することができる。
【００１６】
この場合、前記シリコン結晶基板上に形成した前記ＳｉＧｅ結晶層に、酸化と酸化膜除去の工程を１回以上施し、その後該ＳｉＧｅ結晶層の表面を多孔質化することが好ましい。
【００１７】
このように、シリコン結晶基板上にＳｉＧｅ結晶層を形成した後、該結晶層表面に対して酸化・酸化膜除去を施すことによって、ＳｉＧｅ結晶層中のＧｅ比率が高くなり、それによって、ＳｉＧｅの格子定数はＧａＡｓやＩｎＰの格子定数に近づき、より格子整合を取りやすくすることができる。
【００１８】
また、この時、前記シリコン結晶基板としてＳＯＩ基板を用いることができる。
シリコン結晶基板としてＳＯＩ基板を用いた場合、酸化・酸化膜除去により内部に押し込められたＧｅ原子が、前記ＳＯＩ基板の埋め込み酸化膜によって拡散することが遮られることによってＳｉＧｅ層に蓄積され、Ｇｅ濃度の高いＳｉＧｅ結晶層を効率良く得ることができる。
【００１９】
さらに、前記ＳｉＧｅ結晶層を形成する前に、前記シリコン結晶基板の表面を多孔質化することが好ましい。
【００２０】
このようにシリコン結晶基板の表面も多孔質化しておくことにより、多孔質層がシリコン結晶基板とＳｉＧｅ結晶層の格子定数の差による歪みを緩和するため、あらかじめＧｅの組成比が高く格子定数の大きいＳｉＧｅ層を成長させることができる。
【００２１】
また、前記化合物結晶層として、ＩｎＰ結晶層とすることができる。
このように、本発明の半導体基板の製造方法によって、シリコン基板上に結晶性の良いＩｎＰ結晶層を成長させた半導体基板を製造することができる。
【００２２】
以下、本発明についてさらに詳細に説明するが、本発明はこれらに限定されるものではない。
【００２３】
本発明者等は、Ｓｉ結晶と前記３−５属化合物結晶の格子定数差を緩和する材料について鋭意調査した。その結果、Ｇｅ結晶の格子定数が５．６５７ÅとＧａＡｓ並に大きく、しかもＳｉとＧｅは任意の組成を取りうるため、Ｓｉに比べて、活性層として形成する化合物半導体の格子定数により近い格子定数を有するＳｉＧｅバッファ層を容易に形成できることに着目し、検討を重ねることにより本発明を完成するに至った。
【００２４】
すなわち、シリコン結晶基板の表面にＳｉＧｅ結晶層を成長させた後、前記ＳｉＧｅ結晶層の表面を多孔質化し、前記多孔質ＳｉＧｅ結晶層表面に化合物結晶層を成長させることにより、Ｓｉに比べてＧａＡｓやＩｎＰに格子定数がより近づき、半導体基板内の格子不整を小さくすることができる。ここで、ＳｉＧｅ結晶層中のＧｅの組成比率をｘとすると、一般にＳｉ_１−ｘＧｅ_ｘと記述するが、本発明では総称してＳｉＧｅと記述する。尚、ＳｉＧｅ結晶層をシリコン結晶基板の表面に成長させる際に、Ｇｅの組成比率を除々に増加させても良いし、成長の初期から目的の比率としても良い。
【００２５】
また、ＳｉＧｅ結晶層を多孔質化することにって、該ＳｉＧｅ結晶層の弾性変形可能な歪み範囲を広くすることができ、前記化合物結晶層を成長する際の昇温・降温、または成長後に基板の温度を下げる際の降温に伴うシリコン結晶基板と化合物結晶層との熱膨脹係数差による基板面に平行な方向の歪みも吸収することができる。その結果、前記シリコン結晶基板上に格子欠陥が少なく結晶性の良い化合物半導体膜をエピタキシャル成長することができる。
【００２６】
この時、前記ＳｉＧｅ層を形成した後、該ＳｉＧｅ層に対して酸化・酸化膜除去を施すとＳｉＧｅ結晶層中のＧｅ比率を高くすることができる。酸化によりＳｉＧｅ層中のＧｅ濃度が高くなる理由は次のように説明される。先ず、酸化によってＳｉＧｅ表面が酸化されるとＳｉＯ_２膜が形成され、ＳｉＧｅ側に圧縮応力が働き、Ｓｉより共有結合半径の大きいＧｅ原子を押し出そうとする。しかし、ＧｅはＳｉＯ_２膜中を拡散しにいので、ＳｉＯ_２膜とは反対側に拡散する。その結果、ＳｉＧｅ層中のＧｅ濃度が高くなる。酸化膜を形成した後、フッ酸溶液などにより表面を処理するとＳｉＯ_２膜が除去され、Ｇｅ濃度の高くなったＳｉＧｅ層が現れる。この様に前記ＳｉＧｅ結晶層中のＧｅ濃度が高くなることによって、ＳｉＧｅの格子定数がＧａＡｓやＩｎＰの格子定数により近づくため、半導体基板内の格子整合はより取りやすくなる。
【００２７】
また、前記酸化・酸化膜除去工程は複数回繰り返すことにより、さらにＳｉＧｅ結晶層中のＧｅ濃度を高くすることができ、効果的である。
この場合、シリコン結晶基板としてＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板を用いることが好ましい。これによって酸化・酸化膜除去により内部に押し込められたＧｅ原子が前記ＳＯＩ基板の埋め込み酸化膜に遮られ内部に拡散しないことから、ＳｉＧｅ層に効率的に蓄積されるため、効率的にＧｅ濃度を高めることができる。
【００２８】
また、ＳｉＧｅ結晶層を形成する前にシリコン結晶基板の表面を多孔質化しておくようにしても良い。通常、シリコン結晶基板の表面に形成するＳｉＧｅ層のＧｅの組成比が高くなればなるほど、格子定数の違いにより転位が発生しやすくなる。しかし、シリコン基板表面に多孔質層を形成することによりシリコン結晶基板とＳｉＧｅ結晶層の格子定数の差による歪みを緩和することができ、Ｇｅの組成比が高く格子定数の大きいＳｉＧｅ結晶層を成長させることができる。そのため酸化・酸化膜除去の回数を少なくすることができ、効率的にＧｅ組成比を高くすることができる。
【００２９】
【発明の実施の形態】
本発明について、図面を用いて詳しく説明する。図１は、本発明によるシリコン基板上に化合物半導体結晶層を形成した半導体基板１の断面図である。
【００３０】
まず、シリコン結晶基板２の表面にＳｉＧｅ結晶層３をＣＶＤ法によって成長させる。原料ガスはゲルマン、シランである。ドーパントガスを導入することによってリン、ボロン等をドープしても良い。ＳｉＧｅの格子定数はＳｉとＧｅの濃度比によって左右され、ゲルマニウムの組成比が高くなるほど格子定数は大きくなり、ＧａＡｓやＩｎＰの格子定数に近づく。しかし、Ｇｅ濃度比を大きくし過ぎると無欠陥で成長できる成長層の厚さが数１００Å程度に限られるため、Ｇｅ／Ｓｉが０．２〜０．５の範囲で成長させるのが妥当である。
【００３１】
この時、事前にシリコン結晶基板２の表面を多孔質化しておくのが好ましい。
これによって、あらかじめＧｅ組成比の高いＳｉＧｅ結晶層を形成させることができる。ＳｉＧｅ結晶層の格子定数は化合物半導体の格子定数に近い値を有し、半導体基板内の格子不整を小さくするのに有効であるが、さらにＳｉＧｅの表面に対し酸化・酸化膜除去を施すことが好ましい。こうすることにより、ＳｉＧｅ層中のＧｅ原子が濃縮され、さらに格子整合が取りやすくなる。また、前記酸化・酸化膜除去を繰り返し行い、その回数に応じてＧｅ濃度を高くすることができる。
【００３２】
次に、ＳｉＧｅ表面を陽極酸化法を用いて多孔質化する。陽極酸化法はたとえば、ＨＦとアルコール１：１の混合液中に基板を浸し、約１０ｍＡ／ｃｍ^２の電流を約１０分間流す方法で行えば良い。ＳｉＧｅ基板がｐ型のときは光を照射しないが、ｎ型の時には照射する。
【００３３】
次に、多孔質化したＳｉＧｅ結晶層３の表面上にＭＯＶＰＥ法またはＭＢＥ法を用いて、ＧａＡｓまたはＩｎＰ等の化合物結晶の活性層４を形成する。この時、従来法で説明されているように成長温度を段階的に高くする３段階成長により、第１のバッファ層、第２のバッファ層、活性層という順に成膜しても良い。
【００３４】
以上の方法により、Ｓｉに比べてＧａＡｓあるいはＩｎＰ等の化合物結晶とより格子整合の取りやすいＳｉＧｅ結晶層をバッファ層として形成することができ、また、その表面の多孔質化により熱膨脹係数差に伴う歪みを緩和することができるため、転位等の格子欠陥が少なく、結晶性のよいＧａＡｓあるいはＩｎＰ等の化合物結晶層をエピタキシャル成長させることができる。
【００３５】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径６インチ、Ｎ型で面方位（１００）のシリコン単結晶ウェーハを用意し表面を洗浄する。洗浄方法としては、アンモニア水溶液と過酸化水素水溶液の混合液により洗浄し、水洗した後、ＨＦ洗浄により酸化膜を除去して、水洗・乾燥を行った。
ＳｉＧｅ結晶層の形成にはＣＶＤ装置を用いた。原料ガスとしてＳｉＨ_４とＧｅＨ_４を用い、Ｎ型ドーパントガスとしてＰＨ_３ガスを反応炉内に供給した。７０℃／秒の昇温速度で８００ ℃まで昇温し、約１ミクロン程度の膜厚のＰ型Ｓｉ−Ｇｅ混晶薄膜を形成した。
【００３６】
次に形成されたＳｉＧｅ表面を陽極酸化法を用いて多孔質化した。ＨＦとアルコールの１：１混合液中に基板を浸し、光を照射しながら１０ｍＡ／ｃｍ^２の電流を１０分間流した。陽極酸化終了後、水洗・乾燥を行った。
続いて、ＭＯＶＰＥ法によって、ＴＭＧａ（トリメチルガリウム）とＡｓＨ_３を原料ガスとして、９００℃で多孔質ＳｉＧｅ表面にＧａＡｓを約５ミクロン成長させた。
【００３７】
（比較例１）
実施例１と同じように、直径６インチ、Ｎ型で面方位（１００）のシリコン単結晶ウェーハを準備した。次にシリコン単結晶基板の表面に対し、実施例１と同じ方法で陽極酸化法を用いて多孔質化した。陽極酸化終了後、水洗・乾燥を行った。
続いて、ＭＯＶＰＥ法によって、ＴＭＧａ（トリメチルガリウム）とＡｓＨ_３を原料ガスとして、９００℃で多孔質Ｓｉ表面にＧａＡｓを約５ミクロン成長させた。
【００３８】
実施例１におけるＳｉＧｅ結晶層中のＧｅの組成比を測定したところ０．２５であった。また、ＧａＡｓ活性層中の転位密度をＫＯＨの融液（４５０℃程度）でエッチングした後に、光学顕微鏡によって測定したところ、比較例１によるＧａＡｓ活性層中の転位密度に比べて約１／１０程度と低かった。
【００３９】
（実施例２）
実施例１と同じように、直径６インチ、Ｎ型で面方位（１００）のＳｉウェーハ表面にＳｉＧｅ結晶層を形成し、該ＳｉＧｅ結晶層を実施例１と同じ方法で陽極酸化し多孔質化した。陽極酸化終了後、水洗・乾燥を行った。
続いて、ＭＯＶＰＥ法によって、ＴＭＩｎ（トリメチルインジウム）とＰＨ_３を原料ガスとして、９００℃で多孔質ＳｉＧｅ表面にＩｎＰ結晶層を約５ミクロン成長させた。
【００４０】
（比較例２）
実施例１と同じように、直径６インチ、Ｎ型で面方位（１００）のＳｉウェーハを準備した。次にＳｉ表面を陽極酸化法を用いて多孔質化した。ＨＦとアルコール１：１の混合液中に基板を浸し、光を照射しながら１０ｍＡ／ｃｍ^２の電流を１０分間流した。陽極酸化終了後、水洗・乾燥を行った。
続いて、ＭＯＶＰＥ法によって、ＴＭＩｎ（トリメチルインジウム）とＰＨ_３を原料ガスとして、９００℃で多孔質Ｓｉ表面にＩｎＰを約１０ミクロン成長させた。
【００４１】
実施例２におけるＳｉＧｅ結晶層中のＧｅの組成比を測定したところ０．２６であった。また、ＩｎＰ結晶層中の転位密度を実施例１と同様に測定したところ、比較例２によるＩｎＰ活性層中の転位密度に比べて約１／７程度と低かった。
【００４２】
（実施例３）
実施例１と同じように、直径６インチ、Ｎ型で面方位（１００）のＳｉウェーハ表面にＳｉＧｅ結晶層を形成した。その後、酸化雰囲気中１０００℃で１時間の熱処理によりＳｉＧｅ表面を酸化した。その後基板をＨＦ水溶液に浸し、酸化膜を除去し、水洗後乾燥させた。次に実施例１と同じ要領でＳｉＧｅ表面を陽極酸化して多孔質化した後、約１０μｍの厚さのＩｎＰ結晶層を成長させた。
【００４３】
実施例３におけるＳｉＧｅ結晶層中のＧｅの組成比を測定したところ０．４８であった。また、ＩｎＰ結晶層中の転位密度を実施例１と同様に測定したところ、比較例２によるＩｎＰ活性層中の転位密度に比べて約１／１５程度と低かった。
【００４４】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００４５】
例えば、上記では形成させる化合物結晶層としてＩｎＰ、ＧａＡｓを例示したが、ＧａＰ、ＧａＡｓＰ等の化合物結晶を形成させる場合にも本発明は適用できる。
【００４６】
【発明の効果】
以上説明したように、シリコン結晶基板の表面にＳｉより大きい格子定数を有するＳｉＧｅ結晶層を成長させることにより、ＧａＡｓやＩｎＰ等の化合物結晶層との格子不整を小さくすることができ、さらにＳｉＧｅ層を多孔質化することより、前記化合物結晶層とシリコン結晶基板との熱膨脹係数差に伴う歪みも吸収することができる。その結果、シリコン単結晶基板上に格子欠陥が少なく結晶性の良い化合物半導体結晶層をエピタキシャル成長させた半導体基板を提供することができる。
【図面の簡単な説明】
【図１】本発明によるシリコン結晶基板上に化合物結晶層が形成された半導体基板の断面図の一例である。
【図２】従来法によるシリコン結晶基板上に化合物結晶層が形成された半導体基板の断面図である。
【符号の説明】
１…半導体基板、２…シリコン結晶基板、
３…表面側を多孔質化したＳｉＧｅ結晶層、４…化合物結晶層（活性層）、
５…多孔質化したＳｉ結晶層、６…半導体基板。

Claims

シリコン結晶基板上に化合物結晶層を形成した半導体基板であって、前記シリコン結晶基板の表面上に形成され、ＳｉＧｅ結晶層表面に対して酸化と酸化膜除去の工程を１回以上施すことによってＳｉＧｅ結晶層中のＧｅ原子が濃縮されたＳｉＧｅ結晶層であり、該ＳｉＧｅ結晶層の表面側が多孔質化しており、該多孔質ＳｉＧｅ結晶層の表面に化合物結晶層が形成されてなるものであることを特徴とする半導体基板。
請求項１に記載の半導体基板であって、前記化合物結晶層がＩｎＰ結晶層であることを特徴とする半導体基板。
シリコン結晶基板上に化合物結晶層を形成した半導体基板の製造方法であって、シリコン結晶基板の表面上にＳｉＧｅ結晶層を形成させ、該ＳｉＧｅ結晶層に酸化と酸化膜除去の工程を１回以上施し、その後該ＳｉＧｅ結晶層の表面を多孔質化した後、該多孔質ＳｉＧｅ結晶層の表面に化合物結晶層を形成させることを特徴とする半導体基板の製造方法。
前記シリコン結晶基板としてＳＯＩ基板を用いることを特徴とする請求項３に記載の半導体基板の製造方法。
前記ＳｉＧｅ結晶層を形成する前に、前記シリコン結晶基板の表面を多孔質化することを特徴とする請求項３乃至請求項４のいずれか１項に記載の半導体基板の製造方法。
前記化合物結晶層としてＩｎＰ結晶層を形成することを特徴とする請求項３乃至請求項５のいずれか１項に記載の半導体基板の製造方法。