JP4564768B2 - パターン検査方法及びその装置 - Google Patents

Description

本発明は半導体装置や液晶などの回路パターンを有する基板製造装置にかかわり，特に製造途中の基板のパターンを検査する技術に関する。

一般的な外観検査装置は、被検査物に対して画像を取得し、画像処理装置により欠陥検査を行う。図１７は代表的な半導体ウエハー欠陥検査用の外観検査装置を示すもので、ステージ1701、センサ1703、AD回路1704、画像処理装置1705、全体制御コンピュータ1706から構成されている。被検査物であるウエハー1702はステージ1701の上に固定され、X方向、Y方向へとステージを移動させながら、センサ、AD回路を通して、ディジタルの画像データを取得する。ディジタルの画像入力データは、画像処理装置内で欠陥検出を行い、検出した欠陥情報を全体制御コンピュータに格納する。

図１８は半導体ウエハー欠陥検査装置の画像処理装置で処理する代表的なダイ比較方式とセル比較方式を説明するものである。なお、ダイとチップは同じ意味で使われているが本明細書では方式をさす場合のみダイ、その他はチップと表現する。検査対象のウエハー上には、製造工程で加工された複数のチップ（将来切り離してLSIになる）が格子状に配置されている。図１８では理解しやすいためにn-1、n、n+1、n+2のチップを表示してある。装置はスキャン方向に、ある幅をもった連続的な画像入力データを取得する。

ダイ比較検査方式とは、ウエハー上のチップの格子状の配置を利用して隣同士のチップを比較するものである。例えばnチップが検査対象だとするとn-1が比較されるべき参照データとなる。これを図に示すように繰り返して全面スキャンすることによりウエハー上のすべての欠陥を検出できる。

一方、セル比較検査方式とは、メモリマット部のようなセルと呼ばれる繰り返しパターンを比較するものである。例えば、nチップ内の特定のセルｍが検査対象だとするとそのひとつ前の（ｍ−１）セルが比較されるべき参照データとなる。ステージ制御によりメモリマット部全面をスキャンすることでメモリマット部の欠陥を検出できる。

ダイ比較検査方式はロジックチップなどで、セル比較検査方式はメモリチップなどで有効であるが、最近メモリ混載ロジックなどが出現しておりセル比較、ダイ比較を同時に検査できるセルダイ混合比較検査ができる装置もある。

図１９は、一般的なセルダイ混合比較検査により欠陥検出する画像処理装置の構成を示した図である。センサ1903、AD回路1904を通して取得されたデータはダイ比較機1901、セル比較機1902にそれぞれ入力される。

ダイ比較機1901は、チップ遅延1905により現在取得した画像（検査画像）より１チップ分前（１チップ遅延した画像）の参照画像を用意し、検査画像と参照画像の位置関係を合わせる位置補正や２つの画像の間の明るさの違いを補正する明るさ補正1906を行う。その後、２つの画像の差画像演算1907、特徴量演算1908を行い、欠陥情報として全体制御コンピュータ1909に格納する。

セル比較機1902もほぼ同様の構成であるが異なる部分は参照画像の作り方である。つまりセル比較は、セル遅延1910により1セル分前（遅延した画像）の参照画像を用意する点でありそれ以外は同様である。これらの構成は、高速で大量の処理を実行する必要があり、ハードウエハによるパイプライン処理されることが多い。

最近プロセッサの処理性能向上により、複数のプロセッサエレメント（PE）を備えた並列データ処理型の画像処理装置が提案されている。例えば、特許文献１に開示されている。図２０は、プロセッサ型の画像処理装置を示すブロック図であって、2001はデータ入力部、2002は処理分配部、2005は通信バス、2006〜2009はプロセッサエレメント（PE(1)〜(n)）である。画像データの並列処理については複数のプロセッサに入力データを分配する順序を設定するようにした方法が知られている。

図２１は４個のプロセッサ（１）（２）（３）（４）が使用させているものとして動作タイミングを示している。画像データは単位画像データ毎に夫々のプロセッサに順番に分配処理されるように動作する。従って、プロセッサPE(1)は３個おきの単位データD1、D5…が分配されて処理（図２１の斜めハッチング部が単位画像データの処理時間を表現）し、プロセッサPE(2)は他の３個おきの単位データD2、D6…が分配されて処理し、プロセッサPE(3)はさらに他の３個おきの単位データD3、D7…が分配されて処理し、プロセッサPE(4)は残りの３個おきの単位データD4、D8…が分配されて処理される。この場合、各プロセッサが単位画像データを何回おきに処理するかは単位画像データの処理時間と入力画像のスループットで決まる。一般に画像入力の取り込み速度が高速になるほど、単位データの取り込み間隔が短くなり、その分使用するプロセッサの個数も多くなる。

画像入力データを単位画像データに分割した場合、画像の周縁部については、微分処理や位置補正処理による入力画像をずらした処理などを行うため、画像中の各分割領域の境界位置に演算処理不可能領域が発生するおそれが大きい。特許文献１は、まさにこの改良について述べている。具体的には、お互いの境界部が重複した複数の領域のデータに分割することがうたわれている。分割したときの隣り合う境界（例えばD2とD3の間）は演算処理から予測できる演算不可能な領域の画素数分だけD2側もD3側も重複するようにすることで、演算処理不可能領域の発生を防止できる。

特開平１１−２５９４３４号公報 特開平６−３２５１６２号公報

このように、画像分配の境界位置に重複分を持たせることで演算処理不可能領域を無くし、単位画像データをすべて有効に演算処理することはできるが、これはあくまで画像データの有効領域であってセル検査としては不十分である。セル比較検査方式でも述べたが、セル比較による欠陥検査をする場合、単位画像データの検査セル（検査画像）のほかに一つ前の検査セル（参照画像）が必要であり、特に単位画像データの最初の検査セルのための参照画像がない事態になる。特許文献２においても検査セルと１つ前のセル（参照セル）との関係については記述されていない。このため、上記セル比較方式では、上記従来例で示した改善であってもセル比較という検査としてみたとき、検査不可能領域が発生してしまう。

本発明の目的は、複数のプロセッサを使ってセル比較検査、ダイ比較検査、セルダイ混合比較検査が連続的に検査できる外観検査用画像処理装置を提供することである。

上記した目的を達成するために、本発明では、パターン検査装置を、表面にパターンが形成された試料を載置して少なくとも一方向に連続的に移動可能なステージ手段と、該ステージ手段が一方向に連続的に移動しているときに該ステージ手段に載置した前記試料を撮像する撮像手段と、該撮像手段で撮像して得られた前記試料の画像を一部が重複する複数の連続した部分画像に分割する分割部と該分割部で分割された連続した部分画像を複数のプロセッサエレメントを用いて並列に処理する処理部を複数備えて前記試料表面のパターンの欠陥を検出する画像処理手段と、前記ステージ手段と前記撮像手段と前記画像処理手段とを制御する制御手段とを備えて構成した。

また、上記した目的を達成するために、本発明では、表面にパターンが形成された試料を載置して少なくとも一方向に連続的に移動可能なステージ手段と、該ステージ手段が一方向に連続的に移動しているときに該ステージ手段に載置した前記試料を撮像して該試料のデジタル画像を出力する撮像手段と、該撮像手段から出力されたデジタル画像を処理して前記試料表面のパターンの欠陥を検出する画像処理手段と、前記ステージ手段と前記撮像手段と前記画像処理手段とを制御する制御手段とを備えたパターン検査装置において、前記画像処理手段は複数の処理ユニットと、前記撮像手段から出力されたデジタル画像を前記複数の処理ユニットに分配する分配ユニットとを有し、該分配ユニットは、前記撮像手段から出力されたデジタル画像を互いに一部重複させた状態で複数に分割して前記複数の処理ユニットに分配し、前記複数の処理ユニットは、それぞれ分配されたデジタル画像を並列に処理するようにした。

更に、上記した目的を達成するために、本発明では、基板の表面に形成されたパターンの欠陥を検査する方法において、前記試料をラインセンサに対して相対的に移動させながら該ラインセンサで撮像して前記試料表面のデジタル画像を得、該デジタル画像を前記ラインセンサの長手方向に互いの領域が重なるようにして複数の連続した画像データに分割して複数の画像処理部に入力し、該複数の画像処理部のそれぞれにおいて前記分割された連続した画像データを複数のプロセッサエレメントに順次割り振り、該複数のプロセッサエレメントで前記順次割り振られた画像データを処理して前記基板の表面に形成されたパターンの欠陥を検出するようにした。

更に、上記した目的を達成するために、本発明では、繰返しパターン部と非繰返しパターン部とを有するチップが表面に複数形成された試料の欠陥を検査する方法において、前記試料をラインセンサに対して相対的に移動させながら該ラインセンサで撮像して前記試料表面のデジタル画像を得、該デジタル画像を前記ラインセンサの長手方向に互いの領域が重なるようにして複数の連続する画像に分割し、該分割した複数の連続する画像のそれぞれを互いに重なり合うように分割して複数のプロセッサエレメントに順次割振り、該複数のプロセッサエレメントで前記順次割り振られた画像を該画像の前記試料上の位置情報に基づいて前記繰返しパターン部においてはセル比較によりパターンの欠陥を検出し、前記非繰返しパターン部においてはダイ比較によりパターンの欠陥を検出するようにした。

本発明によれば、被検査物の外観検査装置の欠陥検出を行うために複数プロセッサを用いて連像する画像データを分割並列処理するシステムにおいて、高速かつ大量の処理を必要とするリアルタイム処理を満足させながら、セル比較検査、ダイ比較検査、セルダイ混合比較検査ができる外観検査用画像処理装置を提供することができる。

以下、本発明の第1の実施形態を図面を用いて説明する。図1は本発明による外観検査用画像処理装置の１実施形態を示すブロック図であって、130は被検査物であるウェーハ、120はステージであってウェーハ130を載置して平面内で移動可能な構成になっている。101はセンサで図１７のセンサ1703と同じである。102はAD回路で図１７のＡＤ回路1704と同じ機能を有する。100は画像処理装置、103は全体制御コンピュータである。同図において、センサ101は2次元の画像データ（640画素幅のラインセンサまたはＴＤＩ（Ｔｉｍｅ Ｄｅｌａｙ Ｉｎｔｅｇｒａｔｉｏｎ）センサ）を検出する検出器であって、AD回路102を通してデジタル化された連続の画像データとして画像処理装置100に入力される。図１において、センサ101からＡＤ回路102への出力、及びＡＤ回路102から画像処理装置100への出力が、それぞれ１本の線で表示されているが、それぞれ複数の信号が並列に出力される場合も含んでいる。

画像処理装置100は複数のプロセッサで構成されており、連続画像データを基本画像単位に所定の画像切出しを行い複数のプロセッサに割付けることで欠陥検査を行う。全体制御コンピュータ103は、検出した欠陥情報を格納したり、検査前のレシピ情報を画像処理装置に設定したり、また、表示、解析、他の装置とのデータ交換などを行うものである。

本発明の特徴である画像処理装置100の内部構成は、チャネル分割部108、チャネル分割部108で分割された画像を処理する複数の画像処理部で、チャネル１の画像処理部104、チャネル２の画像処理部105、チャネル３の画像処理部106、チャネル４の画像処理部107で構成される。

チャネル分割部108は、図2に示すように入力幅の640画素に対して256画素（128画素オーバラップ）４ｃｈに分割する機能を持つ。入力画像データ640画素の画像データ201は1〜256画の256画素幅の連続データとしてチャネル1の画像処理104に、129〜384画素の256幅の連続データとしてチャンネル２の画像処理105に、257〜512画素の256幅の連続データとしてチャンネル３の画像処理106に、385〜640画素の256幅の連続データとしてチャンネル４の画像処理10７に転送する。

図1に戻って、各チャンネルの画像処理部104〜107は、256画素幅の連続した画像データを入力として同一機能をもつ。各画像処理部104〜107は、分割回路111で基本画像データ単位に分割して切り出した画像を４つのプロセッサエレメント（PE）である各PE0、PE1、PE2、PE3へ分配する機能を持つ。各PEは基本画像データ単位に分割して切り出した画像について、それぞれ欠陥判定処理を行いその中で検出された欠陥情報をバス110を通して全体制御コンピュータに格納する。基本画像データ単位に処理するすべてのPEからの欠陥情報をまとめると、256画素幅の連続した画像データの欠陥情報になる。

図3〜図5を使って、基本画像データ単位に画像切り出す分割回路111の詳細な説明を行う。図3において、301は256画素幅をもつ連続的な画像データであって、基本画像データ単位が256画素幅×1024ラインのときの画像分割Dn-1、Dn、Dn+1近傍を拡大した図である。画像分割Dnを切り出す場合、すでに知られているように演算処理オーバラップが必要でる。ｃｈ方向のオーバラップは図2でも説明したように十分オーバーラップしているので省略することとし、分割方向について考える。画像分割Dn-1とDnとのオーバラップをOF、画像分割DnとDn+1とのオーバラップをORと定義すると、画像分割Dnの切り出し画像は、256画素幅×（OF＋画像分割Dn＋OR）となる。OFは演算処理オーバラップ＋セルピッチサイズ、ORは演算オーバラップとする。

具体的な数値例をとして、基本画像サイズ1024、既に知られている演算処理オーバラップを32画素、セル比較のセルピッチサイズを256画素とすると、OFは32+256で288画素、ORは32画素となるため、切出し画像は256画素幅×（288＋1024＋32）になる。本実施例でわかるように基本画像サイズの前端オーバラップOFは演算処理オーバラップに必要なオーバラップよりもセルピッチサイズ多く重複させているところが特徴である。また、検査ウエーハごとに検査条件であるレシピが異なっているため、検査レシピごとにセルピッチに基づくOFの値は再計算するが、装置仕様で決まる最大セルピッチサイズに基づいてOFの値を計算することも可能である。

連続画像（ライン方向）は、ラインセンサの同期信号を検出して位置情報を得るラインカウンタにより、チップ境界を原点にして座標管理しており、この切り出し画像は、図3に示すように切出しラインポインタLPと切出し幅Wで表現することができる。画像分割Dnの切出し画像は、ラインポインタLPの値がDn×1024−OF、切出し幅Wの値が（OF＋1024＋OR）となる。具体的な数字例としては、例えばn=3の場合の切出し画像は、LPが3×1024-288=2784、Wが1344であり、n=4の場合の切出し画像は、LPが4×1024-288=3808、Wが1344となる。

図４に、連続画像と基本画像データ単位の切出し画像とプロセッサへの分配の関係をタイムチャートで示す。301は256画素幅を持った連続画像であり、基本画像データ単位をD1,D2,D3…で示す。302は各PEごとに分割した切出し画像302であり、OFやORを含んだ画像となる。D1を含んだ切出し画像はPE0に、D2を含んだ切出し画像はPE1に、D3を含んだ切出し画像はPE2に、D4を含んだ切出し画像はPE3に、D5を含んだ切出し画像はPE0に、D6を含んだ切出し画像はPE1に、D7を含んだ切出し画像はPE2に、D8を含んだ切出し画像はPE3に、D9を含んだ切出し画像はPE0に、D10を含んだ切出し画像はPE1に…と、図４に示すタイミングで分配するように動作する。このように連続画像301を各切出し画像に切り出すには各切出し画像の先頭ラインであるLP1、LP2、LP3…と切出し幅Wから切り出すことができる。以下図5を使って分割111の回路構成を示す。

分割111は連続画像データを切出し画像として切出し、所定のプロセッサに分配する機能を有する。109は連続画像データが入力されるパスであり、プロセッサに対応した切出し回路520、521、522、523に同時に入力される。各切出し回路は切出し起動信号(510〜513)と切出し幅情報509が入力され、切出し起動信号がアサートされた画像から幅Wだけを出力する機能を有する。

検査前に演算処理オーバラップ情報とレシピ情報とセルピッチ情報からLP１、LP2、LP3、…を既に説明した考え方で計算する。次に、切出した画像をどのプロセッサに割付けるかを決め、その決めたメモリに格納する。例えば、LP1はメモリ501、LP2はメモリ502、LP3はメモリ503、LP4はメモリ504、LP5はメモリ501、LP6はメモリ502、LP7はメモリ503、LP8はメモリ504、…のように検査前に格納する。ラインカウンタ530はチップ先頭からカウントアップするカウンタであり、検査が始まると、ラインカウンタの値と各メモリの値が一致するたびに起動信号がアサートするように動作する。

別の見方としてプロセッサPE0に着目した動作を説明する。予めメモリ501にはLP1、LP５…が、切出し幅設定レジスタ509には切出し幅Ｗが格納されている。検査が始まるとラインカウンタがカウントアップし、カウンタの値がLP1と一致したとき、画像切出し起動信号510はアサートする。切出し回路520は連続的に入力される画像109より、起動信号がアサートされたタイミングから切出し幅設定レジスタ509に格納された切り出し幅Ｗの値分だけの画像を切出しPE0に出力する。続いて、ラインカウンタの値がLP5と一致したとき、画像切出し信号510は再びアサートし、そのタイミングから切出し幅設定レジスタ509に格納された切り出し幅Ｗの値分だけの画像を切出してPE0に出力する。

これはまさに、図4で示したPE0への切出し画像D1、D5に相当する動きとなる。次のチップが始まるとラインカウンタはクリアしてカウントアップを始めるので同一ロケーションの画像は同一プロセッサに転送することができる。

以上、図1から図5を使って本発明の特徴である画像分割方法について述べてきたが、続いて、本画像処理の機能である欠陥検査につてダイ比較、セル比較、ダイセル混合比較の検査に分けて説明する。検査に先立ち，全体制御コンピュータ103からの指令で，検査条件，セル比較，ダイ比較する領域情報をプロセッサに転送する。

（１）ダイ比較検査
図6〜図9によりダイ比較による欠陥検査を説明する。図6には、４つのプロセッサPE0〜PE3（621〜624）までの構成を示す。各プロセッサはCPUとメモリを内臓している。特にメモリの一部には切出された画像データを格納する領域が存在する。本実施例での画像メモリ構成は図７に示すように4バンクのリングバッファ方式をとる。例えば、現在nチップ目の処理が実行中の場合、それ以前のn-1、n-2、n-3のチップ画像データが格納されているように制御する。図６に戻って、メモリ上の4バンクについて、その中身は各プロセッサに有り当てられた切出し画像データが格納されている。例えば、D1はPE0に、D2はPE1に、D3はPE2に、D4はPE3に、D5はPE0に、D6はPE1に、D7はPE2に、D8はPE3に…というように配置される。

続いて、図８のタイムチャ-トを使って動作を説明する。801は連続する画像データで、n-1、n、n+1チップ目を中心に記述している。さらに、nチップ目を拡大したものが802であり、基本画像データ単位D1,D2,D3,…が示してある。D1を含む切出し画像はPE0に転送されると直ちにダイ比較演算を始め、D2を含む切出し画像はPE1に転送されると直ちにダイ比較演算を始め、以下同様に動作を行う。PE0を着目するとダイ比較検査の演算処理は次のD5を含む切出し画像が入ってくるまでに処理完了すればよい。PE数と演算処理確保時間には関係があり、PE数を増加することによりダイ比較検査の演算処理時間を確保できる。

図９は、各PEのCPUプログラムのフローチャートを示す。901で全体制御コンピュータ103から転送された領域情報とラインカウンタで管理される座標情報とに基づいてダイ比較領域を判定してこのダイ比較領域において検査画像を取得し、902で参照画像を取得する。次に、903で検査画像と参照画像に対して各種の補正を行い、904で欠陥を判定し、905で特徴量を抽出し、906で欠陥情報を出力する。このプログラムは、すべてのPEに同じ物が格納されており、画像転送が終了した時点で動作を開始する。転送タイミングは図８に示すとおり時間的にずれておりそのため各CPUのプログラム実行タイミングもずれて動作することになる。

プログラムの具合的な例として、例えばｎチップ目の基本画像データD5についてプログラムの動きを説明すると、D5の画像はPE0のメモリ上に配置されており、D5のデータが転送終了した時点でPE0のCPU上のプログラムが動作を開始する。始めに、901で検査画像取得としてｎチップのD5のデータをワーク領域WKFにコピーする。次に、902で参照画像取得として、n-1チップが格納されているバンクのD5のデータをワーク領域WKGにコピーする。次に、903でnチップD5のデータの入ったWKF、n-1チップのD5のデータの入ったWFGを用いて位置補正、明るさ補正などの処理を行う。次に、904で上記補正された2つの画像を用いてダイ比較の検査領域内のみで差画像演算を行い欠陥を特定する。次に、905で各欠陥ことに中心座標、欠陥面積などの特徴量演算を行う。次に、906で各欠陥ごとに求めた特徴量を含む欠陥情報とnチップD5であることを示すIDをつけて全体制御計算機103に出力するように動作する。その後、アイドル状態になり、次のデータD9のデータが転送終了した時点でまたこのプログラムは動作を開始するように動く。

（２）セル比較検査
図10〜図12によりセル比較による欠陥検査を説明する。図10は４つのプロセッサPE0〜PE3(621〜624)までの構成を示す。各プロセッサはCPUとメモリを内臓している。特にメモリの一部には切出された画像データを格納する領域が存在する。画像データ領域には各プロセッサに有り当てられた切出し画像データが格納される。例えば、D1はPE0に、D2はPE1に、D3はPE2に、D4はPE3に、D5はPE0に、D6はPE1に、D7はPE2に、D8はPE3に…というように格納される。セル比較は後述するように基本画像データ単位の情報から検査を実施するのでそのとき対象の画像データだけを格納しておけばよい。例えば、PE0の画像データD1の処理が完了し、続いて処理するD5の画像データが転送される際、D1データの上書きを行ってもよい。

続いて、図11のタイムチャ-トを使ってセル比較検査の動作を説明する。1101は連続する画像データで、n-1、n、n+1チップ目を中心に記述している。さらに、nチップ目を拡大したものが1102であり、基本画像データ単位D1,D2,D3,…が示してある。D1を含む切出し画像はPE0に転送されると直ちにセル比較演算を始め、D2を含む切出し画像はPE1に転送されると直ちにセル比較演算を始め、以下同様に動作を行う。

1103はD2、D3の切出し画像を中心に拡大したものである。セルとはメモリマット部のメモリセルのように繰り返しパターンを呼ぶ名称で、説明上、図11では1104の図形を使ってセルを表現している。さらに、1105はOF,ORを含むD2切出し画像、1106はOF,ORを含むD3切出し画像を示す。

PE0を着目するとセル比較検査の演算処理は次のD5を含む切出し画像が入ってくるまでに処理完了する。PE数と演算処理確保時間には関係があり、PE数を増加することによりセル比較の演算処理時間を確保できる。

図12は、各PEのCPUプログラムのフローチャートを示す。1201で全体制御コンピュータ103から転送された領域情報とラインカウンタで管理される座標情報とに基づいてセル比較領域を判定してこのセル比較領域において検査画像を取得し、1202でセル参照画像を取得する。次に、1203でセル検査画像とセル参照画像に対して各種の補正を行い、1204で欠陥を判定し、1205でセル比較領域の所定の数のセルを検査したかを判定し、1206で検出した欠陥の特徴量を抽出し、1207で欠陥情報を出力する。このプログラムは、すべてのPEに同じプログラムが格納されており、画像転送が終了した時点で動作を開始する。転送タイミングは図11に示すとおり時間的にずれておりそのため各CPUのプログラム実行タイミングもずれて動作することになる。

プログラムの具合的な例として、例えばｎチップ目の基本画像データD2についてプログラムの動きを図11、図12を使って説明すると、D2の画像はPE1のメモリ上に配置されており、D2のデータが転送終了した時点でPE1のCPU上のプログラムが動作を開始する。始めに、1201で検査画像取得として，セル比較検査領域である場合にはD2のセル4のデータをワーク領域WKFにコピーする。セル比較検査領域で無い場合には，次の領域の入力を行い，セル４の入力動作を繰り返す。次に、1202で参照画像取得として、D2のセル3のデータをワーク領域WKGにコピーする。次に、1203でD2のセル4のデータの入ったWKF、D2のセル3のデータの入ったWFGを用いて位置補正、明るさ補正などの処理を行う。次に、1204で上記補正された2つの画像を用いて差画像演算を行い欠陥を特定する。次に、1205でセル数判定を行う。

今回検査対象はセル4からセル７までの4セルが含まれているので、1201〜1204のループを4回動作する。WKF、WKGに着目してループを観測すると、１回目はD2のセル4→WKF、D2のセル3→WKG、２回目はD2のセル5→WKF、D2のセル4→WKG、３回目はD2のセル6→WKF、D2のセル5→WKG、４回目はD2のセル7→WKF、D2のセル6→WKG、に格納されて実行される。必要セル数分のループが完了すると、1205で各欠陥ことに中心座標、欠陥面積などの特徴量演算を行う。次に、1206で各欠陥ごとに求めた特徴量を含む欠陥情報とnチップD2であることを示すIDをつけて全体制御コンピュータ103に出力するように動作する。その後、アイドル状態になり、次のデータD6のデータが転送終了した時点でまたこのプログラムは同様の動作を開始する。

本発明では、OFにセルピッチサイズを含んでいることから、プロセッサPE１は、切出された画像からセル４を含むすべてのセル（セル４〜７）までのセル比較検査が可能になり、続くプロセッサ２でも同様にセル８〜１１までの検査が可能になる。これは、連続する画像データ1103に対して、分割することによる検査としての切れ目ができず、プロセッサ間のデータ交換なしに連続的な検査ができることを意味する。

（３）セルダイ混合比較検査
図13〜図14によりセルダイ混合比較による欠陥検査を説明する。セルダイ混合比較検査をする場合、各プロセッサの処理量は増加するのでPE0〜PE7までの8プロセッサ構成とする。既に説明した図６の拡張方式であり4バック方式でPE数だけ増やした構成であるため図面は省略する。メモリ上の4バンクについて、その中身は各プロセッサに割当てられた切出し画像データが格納されている。例えば、D1はPE0に、D2はPE1に、D3はPE2に、D4はPE3に、D5はPE4に、D6はPE5に、D7はPE6に、D8はPE7に、D9はPE0に…というように配置される。

続いて、図13のタイムチャ-トを使って動作を説明する。1301は連続する画像データで、n-1、n、n+1チップ目を中心に記述している。さらに、nチップ目を拡大したものが1302であり、基本画像データ単位D1,D2,D3,…が示してある。D1を含む切出し画像はPE0に転送されると直ちにダイセル混合比較演算を始め、D2を含む切出し画像はPE1に転送されると直ちにダイセル混合比較演算を始め、以下同様に動作を行う。PE0を着目するとダイセル混合比較検査の演算処理は次のD9を含む切出し画像が入ってくるまでに処理完了すればよい。

PE数と演算処理確保時間には関係があり、PE数を増加することによりダイセル混合比較の演算処理時間を確保できる。本実施例では、ダイセル混合比較プログラムが演算処理する最大時間分の演算処理時間を確保するようにプロセッサ数を決定している。

図14は、各PEのCPUプログラムのフローチャートを示す。1401で全体制御コンピュータ103から転送された領域情報とラインカウンタで管理される座標情報とに基づいてダイ比較領域を判定してこのダイ比較領域においてダイ検査画像を取得し、1402でダイ参照画像を取得する。次に、1403でダイ検査画像とダイ参照画像に対して各種の補正を行い、1404で欠陥を判定する。続いて、1405で全体制御コンピュータ103から転送された領域情報とラインカウンタで管理される座標情報とに基づいてセル比較領域を判定してこのセル比較領域において検査画像を取得し、1406でセル参照画像を取得する。次に、1407でセル検査画像とセル参照画像に対して各種の補正を行い、1408でセル欠陥を判定し、1409でセル比較領域の所定の数のセルを検査したかを判定し、1410で検出した欠陥の特徴量を抽出し、1411で欠陥の情報を出力する。このプログラムは、すべてのPEに同じ物が格納されており、画像転送が終了した時点で動作を開始する。転送タイミングは図13に示すとおり時間的にずれておりそのため各CPUのプログラム実行タイミングもずれて動作することになる。

プログラムの具体的な例として、例えばｎチップ目の基本画像データD2についてプログラムの動きを図13,14、とセルの図が載っている図11を用いて説明すると、D2の画像はPE1のメモリ上に配置されており、D2のデータが転送終了した時点でPE1のCPU上のプログラムが動作を開始する。始めに、1401で検査画像取得としてｎチップのD2のデータをワーク領域WKFにコピーする。次に、1402で参照画像取得として、n-1チップが格納されているバンクのD2のデータをワーク領域WKGにコピーする。次に、1403でnチップD2のデータの入ったWKF、n-1チップのD2のデータの入ったWFGを用いて位置補正、明るさ補正などの処理を行う。次に、1404で上記補正された2つの画像を用いて差画像演算を行い欠陥を特定する。続いて1405でセル検査画像取得としてD2のセル4のデータをワーク領域WKFにコピーする。次に、1406でセル参照画像取得として、D2のセル3のデータをワーク領域WKGにコピーする。次に、1407でD2のセル4のデータの入ったWKF、D2のセル3のデータの入ったWFGを用いて位置補正、明るさ補正などの処理を行う。次に、1408で上記補正された2つの画像を用いて，ダイ比較検査領域である場合には差画像演算を行い欠陥を特定する。次に、1409でセル数判定を行う。今回検査対象はセル4からセル７までの4セルが含まれているので、1405〜1408のループを4回動作する。

WKF,WKGに着目してループを観測すると、１回目はD2のセル4→WKF、D2のセル3→WKG、２回目はD2のセル5→WKF、D2のセル4→WKG、３回目はD2のセル6→WKF、D2のセル5→WKG、４回目はD2のセル7→WKF、D2のセル6→WKG、に格納されて実行される。セル比較検査領域の必要セル数分のループが完了すると、1410で各欠陥ことに中心座標、欠陥面積などの特徴量演算を行う。次に、1411で各欠陥ごとに求めた特徴量を含む欠陥情報とnチップD2であることを示すIDをつけて全体制御コンピュータ103に出力するように動作する。その後、アイドル状態になり、次のデータD9のデータが転送終了した時点でまたこのプログラムは同様の動作を開始する。

全体制御コンピュータ103に出力された欠陥情報は、比較検査である為に、いずれの場所が真の欠陥であるかを知ることができない。そこで、全体制御コンピュータ103でリアルゴースト判定により真の欠陥位置を特定する。リアルゴーストは、真の欠陥は該当場所が、検出画像として比較された場合、及び参照画像として比較されたいずれの場合にも欠陥として判定された場合に真の欠陥とする論理である。

セル比較の場合のリアルゴースト判定を図２２を用いて詳細に説明する。図２２はプロセッサに分配された画像を示したもので、繰り返しパターン中に欠陥2201がある様子を示している。比較Ａ2202、及び比較Ｂ2203のいずれの場合でも欠陥と判定される。即ち、比較Ａは欠陥のある2201部を検出画像、正常部の2204部を参照画像として比較したものであり、差異が判定される。また、比較Ｂ2203は正常部の2205を検出画像とし、欠陥部の2201を参照画像として比較したものであり、差異が判定される。これらより、これらの比較場所の座標を全て欠陥候補として一旦登録する。即ち，2201は２回，2204，2205は１回欠陥候補として登録される。これら候補のうち，一定の距離内にある欠陥候補が２個以上有る場合を真の欠陥と判定することより2201は真の欠陥（リアル）、2205は欠陥と比較した為に欠陥と判定されたゴースト欠陥であると判断できる。

ダイ比較の場合のリアルゴースト判定を図２３を用いて詳細に説明する。図２３はプロセッサに分配された画像を示したもので、比較すべきダイの中に欠陥2301がある様子を示している。比較Ａ2302、及び比較Ｂ2303のいずれの場合でも欠陥と判定される。即ち、比較Ａは欠陥のある2301部を検出画像、正常部の2304部を参照画像として比較したものであり、差異が判定される。また、比較Ｂ2303は正常部の2305を検出画像とし、欠陥部の2301部を参照画像として比較したものであり、差異が判定される。これらの比較場所の座標を全て欠陥候補として一旦登録する。即ち，2301は２回，2304，2305は１回欠陥候補として登録される。これら候補のうち，一定の距離内にある欠陥候補が２個以上有る場合を真の欠陥と判定することより、2301は真の欠陥（リアル）、2305は欠陥と比較した為に欠陥と判定されたゴースト欠陥であると判断できる。

また、セル・ダイ混合比較の場合には欠陥に検査方式のタグを付与し、タグを用いてリアルゴースト方式を選択することで実現する。セル比較，ダイ比較毎にリアルゴースト判定して得られた真の欠陥は，セル比較が可能な領域ではセル比較で検出された欠陥とダイ比較で検出された欠陥が混在する。セル比較の不可能な領域においてはダイ比較で検出された欠陥のみが存在する。これら欠陥を全体制御計算機103のプログラムで纏めて欠陥データにするマージ処理を行う。

マージ処理について説明する。欠陥をＤn(xn,yn,lxn,lyn,mn,sn)，xn,ynはｘ，ｙ座標，lxn,lynは投影長，mnは検査方式，snは欠陥面積，nは欠陥の通し番号とする。許容値を２種類設け，A1,A2とする。|xi-xj|<(lxi+lxj)/2+A1，|yi-yj|<(lyi+lyj)/2+A1，mi==mjを満足する場合には，同一方式で検出した近接領域の欠陥で有り，別々の欠陥，又は１個の欠陥が２つに分離して検出されたものと考えることが出来る。従って，si>sjならI番目の欠陥Diを代表欠陥とし，sj>siならDjを代表欠陥とする。欠陥の属性は，検査方式は２方式で検出された欠陥とし，面積はsi+sj，ｘ方向投影長はmax(xi+lxi/2,xj+lxj/2)-min(xi-lxi/2,xj-lxj/2)，ｙ方向投影長はmax(yi+lyi/2,yj+lyj/2)-min(yi-lyi/2,yj-lyj/2)とする。

|xi-xj|<(lxi+lxj)/2+A1，|yi-yj|<(lyi+lyj)/2+A1，mi!=mjを満足している場合には異なる方式で検出された欠陥が近接した領域に存在する場合であり，同一欠陥である可能性が高いので，si>sjならI番目の欠陥Diを代表欠陥とし，sj>siならDjを代表欠陥とする。欠陥の属性は，検査方式以外は同一とし，検査方式は２方式で検出された欠陥と判定する。このマージ判定は，まずマージされるかどうかの判定を全ての欠陥について行い，判定完了後に，マージ欠陥の生成処理を行う。

本実施例では、データを均一に分割しており、またダイ比較は切出した画像を全面的に処理して欠陥を見つけるため、データ量、演算処理量とも均一になり演算処理時間もほぼ均一になるというメリットがある。別の観点から見ると、複数プロセッサへの処理分散において、プロセッサ状態監視して分割分配をダイナミックに制御することなく、データを均一に分割し、各PEに連続した順序で分配することができるため、プロセッサ制御のオーバヘッドが少なく、リアルタイム制御できるメリットがある。

本発明の第1の変形を示す。ダイセル混合比較の場合、ダイ有効検査エリア、セル有効検査エリアがあり、それぞれの有効検査エリアの欠陥情報だけを演算、または、出力すればよいので、プロセッサ単位，又は処理領域単位の基本画像データ単位でセル比較検査のみ、または、ダイ比較検査のみを実行する。本変形によると，ダイ比較とセル比較の何れかを実行すれば良いので，プロセッサ数を低減できる効果がある。

図15に本発明の第2の変形を示す。すでに説明した図11からさらに改良したもので、その違いは異なるセルピッチサイズが存在する場合の切出し方法にある。D2画像分割領域ではセル1501のセルピッチが存在し、D10画像分割領域ではセル1502のセルピッチが存在する。このケースでの切出し画像のOFは、チップ内の複数セルピッチの中の最大セルピッチからOFの値を決めることである。この場合の切出し画像D2、D10は1503、1504に示す通りであり、同じOF、ORを持つ。このため、D10の切出し画像1504のOFには２つのセル２，３が含まれる。本来セル２は不要であるが、検査対象セル４〜８についてセル比較するには十分である。

本実施例のようにチップ全体の最大セルピッチを検査前に求め、検査中は最大セルピッチから求まるOFですべての画像を切出していくことにより高速動作が可能である。

図1６に本発明の第３の変形を示す。すでに説明した図３からさらに改良したもので、その違いは検査有効領域を画像分割領域より広げて検査することにある。図１６おいて、301は256画素幅をもつ連続的な画像データであって、基本画像データ単位が256画素幅×1024ラインのときの画像分割Dn-1、Dn、Dn+1近傍を拡大した図である。画像分割Dnを切り出す場合、すでに知られているように演算処理オーバラップが必要でる。ｃｈ方向のオーバラップは図2でも説明したように十分オーバーラップしているので省略することとし、分割方向について考える。画像分割Dn-1とDnとのオーバラップをOF、画像分割DnとDn+1とのオーバラップをORと定義すると、画像分割Dnの切り出し画像は、256画素幅×（OF＋画像分割Dn＋OR）となる。OFは演算処理オーバラップ＋セルピッチサイズ、ORは演算オーバラップ＋セルピッチサイズとする。

具体的な数値例をとして、基本画像サイズ1024、既に知られている演算処理オーバラップを32画素、セル比較のセルピッチサイズを256画素とすると、OFは32+288で288画素、ORは32+256で288画素となるため、切出し画像は256画素幅×（288＋1024＋288）になる。欠陥を検出した後、各プロセッサ内でリアルゴースト処理する。ＯＲがあるため、プロセッサ内でリアルゴースト処理しても隣接するプロセッサ境界までの欠陥を取り出すことが可能となる。本実施例によると、各プロセッサ内で分散してリアルゴースト処理ができるため、高速な処理ができる特徴がある。また、本変形においては更に、欠陥であるかを示す差画像をセルピッチ分ずらして重ね合わせ、差の小さい値をその画素の真の差画像とし、真の差画像を二値化することで欠陥を取り出す。本変形によれば、画像レベルでリアルゴースト処理できる為、実数演算が不得意な画像処理に適したプロセッサを用いた場合でも十分なパフォーマンスを確保できる特徴がある。

次に、本発明の第２の実施例の構成を図２４に示す。電子線源2401と電子線源2401よりの電子線2402を偏向する偏向器2403と電子線2402をステージ2406に搭載した対象物基板2405上に収束させる対物レンズ2404と対象物基板2405で発生する二次電子を検出する検出器101と検出器で検出した信号をディジタル化するＡＤ変換器102とディジタル信号を処理することで欠陥情報パス110を介して全体制御計算機103にパターン欠陥2411の欠陥情報を転送する画像処理回路100で構成されている。画像処理回路100は既に図１６に示したように、チャネル分割108、チャネル分割された画像を処理する分割回路とソフトウェアで画像処理を複数のプロセッサＰＥ０，ＰＥ１，ＰＥ２，ＰＥ３よりなるするチャネル１画像処理104、同様な構成のチャネル２画像処理105、チャネル３画像処理106、チャネル４画像処理107で構成されている。

以下のように動作して、パターン欠陥2411を検出するものである。即ち、電子線源2401よりの電子線2402を対象物基板2405に照射し，発生する二次電子を検出器101で検出，ＡＤ変換機102でディジタル化する。ステージ2406をＹ軸方向に駆動し，駆動に同期して偏向器2403をＸ軸方向偏向する事でディジタル画像を得る。得られた画像より既に図１７〜図１９に説明した方法でプロセッサに画像を供給する。

プロセッサ内の画像処理はダイ比較は既に第１の実施例で説明した方式で行い，セル比較は図２５に示す方式で処理するものである。図に示した画像が１個のプロセッサに転送される画像、矢印の両端Ａ，Ｂでそれぞれ検出画像・参照画像を示している。即ち、検出画像と参照画像を一定間隔Lで比較するが、画像の下端より距離がLの範囲では破線で示すように検出画像が画像の範囲を超えるが、検出画像を逆方向に２Ｌだけ離れた位置とする事で実線の位置同士の画像を比較する。また、同様に画像の上端より距離がＬの範囲では、破線で示すように参照画像が画像の範囲を超えるが、参照画像の位置を逆方向に２Ｌだけ離れた位置とし，実線の位置同士の画像を比較する。

セル比較，ダイ比較夫々で比較して差が一定以上ある場所を二値化により抽出，ラベリングして各ラベル毎に中心位置，Ｘ／Ｙ方向の投影長，面積，周囲長，円形度，細長度等の幾何学的特徴量を演算する。ラベル部分に対応する検出/参照画像より夫々のテクスチャ，信号量等の濃淡特徴量を演算する。二値化前の差画像より平均濃淡差，最大濃淡差等の差画像特徴量を演算する。これら幾何学的特徴量，濃淡特徴量，差画像特徴量をその欠陥の特徴量とする。得られた特徴量を基に，プロセッサ内でリアルゴースト判定を行う。

即ち，セル比較，ダイ比較別々にR,Dが許容範囲内で一致した場合に真の欠陥として判定するリアルゴースト判定を行う。ここで，検出された欠陥の検出画像，参照画像の夫々の位置をD(dx,dy,px,py,lx,ly)，R(dx,dy,px,py,lx,ly)，(dx,dy)はダイ番号，(px,py)はダイ内座標，(lx,ly)は投影長としたとき，許容範囲で一致するとは，(dx,dy)が一致し，|px(D)-px(R)|<=(lx(D)+lx(R))/2，及び|py(D)-py(R)|<=(ly(D)+ly(R))/2が成立することである。

比較方式毎にリアルゴースト判定で真の欠陥と判定されたものを特徴量，及び特徴量を基に欠陥分類情報を自動で演算し情報，検出された比較方式，及びその欠陥の検出，参照，差画像，二値化差画像を持った欠陥情報として欠陥情報パス110を介して全体制御計算機103に転送する。転送した欠陥情報は検査中には図２６に示すＧＵＩ2600で表示する。欠陥の分類，又は特徴量の１個を記号，色度，明度で対象物ウェーハのマップ2601上に表示する。表示は必要に応じて表示倍率変更が可能である。また，表示は要求に応じて二個の特徴量をＸ／Ｙ軸にとった表示形式に変更することも出来る。表示されている指定欠陥2602を指定することで欠陥情報中の特徴量を欠陥情報表示領域2603，画像情報を画像表示領域2604に表示する。本実施例によると必ずしもオーバラップ量をセルピッチ以上とる必要が無く，セル比較，及びダイ比較のリアルゴースト判定をプロセッサ内でクロースして実施できる特徴がある。

次に、本実施例の第１の変形を図２７を用いて説明する。一般に対象物基板のパターンは千鳥又は格子状の二次元の繰返しパターンになっている。比較場所をステージ進行方向Ｙ軸と一致させたが，図２７に例示するように，Ｙ方向を含め，Ｘ方向，斜め方向等の任意の場所と比較することが可能である。図では検出位置2701に対して比較できる場所が矢印の先端で表した４箇所あることを示している。この中の任意の場所を選択して比較する。本変形によれば，極力近い位置と比較することが可能であり，検出性能を向上させることが出来る特徴がある。

次に、本実施例の第２の変形を図２８を用いて説明する。対象物に繰返し性があるので，繰返し分を全て加算平均して少なくとも１繰返し分以上の理想パターン2801を作成し，検出画像を理想パターンと比較することで欠陥を検出するセル比較方式である。理想パターンは加算平均により作成するため，実質的に欠陥は含まれていないことが保障できる。従ってセル比較のリアルゴースト処理は不要で，検出画像全面を画像処理できる特徴がある。

次に、本実施例の第３の変形を図２９を用いて説明する。セル比較は繰返しピッチＬ以上の幅の偶数個の画像領域に分割する。奇数個目(例えばＡ)と偶数個目(例えばＢ)を比較して差がある部分を抽出する。差が有った場合にはＡ，及びＢを夫々Ｃと比較する。ＡとＣの比較で欠陥が検出された場合にはＡが真の欠陥，ＢとＣの比較で欠陥が検出された場合にはＢに真の欠陥が有ったと判定できる。本変形によると欠陥が無い場合には画像処理面積が１／２であり，高速である特徴がある。

本発明の一実施例である画像処理装置を示す図である。 チャンネル間オーバーラップを示す図である。 詳細な画像分割を示す図である。 図複数プロセッサへの画像分割を示す図である。 画像分配の回路構成を示す図である。 ダイ比較検査での各PEの構成を示す図である。 ダイ比較検査での4バンクバッファ画像メモリを示す図である。 ダイ比較検査での動作タイミングを示す図である。 ダイ比較検査でのフローチャートを示す図である。 セル比較検査での各PEの構成を示す図である。 セル比較検査での動作タイミングを示す図である。 セル比較検査でのフローチャートを示す図 セルダイ混合比較検査での動作タイミングを示す図である。 セルダイ混合比較検査でのフローチャートを示す図である。 セル比較検査の別の改良１を説明する図である。 セル比較検査の別の改良２を説明する図である。 既知の検査装置を示す図である。 既知のダイおよびセル比較検査方式を説明する図である。 既知の画像処理装置の構成を示す図である。 既知の複数プロセッサでの検査装置構成を示す図である。 既知の複数プロセッサでの動作タイミングを示す図である。 セル比較のリアルゴースト判定を説明する図である。 ダイ比較のリアルゴースト判定を説明する図である。 第２の実施例の構成を示す図である。 第２の実施例のセル比較欠陥判定方法を示す図である。 第２の検査中のＧＵＩ画面を説明する図である。 複数のセル比較の参照位置を説明する図である。 理想パターンとの比較によるセル比較方式を説明する図である。 第２の実施例第３の変形のセル比較方式を示す図である。

符号の説明

１００…画像処理装置 １０１…センサ １０２…AD回路
１０３…全体制御コンピュータ １０４〜１０７…チャンネルごとの画像処理
１０８…チャンネル分割 ３０１…連続画像データ ３０２…切り出し画像データ
５０１〜５０４…ラインポインタ格納メモリ ５０５〜５０８…比較回路
５０９…切出し幅設定メモリ ５２０〜５２３…切出し回路
５３０…ラインカウンタ ６０１〜６０４…各PEごとのCPU
６１１〜６１４…各PEごとのメモリ ６２１〜６２４…各PE(0)〜(3)
８０１，８０２…連続画像データ １１０１、１１０２，１１０３…連続画像データ
１１０５，１１０６…切出し画像データ １３０１〜１３０２…連続画像データ
１５０３〜１５０４…切出し画像データ １７０１…ステージ １７０２…ウエーハ１７０３…センサ １７０４…AD回路 １７０５…画像処理装置
１７０６…全体制御コンピュータ １９０１…ダイ比較機 １９０２…セル比較機
１９０３…センサ １９０４…AD回路 １９０５…チップ遅延回路
１９０６…位置補正、明るさ補正回路 １９０７…差画像演算器
１９０８…特徴量演算器 １９０９…全体制御コンピュータ
１９１０…セル遅延回路 １９１１…位置補正、明るさ補正回路
１９１２…差画像演算器 １９１３…特徴量演算器 ２００１…入力
２００２…分配 ２００４…出力 ２１０１…連続画像データ ２２０１…欠陥
２４０１…電子線源 ２４０２…電子線 ２４０３…偏向器
２４０４…対物レンズ ２４０５…対象物基板 ２４０６…ステージ
２４１１…パターン欠陥 ２６０１…マップ ２６０２…指定欠陥
２６０３…欠陥情報表示領域 ２６０４…画像表示領域 ２８０１…理想パターン

Claims (1)

1. 表面に繰返しパターン部と非繰返しパターン部とを有するチップが複数形成された試料を載置して少なくとも一方向に連続的に移動可能なステージ手段と、
   前記ステージ手段が一方向に連続的に移動しているときに該ステージ手段に載置した前記試料を撮像して前記試料のデジタル画像を出力する撮像手段と、
   前記撮像手段から出力されたデジタル画像を処理して前記試料表面のパターンの欠陥を検出する画像処理手段と、
   前記ステージ手段と前記撮像手段と前記画像処理手段とを制御する制御手段と
   を備えたパターン検査装置であって、
   前記画像処理手段は、分割回路部と複数のプロセッサエレメントを有する複数の処理部と、前記撮像手段から出力されたデジタル画像を前記複数の処理に分配する分割部とを有し、
   前記分割部は、前記撮像手段から出力されたデジタル画像を互いに一部重複させた状態で複数の連続したデジタル画像に分割して前記複数の処理部に分配し、
   前記複数の処理部では、それぞれ前記分配された連続したデジタル画像を前記分割回路部が互いに演算処理オーバラップ分とセルピッチサイズ分を重複させた状態で互いに均一に複数に分割して、前記複数のプロセッサエレメント各々が、前記分割回路部で均一に分割されたデジタル画像の前記試料上の位置情報に基づいて前記繰返しパターン部に対してのセル比較と非繰返しパターン部に対してのダイ比較とのセルダイ混合比較をしつつ、互いに並列に処理することにより欠陥を検出することを特徴とするパターン検査装置。

Images