JP5147448B2 - 半導体外観検査装置用画像処理装置及び半導体外観検査装置、並びに画像処理方法 - Google Patents

Description

本発明は、連続画像を複数のプロセッサで並列処理する画像処理装置および画像処理方法に係り、特に半導体外観検査装置用画像処理装置において、マルチプロセッサユニット内のプロセッサエレメント（ＰＥ）のハードウェアのメモリサイズに制限がある中で、メモリサイズの制限に関わらず、複数の画像処理プログラムによる欠陥判定処理を実現する方式に関する。

一般的な半導体ウェーハの外観検査装置においては、製造プロセスの微細化に対応するため、検査感度の向上、高速化が要求されている。検査対象となる画像を画像検出部のセンサで検出し、Ａ／Ｄ変換器にてデジタル変換したデジタル画像を用い、画像処理により位置合わせ、欠陥判定、欠陥の特徴抽出などを行って検出した欠陥情報を出力するものである。

画像処理装置では、入力した画像を高速に欠陥判定処理し、欠陥情報を出力するため、複数の画像処理ユニットに画像を分配し、並列処理させる場合が多い。
その一例として、特許文献１（USP 6,971,066明細書）が挙げられる。
近年では、プロセッサの処理性能向上により、複数のプロセッサエレメント（ＰＥ）を備え、並列処理させるマルチプロセッサ方式の画像処理装置が提案されている。マルチプロセッサ方式の画像処理装置では、画像を小さな単位に分割し、各プロセッサに分割処理させることで高速な画像処理を実現する。このようなプロセッサ方式のシステムでは、画像処理による位置合わせ、欠陥判定、欠陥の特徴抽出処理などをソフトウェアで実現している。
その一例として、特許文献２（特開平11-135054号公報）や特許文献３（特開平10-162130号公報）等が挙げられる。

USP 6,971,066明細書 特開平11-135054号公報 特開平10-162130号公報

半導体基板上に形成された外観検査で、チップの形状が同一であることを利用して、連続的に検出される二次元画像データを用い、画像内の共通パターン部同士の欠陥判定を行う半導体外観検査装置用画像処理装置において、複数のプロセッサエレメント（ＰＥ）からなる複数のマルチプロセッサユニットの構成とすることで、高速画像分配、リアルタイム処理を実現しているが、画像処理装置に多種多様な欠陥判定処理機能をマルチプロセッサユニットに搭載する際、プロセッサエレメント（ＰＥ）のハードウェアのメモリサイズ制約により、メモリサイズ制約を超える画像処理プログラムを格納することが不可能であることから、複数の画像処理プログラムでの欠陥判定処理機能を実現するのが困難である課題があった。

本発明は、上記の課題を解決するため、全体制御コンピュータでは、複数の画像処理プログラムを保持しておき、複数のマルチプロセッサユニット内の各プロセッサエレメント（ＰＥ）のメモリ空間に対して、画像処理プログラムのダウンロードを実行することで画像処理プログラムを入れ替え、各プロセッサエレメント（ＰＥ）では、全体制御コンピュータから初期値ファイルを読み取ることで、ダウンロードされた画像処理プログラムを用いた欠陥判定処理を行う。

本発明によると、マルチプロセッサユニット内のプロセッサエレメント（ＰＥ）のハードウェアのメモリサイズの制約上、複数種類の画像処理プログラムをプロセッサエレメント（ＰＥ）のメモリ空間内に格納できない状態においてでも、全体制御コンピュータでプロセッサエレメント（ＰＥ）に格納する画像処理プログラムのダウンロードを実行し、画像処理プログラムを入れ替えることで、プロセッサエレメント（ＰＥ）のハードウェアのメモリサイズの制約に関わらず、複数の画像処理プログラムによる欠陥判定処理を実行することが可能となる。

以下、図面を用いて、本発明の実施例を説明する。
＜実施例１＞
図１は、既に公開されているマルチプロセッサ方式による画像処理装置を示すブロック図である。１０２はセンサ、１０３はＡ／Ｄ変換回路、１０４は画像処理装置である。同図においてセンサ１０２は、検査画像を得るためのラインセンサで、検出した画像はA／D変換回路１０３によってデジタル画像に変換され、連続的な２次元画像として画像処理装置１０４に入力される。

画像処理装置１０４は複数のプロセッサを並べたマルチプロセッサ構成となっており、メモリ１０５、画像処理の機能によって、２つのグループにグループ分けしたマルチプロセッサユニット１０６とマルチプロセッサユニット１０８、全体制御コンピュータ１０７で構成する。メモリ１０５は複数のチップ画像を記憶できるメモリ空間を持ち、入力画像を一旦格納した後、マルチプロセッサユニット１０６に任意のタイミングで連続画像を出力する機能、マルチプロセッサユニット１０８に指定した矩形領域の画像を切出す画像切出し機能１０９を併せ持つ。

マルチプロセッサユニット１０６、マルチプロセッサユニット１０８はメモリ１０５からの画像を各プロセッサエレメント（ＰＥ）に割り当てる分配処理部１１０と、４ヶのプロセッサエレメント（ＰＥ）で構成する。分配処理部１１０は、連続的な２次元画像を矩形のブロック単位に分割する機能、及びブロック単位の画像を各プロセッサに分配する機能を持ち、各プロセッサで分配された画像を用いた画像処理を繰り返すことでリアルタイムに検査を行う。マルチプロセッサユニット１０６では、位置補正と欠陥判定処理を行い、マルチプロセッサユニット１０８では、欠陥の特徴抽出処理を行う。

全体制御コンピュータ１０７は、各マルチプロセッサユニットとのデータ交換、メモリ１０５の制御の他、検査前のパラメータ設定、検査結果の収集と格納、表示、他の装置とのデータ交換等を行い、リアルタイムに検査を行う。
図２は、マルチプロセッサユニット内部のプロセッサエレメント構成を示し、画像分配回路２００に接続された４ヶのプロセッサエレメント２０１、２０２，２０３，２０４（２０５，２０６，２０７，２０８）から成る。各プロセッサエレメントの内部はCPU、メモリで構成する。CPUは、画像分配回路２００から転送された画像をマルチプロセッサ内部のメモリに格納しながら、１チップ手前で事前に記憶しておいた隣接チップとの欠陥判定演算処理を行う。なお、メモリへの画像格納はDMA転送としても良い。メモリは、画像処理プログラム、検査パラメータの格納、演算用ワーク等に用いる他、画像記憶メモリとしても用い、少なくとも１PEが担当する１チップ領域内の画像全てを記憶できるだけのメモリサイズを持つ。検査パラメータ、入力画像サイズは、検査前に全体制御コンピュータから事前設定される。また、処理結果については全体制御コンピュータ２０９に通知する。

次に図３及び図４を用いて、マルチプロセッサの各プロセッサエレメント内のメモリ空間への画像分配及び画像処理プログラムのダウンロードを実施する例を説明する。

図３は、全体制御コンピュータ２０９からの各プロセッサエレメント内のメモリ空間への画像分配及び画像処理プログラムのダウンロードを実施し、検査実行、検査終了に至るまでのステップを示す。

図４は、図２の全体制御コンピュータ２０９とマルチプロセッサ内の各プロセッサエレメント２０１〜２０４部分の内部をより詳細に示す図であり、全体制御コンピュータ２０９のメモリ部に画像処理プログラムＡと画像処理プログラムＡに対するプログラム初期値４００、画像処理プログラムＢと画像処理プログラムＢに対するプログラム初期値４０１、画像処理プログラムＣと画像処理プログラムＣに対するプログラム初期値４０２、画像処理プログラムＤと画像処理プログラムＤに対するプログラム初期値４０３、ウェーハのサイズ、チップのサイズ、検査スキャン数等の検査前に予め設定する検査条件パラメータ４０４、検査条件パラメータから計算される画像分配設定テーブル４０５、マルチプロセッサから欠陥判定処理を格納する結果検査結果４０６での構成とし、マルチプロセッサ内のプロセッサエレメント内にＣＰＵと画像データ領域と画像処理プログラム領域とその他の領域の内部構成とするメモリ領域での構成とする。

図３で、全体制御コンピュータは、ステップ３００のダウンロードのステップを認識すると、ステップ３０１での画像分配設定に移行する。
ステップ３０１における画像分配設定では、検査前に予め設定する検査条件パラメータ４０４から、チップ領域毎に画像データを分配するマルチプロセッサエレメント内のプロセッサエレメントの割り当て及び対応する画像処理プログラムをまとめた画像分配テーブル４０５を参照し、ステップ３０２での画像処理プログラムダウンロードに移行する。

ステップ３０２における画像処理プログラムダウンロードでは、画像分配設定テーブルで定められた画像処理プログラム及びプログラム初期値ファイルをマルチプロセッサユニット内の各プロセッサエレメントへのダウンロードを開始し、ステップ３０３の各プロセッサエレメント内ＣＰＵリセットへ移行する。

ステップ３０３における各プロセッサエレメント内ＣＰＵリセットでは、ステップ３０２でダウンロードされた画像処理プログラムをプロセッサエレメント（ＰＥ）のメモリの先頭アドレスから実行するためにリセットを必要とする。マルチユニット内における各プロセッサエレメント内のＣＰＵリセットが行われた後、ステップ３０４の検査開始に移行する。

ステップ３０４における検査開始では、画像分配設定テーブル４０５から画像分配回路は、入力した画像データをマルチプロセッサ内の各プロセッサエレメントへ分配を行い、それぞれの画像処理プログラムに従い、欠陥判定処理を実行する。実行が完了したらステップ３０５の検査終了に移行する。

ステップ３０５における検査処理終了では、マルチユニット内の各プロセッサエレメントから欠陥判定処理結果を図４の全体制御コンピュータ内のメモリ空間に用意してある検査結果格納４０６にて受け取り、欠陥の特徴抽出等のまとめ処理を実行し、検査を終了する。

以上が、マルチプロセッサの各プロセッサエレメント内のメモリ空間への画像分配及び画像処理プログラムのダウンロードを実施する例である。
これまで１つのプロセッサエレメントのメモリサイズは有限であるため、複数の画像処理プログラムでの欠陥判定機能を実行する場合、プロセッサエレメントのメモリサイズ制約内でしか実行を可能としなかった。本発明の実施例に従うことで、各プロセッサエレメントのメモリ空間に格納されている画像処理プログラムを、ダウンロードにて入れ替えることによって、ダウンロードされた画像処理プログラムで欠陥判定処理を行うことで、マルチプロセッサユニット内におけるプロセッサエレメント（ＰＥ）のハードウェアのメモリサイズ制約に関わらず、複数の画像処理プログラムでの欠陥判定機能を実現する手段を有することを特徴とする半導体外観検査装置用画像処理装置を提供することができる。
＜実施例２＞
本実施例では、実施例１での半導体外観検査装置用画像処理装置を利用し、図５に示す半導体ウェーハ５００に配置されるチップ５０１で、メモリＬＳＩ５０２内の論理回路領域５０３とメモリセル領域５０４とその他の領域５０４で領域毎に異なる画像処理プログラムで欠陥判定処理する場合を例として挙げて説明する。
メモリＬＳＩ５０２内の領域５０３〜５０５は、予め検査前に図４に示した検査条件パラメータ４０４にそれぞれの領域を設定しておき、画像分配テーブル４０５を作成する。
例えば、画像分配設定テーブル４０５内のチップ領域ａ〜ｂには、論理回路５０３の領域とし、そして処理する画像処理プログラムに画像処理プログラムＡを登録する。また、画像分配設定テーブル４０５内のチップ領域ｂ〜ｃには、メモリセル領域５０４の領域とし、そして処理する画像処理プログラムに画像処理プログラムＢを登録する。同様に、画像分配設定テーブル４０５内のチップ領域ｃ〜ｄには、その他の領域５０４とし、そして処理する画像処理プログラムに画像処理プログラムＣを登録する。このように画像分配設定テーブル４０５に各領域を設定することで、各領域に対するマルチプロセッサ内の各プロセッサエレメントへの画像分配及び画像処理プログラムの実行を行う。
また、半導体ウェーハ５１０に配置されるチップ５１１でマイコンＬＳＩ５１２内のレジスタ群領域５１３、メモリ部領域５１４、ＣＰＵコア部領域５１５、入出部領域５１６、その他の領域５１６とより細分化された領域に対しても、図４で示した検査条件パラメータ４０４に領域の設定を行い、画像分配設定テーブル４０５を用いることで、各マルチプロセッサ内におけるプロセッサエレメント（ＰＥ）のメモリ空間の画像領域に対して各領域の画像データを格納、画像処理プログラム領域に対して画像処理プログラムを格納することで、マルチプロセッサユニット内におけるプロセッサエレメント（ＰＥ）のハードウェアのメモリサイズ制約に関わらず、チップ内領域毎に画像処理プログラムを切替えることが可能となり、欠陥判定処理を実施することができる。
＜実施例３＞
実施例３では、図６及び図７を用いて説明する。実施例２では、チップ内を領域毎に切り分けした場合での検査方式を示した。図６では、半導体ウェーハ６００上に配置されるチップ６０１とチップ６０２とチップ６０３の形状が同一である、またチップ６０４とチップ６０５とチップ６０６の形状が同一であるような検査において、チップ６０１〜６０３を一組、チップ６０４〜６０６を一組としたチップ組み合わせ毎に異なる画像処理プログラムで欠陥判定処理する場合を例として挙げて説明する。
図７は、マルチプロセッサ内の各プロセッサエレメント内での欠陥判定処理方法を示す。図７は、３チップ分の検査例を表したもので、チップ１ ７００、チップ２ ７０１、チップ３ ７０２の順で検査を行う。また各プロセッサエレメント２０１〜２０４の画像領域のメモリ空間を７０３〜７０６に示す。また、各プロセッサエレメント２０１〜２０４の画像処理プログラム領域のメモリ空間を７０７〜７１０に示す。各チップ内は画像ブロック０〜１１の１２ブロックに分割され、図６のチップ６０１、チップ６０２、チップ６０３を図７のチップ１ ７００、チップ２ ７０１、チップ３ ７０２と見立てると、図６のａ〜b、ｃ〜ｄに対応する図７のブロック０，１，２をプロセッサエレメント２０１に、図６のｂ〜ｃに対応する図７のブロック３，４，５をプロセッサエレメント２０２に、図６のｃ〜ｄに対応する図７のブロック６，７，８をプロセッサエレメント２０３に、図６のｄ〜ｅに対応する図７のブロック９，１０，１１をプロセッサエレメント２０４に、とのように順番に分配してゆくことにより、各プロセッサエレメントのメモリ空間７０３〜７０６には、図７のようにチップ内の同一ロケーション画像が格納される。
また対応して全体制御コンピュータから画像分配回路に通知された欠陥判定機能プログラムを今回チップの形状同一であるためプロセッサエレメント２０１の画像処理プログラム領域７０７に画像処理プログラムＡを、プロセッサエレメント２０２の画像処理プログラム領域７０８に画像処理プログラムＡを、プロセッサエレメント２０３の画像処理プログラム領域７０９に画像処理プログラムＡを、プロセッサエレメント２０４の画像処理プグラム領域７１０に画像処理プログラムＡを、とのように格納する。各プロセッサでは、この分配画像及び各画像処理プログラムを用いて隣接チップの同一ブロック同士を比較することで欠陥判定処理を行い、欠陥を検出する。また同様に、図６のチップ６０４、チップ６０５、チップ６０６では、図２で示したマルチプロセッサユニット内のプロセッサエレメント２０５〜２０８に画像データ及び画像処理プログラムを格納し、検査を行う。
以上の処理を行うことで、チップ組毎に検査機能プログラムをマルチプロセッサ内のプロセッサエレメントにおけるメモリ空間の画像処理プログラム領域に対して画像処理プログラムを格納することで、マルチプロセッサユニット内におけるプロセッサエレメント（ＰＥ）のハードウェアのメモリサイズ制約に関わらず、同一チップ組毎に各プロセッサエレメント内の画像処理プログラムを切替えることが可能であり、同一チップ組毎に異なる画像処理プログラムによる欠陥判定処理を実施することができる。
＜実施例４＞
実施例４に関して説明する。これまで実施例２でチップ領域内、実施例３でチップ単位でのマルチプロセッサ内のプロセッサエレメント（ＰＥ）のメモリ空間に格納されている画像処理プログラムの切替えについて実施例を挙げて説明した。今回、図２及び図４で示した複数のマルチプロセッサ内の全プロセッサエレメント（ＰＥ）のメモリ空間に格納されている画像処理プログラムを実施例１で説明した図３のダウンロードの機構を利用して総入れ替えを実施することによって、検査毎に欠陥判定機能を切替えることが可能となり、これまで検査毎に複数台の半導体外観検査装置用画像処理装置を使い分けているところを一台の半導体外観検査装置用画像処理装置で検査を実施することができる。

既知のマルチプロセッサ方式による画像処理装置を示すブロック図。 マルチプロセッサユニットの内部構成を示す図。 ダウンロードの実行ステップ示す図。 全体制御コンピュータとマルチプロセッサユニットの内部構成を示す図。 半導体ウェーハ上に配置される内部に複数のパターンを持つチップを示した図。 同一半導体ウェーハ上に配置された異なる同一チップパターン組を示した図。 プロセッサエレメント内部での欠陥判定処理を示す図。

符号の説明

１００…半導体ウェーハ、１０１…チップ、１０２…画像検出センサ、１０３…Ａ／Ｄ変換器、１０４…全体制御コンピュータ、１０５…メモリ、１０６…プロセッサエレメント、１０７…全体制御コンピュータ、１０８…マルチプロセッサユニット、１０９…画像切出、１１０…分配処理部、２００…画像分配回路、２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８…プロセッサエレメント、２０９…全体制御コンピュータ、３００…画像ブロック、４００，４０１，４０２，４０３，４０４…検査条件パラメータ領域、４０５…画像分配設定テーブル領域、４０６…検査結果格納領域、５００…半導体ウェーハ、５０１…チップ、５０２…メモリＬＳＩ、５０３…論理回路領域、５０４…メモリセル領域、５０５…その他領域、５１０…半導体ウェーハ、５１１…チップ、５１２…マイコン等のＬＳＩ、５１３…レジスタ群領域、５１４…メモリ部領域、５１５…ＣＰＵコア部領域、５１６…入出部領域。５１７…その他領域、６００…半導体ウェーハ、６０１…チップ１、６０２…チップ２、６０３…チップ３、６０４…チップ４、６０５…チップ５、６０６…チップ６、７００…チップ１、７０１…チップ２、７０２…チップ３、７０３…画像領域のメモリ空間、７０４…画像領域のメモリ空間、７０５…画像領域のメモリ空間、７０６…画像領域のメモリ空間、７０７，７０８，７０９，７１０…画像処理プログラムのメモリ空間。

Claims (12)

1. 半導体ウェーハ上の被検査領域内の画像を検出し、前記検出により得られた検出画像の共通パターン同士を比較判定し前記半導体ウェーハの外観検査を行う半導体外観検査装置用画像処理装置であって、
   前記検出画像を所定の画像範囲に切り出しを行う画像切り出し手段と、
   前記切り出された画像を入力し画像処理を行う画像処理手段とを備え、
   前記画像処理手段は、
   複数のプロセッサエレメントと、前記切り出された画像をブロック単位に分割し、前記分割したブロック単位の画像のそれぞれを前記プロセッサエレメントごとに分配する画像分配手段と、を具備してなるマルチプロセッサユニットと、
   少なくとも前記マルチプロセッサユニットと前記画像分配手段とを制御し、前記マルチプロセッサユニットで処理した画像処理結果を集計する全体制御手段とを有し、
   前記全体制御手段は、前記プロセッサエレメントのそれぞれで行われる画像処理に要する画像処理プログラムを複数有し、
   前記分割したブロック単位の画像処理の実行に際して、前記複数の画像処理プログラムの中から前記プロセッサエレメントで行われる画像処理に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリにすでに格納されている画像処理プログラムと入れ替えて、前記半導体ウェーハの外観検査を行う場合において、
   前記半導体ウェーハ上のチップ内に設けられた異なる機能を有する回路領域のそれぞれに、異なる画像処理プログラムを用いて前記半導体ウェーハ上の欠陥判定検査を行う場合、
   前記複数の画像処理プログラムの中から、前記回路領域に対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納し、
   前記プロセッサエレメント内のＣＰＵをリセットした後に、前記欠陥判定検査を実行することを特徴とする半導体外観検査装置用画像処理装置。
2. 前記ＣＰＵのリセットを行った後に、ダウンロードされた画像処理プログラムを前記プロセッサエレメントのメモリの先頭アドレスから実行することを特徴とする請求項１に記載の半導体外観検査装置用画像処理装置。
3. 半導体ウェーハ上に、一つの形状を有する一群のチップと、他の一の形状を有する一群のチップが少なくとも設けられ、前記各一群のチップに対して異なる画像処理プログラムを用いて欠陥判定検査を行う場合、
   前記複数の画像処理プログラムの中から、前記各一群のチップに対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納することを特徴とする請求項１に記載の半導体外観検査装置用画像処理装置。
4. 前記半導体ウェーハの外観検査毎に、前記プロセッサエレメント内のメモリに格納されている画像処理プログラムを切替えることで、前記検査のそれぞれに対応する欠陥判定処理を実行することを特徴とする請求項１に記載の半導体外観検査装置用画像処理装置。
5. 半導体ウェーハ上の被検査領域内の画像を検出し、前記検出により得られた検出画像の共通パターン同士を比較判定し前記半導体ウェーハの外観検査を行う半導体外観検査装置であって、
   前記画像を検出する検出装置と、
   前記検出画像を格納する記憶手段と前記検出画像を所定の画像範囲に切り出しを行う画像切り出し手段とを有するメモリ装置と、
   前記切り出された画像を入力し画像処理を行う画像処理装置とを備え、
   前記画像処理装置は、
   複数のプロセッサエレメントと、前記切り出された画像をブロック単位に分割し、前記分割したブロック単位の画像のそれぞれを前記プロセッサエレメントごとに分配する画像分配手段と、を具備してなるマルチプロセッサユニットと、
   少なくとも前記マルチプロセッサユニットと前記画像分配手段とを制御し、前記マルチプロセッサユニットで処理した画像処理結果を集計する全体制御装置とを有し、
   前記全体制御装置は、前記プロセッサエレメントのそれぞれで行われる画像処理に要する画像処理プログラムを複数有し、
   前記画像処理装置において、前記分割したブロック単位の画像処理の実行に際して、前記複数の画像処理プログラムの中から前記プロセッサエレメントで行われる画像処理に応じた画像処理プログラムを取り出して、前記プロセッサエレメントにすでに格納されている画像処理プログラムを入れ替えて、前記半導体ウェーハの外観検査を行う場合において、
   前記半導体ウェーハ上のチップ内に設けられた異なる機能を有する回路領域のそれぞれに、異なる画像処理プログラムを用いて前記半導体ウェーハ上の欠陥判定検査を行う場合、
   前記複数の画像処理プログラムの中から、前記回路領域に対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納し、
   前記プロセッサエレメント内のＣＰＵをリセットした後に、前記欠陥判定検査を実行することを特徴とする半導体外観検査装置。
6. 前記ＣＰＵのリセットを行った後に、ダウンロードされた画像処理プログラムを前記プロセッサエレメントのメモリの先頭アドレスから実行することを特徴とする請求項５に記載の半導体外観検査装置。
7. 半導体ウェーハ上に、一つの形状を有する一群のチップと、他の一の形状を有する一群のチップが少なくとも設けられ、前記各一群のチップに対して異なる画像処理プログラムを用いて欠陥判定検査を行う場合、
   前記複数の画像処理プログラムの中から、前記各一群のチップに対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納することを特徴とする請求項５に記載の半導体外観検査装置。
8. 前記半導体ウェーハの外観検査毎に、前記プロセッサエレメント内のメモリに格納されている画像処理プログラムを切替えることで、前記検査のそれぞれに対応する欠陥判定処理を実行することを特徴とする請求項５に記載の半導体外観検査装置。
9. 半導体ウェーハ上の被検査領域内の画像を検出し、前記検出により得られた検出画像の共通パターン同士を比較判定し前記半導体ウェーハの外観検査を行う半導体外観検査装置用画像処理装置における画像処理方法であって、
   前記画像を検出する検出装置と、
   前記検出画像を所定の画像範囲に切り出しを行う画像切り出し、前記切り出された画像を入力し画像処理を行う画像処理装置とを備え、
   前記画像処理装置は、複数のプロセッサエレメントと、前記切り出された画像をブロック単位に分割し、前記分割したブロック単位の画像のそれぞれを前記プロセッサエレメントごとに分配する画像分配手段と、を具備してなるマルチプロセッサユニットと、
   少なくとも前記マルチプロセッサユニットと前記画像分配手段とを制御し、前記マルチプロセッサユニットで処理した画像処理結果を集計する全体制御装置とを有し、
   前記全体制御装置は、前記プロセッサエレメントのそれぞれで行われる画像処理に要する画像処理プログラムを複数有すると共に、前記ブロック単位の画像と、前記ブロック画像を割り当てるプロセッサエレメントと、前記プロセッサエレメントに格納する画像処理プログラムのそれぞれの対応をまとめた画像分配テーブルを有し、
   前記全体制御装置より、前記画像処理装置が前記プロセッサエレメントに対応する画像処理プログラムのダウンロード命令を受け取るステップと、
   検査前に予め設定された検査条件パラメータに基づいて、前記ブロック画像を前記プロセッサエレメントへ分配し格納するステップと、
   前記画像分配テーブルに基づいて、前記プロセッサエレメントに対応する画像処理プログラムおよびプログラム初期値ファイルを前記プロセッサエレメントへダウンロードするステップと、
   前記プロセッサエレメント内のＣＰＵをリセットするステップと、
   前記ダウンロードされた画像処理プログラムに従い、前記半導体ウェーハ上の欠陥判定処理を実行するステップと、
   前記各プロセッサエレメントから欠陥判定処理の結果を前記全体制御装置内のメモリに格納するステップとを有し、
   前記半導体ウェーハ上のチップ内に設けられた異なる機能を有する回路領域のそれぞれに、異なる画像処理プログラムを用いて前記半導体ウェーハ上の欠陥判定検査を行う場合、
   前記複数の画像処理プログラムの中から、前記回路領域に対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納し、
   前記プロセッサエレメント内の前記ＣＰＵをリセットした後に、前記欠陥判定検査を実行することを特徴とする画像処理方法。
10. 前記ＣＰＵのリセットを行った後に、ダウンロードされた画像処理プログラムを前記プロセッサエレメントのメモリの先頭アドレスから実行することを特徴とする請求項９に記載の画像処理方法。
11. 半導体ウェーハ上に、一つの形状を有する一群のチップと、他の一の形状を有する一群のチップが少なくとも設けられ、前記各一群のチップに対して異なる画像処理プログラムを用いて欠陥判定検査を行う場合、
    前記複数の画像処理プログラムの中から、前記各一群のチップに対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納することを特徴とする請求項９に記載の画像処理方法。
12. 前記半導体ウェーハの外観検査毎に、前記プロセッサエレメント内のメモリに格納されている画像処理プログラムを切替えることで、前記検査のそれぞれに対応する欠陥判定処理を実行することを特徴とする請求項９に記載の画像処理方法。

Images