JP4563016B2 - シリコン基板の複合面に酸化膜を形成する方法 - Google Patents

シリコン基板の複合面に酸化膜を形成する方法 Download PDF

Info

Publication number
JP4563016B2
JP4563016B2 JP2003347641A JP2003347641A JP4563016B2 JP 4563016 B2 JP4563016 B2 JP 4563016B2 JP 2003347641 A JP2003347641 A JP 2003347641A JP 2003347641 A JP2003347641 A JP 2003347641A JP 4563016 B2 JP4563016 B2 JP 4563016B2
Authority
JP
Japan
Prior art keywords
oxide
silicon
thickness
silicon substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003347641A
Other languages
English (en)
Other versions
JP2004153256A (ja
Inventor
オレグ・グラシェンコフ
サーヤナラヤン・ジー・ヘッジ
ヘルムート・ハー・テベス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004153256A publication Critical patent/JP2004153256A/ja
Application granted granted Critical
Publication of JP4563016B2 publication Critical patent/JP4563016B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、シリコン半導体処理に関し、特に、垂直ＣＭＯＳトランジスタの形成に関する。
空間を無駄なく使用する絶え間ない要求により、最新のＣＭＯＳ処理方法は、現在では垂直方向のＣＭＯＳトランジスタを含む。トレンチがシリコン基板にエッチングされると、垂直方向でトレンチ内に形成されるトランジスタは、２つの異なる結晶方位に向けられたゲートを有する。そして、酸化物が、＜１００＞結晶面および＜１１０＞結晶面に、明らかに異なる速度で成長することが、この技術分野において知られている。これらの面における成長速度の相違は、一般に４０％から１００％に及ぶ。
＜１００＞面および＜１１０＞面について０．９の成長比が、低圧の水素と酸素の混合ガスを用いて実現できたことが米国特許第６３５８８６７号明細書に公表されている。
米国特許第６３５８８６７号明細書
等しい成長速度は、複数結晶方位複合面（ｃｏｍｐｌｅｘ ｓｕｒｆａｃｅ）上に形成された更に良い品質のトランジスタおよび他の構造を生じるが、前記米国特許の改良は、等しい成長速度の理想的な目標に依然として達していない。
この技術分野は、少なくと２つの結晶方位を有するシリコンの複合面上に高品質の酸化物を成長させる改良された方法を依然として必要とする。
本発明は、９９％の成長速度の比を実現する、複合面上に酸化物を成長させる方法に関する。
本発明の特徴は、窒化物厚さと最終酸化物厚さとの比率が、小さいことが好ましいことにある。
本発明の特徴は、窒素含有雰囲気中でのプリベーク工程の使用にある。
本発明の他の特徴は、高温でのアンモニア雰囲気を使用した窒化物付着にある。
本発明の他の特徴は、５００℃〜１１００℃のプリベーク温度範囲にある。
図４に要約される本発明による処理は、バルクであろうと、シリコン・オン・インシュレータであろうと、パターン形成されたシリコン・オン・インシュレータであろうと、シリコン・ウエハで開始する（図４のステップ２１０）。当業者に周知である、例えばウエル形成、スレショルド・インプラント、パッド酸化物（ＳｉＯ2 ）および窒化物（Ｓｉ3 Ｎ4 ）等の従来の準備工程が実行される。
シリコン・ウエハには、１組の開口、例えば、活性領域を分離する（２ミクロン未満の）浅いトレンチ、および／またはＤＲＡＭセル内のキャパシタまたは他の目的のための深いトレンチがエッチングされる（ステップ２２０）。空間を無駄なく使用するため、または論理回路（すなわち、非ＤＲＡＭ）の性能を高めるために垂直トランジスタを形成することは、また、本発明の範囲内に含まれる。例えば、Ｆｉｎ−ＦＥＴとして知られている高性能３次元論理トランジスタがある。Ｆｉｎ−ＦＥＴでは、ゲート酸化物は、基板の上部に形成された薄いシリコン・ピラー（“Ｆｉｎ”）の周りを包む。
上述した種々の構造が基板に形成される特定の順序は、重要ではない。例えば、垂直トランジスタのメモリ・セルが最初に形成され、続いて分離トレンチ、ウエル、高速論理トランジスタおよび相互接続が形成される。
垂直な開口面のパッシベーションおよび洗浄工程は、好ましくはＨＦ含有液を用いて、ステップ２３０で実行される。パッシベーション処理は、複合シリコン面の従来の（方位依存の）熱酸化を含み、洗浄処理は、任意のパッシベーション層を除去するため、および表面の有機的汚染および金属的汚染の両方を低減するために設計された洗浄のシーケンスからなる。これらの洗浄シーケンスは、この技術分野において良く知られている。さらに、洗浄シーケンスによってシリコン面に作られる化学的酸化物の最終的な量は、最後の洗浄工程の際に適切な溶液パラメータを選択することによって容易に制御できる。化学的酸化物の量が、最後の工程で、適切な溶液パラメータを選択することによって最小限に抑えられることは、本発明方法にとって極めて好ましい。
次の工程（ステップ２４０）は、清浄な複数方位結晶面の上にシリコン窒化物の薄くて均質な層を作る。そのような膜を形成する好ましい方法は、熱窒化処理である。熱窒化処理は低速であり、しばしば自己制限的であるので、生じる膜の厚さは、処理時間およびシリコン結晶の方位に影響されない。シリコン窒化物の熱成長が、拡散制限されるからである。一般に、拡散制限された処理は、処理温度と拡散する種の種類に影響されるが、下層物質の結晶方位には影響されない。したがって、熱窒化膜の厚さは、処理温度および窒化する種の種類を選択することによって制御できる。処理の自己制限性は、また、従来の付着処理よりも高い均質性を与える。一例として、ウエハは、アンモニア雰囲気中で２０分間７５０℃の好ましい温度でベークされ、約６〜１０Åの厚さの連続した窒化膜を作る。他の反応性窒素含有ガスの例は、Ｎ2 、ＮＨ3 、ヒドラジン（Ｎ2 Ｈ4 ）およびこれらを混合したものを含むが、これらに制限されない。反応性窒素含有ガスは、また、原子窒素、ＮＨ2 およびＮＨラジカルのような種々の窒素含有ラジカルを含むことができる。ラジカルは、励起、例えばプラズマ励起、光励起、電子ビーム励起または高熱を用いて作られる。ラジカルは、主にウエハの近くか、または処理領域から離れて形成される。後者の場合、効率のよい移送手段が、ラジカルを最小限の損失で処理領域に移動させるために存在すべきである。窒素含有ガスが、相当な量の原子窒素または他の窒素含有ラジカルから成るならば、熱窒化物は、かなり低温度で形成できる。この場合の好ましい温度範囲は、約室温〜約１１００℃である。
本発明のある実施例では、その場洗浄処理は、窒化物形成前にシリコン表面に存在する全ての自然酸化物層または化学的酸化物層を除去するために、本発明のステップ２４０に組み入れることができる。その場洗浄処理は、１．３３３×１０-4Ｐａ（１０-6Ｔｏｒｒ）以下の圧力、または水素（Ｈ2 ）雰囲気では３．９９９×１０4 Ｐａ（３００Ｔｏｒｒ）以下の低減圧力での高真空内の熱脱離プリベークを含むことができる。具体的には、Ｈ2 および真空の両方のプリベーキングは、約８５０℃〜約１０００℃（９５０℃が好ましい）の温度、および３．９９９×１０4 Ｐａ（３００Ｔｏｒｒ）以下の低減圧力で行われる。
本発明の重要で有利な特徴は、ステップ２４０で形成される窒化物層が、最終酸化物層の目標厚さよりも更に薄い（好ましくは、少なくとも１／３よりも薄い）ことである。本発明方法は、シリコン面上のシリコン−窒素（Ｓｉ−Ｎ）結合の単一層にさえ作用することが確かめられた。Ｓｉ表面におけるＳｉ−Ｎ結合の固有サイズは、約２Åであるので、窒化膜の最小物理厚さは、わずか２Åである。窒化膜は、厚さが２ｎｍ未満であることが好ましい。
このような薄い層に基づいて膜を与える能力は、より大きなスループットを許容し、それ故コストを低減する。最も高い均質性が、単に窒化物を酸化物に変えることによって与えられるということ、および酸化物を形成するために異なる結晶構造に化学反応を起こさせることが、異なる酸化物構造、およびそれ故に異なる成長速度を生じるということ、すなわち、窒化物と酸化物の厚さの比率が小さいと、均質性を一層低くするということを当業者は予測するので、この特徴は、また、直観的に把握できることではない。
シリコン窒化物の酸化は、この技術分野において知られている。ある形態の励起は、安定なシリコン窒化物をシリコン酸化物に変えるためにしばしば必要とされる。高反応性原子酸素ラジカルは、この目的のために使用される。付着したシリコン窒化物が、非晶質物質であるので、その酸化速度は、下層のシリコンの結晶方位に依存しない。当業者は、シリコン酸化膜が、最初に厚い非晶質シリコン窒化物層を付着し、次に既知の方法によってそれを酸化することによって、シリコンの異なる結晶方位に作製できると考えるかもしれない。酸化は、下層のシリコン基板に到達する前に停止するので、異なる結晶方位は、異なる成長速度をもたらさない。このような方法は、ａ）付着した窒化物を介して成長させた酸化物層の均質性が、比較的に厚い窒化物層の均質性よりも良くなく、ｂ）シリコン−酸化物界面が、過大な量の窒素を有する傾向にあり、そのことが界面移動度を低減する、という欠点を有する。本発明方法は、厚いシリコン窒化物層を必要としないので、このような方法とはかなり異なっている。
酸化処理は、少なくとも原子酸素を使用することが好ましく、したがって、原子酸素の形成は、ステップ２５０として示されている。この形成処理は、一般に、フリー酸素ラジカルを発生させる雰囲気（例えばオゾン）中でのウエハの加熱と組み合わされる。望むならば、フリー・ラジカルは、また、放電において作られるように、別個に作られる。原子酸素ラジカルは、また、低圧力（３．９９９×１０3 Ｐａ（３０Ｔｏｒｒ）未満）で処理チャンバ内で水素と酸素に化学反応を起こさせて作ることができる。この化学処理は、この技術分野において、ＩＳＳＧ（Ｉｎ−ｓｉｔｕ Ｓｔｒｅａｍ Ｇｅｎｅｒａｔｉｏｎ）処理またはＦＲＥ ＲＴＯ（Ｆｒｅｅ Ｒａｄｉｃａｌ Ｅｎｈａｎｃｅｄ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）として知られている。
酸化物は、一例として、３３％の水素を含有する混合ガス、１．３３３×１０3 Ｐａ（１０Ｔｏｒｒ）の圧力、１０５０℃の温度で、ＦＲＥ ＲＴＯによって熱成長するが、膜特性は、成長温度と混合ガス内の水素含有量とに強く依存しない。水素は、酸化のために必要ではなく、酸素ラジカルを適切に形成する特定の方法の選択の結果、与えられる。窒化物は、酸化処理の際に使い果たされるが、“メモリ”効果を与え、２つの結晶方位で酸化物の相対成長速度に影響を与え、したがって薄い窒化物層の厚さよりも更に大きい酸化物厚さに対してさえ影響を与える。
図３（従来技術）は、窒化されていないウエハの、３３％の水素を含有する混合ガス、１．３３３×１０3 Ｐａ（１０Ｔｏｒｒ）の圧力、１０５０℃の温度で、ＦＲＥ ＲＴＯによる酸化物成長の時間に対するデータを示している。酸化物厚さの２乗が、時間に対してプロットされており、成長が、純放物線運動法則に従い、酸化処理が、拡散制限されていることを示している。理論的には、シリコンの、拡散制限された酸化は、酸化の速度が、同じシリコン酸化物を介する酸化種の拡散速度に依存するので、方位依存性はない。図３は、酸化種の拡散特性が、異なる面に成長させた酸化物によって異なることを示している。これは、これらの酸化物が、わずかに異なる構造を有していることを意味している。
図５は、本発明に従って窒化されたウエハと、窒化されていないウエハとの、３３％の水素を含有する混合ガス、１．３３３×１０3 Ｐａ（１０Ｔｏｒｒ）の圧力、１０５０℃の温度で、ＦＲＥ ＲＴＯによる酸化物成長の時間に対するデータを示している。酸化物厚さの２乗が、時間に対してプロットされ、また成長が、純放物線運動法則に従い、酸化処理が、拡散制限されていることを示している。
この曲線は、窒化されたシリコン・ウエハ（実線）が、窒化されていないウエハ（点線）の酸化物厚さよりもさらに近い酸化物厚さを、＜１００＞および＜１１０＞面上に有することを明確に示している。酸化物厚さが最も大きい場合でさえ、２つの結晶面の酸化物厚さの差は、（窒化されていないウエハの１０％と比較して）窒化されたウエハでは１％未満であった。約５０Åの酸化物厚さについては、２つの方位の酸化物厚さの差は、見い出すことができなかった。これは、また、拡散特性が本質的に同じになるように、薄い窒化物層の存在が、成長させた酸化物の構造を変えたことを示している。
図８は、本発明方法の酸化物／シリコン界面の品質と標準酸化処理との比較を示す表である。界面の品質は、低温フォーミング・ガス・アニール（４００℃，２０分）後に測定される中央ギャップでの状態の界面密度（Ｄｉｔ）によって判断される。低Ｄｉｔ値は、界面における少量の電荷トラップに相当し、したがって、より良い酸化物に相当する。Ｄｉｔ値を測定することは、界面の品質を決定する標準の方法である。Ｄｉｔ値は、比較のみのために任意単位で示される。炉内酸化物は、従来の垂直酸化炉で、大気圧、乾燥した酸素雰囲気で成長した。明らかに、本発明方法によって形成された酸化物は、従来方法によって形成された酸化物と比較すれば、同じ（またはより良い）品質を有する。
図６および図７は、窒化されたシリコンの酸化におけるメモリ効果を示している。図６は、異なる結晶方位のシリコン上およびシリコン窒化物上に成長させた従来の酸化物が、前に明らかにしたように、クロス・ハッチングで表されるわずかに異なる構造を有することを、概略的な形態で示している。更なる酸化物成長が、同じ構造の複製を生じると仮定する。ベース２０、４０、６０の上に成長させた酸化物の初期の厚さ２２、４２、６２は、厚さ２５、４５、６５まで増大するが、その元の構造を維持する。層の厚さ２５、４５、６５は、同じ高さの長方形で概略的に表されているが、図３は、実際の膜の厚さは異なっていることを示している。図７は、両方の結晶方位の薄いＳｉＮ層（１２１，１４１）の存在が、同じクロス・ハッチングで示された薄いシリコン酸化物（１２２，１４２）の実質的に同じ初期構造を生じ、薄いシリコン酸化物（１２２，１４２）の初期構造が、最終厚さ１２５、１４５に成長することを示している。ＳｉＮがシリコン酸化物に完全に変わっても、酸化物の初期構造は、異なる結晶面の連続する酸化の間、それ自体を複製する。“メモリ”効果と呼ばれているのは、初期の酸化物構造を覚えている酸化のこの能力、および／または初期の酸化物構造を再形成する能力である。
図１を参照すると、本発明による垂直ＭＯＳトランジスタの分解図が示されている。開口３０は、それぞれ＜１１０＞結晶方位および＜１００＞結晶方位を有する側面（Ｎ（Ｎｏｒｔｈ）面およびＮＷ（Ｎｏｒｔｈ−Ｗｅｓｔ）面と呼ばれている）を有するシリコン基板１０にエッチングされている。結晶面間の実際の角度（４５°）を表す試みは成されておらず、この角度は、図２の平面図に、より実際的に示されている。斑点がついている領域３２は、トランジスタの上部電極となるドープ領域を示している。領域３６は、対応する下部電極となるドープ領域を示しており、３４は、トランジスタ本体となるシリコン領域を示している。対応する本体領域は、開口３０のＮ面の裏側である。ポリシリコン・プラグ２５は、表示を明瞭にするために、開口から離されて示されている。機能時には、ポリシリコン・プラグ２５は、開口を充填し、トランジスタ・ゲートとなる。ゲート酸化物１２およびゲート酸化物１４は、トランジスタを完成する。ゲート酸化物１２およびゲート酸化物１４は、本発明に従って用意されたものであり、したがって、２つの酸化物層の厚さの差は、約１％である。
本発明を、便宜上、＜１００＞面および＜１１０＞面に関して説明した。他の面、例えば＜１１１＞面上の酸化物成長もまた＜１００＞面および＜１１０＞面上の酸化物成長と同じであることが分かった。
当業者は、このようなトランジスタを、積層トランジスタを用いるＤＲＡＭセルまたは論理構造に使用できることが分かるであろう。
本発明は、１つの好ましい実施例に関して説明したが、当業者は、本発明が、本発明の趣旨と範囲の内において種々の態様で実施できることが分かるであろう。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）シリコン基板の複合面に酸化膜を形成する方法であって、
シリコン基板を用意する工程と、
異なる結晶方位の少なくとも２つの面を有する基板に１組の構造を形成する工程と、
窒素を含む雰囲気中で基板を加熱することによって、前記少なくとも２つの面に窒化物層を形成する工程と、
前記少なくとも２つの面に、ほぼ等しい厚さを有する酸化物層を成長させる工程と、
を含む方法。
（２）前記酸化物層を成長させる工程は、少なくとも酸素フリー・ラジカルを形成する工程を含む上記（１）に記載の方法。
（３）前記酸化物を成長させる工程は、前記窒化物層の全てを酸化物に変える工程と、少なくとも前記シリコン基板のシリコンに化学反応を起こさせる工程とを含む上記（１）に記載の方法。
（４）前記酸化物を成長させる工程は、前記窒化物層の全てを酸化物に変える工程と、少なくとも前記シリコン基板のシリコンに化学反応を起こさせる工程とを含む上記（２）に記載の方法。
（５）前記窒化物の厚さは、前記酸化物の厚さの１／３未満である上記（１）に記載の方法。
（６）前記窒化物の厚さは、前記酸化物の厚さの１／３未満である上記（２）に記載の方法。
（７）前記窒化物の厚さは、前記酸化物の厚さの１／３未満である上記（３）に記載の方法。
（８）前記窒化物の厚さは、前記酸化物の厚さの１／３未満である上記（４）に記載の方法。
（９）前記窒化物の厚さは、２ｎｍ未満である上記（５）に記載の方法。
（１０）前記窒化物の厚さは、２ｎｍ未満である上記（６）に記載の方法。
（１１）前記窒化物の厚さは、２ｎｍ未満である上記（７）に記載の方法。
（１２）前記窒化物の厚さは、２ｎｍ未満である上記（８）に記載の方法。
（１３）前記酸素フリー・ラジカルを形成する工程は、約３．９９９×１０3 Ｐａ（約３０Ｔｏｒｒ）未満の圧力で酸化が行われる同じ処理チャンバ内で、水素と酸素に化学反応を起こさせる工程を含む上記（２）に記載の方法。
（１４）前記酸化物を成長させる工程は、前記窒化物層の全てを酸化物に変える工程と、少なくとも前記シリコン基板のシリコンに化学反応を起こさせる工程とを含む上記（１３）に記載の方法。
（１５）前記窒化物の厚さは、前記酸化物の厚さの１／３未満である上記（１３）に記載の方法。
（１６）前記窒化物の厚さは、前記酸化物の厚さの１／３未満である上記（１４）に記載の方法。
（１７）シリコン基板に垂直電界効果トランジスタを形成する方法であって、
シリコン基板を用意する工程と、
異なる結晶方位の少なくとも２つの垂直面を有する基板に構造を形成する工程と、
前記基板を熱窒化することによって、前記少なくとも２つの垂直面に窒化物層を形成する工程と、
前記基板に形成されたトランジスタ本体領域に近接して上部および下部トランジスタ電極を形成する工程と、
酸化物を形成するために前記窒化物層と化学反応する少なくとも酸素フリー・ラジカルを形成することを含み、前記少なくとも２つの垂直面に、ほぼ等しい厚さを有する酸化物のゲート層を成長させる工程と、
前記ゲート層に隣接して設けられるトランジスタ・ゲートを形成する工程と、
を含む方法。
（１８）前記酸化物を成長させる工程は、前記窒化物層の全てを酸化物に変える工程と、少なくとも前記シリコン基板のシリコンに化学反応を起こさせる工程とを含む上記（１７）に記載の方法。
（１９）前記窒化物の厚さは、前記酸化物の厚さの１／３未満である上記（１７）に記載の方法。
（２０）前記窒化物の厚さは、前記酸化物の厚さの１／３未満である上記（１８）に記載の方法。
（２１）前記酸素フリー・ラジカルを形成する工程は、約３．９９９×１０3 Ｐａ（約３０Ｔｏｒｒ）未満の圧力で酸化が行われる同じ処理チャンバ内で、水素と酸素に化学反応を起こさせる工程を含む上記（１４）に記載の方法。
（２２）前記酸化物を成長させる工程は、前記窒化物層の全てを酸化物に変える工程と、少なくとも前記シリコン基板のシリコンに化学反応を起こさせる工程とを含む上記（２１）に記載の方法。
（２３）前記トランジスタは、Ｆｉｎ−ＦＥＴであり、前記少なくとも２つの垂直面は、前記シリコン基板の突出したピラー部の外面である上記（１９）に記載の方法。
（２４）前記トランジスタは、垂直トレンチ・トランジスタであり、前記少なくとも２つの垂直面は、前記シリコン基板に形成される開口の内面である上記（１９）に記載の方法。
垂直トランジスタの分解図である。 結晶面の空間的関係を示す図である。 従来技術における原子窒素を用いたシリコンの酸化についての放物線運動法則を示す図である。 本発明による流れ図である。 本発明の実例のデータを示す図である。 原子酸素を用いたシリコンの酸化におけるメモリ効果を説明する図である。 原子酸素を用いた窒化されたシリコンの酸化におけるメモリ効果を説明する図である。 従来技術と本発明のデータを示す図である。
符号の説明
１０ シリコン基板
１２，１４ ゲート酸化物
２０，４０，６０ ベース
２２，２５，４２，４５，６２，６５，１２１，１２２，１２５，１４１，１４２，１４５ 厚さ
３０ 開口
３２，３６ 領域
３４ シリコン領域

Claims (9)

  1. シリコン基板の少なくとも２つの、互いに異なる結晶方位の側面に酸化膜を形成する方法であって、
    シリコン基板を用意する工程と、
    前記シリコン基板中もしくは基板上に、少なくとも２つの、互いに異なる結晶方位の側面を形成する工程であって、前記側面が基板中の開口の内面もしくは基板上のピラーの外面である、工程と、
    反応性窒素を含むガス雰囲気中で前記基板を加熱することによって、前記側面に窒化物層を形成する工程と、
    前記窒化物層が形成された前記側面に、前記窒化物層をすべて酸化物に変えた後、前記シリコン基板のシリコンを水素存在下で生成した酸素フリー・ラジカルにより酸化し、シリコン酸化物の層を成長させる工程と、
    を含む、方法。
  2. 前記開口が、垂直トレンチ・トランジスタのトレンチである請求項１に記載の方法。
  3. 前記ピラーが、フィン型ＦＥＴのフィンである請求項１に記載の方法。
  4. 前記酸化物層を成長させる工程は、少なくとも酸素フリー・ラジカルを形成する工程を含む請求項１〜３のいずれか１項に記載の方法。
  5. 前記窒化物層の厚さは、前記酸化物層の厚さの１／３未満である請求項１〜４のいずれか１項に記載の方法。
  6. 前記窒化物層の厚さは、２ｎｍ未満である請求項１〜５のいずれか１項に記載の方法。
  7. 前記酸素フリー・ラジカルを形成する工程は、３．９９９×１０３Ｐａ（３０Ｔｏｒｒ）未満の圧力で、酸化が行われる同じ処理チャンバ内で、水素と酸素に化学反応を起こさせる工程を含む請求項４に記載の方法。
  8. 前記反応性窒素を含有するガスが、Ｎ2、ＮＨ3、ヒドラジン（Ｎ2Ｈ4）およびこれらの混合物から選ばれる、請求項１〜７のいずれか１項記載の方法。
  9. 前記反応性窒素を含有するガスが、窒素含有ラジカルを含む、請求項１〜７のいずれか１項記載の方法。
JP2003347641A 2002-10-29 2003-10-06 シリコン基板の複合面に酸化膜を形成する方法 Expired - Fee Related JP4563016B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/284,508 US6727142B1 (en) 2002-10-29 2002-10-29 Orientation independent oxidation of nitrided silicon

Publications (2)

Publication Number Publication Date
JP2004153256A JP2004153256A (ja) 2004-05-27
JP4563016B2 true JP4563016B2 (ja) 2010-10-13

Family

ID=32107590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347641A Expired - Fee Related JP4563016B2 (ja) 2002-10-29 2003-10-06 シリコン基板の複合面に酸化膜を形成する方法

Country Status (3)

Country Link
US (1) US6727142B1 (ja)
JP (1) JP4563016B2 (ja)
DE (1) DE10350354B4 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486278B1 (ko) * 2002-11-11 2005-04-29 삼성전자주식회사 신뢰성이 향상된 게이트 산화막 형성방법
US7273638B2 (en) * 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
DE102004054818B4 (de) * 2004-11-12 2009-02-26 Qimonda Ag Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen
US7382029B2 (en) 2005-07-29 2008-06-03 International Business Machines Corporation Method and apparatus for improving integrated circuit device performance using hybrid crystal orientations
JP2010087167A (ja) * 2008-09-30 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US9515188B2 (en) 2014-12-22 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistors having conformal oxide layers and methods of forming same
US10269921B2 (en) 2014-12-22 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Fin field effect transistors having conformal oxide layers and methods of forming same
US10490475B2 (en) * 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
DE102016124968B4 (de) 2016-12-20 2024-01-18 Infineon Technologies Ag Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
KR102217847B1 (ko) * 2017-08-11 2021-02-19 한양대학교 산학협력단 절연막의 제조 방법, 및 이를 이용한 절연막
CN115602696B (zh) * 2020-03-18 2023-11-17 索尼半导体解决方案公司 成像装置和电子设备
JP7076490B2 (ja) 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142318A (ja) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp 半導体装置の製造方法
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation
US6214670B1 (en) * 1999-07-22 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for manufacturing short-channel, metal-gate CMOS devices with superior hot carrier performance
US6740555B1 (en) * 1999-09-29 2004-05-25 Infineon Technologies Ag Semiconductor structures and manufacturing methods
US6150670A (en) 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor
US6362040B1 (en) 2000-02-09 2002-03-26 Infineon Technologies Ag Reduction of orientation dependent oxidation for vertical sidewalls of semiconductor substrates
US6358867B1 (en) 2000-06-16 2002-03-19 Infineon Technologies Ag Orientation independent oxidation of silicon

Also Published As

Publication number Publication date
JP2004153256A (ja) 2004-05-27
US20040082197A1 (en) 2004-04-29
US6727142B1 (en) 2004-04-27
DE10350354A1 (de) 2004-05-27
DE10350354B4 (de) 2007-08-16

Similar Documents

Publication Publication Date Title
US6444592B1 (en) Interfacial oxidation process for high-k gate dielectric process integration
JP4340830B2 (ja) 半導体装置のゲート絶縁膜形成方法
JP4047075B2 (ja) 半導体装置
TWI343952B (en) Method for silicon based dielectric chemical vapor deposition
US7166505B2 (en) Method for making a semiconductor device having a high-k gate dielectric
US7622401B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
CN103069552B (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
US7205186B2 (en) System and method for suppressing oxide formation
US8198184B2 (en) Method to maximize nitrogen concentration at the top surface of gate dielectrics
JPH1174485A (ja) 半導体装置およびその製造方法
JP4681886B2 (ja) 半導体装置
TW200814205A (en) A method for fabricating a gate dielectric layer utilized in a gate structure
JP4563016B2 (ja) シリコン基板の複合面に酸化膜を形成する方法
US6573197B2 (en) Thermally stable poly-Si/high dielectric constant material interfaces
JP2002217317A (ja) 不揮発性半導体記憶装置およびその製造方法
US7192887B2 (en) Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
TW201403719A (zh) 半導體結構與鍺結構
JP2005064032A (ja) 半導体装置及びその製造方法
TW202249069A (zh) 用以改善元件效能的處理
KR100621542B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
JP2006054382A (ja) 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法
US20210193468A1 (en) Treatments To Improve Device Performance
JPH1197439A (ja) 半導体装置及びその製造方法
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070406

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20070406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070813

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090108

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090115

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20090126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090212

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20090728

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees