JP4558405B2 - 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法 - Google Patents
試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法 Download PDFInfo
- Publication number
- JP4558405B2 JP4558405B2 JP2004237758A JP2004237758A JP4558405B2 JP 4558405 B2 JP4558405 B2 JP 4558405B2 JP 2004237758 A JP2004237758 A JP 2004237758A JP 2004237758 A JP2004237758 A JP 2004237758A JP 4558405 B2 JP4558405 B2 JP 4558405B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- output signal
- margin
- semiconductor device
- expected value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Claims (20)
- 半導体デバイスの試験をエミュレートする試験エミュレータであって、
前記半導体デバイスの動作をシミュレートするデバイスシミュレータに対して試験パターンを供給する試験パターン供給手段と、
前記試験パターンに応じて前記デバイスシミュレータから出力される出力信号を予め定められた期待値と比較する比較タイミングを、当該比較タイミングにおける前記期待値に対応付けて予め格納する期待値格納手段と、
前記比較タイミングにおいて前記出力信号が前記期待値と一致した場合に、前記出力信号が前記期待値と一致するマージンの大きさを判断するマージン判断手段と、
前記マージンの大きさが基準値よりも小さい場合に、前記比較タイミングにおけるマージンが小さい旨をユーザに通知する通知手段と
を備えた試験エミュレータ。 - 前記マージン判断手段は、前記比較タイミングを中心とする、前記出力信号が前記期待値と一致する期間のマージンの大きさを判断する請求項1に記載の試験エミュレータ。
- 前記期待値格納手段は、複数の前記比較タイミングと当該複数の比較タイミングのそれぞれにおける前記期待値とを対応付けて格納しており、
前記通知手段は、予め定められた数の、最もマージンの少ない前記比較タイミングを前記ユーザに通知する
請求項2に記載の試験エミュレータ。 - 前記マージン判断手段は、前記比較タイミングにおける、前記出力信号のレベルと前記期待値として定められている基準電圧のレベルとのマージンの大きさを判断する請求項1に記載の試験エミュレータ。
- 前記マージン判断手段は、前記比較タイミングから予め定められた期間だけ離れたタイミングにおける、前記出力信号のレベルと前記期待値として定められている基準電圧のレベルとのマージンの大きさを判断する請求項1に記載の試験エミュレータ。
- 前記通知手段は、前記半導体デバイスの出力端子によって異なる値を前記基準値として用いる請求項1に記載の試験エミュレータ。
- 前記通知手段は、試験期間によって異なる値を前記基準値として用いる請求項1に記載の試験エミュレータ。
- 前記出力信号を表示する出力信号表示手段を更に備え、
前記通知手段は、前記出力信号表示手段に表示された前記出力信号上に、マージンの小さい前記比較タイミングを示す
請求項1に記載の試験エミュレータ。 - 前記試験パターンまたは前記出力信号の変化からの経過時間として前記試験パターンおよび前記比較タイミングを設定するタイミング設定手段と、
前記変化からの経過時間を、実際の半導体デバイスを実際の半導体試験装置によって試験する場合に用いられる各試験サイクル中の時間に変換するタイミング変換手段と
を更に備え、
前記試験パターン供給手段は、前記タイミング変換手段によって変換された、前記試験サイクル中の時間に前記試験パターンを供給し、
前記マージン判断手段は、前記タイミング変換手段によって変換された前記比較タイミングにおいて前記出力信号が前記期待値と一致した場合に、前記マージンの大きさを判断する
請求項1に記載の試験エミュレータ。 - 半導体デバイスの試験をエミュレートする試験エミュレータとしてコンピュータを機能させるエミュレーションプログラムであって、
前記コンピュータを、
前記半導体デバイスの動作をシミュレートするデバイスシミュレータに対して試験パターンを供給する試験パターン供給手段と、
前記試験パターンに応じて前記デバイスシミュレータから出力される出力信号を予め定められた期待値と比較する比較タイミングを、当該比較タイミングにおける前記期待値に対応付けて予め格納する期待値格納手段と、
前記比較タイミングにおいて前記出力信号が前記期待値と一致した場合に、前記出力信号が前記期待値と一致するマージンの大きさを判断するマージン判断手段と、
前記マージンの大きさが基準値よりも小さい場合に、前記比較タイミングにおけるマージンが小さい旨をユーザに通知する通知手段と
を備える試験エミュレータとして機能させるエミュレーションプログラム。 - 前記マージン判断手段は、前記比較タイミングを中心とする、前記出力信号が前記期待値と一致する期間のマージンの大きさを判断する請求項10に記載のエミュレーションプログラム。
- 前記期待値格納手段は、複数の前記比較タイミングと当該複数の比較タイミングのそれぞれにおける前記期待値とを対応付けて格納しており、
前記通知手段は、予め定められた数の、最もマージンの少ない前記比較タイミングを前記ユーザに通知する
請求項11に記載のエミュレーションプログラム。 - 前記マージン判断手段は、前記比較タイミングにおける、前記出力信号のレベルと前記期待値として定められている基準電圧のレベルとのマージンの大きさを判断する請求項10に記載のエミュレーションプログラム。
- 前記マージン判断手段は、前記比較タイミングから予め定められた期間だけ離れたタイミングにおける、前記出力信号のレベルと前記期待値として定められている基準電圧のレベルとのマージンの大きさを判断する請求項10に記載のエミュレーションプログラム。
- 前記通知手段は、前記半導体デバイスの出力端子によって異なる値を前記基準値として用いる請求項10に記載のエミュレーションプログラム。
- 前記通知手段は、試験期間によって異なる値を前記基準値として用いる請求項10に記載のエミュレーションプログラム。
- 前記試験エミュレータは、前記出力信号を表示する出力信号表示手段を更に備え、
前記通知手段は、前記出力信号表示手段に表示された前記出力信号上に、マージンの小さい前記比較タイミングを示す
請求項10に記載のエミュレーションプログラム。 - 半導体デバイスを製造する半導体デバイス製造方法であって、
前記半導体デバイスの回路を設計する回路設計ステップと、
前記半導体デバイスに対して供給する試験パターンを設定する試験パターン設定ステップと、
前記試験パターンを供給した場合に前記半導体デバイスから得られる出力信号を予め定められた期待値と比較する比較タイミングを、当該比較タイミングにおける前記期待値に対応付けて設定する期待値設定ステップと、
前記回路設計ステップにおいて設計された前記半導体デバイスの動作をコンピュータによってシミュレートさせつつ、当該コンピュータによってシミュレートされている前記半導体デバイスに前記試験パターンを供給することによって、当該半導体デバイスから出力されるべき前記出力信号を算出して格納する出力格納ステップと、
前記出力格納ステップにおいて格納された前記出力信号を、前記期待値設定ステップにおいて設定された前記比較タイミングにおいて前記期待値と比較する比較ステップと、
前記比較ステップにおいて前記出力信号が前記期待値と一致した場合に、前記出力信号が前記期待値と一致するマージンの大きさを判断するマージン判断ステップと、
前記マージンの大きさが基準値よりも小さかった場合に、前記半導体デバイスの設計を変更する設計変更ステップと、
前記マージンの大きさが基準値よりも大きかった場合に、前記回路設計ステップにおいて得られた回路に基づいて前記半導体デバイスを製造する製造ステップと
を備える半導体デバイス製造方法。 - 前記製造ステップにおいて製造された前記半導体デバイスに、前記試験パターン設定ステップにおいて設定された試験パターンを与え、前記半導体デバイスから出力される前記出力信号を前記期待値設定ステップにおいて設定された前記期待値と比較することによって前記半導体デバイスを試験する実試験ステップを更に備える請求項18に記載の半導体デバイス製造方法。
- 前記実試験ステップは、前記比較ステップと対比して、前記マージンの小さな比較タイミングにおいて、前記マージンが大きな比較タイミングよりも高い頻度で前記出力信号と前記期待値とを比較する請求項19に記載の半導体デバイス製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004237758A JP4558405B2 (ja) | 2004-08-17 | 2004-08-17 | 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法 |
CN2005800276788A CN101006353B (zh) | 2004-08-17 | 2005-08-15 | 测试模拟器、储存模拟程序的记录媒体以及半导体元件制造方法 |
PCT/JP2005/014923 WO2006019081A1 (ja) | 2004-08-17 | 2005-08-15 | 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法 |
EP05780198A EP1790989B1 (en) | 2004-08-17 | 2005-08-15 | Test emulator, emulation program, and semiconductor device manufacturing method |
KR1020077006089A KR20070062518A (ko) | 2004-08-17 | 2005-08-15 | 시험 에뮬레이터, 에뮬레이션 프로그램, 및 반도체디바이스 제조 방법 |
DE602005017161T DE602005017161D1 (de) | 2004-08-17 | 2005-08-15 | Testemulator, emulationsprogramm und verfahren zur herstellung von halbleiterbauelementen |
TW094127994A TWI396968B (zh) | 2004-08-17 | 2005-08-17 | 測試模擬器、儲存模擬程式的記錄媒體以及半導體元件製造方法 |
US11/211,126 US7506291B2 (en) | 2004-08-17 | 2005-08-24 | Test emulator, emulation program and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004237758A JP4558405B2 (ja) | 2004-08-17 | 2004-08-17 | 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006058042A JP2006058042A (ja) | 2006-03-02 |
JP4558405B2 true JP4558405B2 (ja) | 2010-10-06 |
Family
ID=35907468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004237758A Expired - Fee Related JP4558405B2 (ja) | 2004-08-17 | 2004-08-17 | 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7506291B2 (ja) |
EP (1) | EP1790989B1 (ja) |
JP (1) | JP4558405B2 (ja) |
KR (1) | KR20070062518A (ja) |
CN (1) | CN101006353B (ja) |
DE (1) | DE602005017161D1 (ja) |
TW (1) | TWI396968B (ja) |
WO (1) | WO2006019081A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4820560B2 (ja) | 2005-03-07 | 2011-11-24 | 株式会社アドバンテスト | 試験装置、試験方法、電子デバイスの生産方法、試験シミュレータ、及び試験シミュレーション方法 |
JP4684183B2 (ja) * | 2006-08-09 | 2011-05-18 | 株式会社日立ハイテクエンジニアリングサービス | 半導体試験装置のテストプログラム生成システム |
JP4886615B2 (ja) * | 2007-06-22 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | テスト装置及びパタン生成装置 |
KR20110003182A (ko) | 2009-07-03 | 2011-01-11 | 삼성전자주식회사 | 인쇄 회로 기판 설계 방법 및 인쇄 회로 기판을 포함하는 패키지 테스트 디바이스 |
US20130024178A1 (en) * | 2011-07-20 | 2013-01-24 | Narendran Kumaragurunathan | Playback methodology for verification components |
US9404743B2 (en) * | 2012-11-01 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for validating measurement data |
US10204188B2 (en) * | 2015-03-13 | 2019-02-12 | Samsung Electronics Co., Ltd. | Systems, methods and computer program products for analyzing performance of semiconductor devices |
US9886536B2 (en) * | 2015-04-27 | 2018-02-06 | Zipalog, Inc. | System and method for passive verification |
TWI559325B (zh) * | 2015-10-22 | 2016-11-21 | 力成科技股份有限公司 | 高頻記憶體之測試裝置及測試方法 |
JP6798834B2 (ja) * | 2016-09-09 | 2020-12-09 | Necプラットフォームズ株式会社 | 検査装置、検査システム、検査方法、及び検査プログラム |
CN112632883B (zh) * | 2020-12-21 | 2022-04-29 | 南京华大九天科技有限公司 | 器件模型的仿真结果的测试方法、装置、设备和介质 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03245072A (ja) * | 1990-02-22 | 1991-10-31 | Nec Corp | テスト方式 |
US5794008A (en) * | 1996-02-28 | 1998-08-11 | Raytheon Company | Electrical network modeling tool and analyzer |
JPH11237440A (ja) * | 1998-02-20 | 1999-08-31 | Kawasaki Steel Corp | 集積回路テスト用データ作成方法及び装置 |
US6370675B1 (en) * | 1998-08-18 | 2002-04-09 | Advantest Corp. | Semiconductor integrated circuit design and evaluation system using cycle base timing |
US6308292B1 (en) * | 1998-12-08 | 2001-10-23 | Lsi Logic Corporation | File driven mask insertion for automatic test equipment test pattern generation |
GB2351164A (en) * | 1999-06-15 | 2000-12-20 | Seiko Epson Corp | Semiconductor device simulation method and simulator |
JP2001255357A (ja) * | 2000-01-07 | 2001-09-21 | Advantest Corp | テストパターン妥当性検証方法及びその装置 |
CN1169195C (zh) * | 2000-06-16 | 2004-09-29 | 松下电器产业株式会社 | 结构评价方法、半导体装置的制造方法及记录媒体 |
JP4032612B2 (ja) * | 2000-06-29 | 2008-01-16 | コニカミノルタホールディングス株式会社 | 動作周波数測定装置および画像形成装置 |
US7089517B2 (en) | 2000-09-29 | 2006-08-08 | Advantest Corp. | Method for design validation of complex IC |
JP2003222659A (ja) * | 2002-01-31 | 2003-08-08 | Umc Japan | 解析シミュレータ、解析シミュレート方法及び解析シミュレートプログラム |
JP2004192315A (ja) * | 2002-12-11 | 2004-07-08 | Advantest Corp | 半導体試験装置のtdl機械語プログラム生成装置 |
JP2004237758A (ja) | 2003-02-03 | 2004-08-26 | Ichikoh Ind Ltd | 車両用ドアミラー |
-
2004
- 2004-08-17 JP JP2004237758A patent/JP4558405B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-15 DE DE602005017161T patent/DE602005017161D1/de active Active
- 2005-08-15 EP EP05780198A patent/EP1790989B1/en not_active Expired - Fee Related
- 2005-08-15 KR KR1020077006089A patent/KR20070062518A/ko not_active Application Discontinuation
- 2005-08-15 CN CN2005800276788A patent/CN101006353B/zh active Active
- 2005-08-15 WO PCT/JP2005/014923 patent/WO2006019081A1/ja active Application Filing
- 2005-08-17 TW TW094127994A patent/TWI396968B/zh not_active IP Right Cessation
- 2005-08-24 US US11/211,126 patent/US7506291B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2006019081A1 (ja) | 2006-02-23 |
DE602005017161D1 (de) | 2009-11-26 |
EP1790989A4 (en) | 2008-07-23 |
JP2006058042A (ja) | 2006-03-02 |
EP1790989A1 (en) | 2007-05-30 |
KR20070062518A (ko) | 2007-06-15 |
US7506291B2 (en) | 2009-03-17 |
CN101006353B (zh) | 2010-08-11 |
US20060064607A1 (en) | 2006-03-23 |
EP1790989B1 (en) | 2009-10-14 |
TWI396968B (zh) | 2013-05-21 |
TW200609720A (en) | 2006-03-16 |
CN101006353A (zh) | 2007-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1790989B1 (en) | Test emulator, emulation program, and semiconductor device manufacturing method | |
US6363509B1 (en) | Method and apparatus for transforming system simulation tests to test patterns for IC testers | |
TW451129B (en) | Semiconductor integrated circuit evaluation system | |
JP4508657B2 (ja) | Asic/soc製造におけるプロトタイプホールドを回避するための製造方法と装置 | |
US9141736B2 (en) | Method for power estimation for virtual prototyping models for semiconductors | |
US20050102640A1 (en) | Verification apparatus, verification method, and program | |
KR20000017333A (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
EP1801603B1 (en) | Test simulator, test simulation program and recording medium | |
CN114662427B (zh) | 一种逻辑***设计的调试方法及设备 | |
JP4820560B2 (ja) | 試験装置、試験方法、電子デバイスの生産方法、試験シミュレータ、及び試験シミュレーション方法 | |
US8027825B2 (en) | Structure for testing an operation of integrated circuitry | |
JP2003141206A (ja) | Lsiテスト・データのタイミング検証方法およびlsiテスト・データのタイミング検証プログラム | |
CN117330935A (zh) | 一种集成电路测试方法、装置、介质 | |
CN117094269A (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
CN107329869B (zh) | 一种片上***的仿真方法及装置 | |
US7277840B2 (en) | Method for detecting bus contention from RTL description | |
EP0150260A2 (en) | Method for sensing and simulating digital logic states | |
JPH09305649A (ja) | 論理シミュレーション装置 | |
TWI261297B (en) | Chip manufacturing process capable of testing efficiency in advance and its test method | |
JP2011059767A (ja) | タイミングライブラリ検査装置、タイミングライブラリ検査方法、及びタイミングライブラリ検査プログラムを格納する記憶媒体 | |
CN118395918A (en) | Chip simulation method and device based on software and hardware, test terminal and medium | |
JP2000029924A (ja) | 論理シミュレーション波形表示システム | |
JPH08101852A (ja) | 論理シミュレーションシステム | |
JP2013029893A (ja) | 消費電力解析装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |