JPH09326396A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH09326396A
JPH09326396A JP14057996A JP14057996A JPH09326396A JP H09326396 A JPH09326396 A JP H09326396A JP 14057996 A JP14057996 A JP 14057996A JP 14057996 A JP14057996 A JP 14057996A JP H09326396 A JPH09326396 A JP H09326396A
Authority
JP
Japan
Prior art keywords
semiconductor
integrated circuit
substrate
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14057996A
Other languages
English (en)
Inventor
Teruo Kato
照男 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14057996A priority Critical patent/JPH09326396A/ja
Publication of JPH09326396A publication Critical patent/JPH09326396A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 貼り合わせＳＯＩウェハに関するゲッタリン
グ法を提供する。 【解決手段】 半導体支持基板２上にＢＯＸ３、ＢＯＸ
３上に表面シリコン層４を有し、表面シリコン層４に半
導体集積回路素子が形成された半導体集積回路装置１に
おいて、半導体支持基板２の全体にゲッタリング領域と
して酸素析出物５を形成し、表面シリコン層４に存在す
る重金属原子等の不純物を、ＢＯＸ３を介して酸素析出
物５にトラップすることにより表面シリコン層４の不純
物濃度を低下させる。また、ゲッタリング領域として
は、半導体支持基板２の裏面に形成した多結晶シリコン
膜、シリコン窒化膜あるいは機械的損傷層とすることが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造技術に関し、特に、高速・低消費電力
ＬＳＩの製造に用いられる貼り合わせＳＯＩ（Silicon
on Insulator）ウェハのゲッタリングに適用して有効な
技術に関するものである。
【０００２】
【従来の技術】高速・低消費電力ＬＳＩへの適用を目的
として、素子と半導体基板との接合容量を小さくするこ
とができるＳＯＩ技術が注目されている。
【０００３】ＳＯＩ構造を有するウェハ、すなわちＳＯ
Ｉウェハについては、たとえば、昭和５９年１１月３０
日、株式会社オーム社発行、「ＬＳＩハンドブック」、
ｐ３８８〜ｐ３９０に詳しく記載されている。以下簡単
に説明する。
【０００４】ＳＯＩウェハは、一般に、三層構造を成し
ている。最上層（以下表面シリコン層と称する）は厚さ
0.１μｍ〜数μｍの単結晶シリコン層であり、ここに半
導体集積回路素子が形成される。中間層として、厚さ数
百ｎｍの埋め込みＳｉＯ2 膜（以下ＢＯＸと称する）を
有し、最下層にシリコン基板を有するものである。
【０００５】このようなＳＯＩウェハにおいても、シリ
コンウェハと同様に、半導体集積回路素子が形成される
領域となる表面シリコン層に含まれる金属原子あるいは
欠陥等の不純物をゲッタリングして、半導体集積回路素
子の性能を向上させる技術が必要である。
【０００６】ＳＯＩウェハにおけるゲッタリング技術と
して、特開平６−６１２３５号公報がある。すなわち、
デバイスの高電気的信頼度、高歩留まり可能なＳＯＩ構
造の半導体集積回路装置およびその製造方法を提供する
ことを目的として、ウェハ貼り合わせ技術を用いて、Ｓ
ＯＩ構造の半導体集積回路用基板の埋め込み酸化膜の直
上に高濃度インプラ層、多結晶シリコン層等のゲッタリ
ング層を設けたものである。
【０００７】また、従来、重金属原子はＢＯＸをほとん
ど透過しないと見なされていたため、ＳＯＩウェハに対
して、従来のイントリンシックゲッタリング法やイクス
トリンシックゲッタリング法は適用できないと考えら
れ、有効なゲッタリング法が提案されなかった。
【０００８】ところが、Ｊ．Ｊａｂ１ｏｎｓｋｉ他、
Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．、第１４２巻第
６号２０５９頁、１９９５年６月、において、ＳＩＭＯ
Ｘウェハを用いた実験から厚さ数百ｎｍのＢＯＸを重金
属原子が透過することが報告され、ＳＩＭＯＸウェハに
対するゲッタリング法が提案されている。この提案を簡
単に説明すると、ＢＯＸ直下のイオン注入ダメージ層に
表面シリコン層中の重金属原子をゲッターさせるもので
ある。
【０００９】
【発明が解決しようとする課題】上記特開平６−６１２
３５号公報に示された技術は、0.１μｍ〜数μｍの厚さ
を有する表面シリコン層とＢＯＸとの間にゲッタリング
層を設けるものであり、そのような薄い表面シリコン層
の下部にゲッタリング層を設けることはプロセス上の困
難を伴うものである。
【００１０】また、前記Ｊ．Ｊａｂ１ｏｎｓｋｉ他の文
献に示された技術は、ＢＯＸ下部にゲッタリング層を設
けるものではあるが、ゲッタリング層は、ＢＯＸ形成
後、表面シリコン層を通してイオン注入によりダメージ
層として形成されるものであるため、半導体集積回路素
子の性能に影響する表面シリコン層の品質を高く保つこ
とが困難である。
【００１１】本発明の目的は、高いゲッタリング能力を
有するゲッタリング層を備えた半導体集積回路装置を提
供することにある。
【００１２】本発明の他の目的は、そのような半導体集
積回路装置の簡易な製造方法を提供することにある。
【００１３】本発明のさらに他の目的は、ゲッタリング
層により不純物をゲッタリングし、半導体集積回路装置
の性能を向上することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１６】（１）本発明の半導体集積回路装置は、半
導体支持基板と半導体支持基板上に設けられた絶縁層と
絶縁層上に設けられた半導体薄膜層とを有する半導体集
積回路用基板の半導体薄膜層に半導体集積回路素子が形
成された半導体集積回路装置であって、半導体支持基板
にゲッタリング領域を設けたものである。
【００１７】このような半導体集積回路装置によれば、
ＳＯＩで例示される半導体集積回路用基板の半導体支持
基板にゲッタリング領域を設けたため、絶縁層上に設け
られた半導体薄膜層にゲッタリング領域を設ける必要が
なく、その半導体薄膜層に形成された半導体集積回路素
子の性能を向上することができる。
【００１８】すなわち、製造工程が複雑となる半導体薄
膜層と絶縁層との界面にゲッタリング領域を設ける従来
の構成ではなく半導体支持基板にゲッタリング領域を設
ける構成を採用することにより、有効なゲッタリング領
域を容易な製造方法により形成することができる。
【００１９】（２）本発明の半導体集積回路装置は、前
記（１）記載の半導体集積回路装置であって、ゲッタリ
ング領域を半導体支持基板全体に分布した酸素析出物と
したものである。
【００２０】このような半導体集積回路装置によれば、
ゲッタリング領域を半導体支持基板全体に分布した酸素
析出物とすることにより、半導体集積回路素子の性能を
向上することができる。すなわち、半導体薄膜層中に存
在する金属あるいは欠陥等の不純物を、酸素析出物によ
り形成された歪み領域にゲッタリングし、半導体薄膜層
中の不純物を低減することができる。
【００２１】また、酸素析出物からなるゲッタリング領
域を半導体薄膜層ではなく半導体支持基板に設けること
により、半導体薄膜層とは分離してゲッタリング領域を
形成することが可能である。そのため、アニール温度の
履歴を工夫して半導体薄膜層にデヌーデッドゾーンを形
成する必要がなく、製造工程を簡略化することができ
る。
【００２２】（３）本発明の半導体集積回路装置は、前
記（１）記載の半導体集積回路装置であって、ゲッタリ
ング領域を、半導体支持基板と絶縁層との界面に形成さ
れたリン（Ｐ）が高濃度に導入された不純物拡散層とし
たものである。
【００２３】このような半導体集積回路装置によれば、
半導体集積回路素子の性能を向上することができる、ま
た、製造工程を簡略化することができる、さらに、高濃
度のリン（Ｐ）が導入された不純物拡散層を設けたた
め、金属元素の固容限の増大による化学的な作用によっ
て金属不純物をゲッタリングすることができる。
【００２４】（４）本発明の半導体集積回路装置は、前
記（１）記載の半導体集積回路装置であって、ゲッタリ
ング領域を、半導体薄膜層を表面とする半導体支持基板
の裏面に設けられた薄膜またはストレス発生領域により
形成するものである。
【００２５】このような半導体集積回路装置によれば、
ゲッタリング領域を半導体支持基板の裏面に設けられた
薄膜またはストレス発生領域により形成するため、半導
体集積回路素子の性能を向上することができ、また、製
造工程を簡略化できる。すなわち、ゲッタリング領域を
有さない半導体集積回路用基板に、ゲッタリング領域を
付加した構造であるため、ゲッタリング領域の形成を半
導体集積回路装置の製造工程の任意の段階で比較的自由
に行うことができる。これにより、半導体集積回路装置
の製造工程全体の最適化を図ることが容易となる。
【００２６】（５）本発明の半導体集積回路装置は、前
記（１）または（４）記載の半導体集積回路装置であっ
て、薄膜をポリシリコン薄膜としたものである。
【００２７】このような半導体集積回路装置によれば、
ゲッタリング領域である薄膜をポリシリコン薄膜とする
ため、金属不純物のゲッタリングを有効に行うことがで
き、半導体集積回路装置の性能を向上することができ
る。
【００２８】すなわち、ポリシリコン薄膜をゲッタリン
グ領域とすることにより、そのポリシリコン薄膜と半導
体支持基板の裏面との界面に形成されるストレスによる
歪み場の作用のみならず、ポリシリコン薄膜内に存在す
る結晶欠陥、特にポリシリコン薄膜を構成するシリコン
粒の粒界の作用による金属不純物のゲッタリング能力を
増大させることができる。
【００２９】（６）本発明の半導体集積回路装置は、前
記（１）または（４）記載の半導体集積回路装置であっ
て、ストレス発生領域を、裏面に噴射された微粒子の衝
突による表面粗化処理、または裏面に形成された窒化シ
リコン膜との応力差によって形成するものである。
【００３０】このような半導体集積回路装置によれば、
ストレス発生領域を裏面に噴射された微粒子の衝突によ
る表面粗化処理、または裏面に形成された窒化シリコン
膜との応力差によって形成しているため、金属不純物の
ゲッタリングを有効に行うことができ、半導体集積回路
装置の性能を向上することができる。
【００３１】すなわち、半導体支持基板の裏面への微粒
子の衝突による表面粗化処理あるいは窒化シリコン膜の
形成は、その処理あるいは形成された領域に大きなスト
レスを発生させるものであり、このストレスによる歪み
場の形成は、金属不純物のゲッタリングを非常に有効に
行うものである。
【００３２】（７）本発明の半導体集積回路装置の製造
方法は、半導体支持基板上の絶縁層上に設けられた半導
体薄膜層に半導体集積回路素子を有し、半導体支持基板
にゲッタリング領域を有する半導体集積回路装置の製造
方法であって、（ａ）半導体支持基板となる第１の半導
体基板にゲッタリング領域を形成する工程、（ｂ）半導
体薄膜層となる第２の半導体基板の表面にシリコン酸化
膜を形成し、シリコン酸化膜が形成された第２の半導体
基板とゲッタリング領域を有する第１の半導体基板とを
接合して接合基板を形成する工程、（ｃ）接合基板のう
ち第２の半導体基板にかかる部分を研磨し半導体薄膜層
を形成する工程、を有するものである。
【００３３】このような半導体集積回路装置の製造方法
によれば、第１の半導体基板にゲッタリング領域を形成
し、別に作成した第２の半導体基板と貼り合わせること
により半導体集積回路用基板を形成するため、ゲッタリ
ング領域の製造工程によって半導体集積回路素子が形成
される半導体薄膜層が影響を受けることがない。この結
果、半導体集積回路素子の性能に影響する半導体薄膜層
の品質をゲッタリング領域の製造工程によって劣化させ
ることなく良好に保持することができる。
【００３４】（８）本発明の半導体集積回路装置の製造
方法は、前記（７）記載の半導体集積回路装置の製造方
法であって、ゲッタリング領域を、第１の半導体基板を
熱処理することにより形成される半導体支持基板全体に
分布した酸素析出物、または、第１の半導体基板にリン
（Ｐ）をイオン注入または熱拡散することにより形成さ
れ、半導体支持基板と絶縁層との界面に形成された不純
物拡散層、の何れかとするものである。
【００３５】このような半導体集積回路装置の製造方法
によれば、酸素析出物あるいは不純物拡散層は、半導体
集積回路素子の性能に影響する半導体薄膜層を含む第２
の半導体基板とは別に製造することができ、また、第２
の半導体基板の物性変化を考慮することなく酸素析出物
あるいは不純物拡散層の製造の工程条件を最適化するこ
とができる。
【００３６】（９）本発明の半導体集積回路装置の製造
方法は、半導体支持基板上の絶縁層上に設けられた半導
体薄膜層に半導体集積回路素子を有し、半導体支持基板
にゲッタリング領域を有する半導体集積回路装置の製造
方法であって、（ａ）半導体薄膜層となる第２の半導体
基板の表面にシリコン酸化膜を形成し、シリコン酸化膜
が形成された第２の半導体基板と半導体支持基板となる
第１の半導体基板とを接合して接合基板を形成する工
程、（ｂ）接合基板の両面または第１の半導体基板側に
ゲッタリング領域を形成する工程、（ｃ）接合基板のう
ち、第２の半導体基板にかかる部分を研磨し、半導体薄
膜層を形成する工程、を有するものである。
【００３７】このような半導体集積回路装置の製造方法
によれば、第１の半導体基板と第２の半導体基板とを貼
り合わせた後にゲッタリング領域をその両面あるいは第
１の半導体基板面に形成するため、製造工程を簡略化す
ることができる。すなわち、第１の半導体基板側つまり
半導体集積回路素子用基板の裏面に薄膜を形成してこれ
をゲッタリング領域とする場合には、あらかじめゲッタ
リング領域を第１の半導体基板に設けた後に第２の半導
体基板と貼り合わせる工程を採用するよりも、第１およ
び第２の半導体基板を貼り合わせた後にゲッタリング領
域を設ける方が、薄膜形成時に発生する汚染を貼り合わ
せ前に除去する必要がないため、工程が簡略化でき、有
利である。
【００３８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００３９】（実施の形態１）図１は、本発明の一実施
の形態である半導体集積回路装置の一例を示した要部断
面図である。
【００４０】本実施の形態１の半導体集積回路装置１
は、半導体支持基板２、半導体支持基板２上に形成され
た絶縁層であるＢＯＸ３およびＢＯＸ３上に形成された
半導体薄膜層である表面シリコン層４からなるＳＯＩ構
造を有するものであり、表面シリコン層４には図示しな
いが半導体集積回路素子が形成されている。
【００４１】半導体支持基板２は、ゲッタリングのサイ
トとなる酸素析出物５を有する。酸素析出物５は、半導
体支持基板２の全体にほぼ均一に分布し、その密度は１
０4〜１０6 個／ｃｍ3 である。
【００４２】このような半導体集積回路装置１によれ
ば、表面シリコン層４に存在する不純物を、ＢＯＸ３を
介して半導体支持基板２内に存在する酸素析出物５によ
りゲッタリングすることができる。これにより、表面シ
リコン層４に形成された半導体集積回路素子の性能を向
上することができ、半導体集積回路装置１の高性能化、
歩留まり向上を図ることができる。
【００４３】次に、本実施の形態１の半導体集積回路装
置１の製造方法を図２〜図７に従って説明する。
【００４４】まず、第１の半導体基板であるシリコンウ
ェハ６を用意する（図２）。シリコンウェハ６は、半導
体支持基板２となるものである。
【００４５】シリコンウェハ６の結晶特性は、たとえ
ば、面方位（１００）、導電形Ｎ形、抵抗率１０Ω・ｃ
ｍ、酸素濃度ｌ×１０18原子／ｃｍ3 、直径１２５ｍ
ｍ、厚さ５５０μｍとすることができる。
【００４６】次に、シリコンウェハ６をアニールするこ
とにより、ウェハ内部に酸素析出核７を形成する（図
３）。アニール条件は、Ｎ２雰囲気中、温度を７５０
℃、処理時間を５時間とすることができる。
【００４７】次に、第２の半導体基板であるシリコンウ
ェハ８を用意する（図４）。シリコンウェハ８は、ＳＯ
Ｉウェハの素子が形成される側のボンドウェハとなるも
のである。
【００４８】シリコンウェハ８の結晶特性は、たとえ
ば、面方位（１００）、導電形Ｎ形、抵抗率１０Ω・ｃ
ｍ、酸素濃度８×１０17原子／ｃｍ3 、直径１２５ｍ
ｍ、厚さ５５０μｍとすることができる。
【００４９】次に、シリコンウェハ８を熱酸化して、表
面に厚さ５００ｎｍのＢＯＸ３を形成し、ボンドウェハ
９とする（図５）。
【００５０】次に、シリコンウェハ６とボンドウェハ９
を、鏡面側を互いに対向させて重ね合わせた後、Ｎ２雰
囲気中で１０５０℃、３時間のアニールを行って、両者
を強固に接着させるとともに、シリコンウェハ６内に形
成しておいた酸素析出核７を酸素析出物１０に成長させ
る（図６）。これにより貼り合わせウェハ１１が得られ
る。
【００５１】次に、貼り合わせウェハ１１のボンドウェ
ハ９側の面を、平面研削盤で所定の表面シリコン層４の
厚さより数十μｍ厚い厚さまで除去し、その後化学的機
械的研磨法により所定の表面シリコン層４の厚さ（例え
ば２μｍ）まで研磨する（図７）。このようにして、Ｂ
ＯＸ３の下の半導体支持基板２の中にゲッタリングサイ
トとなる酸素析出物１０を有する半導体集積回路用基板
が形成される。
【００５２】最後に、表面シリコン層４の表面に公知の
技術を用いて半導体集積回路素子を形成し、半導体集積
回路装置１が完成する。
【００５３】このような半導体集積回路装置１の製造方
法によれば、第１の半導体基板である半導体支持基板２
にゲッタリング領域である酸素析出物１０を形成し、別
に作成した第２の半導体基板であるボンドウェハ９を貼
り合わせることにより半導体集積回路用基板を形成する
ため、酸素析出物１０の形成工程によって受ける表面シ
リコン層４の影響を回避することができ、この結果、半
導体集積回路装置１の性能を向上することができる。
【００５４】また、酸素析出核７と表面シリコン層４を
含む第２の半導体基板とを別に製造することができるた
め、第２の半導体基板の物性変化を考慮することなく酸
素析出核７の密度を高めるための工程条件の最適化を図
ることができる。
【００５５】（実施の形態２）図８は、本発明の他の実
施の形態である半導体集積回路装置の一例を示した要部
断面図である。
【００５６】本実施の形態２の半導体集積回路装置１２
は、半導体支持基板１３、半導体支持基板１３上に形成
された絶縁層であるＢＯＸ３およびＢＯＸ３上に形成さ
れた半導体薄膜層である表面シリコン層４からなるＳＯ
Ｉ構造を有するものであり、表面シリコン層４には図示
しないが半導体集積回路素子が形成されている。
【００５７】また、半導体支持基板１３の裏面には、多
結晶シリコン膜１４が約１μｍの膜厚で形成されてい
る。この多結晶シリコン膜１４が、ゲッタリング領域と
なる。
【００５８】このような半導体集積回路装置１２によれ
ば、表面シリコン層４に存在する不純物を、ＢＯＸ３お
よび半導体支持基板１３を介して多結晶シリコン膜１４
にゲッタリングすることにより、表面シリコン層４に形
成された半導体集積回路素子の性能を向上することがで
き、半導体集積回路装置１２の高性能化、歩留まり向上
を図ることができる。
【００５９】次に、本実施の形態２の半導体集積回路装
置１２の製造方法を図９〜図１１に従って説明する。
【００６０】まず、第２の半導体基板であるシリコンウ
ェハ１５を用意し、シリコンウェハ１５を熱酸化して、
表面に厚さ５００ｎｍのＢＯＸ３を形成する（図９）。
シリコンウェハ１５は、ＳＯＩウェハの素子が形成され
る側のボンドウェハとなるものである。
【００６１】シリコンウェハ１５の結晶特性は、たとえ
ば、面方位（１００）、導電形Ｎ形、抵抗率１０Ω・ｃ
ｍ、直径１２５ｍｍ、厚さ５５０μｍとすることができ
る。
【００６２】次に、シリコンウェハ１５と同一の結晶特
性を有するシリコンウェハ１６を用意し、シリコンウェ
ハ１５とシリコンウェハ１６を鏡面側を互いに対向させ
て重ね合わせた後、Ｎ２雰囲気中で、温度を１０５０
℃、処理時間を３時間としてアニールを行い、両者を強
固に接着させ、貼り合わせウェハ１７を得る（図１
０）。シリコンウェハ１６は半導体支持基板１３となる
ものである。
【００６３】次に、貼り合わせウェハ１７の両面に、公
知のＣＶＤ法を用いて多結晶シリコン膜１４を約１μｍ
の厚さになるまで堆積する（図１１）。
【００６４】次に、貼り合わせウェハ１７のシリコンウ
ェハ１５側の面を、平面研削盤で所定の表面シリコン層
４の厚さより数十μｍ厚い厚さまで除去し、その後化学
的機械的研磨法により所定の表面シリコン層４の厚さ
（例えば２μｍ）まで研磨する。このようにして、半導
体支持基板１３の裏面にゲッタリング領域となる多結晶
シリコン膜１４を有する半導体集積回路用基板が形成さ
れる。
【００６５】最後に、表面シリコン層４の表面に公知の
技術を用いて半導体集積回路素子を形成し、図８に示す
半導体集積回路装置１２が完成する。
【００６６】このような半導体集積回路装置１２の製造
方法によれば、シリコンウェハ１５とシリコンウェハ１
６とを貼り合わせた後に多結晶シリコン膜１４を形成す
るため、製造工程を簡略化することができる。すなわ
ち、第１の半導体基板であるシリコンウェハ１６側にあ
らかじめ多結晶シリコン膜１４を形成してシリコンウェ
ハ１５と貼り合わせるよりも、貼り合わせた後に多結晶
シリコン膜１４を設ける方が、薄膜形成時に発生する汚
染を貼り合わせ前に除去する必要がないため、工程が簡
略化でき、有利である。
【００６７】なお、本実施の形態２では、ゲッタリング
領域として多結晶シリコン膜１４の例を示したが、窒化
シリコン膜の形成、あるいはサンドブラストによる表面
粗化処理であってもよい。この場合、不純物のゲッタリ
ングは、形成された窒化シリコン膜と半導体支持基板１
３との界面、あるいは粗化された領域のストレスによる
歪み場の発生によって不純物が効率よくゲッタリングさ
れる。また、これらの処理は一般に低温度で処理される
ため、デバイス特性に影響を与えることが少ない。な
お、この場合、貼り合わせウェハ１７を形成する雰囲気
は、Ｎ2 の他に酸素とすることができる。このようなと
きには、機械的欠陥部分に酸素誘起積層欠陥が形成さ
れ、さらにゲッタリングの効果を上げることができる。
【００６８】また、機械的なストレスの発生を目的とし
たゲッタリング領域の例として、窒化シリコン膜の例を
示したが、炭化シリコン膜、酸化アルミニウム膜、窒化
チタン等の薄膜であってもよい。
【００６９】（実施の形態３）図１２は、本発明のさら
に他の実施の形態である半導体集積回路装置の一例を示
した要部断面図である。
【００７０】本実施の形態３の半導体集積回路装置１８
は、半導体支持基板１３、半導体支持基板１３上に形成
された絶縁層であるＢＯＸ３およびＢＯＸ３上に形成さ
れた半導体薄膜層である表面シリコン層４からなるＳＯ
Ｉ構造を有するものであり、表面シリコン層４には図示
しないが半導体集積回路素子が形成されている。
【００７１】また、半導体支持基板１３とＢＯＸ３の界
面には、リン（Ｐ）が高濃度に導入された不純物拡散層
１９が形成されている。この不純物拡散層１９が、ゲッ
タリング領域となる。
【００７２】このような半導体集積回路装置１８によれ
ば、表面シリコン層４に存在する不純物を、ＢＯＸ３を
介して不純物拡散層１９にゲッタリングすることによ
り、表面シリコン層４に形成された半導体集積回路素子
の性能を向上することができ、半導体集積回路装置１８
の高性能化、歩留まり向上を図ることができる。
【００７３】次に、本実施の形態３の半導体集積回路装
置１８の製造方法を図１３〜図１５に従って説明する。
【００７４】まず、第１の半導体基板であるシリコンウ
ェハ１３を用意する（図１３）。
【００７５】シリコンウェハ１３の結晶特性は、たとえ
ば、面方位（１００）、導電形Ｎ形、抵抗率１０Ω・ｃ
ｍ、直径１２５ｍｍ、厚さ５５０μｍとすることができ
る。
【００７６】次に、シリコンウェハ１３の鏡面側にリン
（Ｐ）をドーピングすることにより不純物拡散層１９を
形成する（図１４）。
【００７７】リン（Ｐ）をドーピングする方法は、たと
えば、熱拡散法を用いることができる。この場合、ＰＯ
Ｃｌ3 を拡散ソースにして、９５０℃で１５分間堆積す
ることによりリン濃度が約１×１０21原子／ｃｍ3 のリ
ンガラス層を形成し、Ｎ2 雰囲気中で１０００℃、３０
分のアニールを行い、深さ１μｍ、濃度１×１０20原子
／ｃｍ3 のリン拡散層を形成することができる。
【００７８】また、リン（Ｐ）をドーピングする方法と
して、たとえば、イオン注入法を例示することができ
る。この場合、Ｐ+ イオンをエネルギ１００ｋｅＶ、ド
ーズ量１×１０16イオン／ｃｍ2 で注入した後、Ｎ2 雰
囲気中で１０００℃、３０分のアニールを行い、深さ１
μｍ、濃度１×１０20原子／ｃｍ3 のリン拡散層を形成
することができる。
【００７９】次に、実施の形態１で説明したシリコンウ
ェハ８を用意し、この表面にＢＯＸ３を形成してボンド
ウェハ９を形成する（図５）。シリコンウェハ８、ＢＯ
Ｘ３およびボンドウェハ９については実施の形態１と同
様であるため説明を省略する。
【００８０】次に、シリコンウェハ１３とボンドウェハ
９を、鏡面側を互いに対向させて重ね合わせた後、Ｎ2
雰囲気中で１０５０℃、３時間のアニールを行って、両
者を強固に接着させ、貼り合わせウェハ２１を得る（図
１５）。
【００８１】次に、貼り合わせウェハ２１のボンドウェ
ハ９側の面を、平面研削盤で所定の表面シリコン層４の
厚さより数十μｍ厚い厚さまで除去し、その後化学的機
械的研磨法により所定の表面シリコン層４の厚さ（例え
ば２μｍ）まで研磨する。このようにして、半導体支持
基板１３とＢＯＸ３との界面にゲッタリング領域となる
不純物拡散層１９を有する半導体集積回路用基板が形成
される。
【００８２】最後に、表面シリコン層４の表面に公知の
技術を用いて半導体集積回路素子を形成し、図１２に示
す半導体集積回路装置１８が完成する。
【００８３】このような半導体集積回路装置１８の製造
方法によれば、ゲッタリング領域となる不純物拡散層１
９の形成と、半導体集積回路装置の性能に影響する表面
シリコン層４およびＢＯＸ３を有するボンドウェハ９の
形成を分離して行うため、表面シリコン層４およびＢＯ
Ｘ３の界面の物性が、不純物拡散層１９の形成による影
響を受けることがない。たとえば、ＢＯＸ３を形成した
後にＢＯＸ３を介して不純物を熱拡散あるいはイオンド
ーピングする場合には、ＢＯＸ３内での導入される不純
物原子の残留等を発生する可能性があるが、本実施の形
態３の製造方法では、このような不具合は生じない。こ
の結果、半導体集積回路装置の性能向上、歩留まり向上
に寄与することができる。
【００８４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
【００８５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００８６】（１）従来難しいと考えられてきた、貼り
合わせＳＯＩウェハへのゲッタリング技術の適用が可能
となった。すなわち、絶縁層である埋め込みＳｉＯ2 膜
の下部の半導体支持基板にゲッタリング領域を設けるこ
とにより、半導体デバイスの製造工程で入り込む汚染重
金属をこれらのゲッタリング領域にトラップすることが
でき、素子の電気特性およびプローブ歩留の向上を図る
ことが可能となる。また、半導体支持基板にゲッタリン
グ領域を設けたため、絶縁層上に設けられた半導体薄膜
層にゲッタリング領域を設ける必要がなく、その半導体
薄膜層に形成された半導体集積回路素子の性能を向上す
ることができる。
【００８７】（２）ゲッタリング領域を半導体支持基板
全体に分布した酸素析出物とすることにより、半導体集
積回路素子の性能を向上することができる。また、酸素
析出物からなるゲッタリング領域を半導体薄膜層ではな
く半導体支持基板に設けることにより、半導体薄膜層と
は分離してゲッタリング領域を形成することが可能とな
り、半導体薄膜層にデヌーデッドゾーンを形成する必要
がなく、製造工程を簡略化することができる。
【００８８】（３）高濃度のリン（Ｐ）が導入された不
純物拡散層を設けたため、金属元素の固容限の増大によ
る化学的な作用によって金属不純物をゲッタリングする
ことができる。
【００８９】（４）ゲッタリング領域を半導体支持基板
の裏面に設けられた薄膜またはストレス発生領域により
形成するため、ゲッタリング領域を有さない半導体集積
回路用基板にゲッタリング領域を付加した構造となり、
ゲッタリング領域の形成を半導体集積回路装置の製造工
程の任意の段階で比較的自由に行うことができる。これ
により、半導体集積回路装置の製造工程全体の最適化を
図ることが容易となる。
【００９０】（５）ゲッタリング領域である薄膜をポリ
シリコン薄膜あるいは窒化シリコン膜とするため、また
はゲッタリング領域を裏面に噴射された微粒子の衝突に
よる表面粗化処理により形成するため、金属不純物のゲ
ッタリングを有効に行うことができ、半導体集積回路装
置の性能を向上することができる。
【００９１】（６）第１の半導体基板にゲッタリング領
域を形成し、別に作成した第２の半導体基板と貼り合わ
せることにより半導体集積回路用基板を形成するため、
ゲッタリング領域の製造工程によって受ける半導体薄膜
層への影響を回避することができ、この結果、半導体集
積回路素子の性能に影響する半導体薄膜層の品質をゲッ
タリング領域の製造工程によって劣化させることなく良
好に保持することができる。
【００９２】（７）酸素析出物あるいは不純物拡散層を
半導体集積回路素子の性能に影響する半導体薄膜層を含
む第２の半導体基板とは別に製造することができ、ま
た、第２の半導体基板の物性変化を考慮することなく酸
素析出物あるいは不純物拡散層の製造の工程条件を最適
化することができる。
【００９３】（８）第１の半導体基板と第２の半導体基
板とを貼り合わせた後にゲッタリング領域を形成するた
め、製造工程を簡略化することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装
置の一例を示した要部断面図である。
【図２】本発明の一実施の形態である半導体集積回路装
置の製造工程の一例を示した要部断面図である。
【図３】本発明の一実施の形態である半導体集積回路装
置の製造工程の一例を示した要部断面図である。
【図４】本発明の一実施の形態である半導体集積回路装
置の製造工程の一例を示した要部断面図である。
【図５】本発明の一実施の形態である半導体集積回路装
置の製造工程の一例を示した要部断面図である。
【図６】本発明の一実施の形態である半導体集積回路装
置の製造工程の一例を示した要部断面図である。
【図７】本発明の一実施の形態である半導体集積回路装
置の製造工程の一例を示した要部断面図である。
【図８】本発明の他の実施の形態である半導体集積回路
装置の一例を示した要部断面図である。
【図９】本発明の他の実施の形態である半導体集積回路
装置の製造工程の一例を示した要部断面図である。
【図１０】本発明の他の実施の形態である半導体集積回
路装置の製造工程の一例を示した要部断面図である。
【図１１】本発明の他の実施の形態である半導体集積回
路装置の製造工程の一例を示した要部断面図である。
【図１２】本発明のさらに他の実施の形態である半導体
集積回路装置の一例を示した要部断面図である。
【図１３】本発明のさらに他の実施の形態である半導体
集積回路装置の製造工程の一例を示した要部断面図であ
る。
【図１４】本発明のさらに他の実施の形態である半導体
集積回路装置の製造工程の一例を示した要部断面図であ
る。
【図１５】本発明のさらに他の実施の形態である半導体
集積回路装置の製造工程の一例を示した要部断面図であ
る。
【符号の説明】
１，１２ 半導体集積回路装置 ２，１３ 半導体支持基板 ３ ＢＯＸ ４ 表面シリコン層 ５ 酸素析出物 ６，８，１５，１６， シリコンウェハ ７ 酸素析出核 ９ ボンドウェハ １０ 酸素析出物 １１ 貼り合わせウェハ １４ 多結晶シリコン膜 １７，２１ 貼り合わせウェハ １８ 半導体集積回路装置 １９ 不純物拡散層

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体支持基板と、前記半導体支持基板
    上に設けられた絶縁層と、前記絶縁層上に設けられた半
    導体薄膜層とを有する半導体集積回路用基板の前記半導
    体薄膜層に半導体集積回路素子が形成された半導体集積
    回路装置であって、 前記半導体支持基板にゲッタリング領域を設けたことを
    特徴とする半導体集積回装置。
  2. 【請求項２】 請求項１記載の半導体集積回路装置であ
    って、 前記ゲッタリング領域は、前記半導体支持基板全体に分
    布した酸素析出物からなることを特徴とする半導体集積
    回路装置。
  3. 【請求項３】 請求項１記載の半導体集積回路装置であ
    って、 前記ゲッタリング領域は、前記半導体支持基板と前記絶
    縁層との界面に形成され、リン（Ｐ）が高濃度に導入さ
    れた不純物拡散層からなることを特徴とする半導体集積
    回路装置。
  4. 【請求項４】 請求項１記載の半導体集積回路装置であ
    って、 前記ゲッタリング領域は、前記半導体薄膜層を表面とす
    る前記半導体支持基板の裏面に設けられた薄膜またはス
    トレス発生領域により形成されることを特徴とする半導
    体集積回路装置。
  5. 【請求項５】 請求項１または４記載の半導体集積回路
    装置であって、 前記薄膜は、ポリシリコン薄膜であることを特徴とする
    半導体集積回路装置。
  6. 【請求項６】 請求項１または４記載の半導体集積回路
    装置であって、 前記ストレス発生領域は、前記裏面に噴射された微粒子
    の衝突による表面粗化処理、または前記裏面に形成され
    た窒化シリコン膜との応力差によって形成されるもので
    あることを特徴とする半導体集積回路装置。
  7. 【請求項７】 半導体支持基板上の絶縁層上に設けられ
    た半導体薄膜層に半導体集積回路素子を有し、前記半導
    体支持基板にゲッタリング領域を有する半導体集積回路
    装置の製造方法であって、 （ａ）前記半導体支持基板となる第１の半導体基板にゲ
    ッタリング領域を形成する工程、 （ｂ）前記半導体薄膜層となる第２の半導体基板の表面
    にシリコン酸化膜を形成し、前記シリコン酸化膜が形成
    された前記第２の半導体基板と、前記ゲッタリング領域
    を有する前記第１の半導体基板とを接合して接合基板を
    形成する工程、 （ｃ）前記接合基板のうち、前記第２の半導体基板にか
    かる部分を研磨し、前記半導体薄膜層を形成する工程、 を有する半導体集積回路装置の製造方法。
  8. 【請求項８】 請求項７記載の半導体集積回路装置の製
    造方法であって、 前記ゲッタリング領域は、前記第１の半導体基板を熱処
    理することにより形成され、前記半導体支持基板全体に
    分布した酸素析出物からなる第１の構成、 前記第１の半導体基板にリン（Ｐ）をイオン注入するこ
    とにより、またはリン（Ｐ）を熱拡散により導入するこ
    とにより形成され、前記半導体支持基板と前記絶縁層と
    の界面に形成された不純物拡散層からなる第２の構成、 の何れかの構成であることを特徴とする半導体集積回路
    装置の製造方法。
  9. 【請求項９】 半導体支持基板上の絶縁層上に設けられ
    た半導体薄膜層に半導体集積回路素子を有し、前記半導
    体支持基板にゲッタリング領域を有する半導体集積回路
    装置の製造方法であって、 （ａ）前記半導体薄膜層となる第２の半導体基板の表面
    にシリコン酸化膜を形成し、前記シリコン酸化膜が形成
    された前記第２の半導体基板と、前記半導体支持基板と
    なる第１の半導体基板とを接合して接合基板を形成する
    工程、 （ｂ）前記接合基板の両面または前記第１の半導体基板
    側にゲッタリング領域を形成する工程、 （ｃ）前記接合基板のうち、前記第２の半導体基板にか
    かる部分を研磨し、前記半導体薄膜層を形成する工程、 を有する半導体集積回路装置の製造方法。
JP14057996A 1996-06-04 1996-06-04 半導体集積回路装置およびその製造方法 Pending JPH09326396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14057996A JPH09326396A (ja) 1996-06-04 1996-06-04 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14057996A JPH09326396A (ja) 1996-06-04 1996-06-04 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09326396A true JPH09326396A (ja) 1997-12-16

Family

ID=15271982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14057996A Pending JPH09326396A (ja) 1996-06-04 1996-06-04 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09326396A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6800538B2 (en) 2002-10-30 2004-10-05 Fujitsu Limited Semiconductor device fabrication method and semiconductor fabrication control method
JP2004363495A (ja) * 2003-06-06 2004-12-24 Toshiba Corp 半導体基板
JP2005064340A (ja) * 2003-08-18 2005-03-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハ及びその製造方法
WO2005027217A1 (ja) 2003-09-08 2005-03-24 Sumco Corporation Ｓｏｉウェーハおよびその製造方法
US7544583B2 (en) 2003-09-08 2009-06-09 Sumco Corporation SOI wafer and its manufacturing method
JP2010114287A (ja) * 2008-11-07 2010-05-20 Rohm Co Ltd 半導体装置
JP2010118420A (ja) * 2008-11-12 2010-05-27 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US7820549B2 (en) 2004-08-26 2010-10-26 Siltronic Ag Layered semiconductor wafer with low warp and bow, and process for producing it
JP2013229356A (ja) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Ｓｏｉウェハおよびその製造方法、並びにｍｅｍｓデバイス

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147357A (ja) * 1998-09-02 2009-07-02 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
WO2000013211A3 (en) * 1998-09-02 2000-09-08 Memc Electronic Materials Silicon on insulator structure from low defect density single crystal silicon
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6342725B2 (en) 1998-09-02 2002-01-29 Memc Electronic Materials, Inc. Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof
US6849901B2 (en) 1998-09-02 2005-02-01 Memc Electronic Materials, Inc. Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6800538B2 (en) 2002-10-30 2004-10-05 Fujitsu Limited Semiconductor device fabrication method and semiconductor fabrication control method
JP2004363495A (ja) * 2003-06-06 2004-12-24 Toshiba Corp 半導体基板
JP2005064340A (ja) * 2003-08-18 2005-03-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハ及びその製造方法
JP4525892B2 (ja) * 2003-08-18 2010-08-18 信越半導体株式会社 Ｓｏｉウェーハの製造方法
WO2005027217A1 (ja) 2003-09-08 2005-03-24 Sumco Corporation Ｓｏｉウェーハおよびその製造方法
US7713838B2 (en) 2003-09-08 2010-05-11 Sumco Corporation SOI wafer and its manufacturing method
US7544583B2 (en) 2003-09-08 2009-06-09 Sumco Corporation SOI wafer and its manufacturing method
US7820549B2 (en) 2004-08-26 2010-10-26 Siltronic Ag Layered semiconductor wafer with low warp and bow, and process for producing it
JP2010114287A (ja) * 2008-11-07 2010-05-20 Rohm Co Ltd 半導体装置
JP2010118420A (ja) * 2008-11-12 2010-05-27 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2013229356A (ja) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Ｓｏｉウェハおよびその製造方法、並びにｍｅｍｓデバイス
US9212049B2 (en) 2012-04-24 2015-12-15 Mitsubishi Electric Corporation SOI wafer, manufacturing method therefor, and MEMS device
US9266715B2 (en) 2012-04-24 2016-02-23 Mitsubishi Electric Corporation SOI wafer, manufacturing method therefor, and MEMS device

Similar Documents

Publication Publication Date Title
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
US7442992B2 (en) Bonded SOI substrate, and method for manufacturing the same
JP2806277B2 (ja) 半導体装置及びその製造方法
US6376336B1 (en) Frontside SOI gettering with phosphorus doping
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JPH05251292A (ja) 半導体装置の製造方法
JPH0719839B2 (ja) 半導体基板の製造方法
US5897362A (en) Bonding silicon wafers
JP2001210811A (ja) 半導体基板の製造方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
JP3217089B2 (ja) Ｓｏｉウェハおよびその製造方法
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
JP3033655B2 (ja) 半導体装置及び半導体装置の製造方法
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
JP3456521B2 (ja) Ｓｏｉ基板の製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
US6670259B1 (en) Inert atom implantation method for SOI gettering
JP4720163B2 (ja) Ｓｏｉウェーハの製造方法
JPH0878644A (ja) 半導体集積回路装置の製造方法
JPH08316443A (ja) Ｓｏｉ基板及びその製造方法
JP3452123B2 (ja) Ｓｏｉ基板の製造方法
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
JP3484961B2 (ja) Ｓｏｉ基板の製造方法
JP3262190B2 (ja) Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
JP3887973B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ