JP4556198B2 - 画像表示装置 - Google Patents

Description

本発明は、液晶表示装置に代表されるホールド型の画像表示装置に係り、動画像のぼやけ感を低減することができる画像表示装置に関する。

画像表示装置には、陰極線管（ＣＲＴ）を用いた表示装置のように画像の書き込みの瞬間に強く発光するインパルス型表示装置と、各画素毎にメモリ機能を持ったアクティブマトリクス型表示装置のように画像が書き込まれてから次のフレームの画像が書き込まれるまで表示を保持しているホールド型表示装置とがある。アクティブマトリクス型表示装置としては、薄膜トランジスタ（ＴＦＴ）を用いた液晶表示装置がある。液晶表示装置では、画素毎に配置されたＴＦＴとコンデンサとによって画素に書き込まれた画像を一定時間保持する。
液晶表示装置は応答速度が遅いため、動画を表示したときに残像を生じるという問題点がある。この問題点を低減する方法の１つとして、映像信号を時間軸方向に強調するフィルタ（時間軸強調回路）を用いる方法がある。

ところが、液晶表示装置のようなホールド型表示装置においては、液晶の応答速度をいくら高速にしてもホールド表示そのものに起因する視覚系積分の影響による動画像のぼやけ感（以下、動画ぼやけ）を解決することはできない。
この問題点及びその解決策は下記の非特許文献１に記載されている。なお、動画ぼやけは液晶表示装置のみならず、有機エレクトロルミネセンス表示装置であってもアクティブマトリクス型の場合には同様に発生する。非特許文献１には動画ぼやけの解決策として、ホールド時間を短くしてインパルス型の表示に近づける第１の方法と、フレーム周波数が６０Ｈｚである入力映像信号のフレーム周波数を動き補償手段によって２倍の１２０Ｈｚに高速化する第２の方法とが記載されている。

特開２００３−０６９９６１号公報 特開平４−２８８５８９号公報 特開平３−０５１８８８号公報 特開平４−３０２２８９号公報

栗田泰市郎，「液晶ディスプレイで生じる原理的な動画質劣化とその改善法」，信学技報ＥＩＤ２０００−４７（２０００−０９），ｐ．１３−１８

上記の第１の方法においては、映像信号と同期させてバックライトをシャッタする手段が必要となると共に、ホールド型表示の利点であるちらつきのない表示が損なわれてしまうという欠点（第１の問題点）がある。上記の第２の方法においては、フレーム周波数を２倍に上げるために、映像信号のサンプリング周波数及び液晶の書き込み速度をそれぞれ２倍にしなければならず、回路の動作速度や回路間の接続インターフェースにとって大きな負担となり、実現上の困難さを伴うという欠点（第２の問題点）がある。

本発明はこのような問題点に鑑みなされたものであり、ちらつきのない表示を行うことができるというホールド型表示の利点を損なうことなく、動画ぼやけを低減することができる画像表示装置を提供することを目的とする。また、動画ぼやけを低減するに際し、回路の動作速度や回路間の接続インターフェースにとっての負担が少なく実現が容易な画像表示装置を提供することを目的とする。

本発明は、上述した従来の技術の課題を解決するため、マトリクス状に配列された複数の画素を有し、電気信号を画素毎に所定時間保持して表示するアクティブマトリクス型表示パネルを用いた画像表示装置において、映像信号の垂直周波数をｍ／ｎ倍（ここで、ｍは２以上の整数、ｎは１以上の整数であり、ｍ＞ｎという条件を満たす）に変換して出力するレート変換回路と、前記レート変換回路より出力された映像信号の時間軸方向の高域成分を強調する時間軸強調回路と、前記時間軸強調回路より出力された映像信号を前記アクティブマトリクス型表示パネルに表示する駆動回路とを備え、前記レート変換回路は、映像信号の動きベクトルを検出する動きベクトル検出回路と、入力された映像信号の垂直周波数のｍ／ｎ倍の垂直周波数で、前記入力された映像信号の隣接する２フレーム分の画像データを出力する画像メモリと、前記画像メモリより出力された隣接する２フレーム分の画像データと前記動きベクトルとを用いて動き補償補間して、互いに１フレーム分ずれた関係にある２フレーム分の画像データを出力する内挿回路とを有し、前記時間軸強調回路は、前記内挿回路より出力された前記１フレーム分ずれた関係にある隣接する２フレーム分の画像データを用いて時間軸方向の高域成分を強調することを特徴とする画像表示装置を提供する。

また、本発明は、上述した従来の技術の課題を解決するため、マトリクス状に配列された複数の画素を有し、電気信号を画素毎に所定時間保持して表示するアクティブマトリクス型表示パネルを用いた画像表示装置において、映像信号の垂直周波数をｍ／ｎ倍（ここで、ｍは２以上の整数、ｎは１以上の整数であり、ｍ＞ｎという条件を満たす）に変換して出力するレート変換回路と、前記レート変換回路より出力された映像信号の時間軸方向の高域成分を強調する時間軸強調回路と、前記時間軸強調回路より出力された映像信号を前記アクティブマトリクス型表示パネルに表示する駆動回路とを備え、前記レート変換回路は、映像信号の動きベクトルを検出する動きベクトル検出回路と、入力された映像信号の垂直周波数のｍ／ｎ倍の垂直周波数で、前記入力された映像信号の隣接する２フレーム分の画像データを出力する画像メモリと、前記画像メモリより出力された隣接する２フレーム分の画像データと前記動きベクトルとを用いて動き補償補間して１フレーム分の画像データを出力する内挿回路と、前記画像メモリより出力された隣接する２フレーム分の画像データの内の一方の１フレーム分の画像データと前記内挿回路より出力された１フレーム分の画像データとを第１の組とし、前記画像メモリより出力された隣接する２フレーム分の画像データの内の他方の１フレーム分の画像データと前記内挿回路より出力された１フレーム分の画像データとを第２の組とし、前記第１の組と前記第２の組とを交互に選択的に出力することにより互いに１フレーム分ずれた関係にある２フレーム分の画像データを出力するセレクタを有し、前記時間軸強調回路は、前記セレクタより出力された前記１フレーム分ずれた関係にある隣接する２フレーム分の画像データを用いて時間軸方向の高域成分を強調することを特徴とする画像表示装置を提供する。

本発明によれば、ちらつきのない表示を行うことができるというホールド型表示の利点を損なうことなく、動画ぼやけを低減することができる。本発明は、回路の動作速度や回路間の接続インターフェースにとっての負担が少なく容易に実現可能である。また、バックライトをシャッタする等の特別な回路を必要としないので、コストアップも少ない。

本発明の画像表示装置の第１実施形態を示すブロック図である。 図１中のフレームレート変換回路１０の具体的構成例を示すブロック図である。 図１中のフレームレート変換回路１０の動作を説明するための図である。 図１中の時間軸強調回路２０の具体的構成例を示すブロック図である。 第１実施形態による効果を説明するための図である。 第１実施形態による効果を説明するための図である。 本発明の画像表示装置の第２実施形態を示す部分ブロック図である。 第２実施形態の動作を説明するためのタイミング図である。 本発明の画像表示装置の第３実施形態を示す部分ブロック図である。 本発明の画像表示装置の第４実施形態を示すブロック図である。 第４実施形態の具体的構成例を示す部分ブロック図である。 図１０中のフレームレート変換回路１１の動作を説明するための図である。 第４実施形態の動作を説明するためのタイミング図である。 ホールド型表示で発生する動画ぼやけを説明するための図である。

以下、本発明の画像表示装置について、添付図面を参照して説明する。

＜第１実施形態＞
第１実施形態は上述した第１の問題点を解決するものである。図１において、映像信号はフレームレート変換回路１０に入力される。フレームレート変換回路１０は入力された映像信号のフレーム周波数（垂直周波数）を２倍に変換して出力する。第１実施形態及び後述する第２，第３実施形態では、入力映像信号（原信号）のフレーム周波数をｍ／ｎ倍に変換する。ここで、ｍは２以上の整数、ｎは１以上の整数であり、ｍ＞ｎという条件を満たす。第１〜第４実施形態では、ｍ＝２、ｎ＝１とし、入力映像信号のフレーム周波数６０Ｈｚを１２０Ｈｚに変換する。
なお、フレーム周波数３０Ｈｚで２：１インターレースの映像信号については、予め順次走査変換によって、フレーム周波数６０Ｈｚの順次走査の映像信号に変換されているものとする。フレームレート変換回路１０の具体的構成及び動作は後述する。

フレームレート変換回路１０より出力されたフレーム周波数１２０Ｈｚの映像信号は時間軸強調回路２０に入力される。時間軸強調回路２０は入力された映像信号の時間軸方向の高域成分を強調して出力する。フレームレート変換回路１０及び時間軸強調回路２０の具体的構成及び動作は後述する。時間軸強調回路２０より出力された映像信号は駆動回路３０に入力され、駆動回路３０はホールド型表示装置（表示パネル）の一例としての液晶パネル４０を駆動してフレーム周波数１２０Ｈｚの映像信号を表示する。表示パネルは液晶パネルに限定されることはなく、マトリクス状に配列された複数の画素を有し、電気信号を各画素毎に所定時間保持して表示するアクティブマトリクス型表示パネルであればよい。

フレーム周波数変換回路１０は一例として図２のように構成される。図２において、入力映像信号は画像メモリ１０１及び１０２に書き込まれる。画像メモリ１０１，１０２からはそれぞれ１フレーム分、合わせて２フレーム分の画像データが書き込み速度の２倍の速度で同時に読み出される。但し、画像メモリ１０２より出力される画像データは画像メモリ１０１より出力される画像データに対して１／６０秒遅延されたものである。
画像メモリ１０１，１０２より出力された画像データは動きベクトル検出回路１０３と内挿回路１０４に供給される。動きベクトル検出回路１０３は一例としてマッチング法を用いてフレーム間の動きベクトルを検出する。内挿回路１０４は画像メモリ１０１，１０２から読み出された２フレーム分の画像データと動きベクトル検出回路１０３からの動きベクトルデータとから動き補償補間を行ってフレーム周波数１２０Ｈｚの映像信号を出力する。

内挿回路１０４における動き補償補間は、フレーム周波数の変換比率が２倍であることから、図３に示すようにベクトル移動を行うものである。図３において、（Ａ）は内挿回路１０４への入力映像信号を、（Ｂ）は内挿回路１０４からの出力映像信号を示している。入力映像信号のフレーム番号をＦ１，Ｆ２，Ｆ３…とし、出力映像信号のフレーム番号をｆ1a，ｆ1b，ｆ2a，ｆ2b，ｆ3a…とする。フレームＦ１からフレームｆ1aへの変換と、フレームＦ２からフレームｆ2aへの変換とフレームＦ３からフレームｆ3aへの変換は時間位相が一致しているので、ベクトル移動を行わない。フレームｆ1bはベクトル移動を行ってフレームＦ１，Ｆ２間に挿入され、フレームｆ2bはベクトル移動を行ってフレームＦ２，Ｆ３間に挿入される。

図３（Ａ），（Ｂ）の右側には、フレームＦ１〜Ｆ３，フレームｆ1a〜ｆ3aに渡る物体Ｏの移動の様子を示している。図３（Ａ）において、物体ＯはフレームＦ１における位置からフレームＦ２における位置へと動きベクトルＶ₁にて移動し、フレームＦ２における位置からフレームＦ３における位置へと動きベクトルＶ₂にて移動する。図３（Ｂ）において、フレームｆ1a，ｆ2a，ｆ3aにおける物体Ｏの位置はそれぞれフレームＦ１，Ｆ２，Ｆ３と同じである。フレームｆ1bの画像を生成するには、フレームＦ１の画像をＶ₁／２だけ移動させればよく、フレームｆ2bの画像を生成するには、フレームＦ２の画像をＶ₂／２だけ移動させればよい。

図３に示す例では、フレームｆ1bを生成する際にはフレームＦ１の画像データのみを用い、フレームｆ2bを生成する際にはフレームＦ２の画像データのみを用いているが、前後のフレームを混合してもよい。フレームＦ１，Ｆ３の画像データを合成してもよい。この場合、フレームｆ1bは、フレームＦ１の画像をＶ₁／２だけ移動したＦ１’とフレームＦ２の画像を−Ｖ₁／２だけ移動したＦ２’を求め、Ｆ１’とＦ２’を１：１の割合で混合することによって得られる。また、フレームｆ2bは、フレームＦ２の画像をＶ₂／２だけ移動したＦ２”とフレームＦ３の画像を−Ｖ₂／２だけ移動したＦ３’を求め、Ｆ２”とＦ３’を１：１の割合で混合することによって得られる。ここに示す混合比は一例であり、この例に限定されるものではない。
このように、出力映像信号のフレームを生成する際に、１つのフレームだけでなく複数のフレームを用いて内挿を行うと、ノイズを低減することができるという効果を奏する。

時間軸強調回路２０は一例として図４のように構成される。図４において、フレームレート変換回路１０より出力されたフレーム周波数１２０Ｈｚの映像信号をｆinとすると、映像信号ｆinは画像メモリ２０１に入力されて、１フレーム遅延した映像信号ｆoutとして出力される。減算器２０２は映像信号ｆinから映像信号ｆoutを減算して、映像信号ｆinと映像信号ｆoutとの差分を乗算器２０３に供給する。乗算器２０３は入力された差分に係数ａを乗算して加算器２０４に供給する。加算器２０４は映像信号ｆinと乗算器２０３の出力とを加算して出力信号ｇとして出力する。出力信号ｇは次の（１）式にて表される。
ｇ＝ｆin＋ａ（ｆin−ｆout） …（１）
係数ａは液晶の応答特性に応じて設定される。応答が比較的速く残像が少ない場合にはａを小さく設定し、応答が遅く残像が多い場合にはａを大きく設定する。

図５及び図６は第１実施形態による効果を示している。図５は黒，白，黒と並んだ矩形波形が水平方向に平行移動した場合の表示状態を示しており、（Ａ）はフレーム周波数変換回路１０によるフレームレート変換前のフレーム周波数６０Ｈｚの映像信号による表示状態、（Ｂ）はフレーム周波数変換回路１０によるフレームレート変換後で、時間軸強調回路２０による時間軸強調前のフレーム周波数１２０Ｈｚの映像信号による表示状態、（Ｃ）はフレーム周波数変換回路１０によるフレームレート変換及び時間軸強調回路２０による時間軸強調後のフレーム周波数１２０Ｈｚの映像信号による表示状態である。図５（Ａ）〜（Ｃ）に示すように、水平方向に平行移動する黒，白，黒の矩形波形を、時間ｔ方向に並べて表示している。

あるフレームから次のフレームに移って、黒，白，黒の矩形波形が水平方向に平行移動する際、白から黒、黒から白へと切り替わる部分において、人間の目には像が積分されて写る視覚系の積分という現象が起こるため、図５（Ａ）〜（Ｃ）にそれぞれ示すように、黒から白へ及び白から黒へとなだらかに切り替わるように見え、動画ぼやけが発生することとなる。図５（Ａ）〜（Ｃ）に示すように、視覚系の積分による動画ぼやけは、ホールド表示を行うことに起因するぼやけａと、液晶の応答速度に起因するぼやけｂとよりなる。フレーム周波数６０Ｈｚの図５（Ａ）では、ぼやけａとぼやけｂのいずれも大きい。フレーム周波数１２０Ｈｚの図５（Ｂ）では、ぼやけａの幅が狭くなり、動画ぼやけが改善されている。但し、ぼやけｂは改善されていない。フレーム周波数１２０Ｈｚで時間軸強調した図５（Ｃ）では、ぼやけｂの幅も狭くなり、動画ぼやけがさらに改善されている。
図６（Ａ），（Ｂ）はそれぞれ図５（Ｂ），（Ｃ）における一点鎖線にて示す断面ｐにおける電圧・光応答を示している。時間軸強調回路２０による時間軸強調によって電圧・光応答は図６の（Ａ）から（Ｂ）へと補正され、フレーム単位での表示特性が改善される。

＜第２実施形態＞
第２実施形態は図１におけるフレームレート変換回路１０と時間軸強調回路２０との具体的構成を改良したものであり、具体的には図４における画像メモリ２０１を削除し、画像メモリ２０１の削除に伴ってフレームレート変換回路１０の具体的構成を変更している。第２実施形態におけるフレームレート変換回路と時間軸強調回路をそれぞれフレームレート変換回路１０’，時間軸強調回路２０’と称することとする。図７において、図２及び図４と同一部分には同一符号を付し、その説明を適宜省略することがある。

図７において、画像メモリ１０１，１０２より出力された画像データは動きベクトル検出回路１０３と内挿回路1041，1042に供給される。内挿回路1041は、図２の内挿回路１０４と実質的に同じであり、画像メモリ１０１，１０２から読み出された２フレーム分の画像データと動きベクトル検出回路１０３からの動きベクトルデータとから動き補償補間を行って、現在フレームの画像データを出力する。内挿回路1042は、画像メモリ１０１，１０２から読み出された２フレーム分の画像データと動きベクトル検出回路１０３からの動きベクトルデータとから動き補償補間を行って、１フレーム前の画像データを出力する。
内挿回路1041より出力された画像データは減算器２０２及び加算器２０４に供給され、内挿回路1042より出力された画像データは減算器２０２に供給される。

ここで、図８を用いてフレームレート変換回路１０’の動作タイミングについて説明する。図８において、（Ａ）はフレーム周波数６０Ｈｚの入力映像信号の画像データであり、（Ｂ），（Ｃ）に示すように、画像メモリ１０１，１０２から２回同じ画像データが読み出されてフレーム周波数１２０Ｈｚの映像信号とされる。画像メモリ１０２より出力される画像データは画像メモリ１０１より出力される画像データに対して１／６０秒遅延している。便宜上、図８（Ｂ）〜（Ｆ）のタイミングを図８（Ａ）タイミングに対して一点鎖線で示すようにずらして図示している。
動きベクトル検出回路１０３は、図８（Ｄ）に示すように、画像メモリ１０１，１０２より出力された画像データを用いて動きベクトルＶ₁，Ｖ₁，Ｖ₂，Ｖ₂…を検出する。内挿回路1041は、図８（Ｅ）に示すように、フレームタイミングｔ1aにてフレームｆ1bを出力し、フレームタイミングｔ1bにてフレームｆ2aを出力する。内挿回路1042は、図８（Ｆ）に示すように、フレームタイミングｔ1aにてフレームｆ1aを出力し、フレームタイミングｔ1bにてフレームｆ1bを出力する。

図８の（Ｅ）と（Ｆ）とを比較すれば分かるように、図８（Ｆ）の画像データは図８（Ｅ）の画像データより１２０Ｈｚ周期で１フレーム分遅延しているので、第２実施形態の時間軸強調回路２０’においては、図４の時間軸強調回路２０のように画像メモリ２０１を設ける必要はない。従って、第２実施形態は、第１実施形態よりも画像メモリを少なくすることができ、コスト削減が可能である。

＜第３実施形態＞
第３実施形態は第２実施形態のフレームレート変換回路１０’をさらに簡略化したものであり、第３実施形態におけるフレームレート変換回路をフレームレート変換回路１０”と称することとする。図９において、図２，図４，図７と同一部分には同一符号を付し、その説明を適宜省略することがある。
画像メモリ１０１，１０２より出力された画像データは動きベクトル検出回路１０３と内挿回路１０４とセレクタ1051，1052に供給される。内挿回路１０４によって動き補償補間されて出力された画像データはセレクタ1051，1052に供給される。
セレクタ1051より出力された画像データは減算器２０２及び加算器２０４に供給され、セレクタ1052より出力された画像データは減算器２０２に供給される。

セレクタ1051，1052は、図８のフレームタイミングｔ1aで“０”側を選択し、フレームタイミングｔ1bで“１”側を選択する。図３にて説明したように、ベクトル移動を伴う内挿画像の生成は、フレームｆ1b，ｆ2b…に限られ、動きベクトル検出回路１０３の結果によって内挿処理した画像データを出力するのは、１つのフレームタイミングでセレクタ1051，1052のいずれか一方だけであるため、図９のように簡略化した構成とすることができる。
第３実施形態では、第２実施形態と比較してセレクタ1051，1052が必要となるが、回路規模が比較的大きい内挿回路が内挿回路１０４の１つのみとなるので、さらにコスト削減が可能である。

＜第４実施形態＞
第４実施形態は上述した第１及び第２の問題点を解決するものである。図１４を用いてホールド型表示装置における動画ぼやけの発生とその低減の原理について改めて説明する。図１４は図５，図６で説明したような時間軸強調を行っていおらず、液晶の応答速度に起因するぼやけｂを無視してホールド表示を行うことに起因するぼやけａのみが発生した状態を図示している。
図１４は黒，白，黒と並んだ矩形波形が水平方向に平行移動した場合の表示状態を示している。なお、映像信号（原信号）のフレーム周波数をＮＴＳＣ方式等の６０Ｈｚとする。図１４において、（Ａ）はフレーム周波数を原信号のままの６０Ｈｚとした場合、（Ｂ）は後述する第４実施形態の好適な一例であるフレーム周波数を原信号の３／２倍の９０Ｈｚとした場合、（Ｃ）は上述した非特許文献１に記載されており、上述した第１〜第３実施形態のようにフレーム周波数を原信号の２倍の１２０Ｈｚとした場合である。図１４（Ａ）〜（Ｃ）に示すように、水平方向に平行移動する黒，白，黒の矩形波形を、時間ｔ方向に並べて表示している。

あるフレームから次のフレームに移って、黒，白，黒の矩形波形が水平方向に平行移動する際、白から黒、黒から白へと切り替わる部分において、人間の目には像が積分されて写る視覚系の積分という現象が起こるため、図１４（Ａ）〜（Ｃ）にそれぞれ示すように、黒から白へ及び白から黒へとなだらかに切り替わるように見える。従って、図１４（Ａ）〜（Ｃ）それぞれに示す幅の動画ぼやけが発生することとなる。図１４（Ａ）〜（Ｃ）より分かるように、フレーム周波数が高くなるに従って動画ぼやけの幅は小さくなる。図１４（Ｃ）のフレーム周波数１２０Ｈｚにおいては、非特許文献１に記載のように、５０％デューティの間欠表示と同様の効果が得られる。図１４（Ｂ）のフレーム周波数９０Ｈｚにおいては、約６７％デューティの間欠表示と同程度の効果が得られる。

以上の説明より分かるように、フレーム周波数を上げれば上げるほどインパルス型表示に近付き、動画ぼやけはより低減されることになる。しかしながら、フレーム周波数を２倍を越える整数倍に上げたとしても、液晶の応答速度の限界があり、フレーム周波数を上げる効果が薄れてしまう。よって、フレーム周波数を上げれば上げるほどいいというものではない。現在、最も主流のＷＸＧＡの画素数は１２８０ドット×７６８ラインであり、ブランキング期間を無視して有効映像期間だけのサンプリング周波数を計算すると、フレーム周波数１２０Ｈｚの場合、サンプリング周波数は１１８ＭＨｚとなる。この１１８ＭＨｚというサンプリング周波数は回路の動作速度や、回路間（例えば、フレームレート変換回路と駆動回路との間）の接続インターフェースにとって極めて大きな負担となる。従って、フレーム周波数を１２０Ｈｚとすることは実現上の困難さを伴い、現実の製品として採用することは難しい。

そこで第４実施形態は、動画ぼやけを効果的に低減することができ、かつ、現実の製品として採用するができるフレーム周波数（垂直周波数）について鋭意検討したものである。第４実施形態では、入力映像信号（原信号）のフレーム周波数をｍ／ｎ倍に変換する。ここで、ｍは３以上の整数、ｎは２以上の整数であり、ｍ＞ｎでかつｍ／ｎは整数にならないという条件を満たす。ｍ，ｎの好適な例としては、ｍ＝３、ｎ＝２である。以下詳述する第４実施形態では、ｍ＝３、ｎ＝２とし、入力映像信号のフレーム周波数６０Ｈｚを９０Ｈｚに変換する。本発明者は、フレーム周波数を上述した非特許文献１に記載されている１２０Ｈｚにしなくても、９０Ｈｚで動画ぼやけを十分効果的に低減できることを実験によって確認した。表示パネルの表示動作能力を考慮すると、変換後のフレーム周波数は１００Ｈｚ以下とするのがよい。

フレーム周波数が９０Ｈｚの場合、上記のように約６７％デューティの間欠表示と同程度の効果があり、シャッタ期間が約３３％である場合に相当する。このシャッタ期間は時間に換算すると約５．５６ｍｓである。これは、液晶の応答速度の改善度としては相当大きなものである。さらに、フレーム周波数が９０Ｈｚの場合、映像信号のサンプリング周波数は原信号のサンプリング周波数の１．５倍であり、約８８．５ＭＨｚでよい。この約８８．５ＭＨｚというサンプリング周波数は、現状の集積回路（ＩＣ）の動作速度にとって、また、回路間の接続インターフェースにとって十分に実現可能な値である。

ところで、１２８０ドット×７２０ライン（いわゆる７２０Ｐフォーマット）の液晶パネルが使われることも多い。この場合、フレーム周波数９０Ｈｚでのサンプリング周波数は約８２．９ＭＨｚであり、実現が容易であり、現実の製品として採用可能であることが分かる。なお、フレーム周波数１２０Ｈｚとすると、サンプリング周波数は１１０．６ＭＨｚとなってしまう。フレーム周波数変換後の映像信号のサンプリング周波数（フレーム周波数×垂直ライン数×水平画素数）が１００ＭＨｚ以下であることが好ましい。サンプリング周波数が１００ＭＨｚ以下であれば、集積回路の動作速度や回路間の接続インターフェースの点からも支障となることはない。

第４実施形態の全体構成例は図１０に示す通りである。図１０において、フレームレート変換回路１１にはフレーム周波数６０Ｈｚの順次走査信号である映像信号が入力される。フレームレート変換回路１１は入力映像信号のフレーム周波数を３／２倍、即ち、９０Ｈｚに変換して出力する。フレーム周波数９０Ｈｚの映像信号は時間軸強調回路２１に入力される。時間軸強調回路２１は入力された映像信号を時間軸強調して出力する。フレームレート変換回路１１及び時間軸強調回路２１の具体的構成及び動作は後述する。時間軸強調回路２１より出力された映像信号は駆動回路３１に入力され、駆動回路３１はホールド型表示装置（表示パネル）の一例としての液晶パネル４１を駆動してフレーム周波数９０Ｈｚの映像信号を表示する。

フレームレート変換回路１１及び時間軸強調回路２１は一例として図１１に示すように構成される。図１１において、フレーム周波数６０Ｈｚの映像信号は画像メモリ１１１〜１１３に入力される。画像メモリ１１１〜１１３にはそれぞれ１フレーム分の画像データが書き込み周波数６０Ｈｚにて書き込まれ、入力映像信号の３／２倍の速度である読み出し周波数９０Ｈｚにて同時に読み出される。但し、画像メモリ１１２より出力される画像データは画像メモリ１１１より出力される画像データに対して１／６０秒遅延されたものであり、画像メモリ１１３より出力される画像データは画像メモリ１１１より出力される画像データに対して２／６０秒遅延されたものである。

画像メモリ１１１〜１１３より読み出された画像データは動きベクトル検出回路１１４及び内挿回路1151，1152に入力される。動きベクトル検出回路１１４は画像メモリ１１１〜１１３からの３フレーム分の画像データを基にし、マッチング法等を用いてフレーム間の動きベクトルを検出する。内挿回路1151，1152は、画像メモリ１１１〜１１３からの３フレーム分の画像データと動きベクトル検出回路１２にて検出された動きベクトルとを用いて動き補償補間を行う。
内挿回路1151より出力された画像データは減算器２１２及び加算器２１４に供給され、内挿回路1152より出力された画像データは減算器２１２に供給される。第４実施形態の時間軸強調回路２１は、第２実施形態の時間軸強調回路２０’と実質的に同じである。

内挿回路1151，1152における動き補償補間は、フレーム周波数の変換比率が３／２倍であることから、図１２に示すようにベクトル移動を行うものである。図１２において、（Ａ）は内挿回路1151，1152への入力映像信号を、（Ｂ）は内挿回路1151，1152からの出力映像信号を示している。入力映像信号のフレーム番号をＦ１，Ｆ２，Ｆ３…とし、出力映像信号のフレーム番号をｆ１，ｆ2a，ｆ2b，ｆ３…とする。フレームＦ１からフレームｆ１への変換及びフレームＦ３からフレームｆ３への変換は時間位相が一致しているので、ベクトル移動を行わない。フレームｆ2aはベクトル移動を行ってフレームＦ１，Ｆ２間に挿入され、フレームｆ2bはベクトル移動を行ってフレームＦ２，Ｆ３間に挿入される。

図１２（Ａ），（Ｂ）の右側には、フレームＦ１〜Ｆ３，フレームｆ１〜ｆ３に渡る物体Ｏの移動の様子を示している。図１２（Ａ）において、物体ＯはフレームＦ１における位置からフレームＦ２における位置へと動きベクトルＶ₁にて移動し、フレームＦ２における位置からフレームＦ３における位置へと動きベクトルＶ₂にて移動する。図１２（Ｂ）において、フレームｆ１，ｆ３における物体Ｏの位置はそれぞれフレームＦ１，Ｆ３と同じである。フレームＦ２での物体Ｏの位置を破線にて示している。フレームｆ2aの画像を生成するには、フレームＦ２の画像を−Ｖ₁／３だけ移動させればよく、フレームｆ2bの画像を生成するには、フレームＦ２の画像をＶ₂／３だけ移動させればよい。

図１２に示す例では、フレームｆ2a，ｆ2bを生成する際、フレームＦ２の画像データのみを用いているが、フレームＦ１，Ｆ３の画像データを合成してもよい。この場合、フレームｆ2aは、フレームＦ１の画像をＶ₁×２／３だけ移動したＦ１’とフレームＦ２の画像を−Ｖ₁×１／３だけ移動したＦ２’を求め、Ｆ１’とＦ２’を１：２の割合で混合することによって得られる。また、フレームｆ2bは、フレームＦ２の画像をＶ₂×１／３だけ移動したＦ２”とフレームＦ３の画像を−Ｖ₂×２／３だけ移動したＦ３’を求め、Ｆ２”とＦ３’を２：１の割合で混合することによって得られる。
ここに示す混合比は一例であり、この例に限定されるものではない。このように、出力映像信号のフレームを生成する際に、最も近接したフレームだけでなくこれに隣接するフレームも加えて内挿を行うと、ノイズを低減することができるという効果を奏する。

ここで、図１３を用いてフレームレート変換回路１１の動作タイミングについて説明する。図１３において、（Ａ）はフレーム周波数６０Ｈｚの入力映像信号の画像データであり、画像メモリ１１３〜１１１からは（Ｂ）〜（Ｄ）に示すように画像データが読み出されてフレーム周波数９０Ｈｚの映像信号とされる。便宜上、図１３（Ｂ）〜（Ｆ）のタイミングを図１３（Ａ）タイミングに対して一点鎖線で示すようにずらして図示している。
図１３（Ｅ），（Ｆ）より分かるように、内挿回路1152より出力される画像データは内挿回路1151より出力される画像データに対してフレーム周波数９０Ｈｚのレートで１フレーム分遅延した関係となっている。これにより、第４実施形態では、第２実施形態と同様、時間軸強調回路２１内に画像メモリを設ける必要がない。

第４実施形態の他の例として、ｍ／ｎを４／３倍としてフレーム周波数を８０Ｈｚに変換したり、ｍ／ｎを５／４倍としてフレーム周波数を７５Ｈｚに変換したり、ｍ／ｎを６／５倍としてフレーム周波数を７２Ｈｚに変換する等が考えられる。第４実施形態によれば、非特許文献１に記載のバックライトをシャッタする手段を用いる場合と比較して表示パネルに対して動作不安定要因を与えることがなく、有利である。また、前述のように第４実施形態においては回路動作に対して大きな負担とならず、実用上に極めて有効である。
第４実施形態のさらに他の例として、フレームレート変換回路１１及び時間軸強調回路２１を、図９の第３実施形態のようにセレクタを用いることによって内挿回路を１つとした構成とすることもできる。

１０，１１ フレームレート変換回路
２０，２１ 時間軸強調回路
３０，３１ 駆動回路
４０，４１液晶パネル（表示パネル）
１０１，１０２，１１１〜１１３ 画像メモリ
１０３，１１４ 動きベクトル検出回路
１０４，1041，1042，1151，1152 内挿回路
1051，1052 セレクタ

Claims (2)

1. マトリクス状に配列された複数の画素を有し、電気信号を画素毎に所定時間保持して表示するアクティブマトリクス型表示パネルを用いた画像表示装置において、
   映像信号の垂直周波数をｍ／ｎ倍（ここで、ｍは２以上の整数、ｎは１以上の整数であり、ｍ＞ｎという条件を満たす）に変換して出力するレート変換回路と、
   前記レート変換回路より出力された映像信号の時間軸方向の高域成分を強調する時間軸強調回路と、
   前記時間軸強調回路より出力された映像信号を前記アクティブマトリクス型表示パネルに表示する駆動回路とを備え、
   前記レート変換回路は、
   映像信号の動きベクトルを検出する動きベクトル検出回路と、
   入力された映像信号の垂直周波数のｍ／ｎ倍の垂直周波数で、前記入力された映像信号の隣接する２フレーム分の画像データを出力する画像メモリと、
   前記画像メモリより出力された隣接する２フレーム分の画像データと前記動きベクトルとを用いて動き補償補間して、互いに１フレーム分ずれた関係にある２フレーム分の画像データを出力する内挿回路とを有し、
   前記時間軸強調回路は、
   前記内挿回路より出力された前記１フレーム分ずれた関係にある隣接する２フレーム分の画像データを用いて時間軸方向の高域成分を強調する
   ことを特徴とする画像表示装置。
2. マトリクス状に配列された複数の画素を有し、電気信号を画素毎に所定時間保持して表示するアクティブマトリクス型表示パネルを用いた画像表示装置において、
   映像信号の垂直周波数をｍ／ｎ倍（ここで、ｍは２以上の整数、ｎは１以上の整数であり、ｍ＞ｎという条件を満たす）に変換して出力するレート変換回路と、
   前記レート変換回路より出力された映像信号の時間軸方向の高域成分を強調する時間軸強調回路と、
   前記時間軸強調回路より出力された映像信号を前記アクティブマトリクス型表示パネルに表示する駆動回路とを備え、
   前記レート変換回路は、
   映像信号の動きベクトルを検出する動きベクトル検出回路と、
   入力された映像信号の垂直周波数のｍ／ｎ倍の垂直周波数で、前記入力された映像信号の隣接する２フレーム分の画像データを出力する画像メモリと、
   前記画像メモリより出力された隣接する２フレーム分の画像データと前記動きベクトルとを用いて動き補償補間して１フレーム分の画像データを出力する内挿回路と、
   前記画像メモリより出力された隣接する２フレーム分の画像データの内の一方の１フレーム分の画像データと前記内挿回路より出力された１フレーム分の画像データとを第１の組とし、前記画像メモリより出力された隣接する２フレーム分の画像データの内の他方の１フレーム分の画像データと前記内挿回路より出力された１フレーム分の画像データとを第２の組とし、前記第１の組と前記第２の組とを交互に選択的に出力することにより互いに１フレーム分ずれた関係にある２フレーム分の画像データを出力するセレクタとを有し、
   前記時間軸強調回路は、
   前記セレクタより出力された前記１フレーム分ずれた関係にある隣接する２フレーム分の画像データを用いて時間軸方向の高域成分を強調する
   ことを特徴とする画像表示装置。

Images