JP4554831B2 - 個片基板の製造方法および個片基板並びに集合基板 - Google Patents
個片基板の製造方法および個片基板並びに集合基板 Download PDFInfo
- Publication number
- JP4554831B2 JP4554831B2 JP2001035470A JP2001035470A JP4554831B2 JP 4554831 B2 JP4554831 B2 JP 4554831B2 JP 2001035470 A JP2001035470 A JP 2001035470A JP 2001035470 A JP2001035470 A JP 2001035470A JP 4554831 B2 JP4554831 B2 JP 4554831B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor pattern
- hole
- resist layer
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本願発明は、たとえばIrDA方式を用いる赤外線データ通信モジュールを搭載する個片基板を製造するための技術に関する。
【0002】
【従来の技術】
従来より、携帯型電話機やノート型パーソナルコンピュータ等において、それらの機器同士あるいはプリンタ等の周辺機器との間でIrDA(Infrared Data Association )方式による赤外線データ通信が行われている。このような赤外線データ通信では、たとえば内部に赤外線用の発光素子および受光素子が備えられた赤外線データ通信モジュール(以下、単に「モジュール」という)が用いられる。
【0003】
このモジュールは、図15に示すように、たとえばその大きさよりやや大の個片基板1上に搭載されて組み合わされ、電子部品として用いられることがある。
この電子部品は、たとえば携帯型電話機の内部に備えられたマザー基板(図示せず)に実装され、この場合、個片基板1は、モジュール2のマザー基板に対する高さを設定するために用いられる。すなわち、この個片基板1によって、たとえば携帯型電話機のケースに形成された開口(図示せず)に、モジュール2の受発光素子を対応させて配置させることができ、これにより、モジュール2は、他のモジュールとの間において上記開口を介して赤外線データ通信を良好に行うことができる。
【0004】
個片基板1は、たとえばガラスエポキシ樹脂からなり、略直方体形状に形成されている。個片基板1の表裏面1a,1bには、銅等からなる所定の導体パターン3が形成されている。個片基板1の側面1cには、個片基板1の厚み方向に沿って複数の溝部4が形成されている。各溝部4には、その内周面に導体層(図示せず)が形成され、この導体層によって、個片基板1の表面1aに形成された導体パターン3は、裏面1bに形成された図示しない導体パターンと導通されている。そして、個片基板1の表面1a側の導体パターン3上には、シールドケース5が装着されたモジュール2が半田付けされて実装されている。
【0005】
上記個片基板1は、図16および図17に示すように、たとえば平板状の基板6を、矩形状に区画された領域7(図16中、点線内参照)ごとに切断することにより形成される。すなわち、この基板6では、複数の領域7が縦横に配列されて区画されており、この領域7が最終的に個片基板1となる部分である。
【0006】
隣り合う領域7の短手方向における境界部分には、基板6の厚み方向に貫通し、かつ内周面に導体層(図示せず)を有するスルーホール8が適宜数形成されている。スルーホール8は、基板6が切断されるときに軸心方向に沿って切断され、上記した溝部4となる。基板6の表裏面には、図17に示すように、たとえば銅からなる所定の導体パターン3が形成されている(裏面は図示せず)。導体パターン3のうち、特に、基板6の表面におけるスルーホール8の開口周辺には、スルーホール用導体部9が形成されている。このスルーホール用導体部9は、スルーホール8の導体層と導通されている。
【0007】
また、隣り合うスルーホール用導体部9の間には、領域7の境界に沿って延びることにより両者を接続する接続用導体パターン11が形成されている。この接続用導体パターン11は、たとえばスルーホール用導体部9あるいは他の導体パターン3に対して、電解めっき法によって半田めっき等を施す際に、各導体パターン3に通電するために設けられるものであり、所定のパターン幅(たとえば0.2mm程度)を有している(以下、接続用導体パターン11を「めっき用導体部11」という。)。なお、このめっき用導体部11は、隣り合う溝部4の導体層同士を接続しているため、最終的に切除されるものである。また、図16中、符号40は、個片基板1の製作工程において、必要に応じて基板6を固定するための係合孔を示す。
【0008】
基板6は、図17に示す一点鎖線L1,L2に沿って各領域7ごとに切断され、個片基板1に分割される。この分割工程には、幅が0.5mm程度のブレード(図示せず)が用いられ、まず、各領域7の短手方向における境界に沿って切断される。この場合、上記めっき用導体部11は、そのパターン幅がブレードの幅より充分小であるため、このブレードによって基板6が切断される際、同時に切除されることになる。
【0009】
【発明が解決しようとする課題】
ところが、実際に上記ブレードを用いて各領域7の境界に沿って基板6を切断すると、めっき用導体部11は、そのパターン幅がブレードの幅に比べ小であるにもかかわらず、基板6の表面から剥離しつつ左右に分割されて広がってしまうことがある。そして、めっき用導体部11は、図18に示すように、切断された基板6の側縁部において切除されずに、隣り合うスルーホール用導体部9同士を短絡する状態で残ってしまう。めっき用導体部11が上記のような状態で残ると、電気回路的に好ましくない。また、めっき用導体部11が残ると、基板6の切断後に、それを個片基板1ごとに除去する作業が発生し、作業コストを増大させるといった問題点を有していた。
【0010】
また、この場合、めっき用導体部11を完全に切除するために、めっき用導体部11のパターン幅をできる限り小に形成することも考えられるが、電解めっきを行う上において、0.2mm程度のパターン幅が最低限必要とされる。
【0011】
【発明の開示】
本願発明は、上記した事情のもとで考え出されたものであって、基板を切断して個片基板に分割するとき、不要な導体パターンを確実に除去することができる個片基板の製造方法、およびその個片基板並びに集合基板を提供することを、その課題とする。
【0012】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0013】
本願発明の第1の側面によって提供される個片基板の製造方法は、平板状の基板を、所定の大きさを有する複数の矩形の領域に区画し、互いに隣り合う上記領域の境界上に、上記基板の厚み方向に貫通する複数のスルーホールのそれぞれを囲むスルーホール用導体パターン、および上記隣り合うスルーホール用導体パターン同士を接続しかつ上記境界に沿って同一の直線上に延びる接続用導体パターンを形成する工程と、上記スルーホールの軸心を通る上記境界に沿って上記接続用導体パターンより幅広で上記スルーホールの直径よりも幅狭のブレードで上記接続用導体パターンを除去しつつ切断して個片基板とする切断工程とを含む個片基板の製造方法であって、上記基板には、上記接続用導体パターンを上記基板の表面に固定するためのレジスト層が形成されたものを用い、上記レジスト層は、上記接続用導体パターンを覆うとともにこの接続用導体パターンをその幅方向に跨いで形成され、かつ、上記切断工程では、上記レジスト層が部分的に各個片基板上に残存させられることを特徴としている。上記接続用導体パターンは、少なくとも上記スルーホール用導体パターン上にたとえば半田めっきを施すためのめっき線として用いられるものである。
【0014】
この製造方法によれば、基板をブレードを用いて所定の領域ごとに切断して個片基板に分割するとき、基板は、各領域の境界部分に形成された複数のスルーホールの軸心を通る線に沿って切断される。この場合、各領域の境界に沿って形成された、スルーホール用導体パターン同士を接続する接続用導体パターンは、従来では、外部に露出した状態となっていたため、ブレードによって切削されたときに基板の表面から剥離しながら左右に分割されて広がり、切断後の基板の側縁部において残ることがあった。
【0015】
しかしながら、本願発明によれば、接続用導体パターンは、レジスト層によって基板上に堅固に固定されているため、ブレードによる切断時に基板から剥離することなく確実に切除される。しかも、レジスト層は、接続用導体パターンを覆うように形成されているため、接続用導体パターンが分割されながら左右に広がることを抑制することができるので、この接続用導体パターンはより確実に切除される。そのため、基板の切断後に、隣り合うスルーホール用導体パターン同士が電気回路的に短絡状態となることを防止することができる。また、基板の切断後に、残っためっき用導体パターンを個片基板ごとに除去する作業を省略することができ、製造コストを低減することができる。
【0016】
好ましい実施の形態によれば、上記レジスト層は、上記基板と同じ材質によって構成されていてもよい。これによれば、レジスト層と基板との密着性がより高められ、接続用導体パターンをより強固に基板に固定させることができる。
【0017】
他の好ましい実施の形態によれば、上記レジスト層は、上記基板上に形成された他の導体パターンを保護するための保護層を形成する工程と、同一の工程において形成されてもよい。このように、レジスト層は、保護層と同じ工程で形成されれば、レジスト層を形成する工程を別途設ける必要がなく、製造時間を短縮することができる。
【0018】
他の好ましい実施の形態によれば、上記基板を切断する工程では、上記レジスト層が形成された面側から所定のブレードによって切り込んで上記基板を切断するようにしてもよい。これによれば、ブレードにより切り込まれる順序がレジスト層、次いで接続用導体パターンとされるので、接続用導体パターンが基板から剥離する可能性を少なくすることができる。
【0019】
本願発明の第2の側面によって提供される個片基板は、上記第1の側面において提供される製造方法によって製造されたことを特徴としている。この構成によれば、第1の側面に係る製造方法によって、個片基板を容易に得ることができ、その結果として上記第1の側面における作用効果と同様の作用効果を奏することができる。
【0020】
本願発明の第3の側面によって提供される集合基板は、平板状の本体を有し、所定の大きさを有する複数の矩形の領域に区画され、互いに隣り合う上記領域の境界上に、上記基板の厚み方向に貫通する複数のスルーホールのそれぞれを囲むスルーホール用導体パターンが形成されており、上記隣り合うスルーホール用導体パターン同士を接続し、かつ上記領域の境界に沿って同一の直線上に延びる接続用導体パターンが形成されており、上記スルーホールの軸心を通る上記境界に沿って上記接続用導体パターンより幅広で上記スルーホールの直径より幅狭のブレードで切断して個片基板を製造するために用いられる集合基板であって、上記接続用導体パターン上には、それを上記本体表面に固定するためのレジスト層が形成されており、上記レジスト層は、上記接続用導体パターンを覆うとともにこの接続用導体パターンをその幅方向に跨いで形成されていることを特徴としている。
【0021】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0022】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。なお、以下の説明では、従来の技術の欄で説明した図15を再び参照する。
【0023】
個片基板1は、図15に示したように、たとえばガラスエポキシ樹脂からなり略直方体形状に形成され、その表面1aに赤外線データ通信モジュール(以下、単に「モジュール」という)2を搭載している。このモジュール2が搭載された個片基板1は、電子部品としてたとえば携帯型電話機の内部に備えられたマザー基板(図示せず)に実装され、この場合、個片基板1は、モジュール2のマザー基板に対する高さを設定するために用いられる。
【0024】
個片基板1は、その厚みがたとえば約3.5mmに設定されている。個片基板1においては、この厚みと異なる値を有するものも製作可能とされ、モジュール2のマザー基板に対する高さに応じた厚みを有する個片基板1が、必要に応じて適宜製作されて用いられる。個片基板1は、後述するように、平板状の基板6が縦横に切断されて分割されることによりなる。
【0025】
個片基板1の表裏面1a,1bには、たとえば銅からなる所定の導体パターン3が形成されている。詳細には、導体パターン3は、図1に示すように、個片基板1の表面1aにおいて、上記モジュール2が搭載される際にモジュール2の外部端子部31(後述)と接続される端子部用導体部16と、モジュール2のシールドケース5(後述)の一部と接続されるシールドケース用導体部17と、個片基板1の側面1cに沿って形成される略半円柱内面状の溝部4を、個片基板1の表面1a上で囲むように形成されたスルーホール用導体部9と、各導体部16,17,9間を接続する引き回し用導体部19とによって構成されている。
【0026】
また、個片基板1の裏面1bには、図2に示すように、上記溝部4を囲むように形成された導体パターン3としての複数のスルーホール用裏面導体部18が形成されている。上記溝部4には、その内周面に銅めっきが施された導体層(図示せず)が形成され、この導体層は、個片基板1の表面1aのスルーホール用導体部9と、裏面1bのスルーホール用裏面導体部18とにそれぞれ接続され、両者を電気的に導通させている。
【0027】
また、個片基板1の表面1aの側縁部には、レジスト層20が形成されている。このレジスト層20は、後述するように、めっき用導体部11を切除するために形成されたものであり、個片基板1を分割したときにその一部が残存したものである。
【0028】
一方、モジュール2は、図3および図4に示すように、略矩形状の基板21と、基板21に実装された発光ダイオード等からなる発光素子22、PINフォトダイオード等からなる受光素子23、および発光素子22および受光素子23による送受信動作を制御するための集積回路素子24と、各素子22,23,24の周囲にそれらを覆うようにモールド樹脂により一体的に封止するモールド体25とを具備して構成されている。モールド体25の上面であって、発光素子22および受光素子23に対応する面25aには、発光用レンズ部26および受光用レンズ部27がそれぞれ形成されている。
【0029】
基板21の表裏面21a,21bには、所定の配線パターン28が形成されている。特に、基板21の裏面21bには、配線パターン28としての外部端子部31が形成されている。基板21の側面21cには、略円弧状の溝状凹部32が形成され、基板21の表面21aの配線パターン28と裏面21bの外部端子部31とは、溝状凹部32の内周面に形成された導体層(図示せず)を介して導通されている。
【0030】
そして、モールド体25および基板21の周囲には、シールドケース5が装着される。シールドケース5は、金属性であり、外来ノイズ(電磁波や光によるノイズ)による影響を防止するためのものである。シールドケース5は、モジュール2の外表面を覆い、かつ発光用および受光用レンズ部26,27の間に延設部33aが配されるように、モジュール2に装着される。延設部33aの先端には、個片基板1の表面1aのシールドケース用導体部17と接続される張出部33bが形成されている。
【0031】
上記個片基板1は、たとえば、以下に示すような製造工程によって製作される。すなわち、この製造方法では、図5に示すように、略矩形状に形成された、たとえばガラスエポキシ樹脂からなる平板状の基板6を用いる。この基板6は、多数個の個片基板1を縦横に配列できる大きさを有し、各個片基板1のそれぞれに対応して一定の大きさの領域7が区画されている。基板6の側縁部には、個片基板1の製作工程において、必要に応じて基板6を固定するための係合孔40が形成されている。
【0032】
次いで、基板6の各領域7ごとに、図6に示すように、基板6の表面および図示しない裏面に対して、公知のフォトリソグラフィー法により所定の導体パターン3を形成する。導体パターン3としては、基板6の表面における領域7内の所定位置に形成された、上述した端子部用導体部16、シールドケース用導体部17、スルーホール用導体部9、引き回し用導体部19、および隣り合う領域7の境界に沿って形成されためっき用導体部11を含む。さらに、図示していないが、基板6の裏面に形成されたスルーホール用裏面導体部18(図2参照)を含む。
【0033】
導体パターン3は、たとえば表面に銅箔を施した基板6に対してレジスト材料を塗布し、所望のパターンが描かれたマスクを用いて露光・現像し、エッチングにより銅箔の不要部分を除去することにより形成される。
【0034】
めっき用導体部11は、隣り合うスルーホール用導体部9同士の間において、すなわち、各領域7の短手方向における境界部分に沿って直線状に延び、所定の幅(たとえば0.2mm程度)を有して形成される。めっき用導体部11は、スルーホール用導体部9に電解めっき法によって金属めっきを施す際に、各導体パターン3を通電するために設けられるものである。この上記めっき用導体部11がスルーホール用導体部9を接続するように形成されることにより、導体パターン3上の、めっきが必要な箇所が互いに導通することになり、これにより良好なめっき処理を行うことができる。なお、めっき用導体部11は、スルーホール用導体部9間を短絡させているため、最終的にはこれが切除される。
【0035】
次に、略円形状の各スルーホール用導体部9において、図7に示すように、基板6の厚み方向に貫通するようにスルーホール8を形成する。スルーホール8は、所定のドリル等によって、スルーホール用導体部9と同心円状に形成され、その孔径は、スルーホール用導体部9の直径より小とされる。なお、スルーホール8は、図5に示した平板状の基板6の状態において、導体パターン3が形成される前に形成されてもよい。続いて、スルーホール8の内周面にたとえば無電解めっきにより図示しない導体層を形成する。上記スルーホール8は、最終的に基板6の表裏面を導通させるための溝部4(図15参照)となるものである。
【0036】
次いで、めっき用導体部11を基板6の表面に固定するためのレジスト層20を形成する。詳細には、レジスト層20は、図8および図9に示すように、その横幅Aがめっき用導体部11のパターン幅Bより大とされ、隣り合うスルーホール用導体部9の間の部位において、めっき用導体部11を覆うように形成される。
【0037】
レジスト層20は、たとえばフォトリソグラフィー法を用いて形成され、基板6の表面において、露出させるべき部分と対応した窓孔をもつマスク(図示せず)を用い、予め基板6の全面に形成した層に露光処理を行い、続いて現像を行うことにより開口を形成する。開口以外の部分が、この場合のレジスト層20となる部分である。
【0038】
このように、レジスト層20を形成することにより、めっき用導体部11は、レジスト層20によって基板6上に固定されるため、基板6との密着性を維持することができる。しかも、レジスト層20は、基板6と同じエポキシ系樹脂からなるため、レジスト層20と基板6との密着性がより高められ、これにより、めっき用導体部11をより強固に基板6に固定することができる。
【0039】
なお、基板6の表面においては、上記レジスト層20以外に、基板6の表面や他の導体パターン3等を保護するための電気絶縁性を有する保護層34が形成されてもよく、この保護層34によって外部に露出する必要のあるべき部分以外を覆うようにしてもよい。この場合、上記保護層34をレジスト層20と同じ材質で形成する場合には、両者を同一工程で形成するようにしてもよい。このように、レジスト層20は、保護層34と同じ工程で形成されれば、レジスト層20を形成する工程を別途設ける必要がなく、製造時間を短縮することができるといった利点がある。
【0040】
上記のように、この個片基板1の製造方法では、めっき用導体部11を覆うようにレジスト層20が形成された基板6が用いられ、以下に示すように、電解めっきが施された後、モジュール1が実装され切断されることにより、モジュール1が実装された個片基板1が製作される。
【0041】
すなわち、露出された各導体パターン3上に、電解めっき法によってたとえば金めっきあるいは半田めっきが施される。具体的には、露出された導体パターン3としてのスルーホール用導体部9、シールドケース用導体部17、および端子部用導体部16等を陰極とし、めっき金属を陽極とし、めっき金属を含む電解液中に基板6を漬し、直流電流を流すことにより、露出された導体パターン3上にめっき金属が付着する。この場合、めっき用導体部11は、隣り合うスルーホール用導体部9を接続するように形成されているため、スルーホール用導体部9を含む導体パターン3が電気的に導通されることになる。
【0042】
次に、基板6の各領域7ごとに、別途製作されたモジュール2を実装する。詳細には、図10に示すように、基板6の各領域7において、表面25aの端子部用導体部16にモジュール2の外部端子部31(図示せず)が、シールドケース用導体部17にシールドケース5の張出部33bがそれぞれ接続され、モジュール2が基板6の各領域7に、たとえばリフロー処理が行われて実装される。
【0043】
その後、モジュール2が実装された領域7ごとに、基板6を縦横に切断し、単品の個片基板1を得る。具体的には、図11に示す一点鎖線L1に沿って基板6を横方向に切断し、横長の中間品を得る。基板6の切断には、図12および図13に示すように、回転駆動自在な円板状のブレード35を用いる。このブレード35は、スルーホール8の孔径より小であって、めっき用導体部11のパターン幅Bより大である0.5mm程度の幅を有している。上記ブレード35は、基板6の表面から裏面に向けて下降されることにより、基板6の厚み方向に沿ってそれを切断する。
【0044】
これにより、スルーホール用導体部9は、平面視円弧状に形成される。また、隣り合うスルーホール用導体部9間に形成されためっき用導体部11は、その上面に形成されたレジスト層20の一部とともにブレード35によって切除される。
【0045】
従来では、めっき用導体部11は、外部に露出した状態となっていたため、ブレード35によって切削されたときに基板6の表面から剥離しながら左右に分割されて広がり、スルーホール用導体部9を短絡した状態で残ることがあった。しかしながら、本実施形態では、めっき用導体部11は、レジスト層20によって覆われるようにされているため、基板6上に堅固に固定されるとともに、切削時において左右に広がることが抑制される。そのため、めっき用導体部11は、ブレード35による切断時に、基板6から剥離することなく保持されるので確実に切除される。
【0046】
したがって、基板6の切断後に、隣り合うスルーホール用導体部9同士が電気回路的に短絡状態となることを防止することができる。また、従来のように、基板6の切断後に、残っためっき用導体部11を個片基板1ごとに除去する作業を省略することができ、製造コストを低減することができる。
【0047】
また、基板6を切断する際には、レジスト層20が形成された面側からブレード35によって切り込んで基板6が切断される。そのため、ブレード35により切り込まれる順序がレジスト層20、次いでめっき用導体部11とされるので、めっき用導体部11が基板6から剥離する可能性をより少なくすることができる。
【0048】
その後、横長の中間品において、各領域7の左右に位置する不要部分を除去するために、すなわち、図11に示す一点鎖線L2に沿って中間品を切断する。このように基板6を切断して、多数個の、モジュール2が搭載された個片基板1が得られる。
【0049】
上記のようにして得られた、モジュール2が搭載された個片基板1は、図14に示すように、電子部品としてたとえば携帯型電話機の内部に設けられたマザー基板41に実装される。すなわち、個片基板1の裏面1bに形成されたスルーホール用裏面導体部18がマザー基板41の配線パターン42にたとえば半田リフロー処理によって半田付けされることにより、モジュール2が搭載された個片基板1がマザー基板41に実装される。
【0050】
モジュール2は、個片基板1によってマザー基板41に対して所定の高さに嵩上げされ、これにより、たとえば携帯型電話機のケースに形成された開口(図示せず)に、モジュール2の受発光素子22,23を対応して配置させることができる。そして、図示しない相手側機器の他のモジュールと対向して配されることにより、赤外線によるデータ通信が行われる。すなわち、発光素子22では、集積回路素子24から送られてくる電気信号を光信号に変換し、他のモジュールに対してその光信号としての赤外光を上記開口を介して出射する。一方、受光素子23は、開口を介して他のモジュールから受けた光信号としての赤外光を電気信号に変換し、それを集積回路素子24に対して与える。
【0051】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではなく、発明の範囲内で種々の変更が可能である。たとえば、個片基板1に実装する電子部品としては、モジュール2に代わり、他の電子部品を実装するようにしてもよい。その場合は、基板個片1の表面1aにおいて、その電子部品の端子形態に応じた導体パターンが形成される。
【0052】
また、上記した、めっき用導体部11を完全に切除する製造方法は、たとえばモジュール2を製造するときに適用するようにしてもよい。また、基板6、個片基板1、導体パターン3の形状、大きさ、材質等は、上記した実施形態に限るものではない。
【図面の簡単な説明】
【図1】本願発明に係る個片基板の平面図である。
【図2】図1に示す個片基板の裏面図である。
【図3】赤外線データ通信モジュールの斜視図である。
【図4】赤外線データ通信モジュールの内部構成図である。
【図5】従来の基板の平面図である。
【図6】基板の一部拡大平面図である。
【図7】スルーホールが形成された基板の一部拡大平面図である。
【図8】レジスト層が形成された基板の一部拡大平面図である。
【図9】図8のIX−IX方向に見た基板の断面図である。
【図10】赤外線データ通信モジュールが実装された基板の一部拡大平面図である。
【図11】切断線を表した基板の一部拡大平面図である。
【図12】図11のXII−XII方向に見た基板の切削状態を示す図である。
【図13】基板の切削状態を示す図である。
【図14】マザー基板に個片基板を実装した状態を示す断面図である。
【図15】赤外線データ通信モジュールが実装された個片基板の斜視図である。
【図16】従来の基板の平面図である。
【図17】従来の基板の一部拡大平面図である。
【図18】切断後の基板の一部拡大平面図である。
【符号の説明】
1 個片基板
2 赤外線データ通信モジュール
6 基板
7 領域
8 スルーホール
9 スルーホール用導体部
11 めっき用導体部
20 レジスト層
Claims (7)
- 平板状の基板を、所定の大きさを有する複数の矩形の領域に区画し、互いに隣り合う上記領域の境界上に、上記基板の厚み方向に貫通する複数のスルーホールのそれぞれを囲むスルーホール用導体パターン、および上記隣り合うスルーホール用導体パターン同士を接続しかつ上記境界に沿って同一の直線上に延びる接続用導体パターンを形成する工程と、
上記スルーホールの軸心を通る上記境界に沿って上記接続用導体パターンより幅広で上記スルーホールの直径よりも幅狭のブレードで上記接続用導体パターンを除去しつつ切断して個片基板とする切断工程とを含む個片基板の製造方法であって、
上記基板には、上記接続用導体パターンを上記基板の表面に固定するためのレジスト層が形成されたものを用い、
上記レジスト層は、上記接続用導体パターンを覆うとともにこの接続用導体パターンをその幅方向に跨いで形成され、かつ、
上記切断工程では、上記レジスト層が部分的に各個片基板上に残存させられることを特徴とする、個片基板の製造方法。 - 上記レジスト層は、上記基板と同じ材質からなる、請求項1に記載の個片基板の製造方法。
- 上記レジスト層は、上記基板上に形成された他の導体パターンを保護するための保護層を形成する工程と、同一の工程において形成される、請求項1または2に記載の個片基板の製造方法。
- 上記接続用導体パターンは、少なくとも上記スルーホール用導体パターン上に電解めっきを施すためのめっき線として用いられる、請求項1ないし3のいずれかに記載の個片基板の製造方法。
- 上記切断工程では、上記レジスト層が形成された面側から上記ブレードによって切り込んで上記基板を切断する、請求項1ないし4のいずれかに記載の個片基板の製造方法。
- 請求項1ないし5のいずれかに記載の製造方法によって製造されたことを特徴とする、個片基板。
- 平板状の本体を有し、所定の大きさを有する複数の矩形の領域に区画され、互いに隣り合う上記領域の境界上に、上記基板の厚み方向に貫通する複数のスルーホールのそれぞれを囲むスルーホール用導体パターンが形成されており、
上記隣り合うスルーホール用導体パターン同士を接続し、かつ上記領域の境界に沿って同一の直線上に延びる接続用導体パターンが形成されており、
上記スルーホールの軸心を通る上記境界に沿って上記接続用導体パターンより幅広で上記スルーホールの直径より幅狭のブレードで切断して個片基板を製造するために用いられる集合基板であって、
上記接続用導体パターン上には、それを上記本体表面に固定するためのレジスト層が形成されており、
上記レジスト層は、上記接続用導体パターンを覆うとともにこの接続用導体パターンをその幅方向に跨いで形成されていることを特徴とする、集合基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001035470A JP4554831B2 (ja) | 2001-02-13 | 2001-02-13 | 個片基板の製造方法および個片基板並びに集合基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001035470A JP4554831B2 (ja) | 2001-02-13 | 2001-02-13 | 個片基板の製造方法および個片基板並びに集合基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246703A JP2002246703A (ja) | 2002-08-30 |
JP4554831B2 true JP4554831B2 (ja) | 2010-09-29 |
Family
ID=18898905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001035470A Expired - Fee Related JP4554831B2 (ja) | 2001-02-13 | 2001-02-13 | 個片基板の製造方法および個片基板並びに集合基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4554831B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4630680B2 (ja) * | 2005-01-31 | 2011-02-09 | キヤノン株式会社 | 半導体素子の製造方法およびインクジェット記録ヘッドの製造方法 |
JP4738220B2 (ja) * | 2005-09-28 | 2011-08-03 | 京セラ株式会社 | 複数個取り配線基板 |
US8328174B2 (en) * | 2010-06-30 | 2012-12-11 | Tsao Ru Co., Ltd. | Combined plastic chopping board structure |
CN111698847B (zh) * | 2020-06-29 | 2022-07-29 | 四川海英电子科技有限公司 | 一种用于高频电路板层间精确定位的方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51125865A (en) * | 1975-04-25 | 1976-11-02 | Hitachi Ltd | Method of manufacturing ceramic wiring substrate |
JPS6046090A (ja) * | 1983-08-24 | 1985-03-12 | シヤ−プ株式会社 | 電子回路基板 |
JPS60194367U (ja) * | 1984-06-01 | 1985-12-24 | 株式会社リコー | プリント配線基板 |
JPH09181443A (ja) * | 1995-12-25 | 1997-07-11 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JPH1146061A (ja) * | 1997-07-28 | 1999-02-16 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
JPH11163583A (ja) * | 1997-11-25 | 1999-06-18 | Citizen Electronics Co Ltd | 電子部品パッケージ及びその製造方法 |
JP2000091722A (ja) * | 1998-09-16 | 2000-03-31 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
-
2001
- 2001-02-13 JP JP2001035470A patent/JP4554831B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51125865A (en) * | 1975-04-25 | 1976-11-02 | Hitachi Ltd | Method of manufacturing ceramic wiring substrate |
JPS6046090A (ja) * | 1983-08-24 | 1985-03-12 | シヤ−プ株式会社 | 電子回路基板 |
JPS60194367U (ja) * | 1984-06-01 | 1985-12-24 | 株式会社リコー | プリント配線基板 |
JPH09181443A (ja) * | 1995-12-25 | 1997-07-11 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JPH1146061A (ja) * | 1997-07-28 | 1999-02-16 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
JPH11163583A (ja) * | 1997-11-25 | 1999-06-18 | Citizen Electronics Co Ltd | 電子部品パッケージ及びその製造方法 |
JP2000091722A (ja) * | 1998-09-16 | 2000-03-31 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002246703A (ja) | 2002-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1903839B1 (en) | A method for producing a printed circuit board with a heat radiating structure | |
US20130271928A1 (en) | Circuit module and method of manufacturing the same | |
US8043892B2 (en) | Semiconductor die package and integrated circuit package and fabricating method thereof | |
US6490168B1 (en) | Interconnection of circuit substrates on different planes in electronic module | |
JP2012151353A (ja) | 半導体モジュール | |
CN104105387A (zh) | 电路模组及其制造方法 | |
KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
CN112640102A (zh) | 电子部件模块及电子部件模块的制造方法 | |
KR100890217B1 (ko) | 기판 제조방법 | |
KR20180107877A (ko) | 반도체 패키지 및 그의 제조 방법 | |
KR20040040348A (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
JP4554831B2 (ja) | 個片基板の製造方法および個片基板並びに集合基板 | |
JP2011018801A (ja) | 半導体装置の製造方法 | |
US7832097B1 (en) | Shielded trace structure and fabrication method | |
CN110114869B (zh) | 电路模块及其制造方法 | |
JP2001077408A (ja) | 赤外線送受信モジュールの製造方法および赤外線送受信モジュール | |
JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
CN213586442U (zh) | 电子线路总成 | |
JP4440381B2 (ja) | 赤外線送受信モジュール | |
JP2002185101A (ja) | 個片基板の製造方法、および個片基板 | |
JP2008251596A (ja) | プリント配線基板の配線パターン | |
JP2003224356A (ja) | 端面カットスルーホールを有するプリント配線板及び電子部品 | |
JP2001077405A (ja) | 赤外線送受信モジュールの製造方法および赤外線送受信モジュール | |
JP2001326447A (ja) | プリント回路基板の製造方法およびプリント回路基板 | |
JPH05315778A (ja) | ヒートシンクを備えた電子部品搭載用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100715 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |