JP4552397B2 - 画像処理装置およびその方法 - Google Patents

画像処理装置およびその方法 Download PDF

Info

Publication number
JP4552397B2
JP4552397B2 JP2003279649A JP2003279649A JP4552397B2 JP 4552397 B2 JP4552397 B2 JP 4552397B2 JP 2003279649 A JP2003279649 A JP 2003279649A JP 2003279649 A JP2003279649 A JP 2003279649A JP 4552397 B2 JP4552397 B2 JP 4552397B2
Authority
JP
Japan
Prior art keywords
image
image processing
fixed
frame
luminance frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003279649A
Other languages
English (en)
Other versions
JP2005043776A (ja
Inventor
満 多田
洋 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003279649A priority Critical patent/JP4552397B2/ja
Publication of JP2005043776A publication Critical patent/JP2005043776A/ja
Application granted granted Critical
Publication of JP4552397B2 publication Critical patent/JP4552397B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of El Displays (AREA)
  • Image Analysis (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)

Description

本発明は、有機EL(Electroluminescence )ディスプレイなどの、入力画像に対して所定の処理を施して表示部に表示させる画像処理装置およびその方法に関するものである。
画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ELディスプレイなどにおいても同様であるが、有機ELディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御される、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題がある。そのため、各画素内部の発光素子に流れる電流を、画素内部に設けた能動素子(一般にはTFT:Thin Film Transistor、薄膜トランジスタ)によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
図5は、アクティブマトリクス型有機ELディスプレイにおける画素回路の第1の構成例を示す回路図である(たとえば特許文献1、2参照)。
図5の画素回路10は、pチャネルの薄膜電界効果トランジスタ(以下、TFTという)11およびnチャネルのTFT12、キャパシタC11、発光素子である有機EL素子(OLED)13を有する。また、図5において、DTLはデータ線を、WSLは走査線をそれぞれ示している。
有機EL素子は多くの場合整流性があるため、OLED(Organic Light Emitting Diode)と呼ばれることがあり、図5その他では発光素子としてダイオードの記号を用いているが、以下の説明においてOLEDには必ずしも整流性を要求するものではない。
図5ではTFT11のソースが電源電位VCCに接続され、発光素子13のカソード(陰極)は接地電位GNDに接続されている。図5の画素回路10の動作は以下の通りである。
走査線WSLを選択状態(ここではハイレベル)とし、データ線DTLに書き込み電位VDATAを印加すると、TFT12が導通してキャパシタC11が充電または放電され、TFT11のゲート電位はVDATAとなる。
走査線を非選択状態(ここではローレベル)とすると、データ線DTLとTFT11とは電気的に切り離されるが、TFT11のゲート電位はキャパシタC11によって安定に保持される。
TFT11および発光素子13に流れる電流は、TFT11のゲート・ソース間電圧Vgsに応じた値となり、発光素子13はその電流値に応じた輝度で発光し続ける。
上記のように、走査線WSLを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図5の画素回路10では、一度VDATAの書き込みを行えば、次に書き換えられるまでの間、発光素子13は一定の輝度で発光を継続する。
図6は、アクティブマトリクス型有機ELディスプレイにおける画素回路の第2の構成例を示す回路図である。
図6の画素回路20は、pチャネルTFT21,TFT22、nチャネルTFT23,TFT24、キャパシタC21、発光素子である有機EL素子OLED25を有する。また、図6において、DTLはデータ線を、WSLは走査線を、ESLは消去線をそれぞれ示している。
この画素回路20の動作について、図7に示すタイミングチャートを参照しながら以下に説明する。
まず、状態(期間)<1>において、図7(C),(D)に示すように、走査線WSLに印加する走査信号WSおよび消去線ESLに印加する消去信号ESがハイレベルに設定される。これにより、TFT24,TFT23がオン状態、TFT22がオフ状態となり、データ線DTLよりデータVDATA量に応じた電荷がキャパシタC21に充電される。
状態(期間)<2>において、図7(C),(D)に示すように、走査線WSLへの走査信号WSおよび消去線ESLへの消去信号ESがローレベルに設定される。これにより、TFT24,TFT23がオフ状態、TFT22がオフ状態となり、キャパシタC21に充電された電荷に応じた電流が、TFT21を通して、EL発光素子25に流れる。この電流は、消去線ESLへの印加信号ESがハイレベルになるまで、維持される。
状態(期間)<3>において、図7(D)に示すように、消去線ESLへの消去信号ESがハイレベルに設定される。これにより、TFT23、TFT22がオン状態となるので、キャパシタC21に充電された電荷が、TFT23、TFT22を通じで放電され、EL発光素子25の発光はそこでオフされる。
このように、図6の回路では、各画素は消去線ESLを1本使用することで、一意的に発光素子25の発光期間(DUTY)を制御している。
ところで、有機ELディスプレイにおける発光素子は、その発光量と時間に比例して劣化する特性があることは一般にも知られており、発光素子の特性向上が期待されている。
一方、ディスプレイの表示画面は常に一様ではないために画面内における発光素子の劣化も一様ではなく、部分的に発光素子が劣化する要因となっている。
特に時計の表示などにおいては、その部分のみが極端に劣化し輝度の低下が見られることから、一般的に“焼きつき”と呼ばれる。(以下、部分的な画素劣化を“焼きつき”と表記する)
また、複数種の発光素子を用いる場合や、単一の発光素子の場合においても複数の発光波長成分を持つ場合において、それぞれの劣化特性は一致しない場合が多く見られる。
この場合、劣化した画素部分においてはホワイトバランスがずれて色がついたように見える。
表示素子の発光時間に対する劣化に起因される画面の焼きつきは、表示素子材料の発光寿命時間を改善することによって、画面の焼きつきを抑えることが一番好ましいことであると考えられてきた。
材料の改善以外では、従来、焼きつきを防止するためには、画素の保持容量を積極的に放電するような回路を有している(たとえば、特許文献3参照。)ものを使用して、不要な発光時間を抑えて焼きつきを防止する。
また、スクリーンセーバー等の用い方を工夫し、焼きつきを緩和するような装置も提案されている(たとえば、特許文献4参照。)
USP5,684,365 特開平8−234683号公報 特開2002−169509号公報 特開2002−207475号公報
しかしながら、表示素子材料の発光寿命時間を改善することによって、自発光型ディスプレイでは表示素子材料の発光寿命がいくら延びたとしても、原理的に焼きつきを完全に無くすことは不可能である。また、表示装置に映し出される映像信号は用途等において、焼きつきが起こりやすい映像信号のみ入力される場合もある。つまり、従来の材料の寿命改善を行っただけでは,焼きつきを防ぐことはできない。
また、材料の寿命が延びない限り画面の焼きつきは改善されず、材料開発のスピード、コスト等その分野の開発に依存することしかできなかった。
特許文献3に記載の画素の保持容量を積極的に放電するような回路や特許文献4に記載の回路によって、実用に耐え得る程、焼きつき、すなわち画素の劣化に伴う発光輝度の劣化を補償し、緩和することができない。
本発明は、かかる事情に鑑みてなされたものであり、その目的は、経時的な特性劣化に伴う画素の発光素子の劣化度の進行を遅らせることができる画像処理装置およびその方法を提供することにある。
上記目的を達成するため、本発明の第1の観点の画像処理装置は、入力された画像信号の輝度度数を算出する輝度度数算出手段と、入力された画像信号中に固定している画像があるか否かを認識する固定画像認識手段と、上記輝度度数算出手段により得られた輝度度数および上記固定画像認識手段の認識結果に基づいてγ変換処理を行うか行わないかの画像処理方法を選択し指定する画像処理指定手段と、上記画像処理指定手段により指定された上記画像処理方法に基づいて入力された画像に対する処理を行う画像処理手段と、を有し、上記固定画像認識手段は、入力画像を2値化し、2値化した画像を複数のエリアに分割し、分割したエリア毎に2値化した値の合計を算出し、計算した値をエリア毎に、保存された前の複数のフレームの値と比較し、それぞれのフレームの合計値が、ある範囲に収まっていると、固定画素が出ていると判定する
好適には、上記固定画像認識手段は、入力画像を2値化し、2値化した画像を複数のエリアに分割し、分割したエリア毎に2値化した値の合計を算出し、計算した値をエリア毎に、保存された前の複数のフレームの値と比較し、それぞれのフレームの合計値が、ある範囲に収まっていると、固定画素が出ていると判定する。
また、好適には、上記輝度度数算出手段は、フレーム中の画像について、階調に対する度数分布を計算し、上記固定画像認識手段は、2値化のしきい値を上記輝度度数算出手段から得られた輝度度数分布値から計算し、設定する。
また、好適には、上記画像処理指定手段は、輝度度数算出手段から得られた情報により1フレームの画像が、高階調側に集まっておらず、高階調で固定画像があると認識されると、所定のγ変換を行う方法を選択して指定する。
また、上記画像処理指定手段は、輝度度数算出手段から得られた情報により1フレームの画像が、高階調側に集まっている場合は、高階調で固定画像があると認識されても、γ変換を行わないように指定する。
本発明の第2の観点の画像処理方法は、入力された画像信号の輝度度数を算出する第1のステップと、入力された画像信号中に固定している画像があるか否かを認識する第2のステップと、上記第1のステップにより得られた輝度度数および上記第2のステップの認識結果に基づいてγ変換処理を行うか行わないかの画像処理方法を選択し指定する第3のステップと、上記第3のステップにより指定された上記画像処理方法に基づいて入力された画像に対する処理を行う第4のステップと、を有し、上記第2のステップにおいて、入力画像を2値化し、2値化した画像を複数のエリアに分割し、分割したエリア毎に2値化した値の合計を算出し、計算した値をエリア毎に、保存された前の複数のフレームの値と比較し、それぞれのフレームの合計値が、ある範囲に収まっていると、固定画素が出ていると判定する
本発明によれば、たとえば輝度度数算出手段で入力された画像信号の輝度度数が算出され、画像処理指定手段に出力される。
また、固定画像認識手段で、入力された画像信号中に固定している画像があるか否かが認識され、その結果が画像処理指定手段に出力される。
画像処理指定手段においては輝度度数算出手段により得られた輝度度数および固定画像認識手段の認識結果に基づいて最適な画像処理方法が選択され画像処理手段に対して指定される。
そして、画像処理指定手段により指定された最適な画像処理方法に基づいて入力された画像に対する処理が行われる。
本発明によれば、画素の発光素子の劣化度合の進行を遅らせることができ、表示される時計等の固定表示による部分的画素劣化を抑制することができる。
γ変換を行う場合を限定することで、画質の違和感を極力抑えた焼きつき防止を実現できる。
以下、本発明の実施形態を、図面に関連付けて詳細に説明する。
図1は、本発明に係る画像処理装置の一実施形態を示すブロック構成図である。
本画像処理装置30は、図1に示すように、画像入力部31、輝度度数算出手段としての輝度度数変換部32、固定画像認識部33、画像処理指定部34、画像処理部35、および出力部36を有する。
画像入力部31は、入力画像IMを、輝度度数変換部32、固定画像認識部33、および画像処理部35に入力させる。
輝度度数変換部32は、画像入力部31により随時入力される1フレーム中の画像について、階調に対する度数分布を計算する処理を行い、計算した輝度度数分布を固定画像認識部33、および画像処理指定処理部34に出力する。
固定画像認識部33は、画像入力部31により入力された画像に、固定表示となるようなパターンが含まれていないかを検出する。たとえばテレビにおいては、映画の時の字幕、時計表示等のパターンを認識する。
固定画像認識部33は、認識結果を画像処理指定部34に出力する。
図2は、本実施形態に係る固定画像認識部の具体的に構成例を示すブロック図である。
この固定画像認識部33は、図2に示すように、2値化回路331、エリア分割回路332、計算部333、比較部334、およびメモリ335を有する。
2値化回路331は、画像入力部31による画像を2値化し、エリア分割回路332に出力する。
なお、2値化回路331は、たとえば2値化のしきい値を前段の輝度度数変換部32から得られた輝度度数分布値から計算し、設定を行う。
エリア分割回路332は、2値化回路331で2値化された画像を、数個から数十個のエリアに分割し、計算部333に供給する。
エリア分割回路332におけるエリアの分割方法は任意に変更可能である。
計算部333は、エリア分割回路332で分割されたエリア毎に2値化された値の合計を算出し、比較部334に出力する。
なお、計算部333において計算してえられた分割エリア毎の2値化された値の合計値は複数フレーム、メモリ335に保存できるようになっている。
比較部334は、計算部333で計算された値を、エリア毎に、メモリ335に保存された前のフレームの値群と比較し、それぞれのフレームの合計値が、ある範囲に収まっていると、固定画素が出ていると判定し、ある範囲に収まっていないと固定画素は出ていないと判定し、判定結果を画像処理指定部34に出力する。
こうすることで、数メガ〜数百メガバイトのメモリを使用してフレーム画像情報を記録する必要性がなくなり、少ないメモリでフレームの画面情報を保存できる。また、データ容量が極端に少なくなるので、短時間で、フレーム画像の計算処理を行うことが可能となる。
画像処理指定部34は、輝度度数変換部32から得られた輝度度数分布値、および固定画像認識部33の判定結果に基づいて、画像処理の選択方法を決定する。本実施形態における画像処理ではγ変換処理を行うので、γテーブルの指定を行う。
画像処理指定部34は、γテーブルの選択は、入力された画像の輝度度数分布おび固定画像の情報から選択する。
詳しくは、画像処理指定部34は、輝度度数変換部32から得られた情報により1フレームの画像が、高階調側に集まっておらず、高階調で固定画像があると認識されると、図3の(A)から図3(B)のようにγの変換を行う方法を選択する。こうすることで高輝度側の階調を抑制し、いわゆる画素の輝度劣化である焼きつきを抑えるγ補正を行う方法を選択する。
逆に、画像処理指定部34は、輝度度数変換部32から得られた情報により1フレームの画像が、高階調側に集まっている場合は、高階調で固定画像があると認識されても、γ補正を行わない方法を選択する。これは高階調側にデータが集まっているので、γ補正を行うと違和感のある画像に変換してしまうためである。
また、この場合は原理的に焼きつきが起きにくいということもある。
画像処理部35は、画像処理指定部34により選択され指定された画像処理方法に基づいて、画像入力部31から入力された画像のγ変換を行う。変換方法はテーブル変換を行いどのようなγ変換に対しても対応できる。
出力部36は、画像処理部35から入力された画像を、入力信号のフォーマットと同じタイミングにて出力を行う。
以上のように構成された画像処理装置における動作を以下で説明する。
まず、入力画像IMが、画像入力部31により、輝度度数変換部32、固定画像認識部33、および画像処理部35に入力される。
輝度度数変換部32においては、画像入力部31により随時入力される1フレーム中の画像について、階調に対する度数分布が計算され、計算した輝度度数分布値が固定画像認識部33、および画像処理指定処理部34に出力される。
固定画像認識部33では、画像入力部31により入力された画像に、固定表示となるようなパターンが含まれていないかが検出される。具体的には、入力画像はまず、2値化される。2値化された画像は、数個から数十個のエリアに分けられる。分割されたエリア毎に2値化された値の合計が算出され、その値は複数フレーム、メモリに保存される。そして、計算された値はエリア毎に、保存された前のフレームの値たちと比較され、それぞれのフレームの合計値が、ある範囲に収まっていると、固定画素が出ていると判定される。固定画像認識部33の判定結果が画像処理指定部34に出力される。
画像処理指定部34においては、輝度度数変換部32から得られた輝度度数分布値、および固定画像認識部33の判定結果に基づいて、画像処理の選択方法が決定される。具体的には、輝度度数変換部32から得られた情報により1フレームの画像が、高階調側に集まっておらず、高階調で固定画像があると認識されると、γの変換を行うが選択される。一方、輝度度数変換部32から得られた情報により1フレームの画像が、高階調側に集まっている場合は、高階調で固定画像があると認識されても、γ補正を行わないと判定される。そして、画像処理指定部34の判定結果が画像処理部に出力される。
画像処理部35では、画像処理指定部34により選択され指定された画像処理方法に基づいて、画像入力部31から入力された画像のγ変換が行われる。そして、出力部36において、画像処理部35から入力された画像を、入力信号のフォーマットと同じタイミングにて出力される。
以上説明したように、本実施形態によれば、随時入力される1フレーム中の画像について、階調に対する度数分布を計算する処理を行う輝度度数変換部32と、入力された画像に、固定表示となるようなパターンが含まれていないかを検出する固定画像認識部33と、輝度度数変換部32から得られた輝度度数分布値、および固定画像認識部33の判定結果に基づいて、画像処理(γ変換)の選択方法を決定する画像処理指定部34と、画像処理指定部34により選択され指定された画像処理方法に基づいて、画像入力部31から入力された画像のγ変換を行う画像処理部35とを有することから、以下の効果を得ることができる。
すなわち、入力画像信号の中に、高階調側の固定表示パターンが含まれていることを認識し、フレーム毎のγ補正を行うことで、以下の効果を得ることができる。
テレビ画面等で表示される時計等の固定表示による部分的画素劣化を抑制することができる。
また、γ変換を行う場合を限定することで、画質の違和感を極力抑えた焼きつき防止を実現できる。
また、パーソナルコンピュータ(PC)ゲーム等の固定画像が多い場合の部分的画素劣化を抑制することができる。
また、1フィールド単位で制御することにより、10数ミリ秒〜分単位まで幅広い時間の動作が可能であり、違和感のない制御を実現することができる。
また、たとえば図4に示すような、CPUコアを内蔵したFPGAを採用することにより、特別な周辺回路を必要とせず現存するディスプレイの機構に影響を与えることなく本機能を実現することが可能であるという利点がある。
図4の例は、一般的なLDC等のフラットパネルディスプレイに用いられるタイミングジェネレータ40に本実施形態に係る画像処理装置30の機能を盛り込むことにより、外観上はそのままで、機能、性能を向上させることができる。
テレビ画面等で表示される時計等の固定表示による部分的画素劣化を抑制することができることから、有機ELディスプレイや液晶ディスプレイ等のフラットパネルディスプレイに用いられるタイミングジェネレータに適用可能である。
本発明に係る画像処理装置の一実施形態を示すブロック構成図である。 本実施形態に係る固定画像認識部の具体的に構成例を示すブロック図である。 本実施形態に係る画像処理指定部のγ変換処理の選択方法を説明するための図である。 本発明に係る画像処理装置の適用事例を示す図である。 アクティブマトリクス型有機ELディスプレイにおける画素回路の第1の構成例を示す回路図である。 アクティブマトリクス型有機ELディスプレイにおける画素回路の第2の構成例を示す回路図である。 図6の回路の動作を説明するためのタイミングチャートである。
符号の説明
30…画像処理装置、31…画像入力部、32…輝度度数変換部、33…固定画像認識部、331…2値化回路、332…エリア分割回路、333…計算部、334…比較部、335…メモリ、34…画像処理指定部、35…画像処理部、36…出力部。

Claims (8)

  1. 入力された画像信号の輝度度数を算出する輝度度数算出手段と、
    入力された画像信号中に固定している画像があるか否かを認識する固定画像認識手段と、
    上記輝度度数算出手段により得られた輝度度数および上記固定画像認識手段の認識結果に基づいてγ変換処理を行うか行わないかの画像処理方法を選択し指定する画像処理指定手段と、
    上記画像処理指定手段により指定された上記画像処理方法に基づいて入力された画像に対する処理を行う画像処理手段と、を有し、
    上記固定画像認識手段は、
    入力画像を2値化し、2値化した画像を複数のエリアに分割し、分割したエリア毎に2値化した値の合計を算出し、計算した値をエリア毎に、保存された前の複数のフレームの値と比較し、それぞれのフレームの合計値が、ある範囲に収まっていると、固定画素が出ていると判定する
    画像処理装置。
  2. 上記輝度度数算出手段は、
    フレーム中の画像について、階調に対する度数分布を計算し、
    上記固定画像認識手段は、
    2値化のしきい値を上記輝度度数算出手段から得られた輝度度数分布値から計算し、設定する
    請求項1記載の画像処理装置。
  3. 上記画像処理指定手段は、
    上記輝度度数算出手段から得られた情報により1フレームの画像が、高階調側に集まっておらず、高階調で固定画像があると認識されると、所定のγ変換を行う方法を選択して指定する
    請求項2記載の画像処理装置。
  4. 上記画像処理指定手段は、
    上記輝度度数算出手段から得られた情報により1フレームの画像が、高階調側に集まっている場合は、高階調で固定画像があると認識されても、γ変換を行わないように指定する
    請求項2または3記載の画像処理装置。
  5. 入力された画像信号の輝度度数を算出する第1のステップと、
    入力された画像信号中に固定している画像があるか否かを認識する第2のステップと、
    上記第1のステップにより得られた輝度度数および上記第2のステップの認識結果に基づいてγ変換処理を行うか行わないかの画像処理方法を選択し指定する第3のステップと、
    上記第3のステップにより指定された上記画像処理方法に基づいて入力された画像に対する処理を行う第4のステップと、を有し、
    上記第2のステップにおいて、
    入力画像を2値化し、2値化した画像を複数のエリアに分割し、分割したエリア毎に2値化した値の合計を算出し、計算した値をエリア毎に、保存された前の複数のフレームの値と比較し、それぞれのフレームの合計値が、ある範囲に収まっていると、固定画素が出ていると判定する
    画像処理方法。
  6. 上記第1のステップにおいて、
    フレーム中の画像について、階調に対する度数分布を計算し、
    上記第2のステップにおいて、
    2値化のしきい値を第1のステップから得られた輝度度数分布値から計算し、設定する
    請求項5記載の画像処理方法。
  7. 上記第3のステップにおいて、
    上記第1のステップで得られた情報により1フレームの画像が、高階調側に集まっておらず、高階調で固定画像があると認識されると、所定のγの変換を行う方法を選択して指定する
    請求項6記載の画像処理方法。
  8. 上記第3のステップにおいて、
    上記第1のステップで得られた情報により1フレームの画像が、高階調側に集まっている場合は、高階調で固定画像があると認識されても、γ変換を行わないように指定する
    請求項6または7記載の画像処理方法。
JP2003279649A 2003-07-25 2003-07-25 画像処理装置およびその方法 Expired - Fee Related JP4552397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003279649A JP4552397B2 (ja) 2003-07-25 2003-07-25 画像処理装置およびその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003279649A JP4552397B2 (ja) 2003-07-25 2003-07-25 画像処理装置およびその方法

Publications (2)

Publication Number Publication Date
JP2005043776A JP2005043776A (ja) 2005-02-17
JP4552397B2 true JP4552397B2 (ja) 2010-09-29

Family

ID=34265694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279649A Expired - Fee Related JP4552397B2 (ja) 2003-07-25 2003-07-25 画像処理装置およびその方法

Country Status (1)

Country Link
JP (1) JP4552397B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4797404B2 (ja) * 2005-03-04 2011-10-19 パナソニック株式会社 ディスプレイ装置
KR101216176B1 (ko) * 2006-06-30 2012-12-28 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 구동방법
KR20080101700A (ko) 2007-05-18 2008-11-21 소니 가부시끼 가이샤 표시 장치, 표시 장치의 구동 방법 및 컴퓨터 프로그램
KR101467496B1 (ko) * 2008-09-11 2014-12-01 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
CN106531041B (zh) * 2016-12-29 2019-01-22 深圳市华星光电技术有限公司 Oled驱动薄膜晶体管的k值侦测方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230760A (ja) * 1993-02-04 1994-08-19 Hitachi Ltd 表示装置
JPH06245171A (ja) * 1993-02-19 1994-09-02 Fujitsu General Ltd 映像レベル制限装置
JPH07322179A (ja) * 1994-05-26 1995-12-08 Fujitsu General Ltd 電子ディスプレイの映像表示処理方法およびその装置
JPH07322176A (ja) * 1994-05-26 1995-12-08 Fujitsu General Ltd 電子ディスプレイの映像表示処理方法およびその装置
JP2000172225A (ja) * 1998-12-04 2000-06-23 Fujitsu Ltd 表示装置
JP2001136412A (ja) * 1999-11-08 2001-05-18 Fujitsu General Ltd 複数映像表示装置のガンマ補正回路
JP2001228847A (ja) * 2000-02-18 2001-08-24 Fujitsu General Ltd 表示焼付の判定方法およびその表示焼付防止装置
JP2001343957A (ja) * 2000-03-27 2001-12-14 Hitachi Ltd 液晶表示装置
JP2002251173A (ja) * 2001-02-27 2002-09-06 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法および画像データの伝送方法
JP2002341842A (ja) * 2000-09-26 2002-11-29 Matsushita Electric Ind Co Ltd 表示装置とその駆動方法および情報表示装置
JP2003102006A (ja) * 2001-09-25 2003-04-04 Pagecom Co Ltd 動画圧縮装置および動画圧縮方法
JP2003280592A (ja) * 2002-03-25 2003-10-02 Sanyo Electric Co Ltd 表示方法および表示装置
JP2003308041A (ja) * 2002-04-15 2003-10-31 Sanyo Electric Co Ltd プラズマディスプレイ装置
JP2004032207A (ja) * 2002-06-24 2004-01-29 Seiko Epson Corp 画像表示装置、プロジェクタ、プログラム及び記憶媒体
JP2004048185A (ja) * 2002-07-09 2004-02-12 Sony Corp 映像信号処理装置および画像表示装置
JP2004151557A (ja) * 2002-10-31 2004-05-27 Sanyo Electric Co Ltd 自発光型ディスプレイの輝度制御回路および表示装置におけるコントラスト補正回路
JP2004198479A (ja) * 2002-12-16 2004-07-15 Hitachi Ltd 表示装置
JP2004356828A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 映像表示装置
JP2005003749A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd 表示装置および表示方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230760A (ja) * 1993-02-04 1994-08-19 Hitachi Ltd 表示装置
JPH06245171A (ja) * 1993-02-19 1994-09-02 Fujitsu General Ltd 映像レベル制限装置
JPH07322179A (ja) * 1994-05-26 1995-12-08 Fujitsu General Ltd 電子ディスプレイの映像表示処理方法およびその装置
JPH07322176A (ja) * 1994-05-26 1995-12-08 Fujitsu General Ltd 電子ディスプレイの映像表示処理方法およびその装置
JP2000172225A (ja) * 1998-12-04 2000-06-23 Fujitsu Ltd 表示装置
JP2001136412A (ja) * 1999-11-08 2001-05-18 Fujitsu General Ltd 複数映像表示装置のガンマ補正回路
JP2001228847A (ja) * 2000-02-18 2001-08-24 Fujitsu General Ltd 表示焼付の判定方法およびその表示焼付防止装置
JP2001343957A (ja) * 2000-03-27 2001-12-14 Hitachi Ltd 液晶表示装置
JP2002341842A (ja) * 2000-09-26 2002-11-29 Matsushita Electric Ind Co Ltd 表示装置とその駆動方法および情報表示装置
JP2002251173A (ja) * 2001-02-27 2002-09-06 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法および画像データの伝送方法
JP2003102006A (ja) * 2001-09-25 2003-04-04 Pagecom Co Ltd 動画圧縮装置および動画圧縮方法
JP2003280592A (ja) * 2002-03-25 2003-10-02 Sanyo Electric Co Ltd 表示方法および表示装置
JP2003308041A (ja) * 2002-04-15 2003-10-31 Sanyo Electric Co Ltd プラズマディスプレイ装置
JP2004032207A (ja) * 2002-06-24 2004-01-29 Seiko Epson Corp 画像表示装置、プロジェクタ、プログラム及び記憶媒体
JP2004048185A (ja) * 2002-07-09 2004-02-12 Sony Corp 映像信号処理装置および画像表示装置
JP2004151557A (ja) * 2002-10-31 2004-05-27 Sanyo Electric Co Ltd 自発光型ディスプレイの輝度制御回路および表示装置におけるコントラスト補正回路
JP2004198479A (ja) * 2002-12-16 2004-07-15 Hitachi Ltd 表示装置
JP2004356828A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 映像表示装置
JP2005003749A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd 表示装置および表示方法

Also Published As

Publication number Publication date
JP2005043776A (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
JP3960287B2 (ja) 画像処理装置およびその方法
KR101433108B1 (ko) 유기전계 발광 디스플레이 장치 및 그 구동방법
JP4737221B2 (ja) 表示装置
US9183780B2 (en) Organic light emitting display
CN100433104C (zh) 驱动电路、电光学装置及其驱动方法以及电子机器
KR102424054B1 (ko) 유기 발광 디스플레이 장치의 소비전력 감소를 위한 구동전압 설정 방법
KR101596518B1 (ko) 표시장치 및 전자기기
JP2005070426A (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
KR101609488B1 (ko) 화상 표시 장치
US11094254B2 (en) Display device and method for driving same
KR20210012509A (ko) 표시 장치
JP2012098707A (ja) 表示装置及びその駆動方法
US11282459B2 (en) Display apparatus and method of driving display panel using the same
JP4496736B2 (ja) 表示装置
JP4552397B2 (ja) 画像処理装置およびその方法
JP2006523322A (ja) 表示装置、及びこのような装置の表示画素のスパークリング方法
JP2009244342A (ja) 表示装置及びその駆動方法
JP2005148306A (ja) 電気光学装置、電子機器及び電気光学装置の駆動方法
JP2021173871A (ja) 表示装置
US20080001858A1 (en) Active matrix-type display apparatus and information processing apparatus using the same
JP2006038965A (ja) 画素回路及び表示装置とこれらの駆動方法
JP2010101926A (ja) 画像表示装置及び画像表示装置の駆動方法
JP4816630B2 (ja) データ線駆動回路、電気光学装置および電子機器
JP4843914B2 (ja) 電気光学装置、その駆動方法および電子機器
US20100245318A1 (en) Panel, control method thereof, display device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees