JP4816630B2 - データ線駆動回路、電気光学装置および電子機器 - Google Patents

Description

電気光学装置の画素の輝度を調整する技術に関する。

有機ＥＬ（Electro Luminescence）ディスプレイ等の電気光学装置の画素回路を駆動する駆動回路として、電流加算型のデジタル／アナログ変換回路（以下、ＤＡＣと呼ぶ）を用いた駆動回路が広く知られている。電流加算型のＤＡＣは、電圧出力型のＤＡＣに比べて少ない配線で構成することができるため、電気光学装置の多階調化に対応しやすいという利点を持っている。電流加算型のＤＡＣに関しては、種々の技術が提案されている（例えば、特許文献１、２および３）。

特許文献１では、複数の電流源からの電流を階調データに応じて選択して加算する電流加算型ＤＡＣについて記載されている。ここで、階調データはｎビット（ｎ≧１の整数）であり、各電流源から供給される電流量は、階調データのビットに対応して、例えば１：２：４：…：２^n-1の比を持つように構成されており、これによって、配線の数の削減を図っている。特許文献２に記載の電流加算型のＤＡＣは、コンデンサに接続された複数の電流源を階調データに応じてオン／オフさせ、コンデンサに蓄積された電荷を用いて画素を駆動する。これによって、コンデンサの数を削減し、回路の大きさを縮小することができるとしている。特許文献３に記載の電流加算型ＤＡＣは、階調データに応じて加算された電流を電圧に変換する際に、電圧が所定の範囲内の値を持つように調整することで、チャネル毎の電圧のばらつきの解消を図っている。

特開平５−２１６４３９号公報 特開平８−９５５２２号公報 特開２００２−２６７２９号公報

ところで、電圧駆動型の画素回路を用いた有機ＥＬディスプレイにおいては、画素回路に設けられた駆動トランジスタに階調データに応じた電圧が印加され、この電圧に応じた電流が有機ＥＬ素子に供給されることにより、有機ＥＬ素子が階調データに応じた輝度にて発光する。このような画素回路の例を図３に示す。トランジスタ１６２のソース・ドレイン間に流れる電流Ｉとゲート電圧Ｖｇｓとの関係は（１）式で表される。
Ｉ＝（１／２）β（Ｖｇｓ−Ｖｔｈ）² …（１）
ここで、β：利得係数、Ｖｔｈ：閾値電圧である。

ところが、βおよびＶｔｈが全ての駆動トランジスタについて同一であればＶｇｓによって電流Ｉが一意に定まるが、実際には、駆動トランジスタ毎にβやＶｔｈにばらつきを持っているため、電流Ｉにもばらつきが生じ、その結果、輝度のばらつきが生じてしまう。また、Ｖｔｈ補償機能を有する画素回路を用いたとしても、βのばらつきが残るため、輝度のばらつきは解消されない。また、上記のいずれの特許文献においても、この問題を解決するための構成は開示されていない。

その一方で、以下のような問題もある。画素回路に設けられた駆動トランジスタと駆動回路で用いられるトランジスタとは、その製造プロセスが異なっている場合がある。多くの場合、画素回路においてはＴＦＴ（Thin Film Transistor）が用いられ、駆動回路においてはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成されたＩＣ（Integrated Circuit）が用いられる。製造プロセスが異なるトランジスタでは、（１）式に示した利得係数βおよびしきい値電圧Ｖｔｈが、製造プロセスの違いに起因して異なることとなる。このように利得係数βやしきい値電圧Ｖｔｈが異なっている場合、画素回路の駆動トランジスタでは階調データに応じた所望の電流値とは異なる電流値の電流が生成されることとなり、有機ＥＬ素子を所望の輝度で発光させることができないという問題が生じる。上記のいずれの特許文献においても、この問題を解決するための構成は開示されていない。

本発明は、上述した背景の下になされたものであり、電気光学装置の輝度を画素毎に調整することのできる技術の提供を目的とする。また、画素回路の駆動トランジスタと駆動回路のトランジスタの特性が異なっていても、画素を所望の輝度で発光させることのできる技術の提供を目的とする。

請求項１に係る発明は、複数の走査線と複数のデータ線との各交差に設けられているとともに、印加された電圧に応じて電流を生成する駆動トランジスタと、該駆動トランジスタから供給された電流によって駆動される被駆動素子と、ゲートが前記走査線に接続され、ソースが前記データ線に接続され、ドレインが前記駆動トランジスタのゲートに接続されたスイッチングトランジスタとを有する画素回路と、前記複数の走査線の各々を順次選択するとともに、選択した走査線に選択信号を供給する走査線駆動回路とを有する電気光学装置の前記データ線を駆動するデータ線駆動回路において、前記走査線に選択信号が供給されている期間において、当該走査線上に設けられた画素の階調を表す階調データに基づいた階調電流を生成する階調電流生成回路と、ドレインとゲートとが短絡されているとともに該ゲートが前記データ線及び前記スイッチングトランジスタを介して前記駆動トランジスタのゲートに接続された第１のトランジスタを備え、前記階調電流生成回路で生成された階調電流を該第１のトランジスタに供給することにより該階調電流に応じた電圧を生成する電流電圧変換回路とを有し、前記電流電圧変換回路は、前記第１のトランジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも低い場合には、前記第１のトランジスタの高位側の電源電圧を、前記駆動トランジスタの高位側の電源電圧に対して、前記第１のトランジスタと前記駆動トランジスタのしきい値電圧の差分だけ低い電圧に設定し、前記第１のトランジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも高い場合には、前記第１のトランジスタの高位側の電源電圧を、前記駆動トランジスタの高位側の電源電圧に対して、前記第１のトランジスタと前記駆動トランジスタのしきい値電圧の差分だけ高い電圧に設定することを特徴とするデータ線駆動回路である。

請求項２に係る発明は、複数の走査線と複数のデータ線との各交差に設けられているとともに、印加された電圧に応じて電流を生成する駆動トランジスタと、該駆動トランジスタから供給された電流によって駆動される被駆動素子と、ゲートが前記走査線に接続され、ソースが前記データ線に接続され、ドレインが前記駆動トランジスタのゲートに接続されたスイッチングトランジスタとを有する画素回路と、前記複数の走査線の各々を順次選択するとともに、選択した走査線に選択信号を供給する走査線駆動回路とを有する電気光学装置の前記データ線を駆動するデータ線駆動回路において、前記走査線に選択信号が供給されている期間において、当該走査線上に設けられた画素の階調を表す階調データに基づいた階調電流を生成する階調電流生成回路と、ゲート同士が共通に接続された複数のトランジスタと、予め作成されたデータに基づいて前記複数のトランジスタの各々のドレインとゲートとを短絡させるとともに前記ドレイン同士を共通に接続させるスイッチとを有し、前記ゲートが前記データ線及び前記スイッチングトランジスタを介して前記駆動トランジスタのゲートに接続されており、前記階調電流生成回路で生成された階調電流を前記複数のトランジスタに供給することにより該階調電流に応じた電圧を生成する電流電圧変換回路とを有し、前記電流電圧変換回路は、前記複数のトランジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも低い場合には、前記複数のトランジスタの高位側の電源電圧を、前記駆動トランジスタの高位側の電源電圧に対して、前記複数のトランジスタと前記駆動トランジスタのしきい値電圧の差分だけ低い電圧に設定し、前記複数のトランジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも高い場合には、前記複数のトランジスタの高位側の電源電圧を、前記駆動トランジスタの高位側の電源電圧に対して、前記複数のトランジスタと前記駆動トランジスタのしきい値電圧の差分だけ高い電圧に設定することを特徴とするデータ線駆動回路である。

請求項３に係る発明は、請求項１又は２に記載のデータ線駆動回路を備えたことを特徴とする電気光学装置である。
請求項４に係る発明は、請求項３に記載の電気光学装置を備えたことを特徴とする電子機器である。

＜第１実施形態＞
本発明の第１実施形態について説明する。図１は、第１実施形態にかかる電気光学装置１００の構成を示す図である。本実施形態においては、本発明を有機ＥＬディスプレイに適用した例について説明する。
電気光学パネル１０は、ｍ本の走査線１１とｎ本のデータ線１２とを有している。走査線１１の各々とデータ線１２の各々とは互いに直交し、走査線１１とデータ線１２との交差部の各々には画素回路１６が設けられている。画像メモリ８０は、データ線駆動回路２２に供給される階調データを記憶している。制御装置６０は、ＣＰＵ（Central Processing Unit），ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）等からなり
、ＲＯＭに格納されているプログラムをＣＰＵが実行することにより電気光学装置１００の各部を制御する。電源回路７０は、電気光学装置１００の各部に電源を供給する回路である。

走査線駆動回路２１は、走査線１１の各々に走査信号を供給する回路である。図２は、走査線駆動回路２１から供給される信号を示す図である。具体的には、走査線駆動回路２１は、１垂直走査期間（１Ｆ）の開始時点から、１水平走査期間（１Ｈ）毎に１本ずつ順番に走査線１１を選択して、選択した走査線１１にアクティブレベル（Ｈレベル）の走査信号（選択信号）を、それ以外の走査線１１には非アクティブレベル（Ｌレベル）の走査信号（非選択信号）を供給する。ここでは、ｉ行目（ｉ＝１、２、…、ｍ）の走査線に供給される走査信号をＹｉと表記する。
一方、データ線駆動回路２２は、データ線１２を介して画素回路１６の各々に階調データに応じた電圧を印加する回路である。データ線駆動回路２２の詳細については後述する。

次に、画素回路１６の構成について説明する。図３は、画素回路１６の構成の一例を示す図である。同図にはｉ行目の走査線１１とｊ列目（ｊ＝１、２、…、ｎ）のデータ線１２との交差部に位置する画素回路１６のみ示されているが、他の画素回路１６も同様の構成を有している。トランジスタ１６４はスイッチングトランジスタとして機能するｎチャネル型トランジスタであり、そのゲートは走査線１１に接続され、そのソースはデータ線１２に接続され、そのドレインはトランジスタ１６２のゲートおよび容量素子１６６の一端に接続されている。容量素子１６６の他端は高位側の電源電圧Ｖｄｄが印加された電源線１４に接続されている。トランジスタ１６２は、駆動トランジスタとして機能するｐチャネル型トランジスタであり、そのソースは電源線１４に接続され、そのドレインは有機ＥＬ素子１６８の陽極に接続されている。有機ＥＬ素子１６８の陰極は、低位側の電源電圧Ｇｎｄに接続されている。有機ＥＬ素子１６８の陽極と陰極との間には、有機ＥＬ層が挟持されている。

次に、ｉ行目の走査線１１とｊ列目のデータ線１２との交差部に位置する画素回路１６の動作について説明する。ｉ行目の走査線１１が選択され、走査信号ＹｉがＨレベルになると、トランジスタ１６４がオン状態となり、トランジスタ１６２のゲートには電圧Ｖｏｕｔが印加される。すると、トランジスタ１６２のソース・ドレイン間には、電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが流れ、この電流Ｉｏｕｔに応じた輝度にて有機ＥＬ素子１６８が発光する。また、このとき、容量素子１６６には、電圧Ｖｏｕｔに応じた電荷が蓄積される。

続いて、ｉ行目の走査線１１が非選択となり、走査信号ＹｉがＬレベルになると、トランジスタ１６４はオフ状態となるが、トランジスタ１６２のゲート電圧は容量素子１６６によって保持されているので、有機ＥＬ素子１６８にはトランジスタ１６４がオン状態のときと等しい大きさの電流Ｉｏｕｔが引き続き流れる。このため、有機ＥＬ素子１６８は、ｉ行目の走査線１１が非選択となっても、選択時の電流Ｉｏｕｔに応じた輝度で発光し続ける。
上記の動作がｉ行目の走査線１１と各データ線１２との交差部に位置するすべての画素回路１６において行われる。さらに、走査線１１が順番に選択されることにより、すべての画素回路１６において同様な動作が行われ、これによって１フレームの画像が表示される。そして、この１フレームの画像の表示が１垂直走査期間毎に繰り返される。

次に、データ線駆動回路２２について説明する。図４は、データ線駆動回路２２の構成を示す図である。ラインメモリ２２１は、走査線駆動回路１１によって選択された走査線１１と各データ線１２との交差部に位置する画素に対応する階調データの供給を画像メモリ８０から受け、供給された階調データを格納する。基準電圧生成回路２２３は、基準電圧を生成してＤＡＣ２２２に印加する。ＤＡＣ２２２は、画素回路１６の各々に対応する階調データの供給をラインメモリ２２１から受け、供給された階調データに応じた電流を生成し、生成された電流を電流電圧変換回路２２４に供給する。電流電圧変換回路２２４は、供給された電流に応じた電圧（データ信号）を生成し、この電圧をバッファ回路２２５を介してデータ線１２の各々に出力する。

次に、ＤＡＣ２２２について説明する。図５は、ＤＡＣ２２２および基準電圧生成回路２２３の構成を示す図である。ＤＡＣ２２２は、データ線１２の各々に対応するｎ個のＤＡＣ３１とｎ個のＤＡＣ３２とからなる。ＤＡＣ３１は、階調データに基づいて階調電流を生成するためのＤＡＣであり、ＤＡＣ３２は、ＤＡＣ３１により生成された電流に加算される補正電流を生成するためのＤＡＣである。
基準電圧生成回路２２３は、ＤＡＣ３１の各々に対応するｎ個の基準電圧生成回路３３と、ＤＡＣ３２の各々に対応するｎ個の基準電圧生成回路３４とからなる。基準電圧生成回路３３は、ＤＡＣ３１の各々に基準電圧を印加するための回路であり、基準電圧生成回路３４は、ＤＡＣ３２の各々に基準電圧を印加するための回路である。
なお、図５においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２に対応するＤＡＣ３１、ＤＡＣ３２、基準電圧生成回路３３および基準電圧生成回路３４のみ示されている。

次に、ＤＡＣ３１および基準電圧生成回路３３の構成について説明する。ＤＡＣ３１は、トランジスタ３１ａ、トランジスタ３１ｂ、トランジスタ３１ｃ、トランジスタ３１ｄを有する。トランジスタ３１ａ乃至ｄはいずれもｎチャネル型トランジスタであり、そのソースは接地されている。また、トランジスタ３１ａ乃至ｄのドレインはスイッチ３１ｅ、３１ｆ、３１ｇ、３１ｈの一端にそれぞれ接続されている。スイッチ３１ｅ乃至ｈの他端はいずれも端子Ａに接続されている。基準電圧生成回路３３は、定電流源３３１とトランジスタ３３２を有している。トランジスタ３３２はｎチャネル型トランジスタであり、そのドレインは定電流源３３１に接続され、そのソースは接地されている。ここで、トランジスタ３３２のドレインとゲートとが短絡され、ダイオード接続が形成されている。そして、トランジスタ３３２のゲートとトランジスタ３１ａ乃至ｄのゲートとが接続されることにより、カレントミラー回路が形成されている。これによって、トランジスタ３３２のゲート電圧と等しい大きさのゲート電圧がトランジスタ３１ａ乃至ｄのゲートに印加され、このゲート電圧に応じた電流（要素電流）がトランジスタ３１ａ乃至ｄのソース・ドレイン間に流れることとなる。

ここで、トランジスタ３１ａ乃至ｄのチャネルのサイズ比について説明する。トランジスタ３１ａ乃至ｄは、いずれも同一のチャネル長Ｌ１を有する一方、そのチャネル幅が異なっている。トランジスタ３１ａ、３１ｂ、３１ｃ、３１ｄのチャネル幅をそれぞれＷａ、Ｗｂ、Ｗｃ、Ｗｄとすると、それらの比は、Ｗａ：Ｗｂ：Ｗｃ：Ｗｄ＝１：２：４：８となっている。トランジスタの利得係数βは、β＝μＣＷ／Ｌで表される。ここで、μ：キャリアの移動度、Ｃ：ゲート容量、Ｗ：チャネル幅、Ｌ：チャネル長である。従って、トランジスタに流れる電流は、チャネル幅に比例する。よって、同一のゲート電圧が印加された場合に、トランジスタ３１ａ、３１ｂ、３１ｃ、３１ｄに流れる電流の比も、１：２：４：８となる。

本実施形態においては、階調データは４ビットの２進数からなる。この階調データがラインメモリ２２１を介してＤＡＣ３１に供給されると、この階調データに応じてスイッチ３１ｅ乃至ｈのオン／オフが行われる。具体的には、各ビットは最下位のビットから順にスイッチ３１ｅ、３１ｆ、３１ｇ、３１ｈに対応している。例えば、最下位ビットの値が０のとき、スイッチ３１ｅがオフ状態とされ、１のときオン状態とされる。このように、階調データに基づいてスイッチ３１ｅ乃至ｈがオン／オフされ、オン状態となったスイッチに対応するトランジスタに電流が流れる。よって、これらの電流を合計した電流は０を含む１６段階の電流値を持ち得ることとなり、階調データに応じた大きさの階調電流Ｉｄａｔａ１が出力されることとなる。

ＤＡＣ３２はＤＡＣ３１と同様の構成を有しており、また、基準電圧生成回路３４は基準電圧生成回路３３と同様の構成を有している。図５において、ＤＡＣ３２の各構成要素の符号は、ＤＡＣ３１の各構成要素の符号における「３１」の部分を「３２」に読み替えたものであり、また、基準電圧生成回路３４の各構成要素の符号は、基準電圧生成回路３３の各構成要素の符号における「３３」の部分を「３４」に読み替えたものである。

ところで、ＤＡＣ３２には階調データの代わりに補正データが入力されるようになっている。有機ＥＬ素子は、温度や外光などの環境条件、有機ＥＬ素子自体の経時変化などの影響により、その入出力特性が変化する。また、画素回路１６に設けられている駆動トランジスタの特性のばらつきによって、入出力特性にばらつきが生じる。従って、環境条件の変化や経時変化の影響を考慮して、有機ＥＬ素子のピーク輝度やガンマ補正の傾きデータ等を画素毎に補正する必要が生じる。この補正を行うために用いられるデータが本実施形態における補正データである。補正データもまた４ビットの２進数からなり、０を含む１６段階の値を持つ。
なお、補正データは、特定の階調帯に属する階調データでもよい。このような補正データを用いれば、階調帯ごとに画素の輝度を調整することができる。
なお、補正データは、階調データとともに画像メモリに格納されていてもよい。

上述の構成からなる電気光学装置１００の動作は以下のとおりである。ＤＡＣ３１は、基準電圧生成回路３３で生成された基準電圧を用いて、階調データに応じた階調電流Ｉｄａｔａ１を生成する。ＤＡＣ３２は、基準電圧生成回路３４で生成された基準電圧を用いて、補正データに応じた補正電流Ｉｄａｔａ２を生成する。そして、階調電流Ｉｄａｔａ１と補正電流Ｉｄａｔａ２とが端子Ａにおいて足し合わされて電流Ｉｄａｔａ３となる。
電流Ｉｄａｔａ３は電流電圧変換回路２２４に供給され、電流電圧変換回路２２４は、供給された電流Ｉｄａｔａ３に応じた電圧Ｖｏｕｔを生成してバッファ回路２２５に出力し、バッファ回路２２５は電圧Ｖｏｕｔをデータ線１２の各々に印加する。データ線１２に電圧Ｖｏｕｔが印加されると、上述した動作により、画素回路１６に設けられている有機ＥＬ素子にこの電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが供給され、この電流Ｉｏｕｔに応じた輝度で有機ＥＬ素子が発光する。

以上、説明したように、本実施形態によれば、画素毎に作成された補正データに基づいて補正電流を生成し、この補正電流を階調電流に加算することによって、画素毎に輝度の調整を行うことができる、これによって、すべての画素にわたって、ばらつきのない均一な発光を行わせることが可能となる。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図６は、ＤＡＣ３５を示す図である。第２実施形態においては、第１実施形態におけるＤＡＣ３１および３２に代えて、ＤＡＣ３５を用いる。なお、第１実施形態と同一の構成要素については、同一の符号を付している。
なお、図６においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２に対応するＤＡＣ３５、基準電圧生成回路３３および基準電圧生成回路３６のみ示されている。

次に、ＤＡＣ３５の構成について説明する。ＤＡＣ３５は、第１実施形態におけるＤＡＣ３１を一部改変した構成となっている。ここでは、ＤＡＣ３５のＤＡＣ３１と異なる点について説明する。ＤＡＣ３５は、ＤＡＣ３１の構成に加えてトランジスタ３５ａを有している。トランジスタ３５ａのソースは接地されており、そのドレインは端子Ａに接続されている。基準電圧生成回路３６は、電流源３６１とトランジスタ３６２を有している。電流源３６１は、生成する電流が調整可能となっている。トランジスタ３６２はｎチャネル型トランジスタであり、そのドレインは電流源３６１に接続され、そのソースは接地されている。ここで、トランジスタ３６２のドレインとゲートとが短絡され、ダイオード接続が形成されている。そして、トランジスタ３６２のゲートとトランジスタ３５ａのゲートとが接続されており、カレントミラー回路が形成されている。これによって、トランジスタ３６２のゲート電圧と等しい大きさのゲート電圧がトランジスタ３５ａのゲートに印加され、このゲート電圧に応じた電流がトランジスタ３５ａのソース・ドレイン間に流れることとなる。

上述の構成からなる電気光学装置１００の動作は以下のとおりである。ＤＡＣ３５は、基準電圧生成回路３３で生成された基準電圧を用いて、階調データに応じた階調電流Ｉｄａｔａ１を生成する。基準電圧生成回路３６は、調整可能な電流源３６１によって、補正電流Ｉｄａｔａ２を生成する。そして、階調電流Ｉｄａｔａ１と補正電流Ｉｄａｔａ２とが端子Ａにおいて足し合わされて電流Ｉｄａｔａ３となる。
電流Ｉｄａｔａ３は電流電圧変換回路２２４に供給され、電流電圧変換回路２２４は、供給された電流Ｉｄａｔａ３に応じた電圧Ｖｏｕｔを生成してバッファ回路２２５に出力し、バッファ回路２２５は電圧Ｖｏｕｔをデータ線１２の各々に印加する。データ線１２に電圧Ｖｏｕｔが印加されると、上述した動作により、画素回路１６に設けられている有機ＥＬ素子にこの電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが供給され、この電流Ｉｏｕｔに応じた輝度で有機ＥＬ素子が発光する。

以上、説明したように、本実施形態によれば、画素毎に補正電流を生成し、この補正電流を階調電流に加算することによって、画素毎に輝度の調整を行うことができる、これによって、すべての画素にわたって、ばらつきのない均一な発光を行わせることが可能となる。

＜第３実施形態＞
次に、本発明の第３実施形態について説明する。以下、第１実施形態と同一の構成要素については、同一の符号を付し、その説明を省略する。
まず、ＤＡＣ２２２について説明する。図７は、ＤＡＣ２２２および基準電圧生成回路２２３の構成を示す図である。ＤＡＣ２２２は、データ線１２の各々に対応するｎ個のＤＡＣ４１とｎ個のＤＡＣ４２とからなる。ＤＡＣ４１は、階調データに基づいて階調電流を生成するためのＤＡＣであり、ＤＡＣ４２は、補正データに基づいて補正電圧を生成し、この補正電圧をＤＡＣ４１に印加するためのＤＡＣである。
基準電圧生成回路２２３は、ＤＡＣ４２の各々に対応するｎ個の基準電圧生成回路４４からなり、ＤＡＣ４２の各々に基準電圧を印加する。
なお、図７においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２に対応するＤＡＣ４１、ＤＡＣ４２および基準電圧生成回路４４のみ示されている。

次に、ＤＡＣ４２および基準電圧生成回路４４の構成について説明する。ＤＡＣ４２は、トランジスタ４２ａ、トランジスタ４２ｂ、トランジスタ４２ｃ、トランジスタ４２ｄを有する。トランジスタ４２ａ乃至ｄはいずれもｐチャネル型トランジスタであり、そのソースは高位側の電源電圧に接続されている。また、トランジスタ４２ａ乃至ｄのドレインはスイッチ４２ｅ、４２ｆ、４２ｇ、４２ｈの一端にそれぞれ接続されている。トランジスタ４２ｋはｎチャネル型トランジスタであり、スイッチ４２ｅ乃至ｈの他端はいずれもトランジスタ４２ｋのドレインに接続されている。トランジスタ４２ｋのソースは接地されている。基準電圧生成回路４４は、定電流源４４１とトランジスタ４４２を有している。トランジスタ４４２はｐチャネル型トランジスタであり、そのドレインは定電流源４４１に接続され、そのソースは高位側の電源電圧に接続されている。ここで、トランジスタ４４２のドレインとゲートとが短絡され、ダイオード接続が形成されている。そして、トランジスタ４４２のゲートとトランジスタ４２ａ乃至ｄのゲートとが接続されることにより、カレントミラー回路が形成されている。これによって、トランジスタ４４２のゲート電圧と等しい大きさのゲート電圧がトランジスタ４２ａ乃至ｄのゲートに印加され、このゲート電圧に応じた電流（要素電流）がトランジスタ４２ａ乃至ｄのソース・ドレイン間に流れることとなる。

ここで、トランジスタ４２ａ乃至ｄのチャネルのサイズ比について説明する。トランジスタ４２ａ乃至ｄは、いずれも同一のチャネル長Ｌ１を有する一方、そのチャネル幅が異なっている。トランジスタ４２ａ、４２ｂ、４２ｃ、４２ｄのチャネル幅をそれぞれＷａ、Ｗｂ、Ｗｃ、Ｗｄとすると、それらの比は、Ｗａ：Ｗｂ：Ｗｃ：Ｗｄ＝１：２：４：８となっている。トランジスタの利得係数βは、β＝μＣＷ／Ｌで表される。ここで、μ：キャリアの移動度、Ｃ：ゲート容量、Ｗ：チャネル幅、Ｌ：チャネル長である。従って、トランジスタに流れる電流は、チャネル幅に比例する。よって、同一のゲート電圧が印加された場合に、トランジスタ４２ａ、４２ｂ、４２ｃ、４２ｄに流れる電流の比も、１：２：４：８となる。

ここで、補正データについて説明する。有機ＥＬ素子は、温度や外光などの環境条件、有機ＥＬ素子自体の経時変化などの影響により、その入出力特性が変化する。また、画素回路１６に設けられている駆動トランジスタの特性のばらつきによって、入出力特性にばらつきが生じる。従って、環境条件の変化や経時変化の影響を考慮して、有機ＥＬ素子のピーク輝度やガンマ補正の傾きデータ等を画素毎に補正する必要が生じる。この補正を行うために用いられるデータが本実施形態における補正データである。
なお、補正データは、階調データとともに画像メモリに格納されていてもよい。

本実施形態においては、補正データは４ビットの２進数からなる。この補正データがラインメモリ２２１を介してＤＡＣ４２に供給されると、この補正データに応じてスイッチ４２ｅ乃至ｈのオン／オフが行われる。具体的には、各ビットは最下位のビットから順にスイッチ４２ｅ、４２ｆ、４２ｇ、４２ｈに対応している。例えば、最下位ビットの値が０のとき、スイッチ４２ｅがオフ状態とされ、１のときオン状態とされる。このように、階調データに基づいてスイッチ４２ｅ乃至ｈがオン／オフされ、オン状態となったスイッチに対応するトランジスタに電流が流れる。よって、これらの電流を合計した電流は０を含む１６段階の電流値を持ち得ることとなり、補正データに応じた大きさの補正電流Ｉｄａｔａ１が出力されることとなる。そして、補正電流Ｉｄａｔａ１はトランジスタ４２ｋのドレインに供給され、補正電流Ｉｄａｔａ１の大きさに応じた補正電圧Ｖｄａｔａ１がトランジスタ４２ｋのゲート・ソース間に発生する。

次に、ＤＡＣ４１について説明する。ＤＡＣ４１は、トランジスタ４１ａ、トランジスタ４１ｂ、トランジスタ４１ｃ、トランジスタ４１ｄを有する。トランジスタ４１ａ乃至ｄはいずれもｎチャネル型トランジスタであり、そのソースは接地されている。また、トランジスタ４１ａ乃至ｄのドレインはスイッチ４１ｅ、４１ｆ、４１ｇ、４１ｈの一端にそれぞれ接続されている。ここで、ＤＡＣ４２のトランジスタ４２ｋのゲートとトランジスタ４１ａ乃至ｄのゲートとが接続されることにより、カレントミラー回路が形成されている。これによって、トランジスタ４２ｋのゲート電圧と等しい大きさのゲート電圧がトランジスタ４１ａ乃至ｄのゲートに印加され、このゲート電圧に応じた電流がトランジスタ４１ａ乃至ｄのソース・ドレイン間に流れることとなる。

トランジスタ４１ａ乃至ｄのチャネルのサイズ比も上述したトランジスタ４２ａ乃至ｄと同様に、いずれも同一のチャネル長Ｌ１を有する一方、そのチャネル幅が異なっている。トランジスタ４１ａ、４１ｂ、４１ｃ、４１ｄのチャネル幅をそれぞれＷａ、Ｗｂ、Ｗｃ、Ｗｄとすると、それらの比は、Ｗａ：Ｗｂ：Ｗｃ：Ｗｄ＝１：２：４：８となっている。これによって、同一のゲート電圧が印加された場合に、トランジスタ４１ａ、４１ｂ、４１ｃ、４１ｄに流れる電流の比も、１：２：４：８となる。階調データもまた４ビットの２進数からなり、０を含む１６段階の値を持つ。

上述の構成からなる電気光学装置１００の動作は以下のとおりである。ＤＡＣ４２は、基準電圧生成回路４４で生成された基準電圧に対して補正データを用いた補正を行い、補正電圧Ｖｄａｔａ１（トランジスタ４２ｋのゲート電圧）を出力する。ＤＡＣ４２は、階調データに応じた階調電流Ｉｄａｔａ２を生成する。この階調電流Ｉｄａｔａ２を生成する際に用いられる電圧は、ＤＡＣ４２のトランジスタ４２ｋから出力された補正電圧Ｖｄａｔａ１である。つまり、階調電流Ｉｄａｔａ２を生成する際の基準電流を補正することにより、階調電流のダイナミックレンジを調整することができるようになる。そして、ＤＡＣ４１は、生成された階調電流Ｉｄａｔａ２を電流電圧変換回路２２４に出力する。

電流電圧変換回路２２４は、供給された電流Ｉｄａｔａ２に応じた電圧Ｖｏｕｔを生成してバッファ回路２２５に出力し、バッファ回路２２５は電圧Ｖｏｕｔをデータ線１２の各々に印加する。データ線１２に電圧Ｖｏｕｔが印加されると、上述した動作により、画素回路１６に設けられている有機ＥＬ素子にこの電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが供給され、この電流Ｉｏｕｔに応じた輝度で有機ＥＬ素子が発光する。
なお、本実施形態では、基準電圧生成手段で生成された基準電圧を補正手段によって補正し、補正された基準電圧を用いて階調電流生成手段が階調電流を生成する構成となっているが、階調電流生成手段が基準電流を用いて階調電流を生成し、この階調電流を補正手段で補正する構成としてもよい。

以上、説明したように、本実施形態によれば、画素毎に作成された補正データに基づいて補正電圧を生成し、この補正電圧を用いて階調データに応じた階調電流を生成することによって、画素毎に輝度のダイナミックレンジの調整を行うことができる、これによって、すべての画素にわたって、ばらつきのない均一な発光を行わせることが可能となる。

＜第４実施形態＞
次に、本発明の第４実施形態について説明する。図８は、ＤＡＣ４５を示す図である。第４実施形態においては、第３実施形態におけるＤＡＣ４１および４２に代えて、ＤＡＣ４５を用いる。なお、第３実施形態と同一の構成要素については、同一の符号を付している。
なお、図８においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２に対応するＤＡＣ４５および基準電圧生成回路４６のみ示されている。

次に、ＤＡＣ４５の構成について説明する。ＤＡＣ４５は、第１実施形態におけるＤＡＣ４１と同様の構成となっている。基準電圧生成回路４６は、定電流源４６１とトランジスタ４６２を有している。トランジスタ４６２はｎチャネル型トランジスタであり、そのドレインは電流源４６１に接続され、そのソースは接地されている。ここで、トランジスタ４６２のドレインとゲートとが短絡され、ダイオード接続が形成されている。そして、トランジスタ４６２のゲートとトランジスタ４５ａ乃至ｄのゲートとが接続されることにより、カレントミラー回路が形成されている。これによって、トランジスタ４６２のゲート電圧と等しい大きさのゲート電圧がトランジスタ４５ａ乃至ｄのゲートに印加され、このゲート電圧に応じた電流がトランジスタ４５ａ乃至ｄのソース・ドレイン間に流れることとなる。

上述の構成からなる電気光学装置１００の動作は以下のとおりである。基準電圧生成回路４６は、調整可能な電流源４６１によって、補正電圧Ｖｄａｔａ１を出力する。ＤＡＣ４５は、階調データに応じた階調電流Ｉｄａｔａ２を生成する。この階調電流Ｉｄａｔａ２を生成する際に用いられる電圧は、基準電圧生成回路４６のトランジスタ４６２から出力された補正電圧Ｖｄａｔａ１である。つまり、階調電流Ｉｄａｔａ２を生成する際の基準電流を補正することにより、階調電流のダイナミックレンジを調整することができるようになる。そして、ＤＡＣ４５は、生成された階調電流Ｉｄａｔａ２を電流電圧変換回路２２４に出力する。
電流電圧変換回路２２４は、供給された電流Ｉｄａｔａ２に応じた電圧Ｖｏｕｔを生成してバッファ回路２２５に出力し、バッファ回路２２５は電圧Ｖｏｕｔをデータ線１２の各々に印加する。データ線１２に電圧Ｖｏｕｔが印加されると、上述した動作により、画素回路１６に設けられている有機ＥＬ素子にこの電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが供給され、この電流Ｉｏｕｔに応じた輝度で有機ＥＬ素子が発光する。

以上、説明したように、本実施形態によれば、画素毎に補正電圧を生成し、この補正電圧を用いて階調データに応じた階調電流を生成することによって、画素毎に輝度のダイナミックレンジの調整を行うことができる、これによって、すべての画素にわたって、ばらつきのない均一な発光を行わせることが可能となる。

＜第５実施形態＞
次に、本発明の第５実施形態について説明する。以下、第１実施形態と同一の構成要素については、同一の符号を付し、その説明を省略する。
まず、データ線駆動回路２２について説明する。図９は、データ線駆動回路２２の構成を示す図である。ラインメモリ２２１は、走査線駆動回路１１によって選択された走査線１１と各データ線１２との交差部に位置する画素に対応する階調データの供給を画像メモリ５０から受け、供給された階調データを格納する。基準電圧生成回路２２３は、基準電圧を生成してＤＡＣ２２２に印加する。ＤＡＣ２２２は、画素回路１６の各々に対応する階調データの供給をラインメモリ２２１から受け、供給された階調データに応じた電流を生成し、生成された電流を電流電圧変換回路２２４に供給する。電流電圧変換回路２２４は、供給された電流に応じた電圧（データ信号）を生成し、この電圧をデータ線１２の各々に出力する。

次に、ＤＡＣ２２２、基準電圧生成回路２２３および電流電圧変換回路２２４の構成について説明する。図１０は、ＤＡＣ２２２、基準電圧生成回路２２３および電流電圧変換回路２２４の構成を示す図である。ＤＡＣ２２２は、データ線１２の各々に対応するｎ個のＤＡＣ５１からなる。ＤＡＣ５１は、階調データに基づいて階調電流を生成するためのＤＡＣである。
基準電圧生成回路２２３は、ＤＡＣ５１の各々に対応するｎ個の基準電圧生成回路５３からなり、ＤＡＣ５１の各々に基準電圧を印加する。
電流電圧変換回路２２４は、ＤＡＣ５１の各々に対応するｎ個の電流電圧変換回路５５からなり、ＤＡＣ５１から供給された階調電流に応じた電圧を生成し、生成された電圧をデータ線１２の各々に出力する。
なお、図１０においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２に対応するＤＡＣ３１、基準電圧生成回路３３および電流電圧変換回路３５のみ示されている。また、図１０には、ｉ行目の走査線１１とｊ列目のデータ線１２の交差部に設けられた画素回路１６が示されている。

次に、ＤＡＣ５１、基準電圧生成回路５３および電流電圧変換経路５５の構成について説明する。
ＤＡＣ５１は、トランジスタ５１ａ、トランジスタ５１ｂ、トランジスタ５１ｃ、トランジスタ５１ｄを有する。トランジスタ５１ａ乃至ｄはいずれもｎチャネル型トランジスタであり、そのソースは接地されている。また、トランジスタ５１ａ乃至ｄのドレインはスイッチ５１ｅ、５１ｆ、５１ｇ、５１ｈの一端にそれぞれ接続されている。スイッチ５１ｅ乃至ｈの他端は、電流電圧変換回路５５に設けられたトランジスタ５５１のドレインに共通に接続されている。

基準電圧生成回路５３は、電流源５３１とトランジスタ５３２を有している。電流源５３１は、出力する電流の量を調整する機能を有している。トランジスタ５３２はｎチャネル型トランジスタであり、そのドレインは電流源５３１に接続され、そのソースは接地されている。ここで、トランジスタ５３２のドレインとゲートとが短絡され、ダイオード接続が形成されている。そして、トランジスタ５３２のゲートとトランジスタ５１ａ乃至ｄのゲートとが接続されることにより、カレントミラー回路が形成されている。これによって、トランジスタ５３２のゲート電圧と等しい大きさのゲート電圧がトランジスタ５１ａ乃至ｄのゲートに印加され、このゲート電圧に応じた電流がトランジスタ５１ａ乃至ｄのソース・ドレイン間に流れることとなる。なお、基準電圧生成回路５３に代えて、外部入力の電圧や抵抗等によって得られる電圧を用いることもできる。
電流電圧変換回路５５に設けられているｐチャネル型のトランジスタ５５１のソースは高位側の電源電圧Ｖｄｄに接続され、ドレインとゲートとが短絡されてダイオード接続が形成されている。さらに、トランジスタ５５１のゲートがデータ線１２に接続されている。すなわち、ｉ行目の走査線１１が選択された期間においては、トランジスタ５５１とトランジスタ１６２とによってカレントミラー接続が形成されることとなる。

ここで、トランジスタ５１ａ乃至ｄのチャネルのサイズ比について説明する。トランジスタ５１ａ乃至ｄは、いずれも同一のチャネル長Ｌ１を有する一方、そのチャネル幅が異なっている。トランジスタ５１ａ、５１ｂ、５１ｃ、５１ｄのチャネル幅をそれぞれＷａ、Ｗｂ、Ｗｃ、Ｗｄとすると、それらの比は、Ｗａ：Ｗｂ：Ｗｃ：Ｗｄ＝１：２：４：８となっている。トランジスタの利得係数βは、β＝μＣＷ／Ｌで表される。ここで、μ：キャリアの移動度、Ｃ：ゲート容量、Ｗ：チャネル幅、Ｌ：チャネル長である。従って、トランジスタに流れる電流は、チャネル幅に比例する。よって、同一のゲート電圧が印加された場合に、トランジスタ５１ａ、５１ｂ、５１ｃ、５１ｄに流れる電流の比も、１：２：４：８となる。

本実施形態においては、階調データは４ビットの２進数からなる。この階調データがラインメモリ２２１を介してＤＡＣ５１に供給されると、この階調データに応じてスイッチ５１ｅ乃至ｈのオン／オフが行われる。具体的には、各ビットは最下位のビットから順にスイッチ５１ｅ、５１ｆ、５１ｇ、５１ｈに対応している。例えば、最下位ビットの値が０のとき、スイッチ５１ｅがオフ状態とされ、１のときオン状態とされる。このように、階調データに基づいてスイッチ５１ｅ乃至ｈがオン／オフされ、オン状態となったスイッチに対応するトランジスタに電流が流れる。よって、これらの電流を合計した電流は０を含む１６段階の電流値を持ち得ることとなり、階調データに応じた大きさの階調電流Ｉｄａｔａが出力されることとなる。

ところで、一般に、画素回路で用いられるトランジスタとデータ線駆動回路で用いられるトランジスタとは、その製造プロセスが異なっている。多くの場合、画素回路においてはＴＦＴが用いられ、データ線駆動回路においてはＭＯＳＦＥＴで構成されたＩＣが用いられる。製造プロセスが異なるトランジスタでは、（１）式に示した利得係数βおよびしきい値電圧Ｖｔｈが、製造プロセスの違いに起因して異なることとなる。本実施形態は、このように利得係数βやしきい値電圧Ｖｔｈが異なっていても、有機ＥＬ素子１６８に所望の電流を供給できるように構成されている。以下、この構成について説明する。

まず、利得係数βの違いを考慮した調整について説明する。（１）式に示されるとおり、トランジスタによって供給される電流は利得係数βに比例する。仮に、画素回路１６のトランジスタ１６２の利得係数βが電流電圧変換回路５５のトランジスタ５５１の利得係数βの２倍であるとすると、トランジスタ１６２は、ＤＡＣ５１からトランジスタ５５１に供給された階調電流Ｉｄａｔａの２倍の大きさの電流Ｉｏｕｔを出力することとなる。本実施形態では、このことを考慮して、以下の関係を満たすように階調電流を調整する。（トランジスタ５５１のβ）：（トランジスタ１６２のβ）＝Idata：Iout …（２）
階調電流の調整は、基準電圧生成回路５３の電流源５３１から供給される電流を調整することによって行うことができる。これによって、トランジスタ１６２から所望の大きさの出力電流Ｉｏｕｔが出力されることとなる。

次に、しきい値電圧の違いを考慮した調整について説明する。（１）式に示されるとおり、トランジスタによって供給される電流は、ゲート電圧Ｖｇｓとしきい値電圧Ｖｔｈとの差に依存する。仮に、電流電圧変換回路５５のトランジスタ５５１のしきい値電圧が画素回路１６のトランジスタ１６２のしきい値電圧よりもＶ１だけ低いとすると、有機ＥＬ素子に供給される電流は、所望の電流に対してＶ１に相当する分だけ少なくなってしまう。反対に、トランジスタ５５１のしきい値電圧がトランジスタ１６２のしきい値電圧よりもＶ１だけ高いとすると、有機ＥＬ素子に供給される電流は、所望の電流に対してＶ１に相当する分だけ多くなってしまう。その結果、有機ＥＬ素子を所望の輝度で発光させることができなくなる。このような不具合を回避するために、本実施形態では、画素回路１６の駆動トランジスタ１６２と電流電圧変換回路５５のトランジスタ５５１とのしきい値電圧の差を補償する電圧が画素回路１６に出力されるように構成されている。すなわち、トランジスタ５５１のしきい値電圧がトランジスタ１６２のしきい値電圧よりもＶ１だけ低い場合には、トランジスタ５５１の高位側の電源電圧Ｖｄｄをトランジスタ１６２の高位側の電源電圧ＶｏｅｌよりもＶ１だけ低い電圧に設定する。反対に、トランジスタ５５１のしきい値電圧がトランジスタ１６２のしきい値電圧よりもＶ１だけ高い場合には、電源電圧Ｖｄｄを電源電圧ＶｏｅｌよりもＶ１だけ高い電圧に設定する。これによって、画素回路の駆動トランジスタと電流電圧変換回路のトランジスタとのしきい値電圧の違いがある場合にも、所望の階調電流Ｉｏｕｔが出力されることとなる。

上述の構成からなる電気光学装置１００の動作は以下のとおりである。
まず、ｉ行目の走査線１１が選択され、走査信号ＹｉがＨレベルになると、トランジスタ１６４がオン状態となる。ＤＡＣ５１は、基準電圧生成回路５３で生成された基準電圧を用いて、ｉ行目の走査線１１とｊ列目のデータ線１２との交差部に設けられた画素に対応する階調データに応じた階調電流Ｉｄａｔａを生成する。
電流Ｉｄａｔａは電流電圧変換回路５５に供給され、電流電圧変換回路５５は、供給された階調電流Ｉｄａｔａに応じた電圧Ｖｏｕｔを生成してデータ線１２の各々に出力する。データ線１２に電圧Ｖｏｕｔが出力されると、上述した画素回路１６の動作により、有機ＥＬ素子１６８にこの電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが供給され、この電流Ｉｏｕｔに応じた輝度で有機ＥＬ素子１６８が発光する。

以上、説明したように、本実施形態によれば、画素回路の駆動トランジスタと駆動回路のトランジスタの特性が異なっていても、画素を所望の輝度で発光させることができる。
なお、上記の説明においては、画素回路のトランジスタと電流電圧変換回路のトランジスタとの製造プロセスの違いに起因する利得係数βおよびしきい値電圧Ｖｔｈの違いに着目したが、同種のトランジスタであっても利得係数βおよびしきい値電圧Ｖｔｈがことなる場合がある。画素回路１６で用いられるトランジスタは、通常、ＴＦＴであることは既に述べたが、ＴＦＴは利得係数βおよびしきい値電圧Ｖｔｈがばらつきやすいという性質を持つ。その結果、画素の輝度が画素毎にばらついてしまうという問題が生じる。このような画素毎のばらつきが存在する場合においても、上述した調整方法は有効である。この方法を用いた調整によって、画素毎の輝度のばらつきを調整することができるから、所望の輝度で画素を発光させることができるようになる。

＜第６実施形態＞
次に、本発明の第６実施形態について説明する。図１１は、基準電圧生成回路５６を示す図である。第６実施形態においては、第５実施形態における基準電圧生成回路５３に代えて、基準電圧生成回路５６を用いる。なお、第５実施形態と同一の構成要素については、同一の符号を付している。基準電圧生成回路５６は、データ線１２の各々に対応してｎ個設けられている。
なお、図１１においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２に対応する基準電圧生成回路５６のみ示されている。

次に、基準電圧生成回路５６の構成について説明する。基準電圧生成回路５６は、トランジスタ５６ａ、トランジスタ５６ｂ、トランジスタ５６ｃ、トランジスタ５６ｄを有する。トランジスタ５６ａ乃至ｄはいずれもｐチャネル型トランジスタであり、そのソースは高位側の電源電圧に接続されている。また、トランジスタ５６ａ乃至ｄのドレインはスイッチ５６ｅ、５６ｆ、５６ｇ、５６ｈの一端にそれぞれ接続されている。トランジスタ５６ｋはｎチャネル型トランジスタであり、スイッチ５６ｅ乃至ｈの他端はいずれもトランジスタ５６ｋのドレインに接続されている。トランジスタ５６ｋのソースは接地されている。さらに、基準電圧生成回路５６は、電流源５６１とトランジスタ５６２を有している。トランジスタ５６２はｐチャネル型トランジスタであり、そのドレインは電流源５６１に接続され、そのソースは高位側の電源電圧に接続されている。ここで、トランジスタ５６２のドレインとゲートとが短絡され、ダイオード接続が形成されている。そして、トランジスタ５６２のゲートとトランジスタ５６ａ乃至ｄのゲートとが接続されることにより、カレントミラー回路が形成されている。これによって、トランジスタ５６２のゲート電圧と等しい大きさのゲート電圧がトランジスタ５６ａ乃至ｄのゲートに印加され、このゲート電圧に応じた電流がトランジスタ５６ａ乃至ｄのソース・ドレイン間に流れること
となる。

トランジスタ５６ａ乃至ｄのチャネルのサイズ比は、第１実施形態におけるトランジスタ５１ａ乃至ｄと同様のサイズ比となっており、これによって、トランジスタ５６ａ、５６ｂ、５６ｃ、５６ｄに流れる電流の比は、１：２：４：８となる。４ビットの２進数からなる調整用データが入力されると、この調整用データに基づいてスイッチ５６ｅ乃至ｈがオン／オフされ、オン状態となったスイッチに対応するトランジスタに電流が流れる。よって、これらの電流を合計した電流は０を含む１６段階の電流値を持ち得ることとなり、調整用データに応じた大きさの基準電流が出力されることとなる。そして、基準電流はトランジスタ５６ｋのドレインに供給され、基準電流の大きさに応じた基準電圧がトランジスタ５６ｋのゲート・ソース間に発生する。
以上、説明したように、本実施形態によれば、画素回路の駆動トランジスタと駆動回路のトランジスタの特性が異なっていても、画素を所望の輝度で発光させることができる。

＜第７実施形態＞
次に、本発明の第７実施形態について説明する。図１２は、電流電圧変換回路５７を示す図である。第７実施形態においては、第５実施形態における電流電圧変換回路５５に代えて、電流電圧変換回路５７を用いる。なお、第５実施形態と同一の構成要素については、同一の符号を付している。電流電圧変換回路５７は、データ線１２の各々に対応してｎ個設けられている。
なお、図１２においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２に対応する電流電圧変換回路５７のみ示されている。

次に、電流電圧変換回路５７の構成について説明する。電流電圧変換回路５７は、トランジスタ５７ａ、トランジスタ５７ｂ、トランジスタ５７ｃ、トランジスタ５７ｄを有する。トランジスタ５７ａ乃至ｄはいずれもｐチャネル型トランジスタであり、そのソースは高位側の電源電圧に接続されている。また、トランジスタ５７ａ乃至ｄのドレインはスイッチ５７ｅ、５７ｆ、５７ｇ、５７ｈの一端にそれぞれ接続されている。さらに、トランジスタ５７ａ乃至ｄのゲートは共通に接続されており、スイッチ５７ｅ乃至ｈがオン状態となった際にトランジスタ５７ａ乃至ｄのゲートが各々のドレインと短絡されることによりダイオード接続が形成されるようになっている。さらに、トランジスタ５７ａ乃至ｄのゲートがデータ線１２に接続されている。すなわち、ｉ行目の走査線１１が選択された期間においては、トランジスタ５７ａ乃至ｄとトランジスタ１６２とによってカレントミラー接続が形成されることとなる。

トランジスタ５７ａ乃至ｄのチャネルのサイズ比は、第５実施形態におけるトランジスタ５１ａ乃至ｄと同様のサイズ比となっている。すなわち、トランジスタ５７ａ乃至ｄは、いずれも同一のチャネル長Ｌ１を有する一方、そのチャネル幅が異なっている。トランジスタ５７ａ、５７ｂ、５７ｃ、５７ｄのチャネル幅をそれぞれＷａ、Ｗｂ、Ｗｃ、Ｗｄとすると、それらの比は、Ｗａ：Ｗｂ：Ｗｃ：Ｗｄ＝１：２：４：８となっている。４ビットの２進数からなる調整用データが入力されると、この調整用データに基づいてスイッチ５７ｅ乃至ｈがオン／オフされ、オン状態となったスイッチに対応するトランジスタに電流が流れる。このとき、オン状態のスイッチに対応するトランジスタのチャネル幅の合計をＷｓとすると、トランジスタ５７ａ乃至ｄは、チャネル幅Ｗｓを有する１個のトランジスタと等価である。言い換えれば、本実施形態における電流電圧変換回路５７は、第５実施形態におけるトランジスタ５５のチャネル幅を調整可能としたものに相当する。トランジスタの利得係数βはチャネル幅に比例することから、チャネル幅を調整することは利得係数βを調整することに等しい。
以上、説明したように、本実施形態によれば、画素回路の駆動トランジスタと駆動回路のトランジスタの特性が異なっていても、画素を所望の輝度で発光させることができる。

＜第８実施形態＞
次に、本発明の第８実施形態について説明する。図１３は、バッファ回路５８が設けられた構成を示す図である。第８実施形態においては、第５実施形態における電流電圧変換回路５５から出力された電圧をバッファ回路５８を介してデータ線１２に出力する構成となっている。バッファ回路５８は、例えば、ボルテージフォロアである。なお、第５実施形態と同一の構成要素については、同一の符号を付している。バッファ回路５８は、データ線１２の各々に対応してｎ個設けられている。
なお、図１３においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２に対応するバッファ回路５８のみ示されている。

データ線１２は寄生容量を有しているため、画素回路１６の容量素子１６６に電荷を蓄積する前に、この寄生容量に充電する（データを書き込む）ことが必要になる。データ線にデータを書き込むのに要する時間は電流値に依存し、低階調のときには、書き込みにかかる時間が長くなるという問題がある。
本実施形態においては、バッファ回路５８を介してデータ線１２に電圧を出力する。この構成によれば、データ線１２にデータを書き込むのに要する時間はバッファ回路５８の出力段の電流能力に依存するため、低階調であっても、データを書き込むのに要する時間を短縮することができる。

＜第９実施形態＞
次に、本発明の第９実施形態について説明する。図１４は、画素回路１７の構成を示す図である。第９実施形態においては、第５実施形態または第６実施形態における画素回路１６に代えて、しきい値電圧補償型の画素回路１７を用いる構成となっている。同図にはｉ行目の走査線１１とｊ列目のデータ線１２との交差部に位置する画素回路１７のみ示されているが、他の画素回路１７も同様の構成を有している。

トランジスタＴ１、Ｔ２はｐチャネル型のトランジスタであり、トランジスタＴ３、Ｔ４，Ｔ５はｎチャネル型のトランジスタである。トランジスタＴ４は、有機ＥＬ素子Ｅ１を駆動する駆動トランジスタとして機能し、トランジスタＴ１、Ｔ２、Ｔ３、Ｔ５はスイッチングトランジスタとして機能する。トランジスタＴ３のゲートは走査線１１に接続され、そのソースはデータ線１２に接続され、そのドレインはトランジスタＴ５のソースおよび容量素子Ｃ１の一端に接続されている。容量素子Ｃ１の他端はトランジスタＴ１のゲートおよびトランジスタＴ２のドレインに接続されている。トランジスタＴ５のゲートは初期化制御線１１２に接続されており、そのドレインは、トランジスタＴ２のドレイン、トランジスタＴ１のドレイン、およびトランジスタＴ４のドレインに接続されている。トランジスタＴ２のゲートは点灯制御線１１４およびトランジスタＴ４のドレインに接続されている。トランジスタＴ４のソースは、有機ＥＬ素子Ｅ１の陽極に接続され、有機ＥＬ素子Ｒ１の陰極は接地されている。トランジスタＴ１のソースは、高位側の電源電圧ＶＥＬが印加された電源線１４に接続されている。
走査線駆動回路２１によって、走査線１１には走査信号ＧＷＲＴが供給され、初期化制御線１１２には制御信号ＧＩＮＩＴが供給され、点灯制御線１１４には制御信号ＧＳＥＴが供給される。

次に、ｉ行目の走査線１１とｊ列目のデータ線１２との交差部に位置する画素回路１７の動作について説明する。図１５は、画素回路１７の動作を示す図である。画素回路１７の動作は４つの期間に分けられる。図１５におけるＳＴＥＰ１〜ＳＴＥＰ４は、それぞれ期間（１）〜（４）に相当する。
まず、期間（１）において、走査線駆動回路２１は、制御信号ＧＳＥＴをＬレベルとし、制御信号ＧＩＮＩＴをＨレベルとする。また、データ線駆動回路２２は、すべてのデータ線１２に供給するデータ信号を初期電圧ＶＳとする。ここで、ＶＳはＶＥＬより一定値だけ低い電圧である。
図１５（ａ）に示されるように、期間（１）においては、トランジスタＴ２がオンするので、駆動トランジスタＴ１がダイオードとして機能する一方、トランジスタＴ４がオフするので、有機ＥＬ素子Ｅ１への電流経路が遮断される。また、制御信号ＧＩＮＩＴがＨレベルになることによってトランジスタＴ５がオンし、さらに、走査信号ＧＷＲＴがＨレベルになることによってトランジスタＴ３もオンする。従って、駆動トランジスタＴ１のゲートは、データ線１２と略同一の初期電圧ＶＳとなる。

次の期間（２）において、走査線駆動回路２１は、制御信号ＧＳＥＴをＬレベルに維持し、制御信号ＧＩＮＩＴをＬレベルに復帰させる。また、データ線駆動回路２２は、データ信号を初期ＶＳとする状態を維持する。
図１５（ｂ）に示されるように、期間（２）においては、トランジスタＴ２のオンが継続することによって、駆動トランジスタＴ１は引き続きダイオードとして機能するが、制御信号ＧＩＮＩＴがＬレベルになることによってトランジスタＴ５がオフするので、電源線１４からデータ線１２への電流経路は遮断される。
一方、トランジスタＴ２のオンが継続していることによって、容量Ｃ１の一端、すなわちノードＡの電圧は、電源の高位側電圧ＶＥＬから駆動トランジスタＴ１のしきい値電圧Ｖｔｈだけ減じた（ＶＥＬ−Ｖｔｈ）に変化しようとする。ただし、トランジスタＴ３のオンによって、容量Ｃ１の他端がデータ線１２における初期電圧ＶＳにて一定に保たれているので、ノードＡにおける電圧変化は、容量Ｃ１（および駆動トランジスタＴ１のゲート容量）における充放電に応じて進行することになる。しかし、容量Ｃ１の電荷は、期間（１）における短絡によってすでにクリアされているとともに、期間（１）からのノードＡの電圧変化は少ないので、期間（２）においてノードＡの電圧が（ＶＥＬ−Ｖｔｈ）に達するまで、長い時間を必要とはしない。このため、期間（２）の終了タイミングにおけるノードＡの電圧は、（ＶＳ−（ＶＥＬ−Ｖｔｈ））になっている、と考えて良い。

次に、データ線駆動回路２２は、期間（３）において、データ信号Ｘの電圧を初期電圧（ＶＥＬ−Ｖｔｈ）から電圧（ＶＥＬ−Ｖｔｈ−ΔＶ）に切り替える。ここで、ΔＶは、ｉ行ｊ列の画素に応じた画像データによって決定され、当該画素の有機ＥＬ素子Ｅ１を暗くするほどゼロに近くなる値である。したがって、電圧（ＶＥＬ−Ｖｔｈ−ΔＶ）は、有機ＥＬ素子Ｅ１に流すべき電流量に応じた階調電圧を意味することになる。
図１５（ｃ）に示されるように、期間（３）においては、トランジスタＴ２がオフであるので、容量Ｃ１の一端（ノードＡ）は、駆動トランジスタＴ１のゲート容量のみによって保持されているに過ぎない。このため、ノードＡは、電圧（ＶＥＬ−Ｖｔｈ）から、容量Ｃ１の他端における電圧変化分であるΔＶを容量Ｃ１と駆動トランジスタＴ１のゲート容量との容量比で配分した分だけ電圧減少することになる。詳細には、容量Ｃ１の大きさをＣｐｒｇとし、駆動トランジスタＴ１のゲート容量をＣｔｐとしたときに、ノードＡは、オフ電圧（ＶＥＬ−Ｖｔｈ）から、｛ΔＶ・Ｃｐｒｇ ／（Ｃｔｐ＋Ｃｐｒｇ）｝だけ減少し、これにより、ノードＡには、電圧｛ＶＥＬ−Ｖｔｈ−ΔＶ・Ｃｐｒｇ ／（Ｃｔｐ＋Ｃｐｒｇ）｝が書き込まれることになる。
そして、有機ＥＬ素子Ｅ１には、ノードＡに書き込まれた電圧に応じた電流が流れて、発光が開始されることになる。このときにノードＡに書き込まれた電圧が、有機ＥＬ素子Ｅ１に流すべき電流に応じた目標電圧である。

次に、期間（４）において、走査線駆動回路２１は、走査信号ＧＷＲＴをＬレベルにし、制御信号ＧＳＥＴをＨレベルにする。
図１５（ｄ）に示されるように、期間（４）においては、トランジスタＴ３はオフするが、ノードＡは、駆動トランジスタＴ１のゲート容量（および容量Ｃ１）によって、目標電圧｛ＶＥＬ−Ｖｔｈ−ΔＶ・Ｃｐｒｇ ／（Ｃｔｐ＋Ｃｐｒｇ）｝に保持される。したがって、期間（４）において、当該目標電圧に応じた電流が有機ＥＬ素子Ｅ１に流れ続けるので、有機ＥＬ素子Ｅ１は、画像データで指定された明るさで発光する状態が継続することになる。
そして、期間（４）が終了して、制御信号ＧＳＥＴがＬレベルになると、トランジスタＴ４がオフして、有機ＥＬ素子Ｅ１への電流経路が遮断されるので、有機ＥＬ素子Ｅ１は消灯することになる。

本実施形態によれば、駆動トランジスタのゲートに、有機ＥＬ素子に流すべき電流に応じた目標電圧を書き込むことができるので、駆動トランジスタのしきい値電圧のばらつきを補償することができる。これによって、駆動トランジスタのしきい値電圧のばらつきに起因する輝度のばらつきを調整することができるから、所望の輝度で画素を発光させることができる。

＜変形例＞
以上説明した形態に限らず、本発明は種々の形態で実施可能である。例えば、上述の実施形態を以下のように変形した形態でも実施可能である。
第１および第２実施形態においては、基準電圧生成回路３３から出力される基準電圧は、外部入力の電圧や抵抗等によって得られる電圧であってもよい。さらに、この電圧を調整可能とすることによって、ＤＡＣ３１またはＤＡＣ３５から出力される階調電流のダイナミックレンジを調整することが可能となる。その結果、輝度のダイナミックレンジを画素毎に調整することが可能となる。
また、補正電流は外部入力の電流や抵抗等によって得られる電流であってもよい。
また、補正電流を生成するためのＤＡＣ３２を複数のデータ線１２で共有する構成としてもよい。

第３実施形態においては、ＤＡＣ３１、３２に入力する基準電圧は、外部入力の電圧や抵抗等によって得られる電圧であってもよい。さらに、この電圧を調整可能とすることによって、ＤＡＣ３１から出力される階調電流のダイナミックレンジを調整することが可能となる。その結果、輝度のダイナミックレンジを画素毎に調整することが可能となる。
また、補正電流は外部入力の電流や抵抗等によって得られる電流であってもよい。
また、補正電流を生成するためのＤＡＣ３２を複数のデータ線１２で共有する構成としてもよい。

上述した実施形態では、本発明を有機ＥＬディスプレイに適用した例を示したが、本発明は、有機ＥＬディスプレイ以外の電気光学装置にも適用され得る。すなわち、電流の供給や電圧の印加といった電気的な作用を輝度や透過率の変化といった光学的な作用に変換する電気光学物質を用いて画像を表示する装置であれば本発明は適用され得る。
例えば、能動素子としてＴＦＤ（薄膜ダイオード）を用いたアクティブマトリクス型の電気光学パネル、帯状電極の交差によって液晶を挟持したパッシブマトリクス型の電気光学装置、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示装置、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイ、黒色トナーを電気光学物質として用いたトナーディスプレイ、あるいはヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプレイパネル（ＰＤＰ）など各種の電気光学装置に本発明が適用される。

次に、本発明にかかる電気光学装置を用いた電子機器の例を説明する。
図１６は、この電気光学装置１００を用いたパーソナルコンピュータ２００を示す図である。この図において、パーソナルコンピュータ２００は、キーボード２０１を備えた本体部２０２と、本発明にかかる電気光学装置１００を用いた表示部２０３とを備えている。
また、本発明にかかる電気光学装置が採用され得る電子機器としては、上記のパーソナルコンピュータの他にも、携帯電話機、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなど各種の機器が挙げられる。

第１実施形態にかかる電気光学装置１００の構成を示す図である。 走査線駆動回路２１から供給される信号を示す図である。 画素回路１６の構成の一例を示す図である。 データ線駆動回路２２の構成を示す図である。 ＤＡＣ２２２および基準電圧生成回路２２３の構成を示す図である。 ＤＡＣ３５を示す図である。 ＤＡＣ２２２および基準電圧生成回路２２３の構成を示す図である。 ＤＡＣ４５を示す図である。 データ線駆動回路２２の構成を示す図である。 ＤＡＣ２２２、基準電圧生成回路２２３および電流電圧変換回路２２４の構成を示す図である。 基準電圧生成回路５６を示す図である。 電流電圧変換回路５７を示す図である。 バッファ回路５８が設けられた構成を示す図である。 画素回路１７の構成を示す図である。 画素回路１７の動作を示す図である。 電気光学装置１００を用いたパーソナルコンピュータを示す図である。

符号の説明

１００…電気光学装置、１０…電気光学パネル、１１…走査線、１２…データ線、１４…電源線、１６…画素回路、２１…走査線駆動回路、２２…データ線駆動回路、６０…制御装置、７０…電源回路、８０…画像メモリ、２２１…ラインメモリ、２２２…ＤＡＣ、２２３…基準電圧生成回路、２２４…電流電圧変換回路、２２５…バッファ回路、３１…ＤＡＣ、３２…ＤＡＣ、３３…基準電圧生成回路、３４…基準電圧生成回路、３５…ＤＡＣ、３６…基準電圧生成回路、４１…ＤＡＣ、４２…ＤＡＣ、４４…基準電圧生成回路、４５…ＤＡＣ、４６…基準電圧生成回路、５１…ＤＡＣ、５３…基準電圧生成回路、５５…電流電圧変換回路、５６…基準電圧生成回路、５７…電流電圧変換回路、５８…バッファ回路。

Claims (4)

1. 複数の走査線と複数のデータ線との各交差に設けられているとともに、印加された電圧に応じて電流を生成する駆動トランジスタと、該駆動トランジスタから供給された電流によって駆動される被駆動素子と、ゲートが前記走査線に接続され、ソースが前記データ線に接続され、ドレインが前記駆動トランジスタのゲートに接続されたスイッチングトランジスタとを有する画素回路と、
   前記複数の走査線の各々を順次選択するとともに、選択した走査線に選択信号を供給する走査線駆動回路と
   を有する電気光学装置の前記データ線を駆動するデータ線駆動回路において、
   前記走査線に選択信号が供給されている期間において、当該走査線上に設けられた画素の階調を表す階調データに基づいた階調電流を生成する階調電流生成回路と、
   ドレインとゲートとが短絡されているとともに該ゲートが前記データ線及び前記スイッチングトランジスタを介して前記駆動トランジスタのゲートに接続された第１のトランジスタを備え、前記階調電流生成回路で生成された階調電流を該第１のトランジスタに供給することにより該階調電流に応じた電圧を生成する電流電圧変換回路と
   を有し、
   前記電流電圧変換回路は、
   前記第１のトランジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも低い場合には、前記第１のトランジスタの高位側の電源電圧を、前記駆動トランジスタの高位側の電源電圧に対して、前記第１のトランジスタと前記駆動トランジスタのしきい値電圧の差分だけ低い電圧に設定し、
   前記第１のトランジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも高い場合には、前記第１のトランジスタの高位側の電源電圧を、前記駆動トランジスタの高位側の電源電圧に対して、前記第１のトランジスタと前記駆動トランジスタのしきい値電圧の差分だけ高い電圧に設定する
   ことを特徴とするデータ線駆動回路。
2. 複数の走査線と複数のデータ線との各交差に設けられているとともに、印加された電圧に応じて電流を生成する駆動トランジスタと、該駆動トランジスタから供給された電流によって駆動される被駆動素子と、ゲートが前記走査線に接続され、ソースが前記データ線に接続され、ドレインが前記駆動トランジスタのゲートに接続されたスイッチングトランジスタとを有する画素回路と、
   前記複数の走査線の各々を順次選択するとともに、選択した走査線に選択信号を供給する走査線駆動回路と
   を有する電気光学装置の前記データ線を駆動するデータ線駆動回路において、
   前記走査線に選択信号が供給されている期間において、当該走査線上に設けられた画素の階調を表す階調データに基づいた階調電流を生成する階調電流生成回路と、
   ゲート同士が共通に接続された複数のトランジスタと、予め作成されたデータに基づいて前記複数のトランジスタの各々のドレインとゲートとを短絡させるとともに前記ドレイン同士を共通に接続させるスイッチとを有し、前記ゲートが前記データ線及び前記スイッチングトランジスタを介して前記駆動トランジスタのゲートに接続されており、前記階調電流生成回路で生成された階調電流を前記複数のトランジスタに供給することにより該階調電流に応じた電圧を生成する電流電圧変換回路と
   を有し、
   前記電流電圧変換回路は、
   前記複数のトランジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも低い場合には、前記複数のトランジスタの高位側の電源電圧を、前記駆動トランジスタの高位側の電源電圧に対して、前記複数のトランジスタと前記駆動トランジスタのしきい値電圧の差分だけ低い電圧に設定し、
   前記複数のトランジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも高い場合には、前記複数のトランジスタの高位側の電源電圧を、前記駆動トランジスタの高位側の電源電圧に対して、前記複数のトランジスタと前記駆動トランジスタのしきい値電圧の差分だけ高い電圧に設定する
   ことを特徴とするデータ線駆動回路。
3. 請求項１又は２に記載のデータ線駆動回路を備えたことを特徴とする電気光学装置。
4. 請求項３に記載の電気光学装置を備えたことを特徴とする電子機器。

Images