JP4547659B2 - 絶縁ゲート半導体装置 - Google Patents

Description

本発明は、ドーピングされた半導体材料により構成されるボディーと、それぞれがボディーのドーピングされた半導体材料に接触しており、間に装置の電気的な作動電圧を印加できる、２つの相互に分離されている電極と、ボディーの半導体材料から、電気的絶縁材料によって絶縁されており、装置を制御するための電気的な制御電圧が印加される制御電極とを有する絶縁ゲート半導体装置に関するものである。
【０００１】
上記のような装置の例としては、ユニポーラＭＯＳトランジスタが知られている。このユニポーラＭＯＳトランジスタでは、知られている通り、ボディーが、少なくとも１つの伝導性型の半導体材料により構成されており、２つの電極のうち１つが、ドレイン電極であり、もう一方の電極がソース電極である。このドレイン電極とソース電極とが、ボディーの同じ伝導性型の半導体材料とそれぞれ接触しており、制御電極が、ゲート電極と称されている。このゲート電極は、ドーピングされたＭＯＳチャンネル上、および、このチャンネルと境を接しており、このチャンネルとは反対にドーピングされた領域上に延びている。上記ＭＯＳチャンネル、および、上記領域は、双方とも、半導体材料により構成されるボディーに形成されている。
【０００２】
このようなＭＯＳトランジスタの例は、ドイツ公開特許第１９６２８６５６．５号（ＤＥ−Ａ−１９６２８６５６．５（９６Ｐ１７２５））により知られている。このトランジスタでは、ドレインおよびソース電極とゲート電極とのほかに、ゲート電極から横側に間隔をとり、ボディーの半導体材料から、電気的絶縁材料により分離されている、更なる電極も備えられているという特徴がある。この更なる電極は、ソース電極と接続されているか、あるいは、その電気的な電位が蓄積されて（beaufschlagen）いる。
【０００３】
更なる電極により、ゲート電極の周辺領域に場が比較的均一に分布し、半導体材料における電場強度（elektrische Feldstaerke）が、サージ電離（Stossionisation）、およびこれによる電子増倍を引き起こす、約１０^５ボルト／ｃｍの臨界値に達するのを防止する。
【０００４】
上記のような装置のほかの例としては、バイポーラＩＧＢＴ（＝絶縁ゲートバイポーラトランジスタ）が知られている。このバイポーラＩＧＢＴでは、知られている通り、ボディーが、異なる伝導性型の半導体材料から構成されており、２つの電極のうちの一方が、陽極であり、もう一方の電極が、陰極であり、陽極が、ボディーの任意の伝導性型の半導体材料に接触し、陰極が、任意の伝導性型とは反対の伝導性型、および／または、ボディーと同じ伝導性型の半導体材料と接触し、制御電極が、同じくゲート電極と称されている。
【０００５】
本発明の目的は、上記のような、相互に異なる電気的電位を制御電極に同時に印加できる装置を提供することである。
【０００６】
この目的は、請求項１に記載の特徴によって達成される。
【０００７】
本目的は、本発明に基づき、制御電極が、少なくとも１つのギャップによって相互に分離されている制御電極部を備えていることにより達成される。すなわち、本発明の装置の制御電極は、１つまたは複数のギャップによって分離されている２つまたは数個の制御電極部に分離された制御電極であり、従来のように、１つの相互に関連または連続している制御電極ではない。
【０００８】
本発明の装置は、上記のような知られている装置と比べ、切り替え時間が著しく短縮されているという長所がある。
【０００９】
本発明の装置は、上記のような知られている装置における切り替え特性が、とりわけ、２つの電極のうちの１つの電極と制御電極との間のキャパシタ、および、もう一方の電極と制御電極との間のキャパシタによって決定されるという認識に基づいている。
【００１０】
このような装置のスイッチオンおよび／またはオフを行う場合、キャパシタを再充電する必要があり、この段階の間に変位電流が流れる。変位電流は、通常、制御電圧を印加するために制御電極を装置の制御端子と接続している抵抗器において、電圧降下を引き起こす。この電圧降下は、装置の制御端子において電圧を上昇させる。
【００１１】
この抵抗器は、切り替え側面（Schaltflanek）を調整するために必要である。
【００１２】
装置の制御端子において電圧が上昇するのは、とりわけ、装置が短絡する場合に危険である。なぜなら、この上昇した電圧によって、より多くの電流が流れ、このことにより、装置が破壊されてしまうからである。
【００１３】
変位電流が引き起こす、抵抗器における電圧降下を減少するため、抵抗器に対して非並列に接続されているダイオードによって、変位電流を方向転換してもよい。他の可能性としては、２つの電極と制御電極との間のキャパシタに対して並列に接続されているコンデンサを用いるものがある。
【００１４】
本発明の装置では、装置のスイッチオンおよび／またはオフの際に、抵抗器を流れる変位電流、および、これに伴って生じる電圧降下を、有利に、減衰できる、あるいは排除でき、その結果、これに関連した上述のような問題は、この後さらに生じることはない。
【００１５】
上記のような装置の短絡（Kurzschlussfall）の場合のもう１つの問題は、振幅の発生であり、この振幅は、２つの電極と制御電極との間の共通キャパシタに起因する、装置の２つの電極の間の逆連結（Rueckkopplung）によるものである。
【００１６】
この問題も、本発明の装置では、好ましく減少でき、防止できる。
【００１７】
コンピューターシュミレーターによるシミュレーションによって、本発明の装置では、スイッチオンおよびオフ消耗が、有利に、それぞれ約１５％だけ減少できることが示されている。同じく、伝送消耗（Durchlassverluste）を減少できる。ミラー位相（Millerphase）の著しい減少も、同じように有利に示せる。
【００１８】
本発明の装置の好ましく有利な形態は、請求項２から４に記載されている。
【００１９】
本発明を以下に図を例として参照しながら詳しく説明する。
【００２０】
図１は、本発明の装置の基本的な構造を、側面図で示したものである。図２から図４は、本発明の装置のいくつかの具体的な実施例を、それぞれ側面図で示したものである。図５は、図２の例を基にした本発明に係るＩＧＢＴを、側面図で示したものである。図６は、図５に基づくＩＧＢＴの記号による回路図であり、その制御電極の制御電極部の端子の第１の種類の配線（Verschaltung）を示している。図７は、図５に基づくＩＧＢＴの記号による回路図を示しており、その制御電極の制御電極部の端子のほかの種類の配線を示している。図８は、本発明のＭＯＳトランジスタの記号による回路図を示しており、同じく、その制御電極の制御電極部の端子のある種類の配線を示す。図は、概略であり縮尺通りではない。
【００２１】
図１に示す、概して１で示す本発明の絶縁ゲート半導体装置の基本的な構造は、ボディー１０を備えており、ボディ１０は一般的には様々にドーピングされた半導体材料から構成される。
【００２２】
ボディー１０のドーピングされた半導体材料は、２つの相互に分離されている電極３および４に接触している。これら電極３と４との間に、装置１の電気的な作動電圧Ｕを印加できる。電極３，４は、例えば、共通してボディー１０の側面１１１に配置されている。電極３は、装置１の電極端子３０に接続されており、電極４は、装置１の電極端子４０に接続されている。電極端子３０および４０は、電極３，４の間に作動電圧Ｕを印加するのに使用される。
【００２３】
側面１１１の反対側の、ボディー１０の側面１１０に、電気的絶縁材料により構成される層１００が形成されている。この層１００に、制御電極２が構成されている。従って、この制御電極２は、ボディー１０の半導体材料から電気的に絶縁されており、この制御電極に装置１を制御するための電気的な制御電圧Ｕ_Ｓを印加できる。
【００２４】
本発明に基づき、制御電極２は、少なくとも１つのギャップによって相互に分離されている制御電極部を備えている。図に示す例のこの制御電極部では、１つのギャップ２３によって分離されているただ２つの制御電極部２１、２２が備えられている。制御電極２は、２つまたはそれ以上のギャップによって分離されている３つまたはそれ以上の制御電極部を備えていてもよい。
【００２５】
ギャップ２３は、電気的絶縁材料２３０によって充填されている。この材料は、層１００に配されている制御電極部２１，２２を相互に電気的に絶縁している。
【００２６】
制御電極部２１は、端子２１０を備え、制御電極端子２２は、端子２２０を備えている。これら端子のうちの少なくとも１つが、制御電圧Ｕ_Ｓを印加するために使用される。
【００２７】
２つの制御電極部２１，２２により構成されている制御電極２、電気的絶縁材料により構成されている層１００、ドーピングされている半導体材料により構成されているボディー１０、および、電極３により、全体として、キャパシタＣ_２３が定義される。同じく、制御電極２、電気的絶縁材料により構成されている層１００、ドーピングされている半導体材料により構成されているボディー１０、および、電極４により、全体として、キャパシタＣ_２４が定義される。
【００２８】
これら２つのキャパシタＣ_２３およびＣ_２４は、従来の装置のスイッチオンおよび／またはスイッチオフの際に、再充電される必要がある。このことから、既述の問題が生じる。既述の問題は、とりわけ、キャパシタＣ_２４の再充電によって生じる。
【００２９】
本発明の装置では、さらに、
制御電極部２１、電気的絶縁材料により構成されている層１００、ドーピングされた半導体材料により構成されているボディー１０、および、電極３によりキャパシタＣ_２１３が定義され、
制御電極部２１、電気的絶縁材料により構成されている層１００、ドーピングされた半導体材料により構成されているボディー１０、および、電極４によりキャパシタＣ_２１４が定義され、
制御電極部２２、電気的絶縁材料により構成されている層１００、ドーピングされた半導体材料により構成されているボディー１０、および、電極３によりキャパシタＣ_２２３が定義され、
制御電極部２２、電気的絶縁材料により構成されている層１００、ドーピングされた半導体材料により構成されているボディー１０、および、電極４によりキャパシタＣ_２２４が定義される。
【００３０】
電気的絶縁材料により構成されている層１００に配されている各制御電極部２１および２２は、２つの制御電極部２１および２２により構成される制御電極２よりも、それぞれ面積としては小さいので、各キャパシタＣ_２１３，Ｃ_２１４，Ｃ_２２３およびＣ_２２４のそれぞれは、キャパシタＣ_２３よりも小さく、それぞれキャパシタＣ_２４よりも小さいことがあてはまる。
【００３１】
各キャパシタＣ_２１３，Ｃ_２１４，Ｃ_２２３およびＣ_２２４は、従来の装置の、キャパシタＣ_２３およびＣ_２４に相当する２つのキャパシタよりもそれぞれ小さい。この従来の装置の各２つのキャパシタは、従来装置のただ１つの貫通制御電極によって共に定義されており、この制御電極は、従来の装置の電気的絶縁材料から構成されている層の上の面積に関しては、本発明の装置の２つの制御電極部２１、２２を有する制御電極２と同じ大きさである。
【００３２】
本発明の装置１では、例えば、制御電極２の制御電極部２１の端子２１０のみが抵抗器を通して本発明の装置１の制御端子と接続され、それに対して、他の制御電極部２２の端子２２０が接続されていない場合において、装置１のスイッチをオンおよび／またはオフしたときに、抵抗器を介した望ましくない電圧降下が、原則的に、従来の装置で行った場合の電圧降下よりも小さく、有利である。なぜなら、キャパシタＣ_２３、Ｃ_２４に相当する、より大きな従来装置のキャパシタを再充電することで生じる、より大きな変位電流ではなく、キャパシタＣ_２１３，Ｃ_２１４の再充電によってこの抵抗器に生じる変位電流がおそらく有効となるからである。
【００３３】
制御電極２の制御電極部２２の端子２２０のみが、抵抗器を通して、本発明の装置１の制御端子に接続されており、これに対し、制御電極部２１の端子２１０は接続されていない場合も、従来の装置と比較して、同じことがあてはまる。
【００３４】
制御電極部２１，２２は、電気的絶縁材料により構成されている層１００に、異なる面積で広がるように選択してもよい。
【００３５】
制御電極部２１または２２の面積が小さく選択されているほど、キャパシタＣ_２１３およびＣ_２１４、もしくは、Ｃ_２２３およびＣ_２２４が、より小さくなり、これらキャパシタＣ_２１３およびＣ_２１４、もしくは、Ｃ_２２３およびＣ_２２４を再充電することにより生じる、制御電極部２１または２２と接続されている抵抗器における変位電流がより小さくなり、変位電流によって抵抗器に生じる電圧降下が、より小さくなるということも当てはまる。
【００３６】
以下に、簡易化のため、および、一般的に限定しないため、制御電極端子２１の端子２１０のみが、抵抗器を介して本発明の装置１の制御端子と接続されており、これに対し、制御電極部２２の端子２２０は接続されていないとする。
【００３７】
制御電極部２２の、抵抗器と接続されていない２２０は、直接、すなわち、抵抗器を中間に接続せずに、本発明の装置１の制御端子と接続されるか、あるいは、装置１の電極３もしくは電極４の端子３０または４０と直接接続されることが好ましい。
【００３８】
各直接接続は、キャパシタＣ_２２３およびＣ_２２４のそれぞれの大きさに関係なく、制御電極部２２によって共に決定されたキャパシタＣ_２２３およびＣ_２２４を再充電することにより生じる変位電流が、抵抗器を介して望ましくない電圧降下を生じさせることがなく、さらに、このような再充電が、基本的に時間を遅らせることなく行われることを意味しており、有利である。
【００３９】
抵抗器を通して本発明の装置１の制御端子と接続されている制御電極２の制御電極部２１に関連して、上記に記載されていることは、制御電極部２２のみが抵抗器を通して、本発明の装置１の制御端子と接続しており、制御電極２の制御電極部２１は、接続されていない場合も、同じように有効に当てはまる。
【００４０】
図２〜図４は、本発明の装置のいくつかの具体的な実施例を示すが、これに限定されるものではない。これらは、例えば、ＩＧＢＴおよび／またはＭＯＳトランジスタとしての装置の構造に適している。
【００４１】
図２の例は、２つの電極３，４のうちの１つだけ、例えば、電極４が、ボディー１０の側面１１１に配置されているということが、図１の構造とは異なっている。もう一方の電極、例えば、ボディー１０の側面１１０にある電極３は、電気的絶縁材料により構成されている層１００の近くの横側に配置されている。この層１００は、側面１１０を部分的にのみ覆っている。
【００４２】
図３の例は、側面１１０が段１１０３を備えていることのみ、図２の例とは異なっている。この段は、比較的高く設けられている側面１１０の部分１１０１と、比較的低く設けられている側面１１０の部分１１０２とにそれぞれ分離されている。この場合、電極３は、より高く備えられている部分１１０１に配置されており、電気的絶縁材料により構成されている層１００は、段１１０３と、より深く位置している部分１１０２とを覆っている。
【００４３】
図４の例は、図２の例とは、他方の電極４もボディー１０の側面１１０の電気的絶縁材料により構成されている層１００の近くの横側に配置されており、この層１００は、側面１１０を部分的にのみ、例えば、電極３と４との間に層１００が配置されるように覆っている、ということだけが異なっている。
【００４４】
図５に示す例としての本発明のＩＧＢＴ１は、例えば、図２の構造を基礎としている。
【００４５】
ＩＧＢＴ１のボディー１０は、基本的にはｎドーピングされている半導体材料、例えば、ｎドーピングされているシリコンにより構成されている。ボディー１０の側面１１１には、電極４が配置されている。この電極４は、例えば、ｐ^＋ドーピングされているシリコンによって定義されており、ＩＧＢＴ１の陽極を形成している。この陽極は、ＩＧＢＴ１の陽極端子４０と接続されている。
【００４６】
ｎ^＋ドーピングされている領域１０３は、ボディー１０に形成されており、陽極４に境を接している。領域１０３に、ｎドーピングされている領域１０１が境を接している。この領域１０１は、側面１１１の反対側の、ボディー１０の他方の側面１１０まで延びている。
【００４７】
領域１０１に、ｐ^＋ドーピングされている窪み１０２が形成されている。この窪みは、ボディー１０の他方の側面１１０に境を接しており、ボディー１０においてドーピングされたＭＯＳチャンネルを定義する。
【００４８】
他方の側面１１０において、窪み１０２の領域に電極３が配置されている。電極３は、例えば、窪み１０２に形成されている、ｎ^＋ドーピングされている層によって定義される。この層は、側面１１０に境を接し、窪み１０２のｐ^＋ドーピングされている材料によって完全に取り囲まれている。電極３は、ＩＧＢＴ１の陰極を形成し、ＩＧＢＴ１の陰極端子３０と接続されている。
【００４９】
ボディー１０の側面１１０に、電気的絶縁材料、例えば、酸化シリコンにより構成される層１００が形成されている。電気的に絶縁性の層１００は、電極３の端側（Randseite）から、ボディー１０の側面１１０に境を接している窪み１０２の上、および、窪み１０２とボディー１０の側面１１０とに境を接している、ボディー１０のｎドーピングされている領域１０１の上に延びている。
【００５０】
電気的に絶縁性の層１００に、以下にゲート電極として示す、ＩＧＢＴ１の制御電極２が配置されている。この制御電極は、ギャップ２３によって相互に分離されている制御もしくはゲート電極部２１，２２の双方により構成されている。このゲート電極部２１は、ゲート電極端子２１０に接続しており、ゲート電極部２２は、ゲート電極端子２２０に接続している。
【００５１】
例えば、ゲート電極部２１は、ボディー１０の側面１１０に境を接している窪み１０２上に広がっており、ゲート電極部２２は、基本的に、ボディー１０の側面１１０に境を接している窪み１０２以外の、ｎドーピングされた領域１０１上に広がっている。
【００５２】
長所は、ゲート電極部２１が、基本的に、ボディー１０の側面１１０に境を接している窪み１０２上にだけ広がっている必要があり、窪み１０２を越えて広がる必要がないことである。すなわち、ゲート電極部２１は、基本的に、ボディー１０の側面１１０に境を接している、ＩＧＢＴ１のドーピングされているＭＯＳチャンネル１０２上にのみ延びており、従って、従来のＩＧＢＴのゲート電極よりも面積が小さいことが好ましい。この従来のＩＧＢＴのゲート電極は、ドーピングされているＭＯＳチャンネル上と、さらに、このチャンネルの外側の、このチャンネルに境を接しておりチャンネルとは反対にドーピングされているＩＧＢＴの半導体材料により構成されているボディーの領域上とに延びている。
【００５３】
ただし、電気的絶縁材料により構成されているＩＧＢＴ１の層１００に配されているゲート電極部２１の面積には下限がある（nach unten begrenzt）。なぜなら、この面積は、ボディー１０の側面１１０に境を接している、ドーピングされているＭＯＳチャンネル１０２の面積とほぼ一致しており、ＭＯＳチャンネル２の面積よりも小さくしてはならないからである。従って、電気的絶縁材料により構成されているＩＧＢＴ１の層１００に配されているゲート電極部２１の面積は、基本的に、予め固定的に決められている。
【００５４】
ＩＧＢＴ１のゲート電極部２１が、例えば、電気的に絶縁性の層１００において占める面積は、ゲート電極部２２よりも小さい。このゲート電極部２２は、ボディー１０の側面１１０に境を接している、窪み１０２以外の、ｎドーピングされている領域１０１上にのみ延びている。このことから、図５では、ゲート電極部２１の長さＬ１は、ゲート電極部２２の長さＬ２よりも短いことが分かる。
【００５５】
しかし、電気的に絶縁性の層１００におけるゲート電極部２２の面積は、固定して予め決められているのではなく、様々に好ましく設定される。特に、この面積を、ゲート電極部２１の相当する面積よりも小さく選択することもできる。この場合、原則的に、下限は予め決められていない。
【００５６】
ゲート電極部２１および２２は、電気的に伝導性の材料、例えば、ポリシリコンによりそれぞれ構成されている。
【００５７】
ゲート電極部２１と２２との間のギャップ２３は、固い、電気的絶縁材料、例えば、ポリマイドによって充填されていることが好ましい。この処置によって、２つのゲート電極部２１と２２との間のスパークの防止が保証される。
【００５８】
ゲート電極部２１の下方の電気的に絶縁性の層１００の厚さｄ１は、ゲート電極部２２の下方の層１００の厚さｄ２よりも薄い。これにより、ｄ２＝ｄ１に選択されている場合よりも、このゲート電極部２２によって共に決定されるキャパシタＣ_２２３およびＣ_２２４が、有効に小さくなるという作用がある。
【００５９】
図６および図７の回路図は、図５のＩＧＢＴをそれぞれ基礎としている。
【００６０】
２つの回路図では、ゲート電極部２１のゲート電極端子２１０が、抵抗器５を介して、ＩＧＢＴ１の外部制御端子またはゲート端子５０と接続されている。
【００６１】
図６の回路図では、ゲート電極部２２のゲート電極端子２２０が、直接ＩＧＢＴ１の陰極３と接続されている。このことにより、ＩＧＢＴ１をオンおよび／またはオフした際に、キャパシタＣ_２２３およびＣ_２２４の再充電によって生じる変位電流が、ＩＧＢＴ１の陰極端子３０へ直接伝導される。このことにより、陽極端子３０の陰極端子４０へのフィードバック効果（Rueckwirkung）が抑制されている。
【００６２】
図７の回路図では、ゲート電極部２２のゲート電極端子２２０が、ＩＧＢＴ１の外部ゲート端子５０と直接接続されている。このことにより、キャパシタＣ_２２３およびＣ_２２４は、ゲート電圧Ｕ_Ｓと直接接続される。このゲート電圧Ｕ_Ｓは、ゲート端子５０と基準電位Ｖ_ｒｅｆとの間にあり、この基準電位は、例えば、陰極端子３０の電位でもある。このことにより、キャパシタＣ_２１３，Ｃ_２１４，Ｃ_２２３およびＣ_２２４が、スタティック作動（statischen Betrieb）において、同じ電位Ｖ_ｒｅｆ＋Ｕ_Ｓとなることが保証される。
【００６３】
図６および図７の回路図のように接続されているＩＧＢＴ１では、層１００上のゲート電極部２２の面積の大きさは、完全に無視できるとはいわないまでも、あまり重要ではない程度であり、好都合である。
【００６４】
ＩＧＢＴ１に該当することは、ＭＯＳトランジスタの形態の本発明の装置１にも、同じように使用できる。
【００６５】
図８の回路図は、例として、図７のＩＧＢＴ１にのように接続されている本発明のＭＯＳトランジスタ１を記号的に示したものである。
【００６６】
従って、図８のＭＯＳトランジスタ１では、ゲート電極２のゲート電極部２１のゲート電極端子２１０が、抵抗器５を介して、ＭＯＳトランジスタ１の外部制御またはゲート端子５０と接続されている。ゲート電極２の他方のゲート電極部２２のゲート電極端子２２０は、外部ゲート端子５０と直接接続されている。このことにより、キャパシタＣ_２２３およびＣ_２２４は、ゲート電圧Ｕ_Ｓと直接接続されている。このゲート電圧は、ゲート端子５０と、基準電位Ｖ_ｒｅｆとの間にあり、この基準電位Ｖ_ｒｅｆは、例えば、トランジスタ１の電極３の電極端子３０の電位でもある。この電極３は、ＭＯＳトランジスタ１のソース電極を形成している。従って、キャパシタＣ_２１３，Ｃ_２１４，Ｃ_２２３およびＣ_２２４は、スタティック作動において、同じ電位Ｖ_ｒｅｆ＋Ｕ_Ｓにあることが保証されている。電極端子４０に接続されている、ＭＯＳトランジスタ１の電極４は、ＭＯＳトランジスタ１のドレイン電極を形成している。
【００６７】
あるいは、図８のＭＯＳトランジスタ１は、同様の効果を有する図６のＩＧＢＴ１に相当するように配線することもできる。
【００６８】
ＭＯＳチャンネルに関連している層１００上のゲート電極部２１の面積について、および、図５〜図７のＩＧＢＴ１のゲート電極部２２の面積について、記載されていることは、図８のＭＯＳトランジスタ１にも同じように該当する。
【図面の簡単な説明】
【図１】 本発明の装置の基本的な構造の側面図である。
【図２】 本発明の装置の具体的な実施例を示す側面図である。
【図３】 本発明の装置の具体的な実施例を示す側面図である。
【図４】 本発明の装置の具体的な実施例を示す側面図である。
【図５】 図２の例に基づいた本発明に係るＩＧＢＴを示す側面図である。
【図６】 図５に基づくＩＧＢＴを示し、その制御電極の制御電極部の端子の第１の種類の配線を示すの記号による接続図である。
【図７】 図５に基づくＩＧＢＴを示しており、その制御電極の制御電極部の端子のほかの種類の配線を示す、記号による接続図である。
【図８】 本発明のＭＯＳトランジスタを示しており、同じく、その制御電極の制御電極部の端子のある種類の配線を示す、記号による回路図である。

Claims (4)

1. ドーピングされた半導体材料により構成されるボディー（１０）と、
   ボディー（１０）のドーピングされた半導体材料がそれぞれ接触しており、間に装置（１）の電気的な作動電圧（Ｕ）を印加できる、２つの相互に分割されている電極（３，４）とを有し、２つの電極｛３，４｝のうちの１つが、装置（１）のソース電極（３）であり、他方の電極が、装置（１）のドレイン電極（４）であり、
   ボディー（１０）の半導体材料から、電気的絶縁材料（１００）によって絶縁されており、装置（１）を制御するための電気的な制御電圧（Ｕ_Ｓ）が印加される制御電極（２）を有し、上記制御電極が、少なくとも１つのギャップ（２３）によって相互に分割されている制御電極部（２１，２２）を備えている、絶縁ゲート半導体装置（１）であって、
   ソース電極（３）の付近に配されている制御電極部（２１）が、制御電圧を印加するために、電気抵抗器（５）を介して装置（１）の制御端子（５０）と接続され、
   上記電気抵抗器（５）を介して上記装置（１）の制御端子（５０）と接続されている制御電極部（２１）とは、異なる制御電極部（２２）が、制御電圧を印加するために、装置（１）の制御端子（５０）と、直接接続されていることを特徴とする、絶縁ゲート半導体装置（１）。
2. ドーピングされた半導体材料により構成されるボディー（１０）と、
   ボディー（１０）のドーピングされた半導体材料がそれぞれ接触しており、間に装置（１）の電気的な作動電圧（Ｕ）を印加できる、２つの相互に分割されている電極（３，４）とを有し、２つの電極｛３，４｝のうちの１つが、装置（１）のソース電極（３）であり、他方の電極が、装置（１）のドレイン電極（４）であり、
   ボディー（１０）の半導体材料から、電気的絶縁材料（１００）によって絶縁されており、装置（１）を制御するための電気的な制御電圧（Ｕ _Ｓ ）が印加される制御電極（２）を有し、上記制御電極が、少なくとも１つのギャップ（２３）によって相互に分割されている制御電極部（２１，２２）を備えている、絶縁ゲート半導体装置（１）であって、
   ソース電極（３）の付近に配されている制御電極部（２１）が、制御電圧を印加するために、電気抵抗器（５）を介して装置（１）の制御端子（５０）と接続され、
   上記電気抵抗器（５）を介して上記装置（１）の制御端子（５０）と接続されている制御電極部（２１）とは、異なる制御電極部（２２）が、上記２つの電極（３，４）のうちの１つ（３）と接続されている、絶縁ゲート半導体装置（１）。
3. 上記装置（１）が、ＭＯＳトランジスタまたは絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であることを特徴とする請求項１または２に記載の絶縁ゲート半導体装置。
4. 上記ボディー（１０）が、少なくとも１つの伝導性型（ｎ，ｐ）の半導体材料により構成されており、
   ２つの電極（３，４）のそれぞれが、同じ伝導性型（ｎ，ｐ）を有しているボディー（１０）の半導体材料に接触している、請求項１ないし３のいずれか１項に記載の絶縁ゲート半導体装置。

Images