JP4545147B2 - 基板処理装置及び半導体デバイス製造方法 - Google Patents
基板処理装置及び半導体デバイス製造方法 Download PDFInfo
- Publication number
- JP4545147B2 JP4545147B2 JP2006513625A JP2006513625A JP4545147B2 JP 4545147 B2 JP4545147 B2 JP 4545147B2 JP 2006513625 A JP2006513625 A JP 2006513625A JP 2006513625 A JP2006513625 A JP 2006513625A JP 4545147 B2 JP4545147 B2 JP 4545147B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- substrate
- chamber
- transfer
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
- Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
- Y10S414/14—Wafer cassette transporting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
また、例えば、異なる処理が可能な複数の処理室において、各1回の処理を行って積層膜を形成するプロセスが標準的に行われている一方、2つ以上の処理室を使用して、処理室数以上の積層膜を形成するプロセス(戻りプロセス)も望まれている。具体的には、戻りプロセスでは、別の処理室を経由した後に一旦処理を終えた処理室へ基板を搬送し、再度同じ処理或いは異なる条件の処理を行う。
本発明は、このような従来の事情に鑑み為されたもので、複数の基板を連続的に処理するに際して、戻りプロセスを有する基板処理を効率的に行うことができる基板処理装置などを提供することを目的とする。
上記目的を達成するため、本発明に係る基板処理装置では、次のようにして、複数の基板を連続的に処理する。
すなわち、基板の搬送空間となる搬送室と、基板の処理が行われる複数の処理室と、前記搬送室に設けられて基板を搬送する機能を有する基板搬送手段と、を備えた構成において、基板搬送制御手段が、基板を2つ以上の処理室により連続的に処理した後に最後の処理室から当該2つ以上の処理室のうちの最後以外のいずれかの処理室へ前記基板を再度搬送して処理を行う戻りプロセスを実行する場合に、当該再度搬送するに際して、前記基板を処理室以外の場所で一時的に退避させた後に前記いずれかの処理室へ搬送するように、前記基板搬送手段による基板の搬送処理を制御する。
従って、複数の基板を連続的に処理するに際して、戻りプロセスを有する基板処理を効率的に行うことができ、具体的には、例えば、連続して処理される複数の基板の間でのデッドロックを防止しつつ、サイクルタイムの短縮化や、各処理室の待機時間(空き時間)の短縮化が可能である。
ここで、基板処理装置に備えられる複数の処理室の数としては、種々な数が用いられて
もよい。
また、基板の処理が行われる2つ以上の処理室の数としては、種々な数が用いられてもよい。
また、基板の処理が行われる2つ以上の処理室としては、種々なものが用いられてもよい。
また、戻りプロセスの対象となる処理室の数(連続プロセス数)nとしては、種々な数が用いられてもよい。
また、戻りプロセスにおける基板処理手順や、全体的な基板処理手順としては、それぞれ、種々なものが用いられてもよい。つまり、一の基板が各処理室において処理される順番としては、種々な順番が用いられてもよい。
また、複数の基板を連続的に処理する際に、連続した複数の基板を一連の基板処理へ投入する時間間隔(投入間隔)としては、種々な時間間隔が用いられてもよく、例えば、デッドロックを防止することが可能な時間間隔が用いられる。
また、基板としては、種々なものが用いられてもよく、例えば、半導体装置やLCD装置を製造するためのシリコンウェーハやガラス基板が用いられる。
また、基板を処理室以外の場所で一時的に退避させる時間(退避時間)としては、種々な時間が用いられてもよく、例えば、デッドロックを防止することが可能な時間が用いられる。
また、基板を一時的に退避させる場所としては、種々な場所が用いられてもよく、一例として、処理室とは別な場所として1つ又は2つ以上の予備室を備えて用いることができ、他の一例として、処理室とは別な場所として1つ又は2つ以上のロードロック室を用いることができる。
本発明に係る基板処理装置では、次のような構成とした。
すなわち、前記2つ以上の処理室のそれぞれにおける基板の処理時間(プロセス処理の時間)が等しい場合に、戻りプロセスの対象となる処理室の数(連続プロセス数)をnとし、処理室間の基板の搬送時間をTとして、前記基板搬送制御手段は、前記退避の時間として{(n−1)・T}を用いる。
なお、例えば、ロードロック室から処理室への基板の搬送時間や、処理室からロードロック室への基板の搬送時間についても、一の処理室から他の処理室への基板の搬送時間と同様に、Tであるとする。
従って、前記2つ以上の処理室のそれぞれにおける基板の処理時間が等しい場合に、戻りプロセスを有する基板処理を効率的に行うことができる。
本発明に係る基板処理装置では、次のような構成とした。
すなわち、前記2つ以上の処理室のいずれかの処理室における基板の処理時間(プロセス処理の時間)が異なる場合に、戻りプロセスの対象となる処理室の数(連続プロセス数)をnとし、処理室間の基板の搬送時間をTとし、前記2つ以上の処理室のうちで基板の処理時間が最長となる処理室における基板の処理時間をPmaxとして、前記基板搬送制御手段は、前記退避の時間として、Pmaxと戻りプロセスが実行される各処理室における基板の処理時間との差分を当該各処理室の全てについて{(n−1)・T}に加えた結果を用いる。
なお、例えば、ロードロック室から処理室への基板の搬送時間や、処理室からロードロック室への基板の搬送時間についても、一の処理室から他の処理室への基板の搬送時間と同様に、Tであるとする。
従って、前記2つ以上の処理室のいずれかの処理室における基板の処理時間が異なる場合に、戻りプロセスを有する基板処理を効率的に行うことができる。
本発明に係る半導体デバイス製造方法では、次のようにして、複数の基板を連続的に処理して、半導体デバイスを製造する。
すなわち、基板を2つ以上の処理室により連続的に処理した後に最後の処理室から当該2つ以上の処理室のうちの最後以外のいずれかの処理室へ前記基板を再度搬送して処理を行う戻りプロセスを実行する場合に、当該再度搬送するに際して、前記基板を処理室以外の場所で一時的に退避させた後に前記いずれかの処理室へ搬送する。
従って、複数の基板を連続的に処理して、半導体デバイスを製造するに際して、戻りプロセスを有する基板処理を効率的に行うことができる。
なお、半導体デバイスとしては、種々なものが用いられてもよい。
第2図は、(A)、(B)、(C)は複数枚の基板を処理するタイムチャートの一例を示す図である。
第3図は、(A)、(B)、(C)は複数枚の基板を処理するタイムチャートの一例を示す図である。
第4図は、基板処理装置の構成例を示す図である。
第5図は、基板搬送の流れの一例を示す図である。
第6図は、基板の処理履歴の一例をイベントタイムチャートとして示す図である。
第7図は、戻りプロセスを有する基板処理の流れの一例を示す図である。
第8図は、(A)、(B)、(C)は複数枚の基板を処理するタイムチャートの一例を示す図である。
なお、本実施例では、半導体装置基板を処理する基板処理装置及び半導体装置の製造方法を例として説明するが、例えば、LCD用基板を処理する基板処理装置などに同様な構成や動作を適用することも可能である。
第1図には、本発明の一実施例に係る基板処理装置の構成例を示してある。
本例の基板処理装置は、キャリアステーション(ロードポート:LP)1a、1b、1cと、大気雰囲気用の移載機(LH)2と、基板位置補正ユニット(アライナ:AU)3と、第1のロードロック室(LM1)4と、真空雰囲気用の移載機(TH)13が設けられた搬送室5と、第1の処理室(PM1)6と、第2の処理室(PM2)7と、第3の処理室(PM3)8と、第4の処理室(PM4)9と、第2のロードロック室(LM2)10と、第1の予備室11と、第2の予備室12と、制御部14から構成されている。
ここで、構成要素としては、基板搬送を行う移載機13を搭載した搬送室5を中央に配し、当該搬送室5の周辺に隣接して基板に所定の加工を施す処理室6〜9が2つ以上(本例では、4つ)存在し、搬送室5と外部との基板のやり取りを行う際にN2等の不活性ガスによって雰囲気置換を行い処理室6〜9への大気成分の混入を防止するためのロードロック室4、10から成る。また、更に、基板が収納されたキャリアを処理中に一時的に設置しておくためのキャリアステーション1a、1b、1cと、キャリアステーション1a、1b、1c上のキャリアから随時単一の基板をロードロック室4、10へ搬送するための移載機2と、キャリア内の基板をロードロック室4、10に精度良く配置するための基板位置補正ユニット3を配している。また、更に、搬送室5に、基板の一時退避が可能な予備室11、12を設けてある。また、制御部14が設けられている。
予備室11、12については、本例では、全ての処理室6〜9で一度に処理することが可能な基板数の合計数分の退避が可能であるように設計する。例えば、本例の構成では、各処理室6〜9ではそれぞれ1枚の基板の処理が可能であり、全ての処理室6〜9では合計で4枚の基板の処理が可能であることから、2つの予備室11、12にそれぞれ2枚ずつ基板を退避することが可能な構造となっており、全ての予備室11、12では合計で4枚の基板の退避が可能である。
また、本例では、2つの予備室11、12を設けた例を示すが、予備室の数としては任意であってもよく、例えば、1つの予備室のみが基板の退避に使用される構成とされてもよく、或いは、2つ以上の予備室が同時に基板の退避に使用されるような構成とされてもよい。
また、各処理室6〜9は、例えば、成膜室や、バッファ室などとして構成される。
また、制御部14は、本例では、ROM(Read Only Memory)、RAM(Random Access Memory)、CPU(Central Processing Unit)等のハードウエア資源で所定のプログラムを実行する構成となっている。
本実施例では、各処理室6〜9でのプロセス処理に要する時間としては、各処理室6〜9と搬送室5とを隔離している弁体機構(ゲートバルブ:GV)が閉じられてから、処理が行われた後に、当該GVが開かれるまでの時間で規定する。
また、本実施例では、移載元となる処理室6〜9或いはロードロック室4、10から移載先となる処理室6〜9或いはロードロック室4、10への真空雰囲気用移載機13による基板の搬送処理に要する時間としては、移載元となる処理室等Xから移載先となる他の処理室等Yへの基板の移動に要する時間で規定する。
また、本実施例では、戻りプロセスを行う処理室の数を連続プロセス数(n)としており、つまり、連続プロセス数nは戻りプロセスの対象となる処理室の数となる。また、戻りプロセスの回数をmとする。
また、本実施例では、イベントタイムチャートとしては、戻りプロセスに関する真空搬送系の部分(例えば、第5図及び第6図に示される(3)〜(11)に対応する処理の部分)のみについて示す。
第2図(A)、(B)、(C)には、それぞれ、戻りプロセスを有する基板処理において、第1図に示される基板処理装置により、複数の基板を処理する場合におけるイベントタイムチャートの一例を示してある。
なお、本例では、各処理室6〜9での処理時間が全て同じ時間Pであり、真空雰囲気用移載機13による1回の搬送時間がTであるとする。
また、本例では、戻りプロセスの回数mが1である場合を示す。
本例の特徴点は、再度同じ処理室6〜9に基板を搬送する前に一時的に予備室11、12を経由させる点であり、例えば、(1回目の)第1の処理室6、(1回目の)第2の処理室7、(2回目の)第1の処理室6、(2回目の)第2の処理室7といった順に基板を搬送する場合、2回目の第1の処理室6への基板搬送前に一時的に第1の予備室11或いは第2の予備室12を介して基板を搬送させ、つまり、(1回目の)第1の処理室6、(1回目の)第2の処理室7、予備室(第1の予備室11或いは第2の予備室12)、(2回目の)第1の処理室6、(2回目の)第2の処理室7といった順に基板を搬送する点である。
第2図(A)には、連続プロセス数が2である場合を示してある。
この場合、1枚目、2枚目、3枚目、・・・といったそれぞれの基板について、ロードロック室(第1のロードロック室4或いは第2のロードロック室10)から第1の処理室6への搬送処理、第1の処理室6でのプロセス処理P1、第1の処理室6から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から予備室(第1の予備室11或いは第2の予備室12)への搬送処理、当該予備室での退避(退避時間W)、当該予備室から第1の処理室6への搬送処理、第1の処理室6でのプロセス処理P1、第1の処理室6から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7からロードロック室(第1のロードロック室4或いは第2のロードロック室10)への搬送処理が行われる。なお、それぞれの搬送処理は、搬送室5の真空雰囲気用移載機13により行われる。
また、予備室11、12に基板を退避させる退避時間Wとしては、1回分の搬送時間Tと等しい時間とする(つまり、W=T)。
また、2枚目の基板の投入タイミングは、1枚目の基板について第1の処理室6での最初の処理が完了した後となり、1枚目の基板と搬送が重ならないタイミングとされ、具体的には、(2枚目の基板の投入間隔=P+2T)とする。
また、3枚目の基板の投入タイミングは、2枚目の基板について第1の処理室6での最後の処理が完了した後となり、2枚目の基板と搬送が重ならないタイミングとされ、具体的には、(3枚目の基板の投入間隔=3P+5T+W=3P+6T)とする。
すると、(1枚目の基板と3枚目の基板との投入間隔=4P+8T)となる。
第2図(B)には、連続プロセス数が3である場合を示してある。
この場合、1枚目、2枚目、3枚目、・・・といったそれぞれの基板について、ロードロック室(第1のロードロック室4或いは第2のロードロック室10)から第1の処理室6への搬送処理、第1の処理室6でのプロセス処理P1、第1の処理室6から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8から予備室(第1の予備室11或いは第2の予備室12)への搬送処理、当該予備室での退避(退避時間W)、当該予備室から第1の処理室6への搬送処理、第1の処理室6でのプロセス処理P1、第1の処理室6から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8からロードロック室(第1のロードロック室4或いは第2のロードロック室10)への搬送処理が行われる。なお、それぞれの搬送処理は、搬送室5の真空雰囲気用移載機13により行われる。
また、予備室11、12に基板を退避させる退避時間Wとしては、2回分の搬送時間2Tと等しい時間とする(つまり、W=2T)。
また、2枚目の基板の投入タイミングは、1枚目の基板について第1の処理室6での最初の処理が完了した後となり、1枚目の基板と搬送が重ならないタイミングとされ、具体的には、(2枚目の基板の投入間隔=P+2T)とする。
同様に、3枚目の基板の投入タイミングは、2枚目の基板について第1の処理室6での最初の処理が完了した後となり、2枚目の基板と搬送が重ならないタイミングとされ、具体的には、(3枚目の基板の投入間隔=P+2T)とする。
また、4枚目の基板の投入タイミングは、3枚目の基板について第1の処理室6での最後の処理が完了した後となり、3枚目の基板と搬送が重ならないタイミングとされ、具体的には、(4枚目の基板の投入間隔=4P+6T+W=4P+8T)とする。
すると、(1枚目の基板と4枚目の基板との投入間隔=6P+12T)となる。
第2図(C)には、連続プロセス数が4である場合を示してある。
この場合、1枚目、2枚目、3枚目、・・・といったそれぞれの基板について、ロードロック室(第1のロードロック室4或いは第2のロードロック室10)から第1の処理室6への搬送処理、第1の処理室6でのプロセス処理P1、第1の処理室6から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8から第4の処理室9への搬送処理、第4の処理室9でのプロセス処理P4、第4の処理室9から予備室(第1の予備室11或いは第2の予備室12)への搬送処理、当該予備室での退避(退避時間W)、当該予備室から第1の処理室6への搬送処理、第1の処理室6でのプロセス処理P1、第1の処理室6から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8から第4の処理室9への搬送処理、第4の処理室9でのプロセス処理P4、第4の処理室9からロードロック室(第1のロードロック室4或いは第2のロードロック室10)への搬送処理が行われる。なお、それぞれの搬送処理は、搬送室5の真空雰囲気用移載機13により行われる。
また、予備室11、12に基板を退避させる退避時間Wとしては、3回分の搬送時間3Tと等しい時間とする(つまり、W=3T)。
また、2枚目の基板の投入タイミングは、1枚目の基板について第1の処理室6での最初の処理が完了した後となり、1枚目の基板と搬送が重ならないタイミングとされ、具体的には、(2枚目の基板の投入間隔=P+2T)とする。
同様に、3枚目の基板の投入タイミングは、2枚目の基板について第1の処理室6での最初の処理が完了した後となり、2枚目の基板と搬送が重ならないタイミングとされ、具体的には、(3枚目の基板の投入間隔=P+2T)とする。
同様に、4枚目の基板の投入タイミングは、3枚目の基板について第1の処理室6での最初の処理が完了した後となり、3枚目の基板と搬送が重ならないタイミングとされ、具体的には、(4枚目の基板の投入間隔=P+2T)とする。
また、5枚目の基板の投入タイミングは、4枚目の基板について第1の処理室6での最後の処理が完了した後となり、4枚目の基板と搬送が重ならないタイミングとされ、具体的には、(5枚目の基板の投入間隔=5P+7T+W=5P+10T)とする。
すると、(1枚目の基板と5枚目の基板との投入間隔=8P+16T)となる。
本例の基板処理フローは、2枚目以降の基板の投入間隔において、連続プロセス数をnとした場合に、自然数kについて、(k・n+1)枚目の基板の投入間隔が他の基板の投入間隔とは異なるという特徴を有している。なお、kは、単に或る基板投入間隔とは異なる間隔となる基板を定義するために用いている。
具体的には、第2図(A)に示されるように、連続プロセス数n=2である場合には、3、5、7、・・・枚目(k=1、2、3、・・・)の基板の投入間隔が他とは異なり、また、第2図(B)に示されるように、連続プロセス数n=3である場合には、4、7、10、・・・枚目(k=1、2、3、・・・)の基板の投入間隔が他とは異なり、また、第2図(C)に示されるように、連続プロセス数n=4である場合には、5、9、13、・・・枚目(k=1、2、3、・・・)の基板の投入間隔が他とは異なる。
ここで、各プロセス処理の時間を一律にPとし、搬送時間をTとした場合には、基板の投入間隔は、下記(条件1)、(条件2)により算出される。
また、予備室での基板の一時的な退避時間Wは、下記(3)により算出される。
(条件1)(k・n+1)枚目の基板の投入間隔=(n+1)・(P+2T)
(条件2)上記以外の基板の投入間隔=(P+2T)
(条件3)W=(n−1)・T
上記した(条件1)〜(条件3)を満たすことにより、第2図(A)、(B)、(C)に示されるような基板処理フローが実現される。
また、本例のような基板処理フローにおけるサイクルタイムの算出基準について述べる。
すなわち、本例の基板処理フローでは、基板の投入間隔が一定ではないため、例えば第8図(A)、(B)、(C)に示されるように(基板の投入間隔=サイクルタイム)といった考え方ができない。そこで、本例の基板処理フローでは、連続プロセス数をnとして、kを任意の自然数とした場合に、{(k−1)・n+1}枚目の基板が投入されるときから(k・n+1)枚目の基板が投入されるまでの間にn枚の基板が処理されることに着目し、この投入間隔をnで割り算することによって基板1枚当たりの平均的な投入間隔を算出してサイクルタイムと定義することとする。
具体的には、第2図(A)に示されるように、連続プロセス数nが2である場合には、例えば、k=1である時の結果である1枚目と3枚目の基板の投入間隔(4P+8T)をn(=2)で割り算した結果(2P+4T)がサイクルタイムCT1’になる。また、第2図(B)に示されるように、連続プロセス数nが3である場合には、例えば、k=1である時の結果である1枚目と4枚目の基板の投入間隔(6P+12T)をn(=3)で割り算した結果(2P+4T)がサイクルタイムCT2’になる。また、第2図(C)に示されるように、連続プロセス数nが4である場合には、例えば、k=1である時の結果である1枚目と5枚目の基板の投入間隔(8P+16T)をn(=4)で割り算した結果(2P+4T)がサイクルタイムCT3’になる。
このように、連続プロセス数nが2、3、4である場合におけるそれぞれのサイクルタイムCT1’、CT2’、CT3’は等しく(2P+4T)となり、同様に、サイクルタイムは連続プロセス数nに依存せずに一定値(2P+4T)となる。
また、第8図(A)、(B)、(C)に示されるように連続プロセス数nの増加に伴ってサイクルタイムが増加する傾向を有する手法において最も短くなる連続プロセス数n=2である時のサイクルタイムCT1(=3P+4T)と比較しても、本例のサイクルタイム(2P+4T)はプロセス処理の1回分の時間が短縮されており、本例では処理効率が向上することが示される。
上記では、基板処理の対象となる処理室の全てについて戻りプロセスを行う場合を示したが、本発明は、必ずしもこのような場合に限定されず、他の種々な処理が行われてもよい。そして、それぞれの事由に対する補足を適用することにより、本発明の主旨を逸脱しない範囲で、種々な改善が為されてもよい。
第3図(A)、(B)、(C)には、それぞれ、応用例として、戻りプロセスを有する基板処理において、第1図に示される基板処理装置により、複数の基板を処理する場合におけるイベントタイムチャートの一例を示してある。
なお、第3図(A)、(B)、(C)のそれぞれでは、特に説明しない点については、第2図(A)、(B)、(C)について説明したのと同様であるとする。
第3図(A)には、第1の処理室6でのプロセス処理P1、第2の処理室7でのプロセス処理P2、第3の処理室8でのプロセス処理P3を行うに際して、第2の処理室7でのプロセス処理P2及び第3の処理室8でのプロセス処理P3のみについて戻りプロセスを実行する場合を示してある。この場合、戻りプロセスを実行する2つのプロセス処理P2、P3を対象として、連続プロセス数nを2と定義する。
この場合、1枚目、2枚目、3枚目、・・・といったそれぞれの基板について、ロードロック室(第1のロードロック室4或いは第2のロードロック室10)から第1の処理室6への搬送処理、第1の処理室6でのプロセス処理P1、第1の処理室6から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8から予備室(第1の予備室11或いは第2の予備室12)への搬送処理、当該予備室での退避(退避時間W)、当該予備室から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8からロードロック室(第1のロードロック室4或いは第2のロードロック室10)への搬送処理が行われる。なお、それぞれの搬送処理は、搬送室5の真空雰囲気用移載機13により行われる。
また、予備室11、12に基板を退避させる退避時間Wとしては、1回分の搬送時間Tと等しい時間とする(つまり、W=T)。
また、2枚目の基板の投入タイミングは、1枚目の基板について第1の処理室6での最初の処理が完了した後となり、1枚目の基板と搬送が重ならないタイミングとされ、具体的には、(2枚目の基板の投入間隔=P+2T)とする。
また、3枚目の基板の投入タイミングは、2枚目の基板について最後(2回目)の第2の処理室7への基板搬送処理が完了した後となり、具体的には、(3枚目の基板の投入間隔=3P+5T+W=3P+6T)とする。
すると、(1枚目の基板と3枚目の基板との投入間隔=4P+8T)となる。
サイクルタイムは、(2P+4T)となる。
第3図(B)には、第3図(A)に示されるのと同様な基板処理において、戻りプロセスを2回実行する場合を示してある。つまり、第1の処理室6でのプロセス処理P1、第2の処理室7でのプロセス処理P2、第3の処理室8でのプロセス処理P3を行うに際して、第2の処理室7でのプロセス処理P2及び第3の処理室8でのプロセス処理P3について戻りプロセスを2回実行する場合を示してある。この場合、戻りプロセスを実行する2つのプロセス処理P2、P3を対象として、連続プロセス数nを2と定義する。
この場合、1枚目、2枚目、3枚目、・・・といったそれぞれの基板について、ロードロック室(第1のロードロック室4或いは第2のロードロック室10)から第1の処理室6への搬送処理、第1の処理室6でのプロセス処理P1、第1の処理室6から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8から予備室(第1の予備室11或いは第2の予備室12)への搬送処理、当該予備室での退避(退避時間W)、当該予備室から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8から予備室(第1の予備室11或いは第2の予備室12)への搬送処理、当該予備室での退避(退避時間W)、当該予備室から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8からロードロック室(第1のロードロック室4或いは第2のロードロック室10)への搬送処理が行われる。なお、それぞれの搬送処理は、搬送室5の真空雰囲気用移載機13により行われる。
また、予備室11、12に基板を退避させる退避時間Wとしては、1回分の搬送時間Tと等しい時間とする(つまり、W=T)。
また、2枚目の基板の投入タイミングは、1枚目の基板について第1の処理室6での最初の処理が完了した後となり、1枚目の基板と搬送が重ならないタイミングとされ、具体的には、(2枚目の基板の投入間隔=P+2T)とする。
また、3枚目の基板の投入タイミングは、2枚目の基板について最後(3回目)の第2の処理室7への基板搬送処理が完了した後となり、具体的には、(3枚目の基板の投入間隔=5P+8T+2W=5P+10T)とする。
すると、(1枚目の基板と3枚目の基板との投入間隔=6P+12T)となる。
サイクルタイムは、(3P+6T)となる。
また、戻りプロセスの実行回数をmとした場合には、kを自然数として、基板の投入間隔は、下記(条件1)、(条件2)により算出される。
また、サイクルタイムは、下記(条件3)により算出される。
(条件1)(k・n+1)枚目の基板の投入間隔=(m・n+1)・(P+2T)
(条件2)上記以外の基板の投入間隔=(P+2T)
(条件3)サイクルタイム=(m+1)・(P+2T)
第3図(C)には、第3図(A)に示されるのと同様な基板処理において、各処理室でのプロセス処理に要する時間が異なる場合を示してある。つまり、第1の処理室6でのプロセス処理P1、第2の処理室7でのプロセス処理P2、第3の処理室8でのプロセス処理P3を行うに際して、第2の処理室7でのプロセス処理P2及び第3の処理室8でのプロセス処理P3のみについて戻りプロセスを実行する場合であって、各処理室6、7、8でのプロセス処理の時間が異なる。この場合、戻りプロセスを実行する2つのプロセス処理P2、P3を対象として、連続プロセス数nを2と定義する。
この場合、1枚目、2枚目、3枚目、・・・といったそれぞれの基板について、ロードロック室(第1のロードロック室4或いは第2のロードロック室10)から第1の処理室6への搬送処理、第1の処理室6でのプロセス処理P1、第1の処理室6から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8から予備室(第1の予備室11或いは第2の予備室12)への搬送処理、当該予備室での退避(退避時間W)、当該予備室から第2の処理室7への搬送処理、第2の処理室7でのプロセス処理P2、第2の処理室7から第3の処理室8への搬送処理、第3の処理室8でのプロセス処理P3、第3の処理室8からロードロック室(第1のロードロック室4或いは第2のロードロック室10)への搬送処理が行われる。なお、それぞれの搬送処理は、搬送室5の真空雰囲気用移載機13により行われる。
また、予備室11、12に基板を退避させる退避時間Wの設定について説明する。
本例では、プロセス処理に要する時間の組み合わせが搬送律速にならない処理フローを前提として、次のように基板の退避時間Wを調整する。
例えば、第3図(C)に示される処理フローでは、3つの処理P1、P2、P3の処理時間の大小関係が、(処理P1の処理時間)>(処理P2の処理時間)であり且つ(処理P1の処理時間)>(処理P3の処理時間)である場合には、基準となる時間(n−1)Tと、処理P1と処理P2との処理時間の差(“P1−P2”と表す)と、処理P1と処理P3との処理時間の差(“P1−P3”と表す)を総和した結果を退避時間W(=(n−1)T+(P1−P2)+(P1−P3))と設定する。この例では、“P1”は最長のプロセス処理時間を要する第1の処理室6でのプロセス処理時間を表しており、“P2”及び“P3”は戻りプロセスを行う第2の処理室7及び第3の処理室8でのプロセス処理時間を表している。
また、連続プロセス数nが変化した場合についても、上記と同様に、最もプロセス処理に要する時間が長いプロセス処理のプロセス処理時間と戻りプロセスを行う他のそれぞれのプロセス処理に要するプロセス処理時間との時間差を退避時間の基準値(n−1)Tに全て加えた結果を退避時間Wとして設定する。
また、2枚目の基板の投入タイミングは、1枚目の基板について第1の処理室6での最初の処理が完了した後となり、1枚目の基板と搬送が重ならないタイミングとされ、具体的には、(2枚目の基板の投入間隔=P+2T)とする。
また、3枚目の基板の投入タイミングは、2枚目の基板について最後(2回目)の第2の処理室7への基板搬送処理が完了した後となり、具体的には、(3枚目の基板の投入間隔=3P+5T+W)とする。
すると、(1枚目の基板と3枚目の基板との投入間隔=4P+7T+W)となる。
但し、Pとしては、例えば、最大のプロセス処理時間を用いることとし、本例では、P1を用いる。
サイクルタイムは、{(4P+7T+W)/2}となる。
以上のように、本例の基板処理装置では、1つの基板搬送装置(本例では、真空雰囲気用移載機13)を収容する搬送室5に複数の処理室6〜9が連接され、基板を前記複数の処理室6〜9の内の2つ以上の処理室P1、P2、・・・、Pj(ここで、jは2以上の自然数)にて連続的に処理する構成において、次のような処理を行う。
すなわち、前記連続処理を行った最後の処理室Pjから前記連続処理した処理室のいずれかの処理室Px(1≦x<j)へ前記基板を再度搬送してPx、・・・、Py(x≦y≦j)の順で連続的に処理を行う戻りプロセスを実行する場合に、前記最後の処理室Pjから前記いずれかの処理室Pxへ前記基板を戻す際に、前記基板を処理室以外の場所で一時的に退避させた後に、前記いずれかの処理室Pxへ前記基板を搬送する。
また、本例の基板処理装置では、前記処理室P1、P2、・・・、Pjの各処理室でのプロセス時間が等しい場合には、例えば、前記退避させる時間を{(n−1)・T}で規定する。ここで、nは戻りプロセスの対象となる処理室の数(連続プロセス数)であり、Tはi番目の処理室Piから(i+1)番目の処理室Pi+1への基板の搬送時間である。なお、本例では、ロードロック室4、10と処理室との間における基板の搬送時間もTである。
また、本例の基板処理装置では、前記処理室P1、P2、・・・、Pjの内、少なくとも2つの処理室でのプロセス時間が異なる場合には、前記退避させる時間を、{(n−1)・T}に、処理室P1、P2、・・・、Pjの内の最長プロセス時間Pmaxと戻りプロセスで実行される各処理室の各プロセス時間との差分をそれぞれ加算させたものと規定する。なお、n及びTは上記と同様である。
また、本例の基板処理装置では、一例として、1つの移載機13を搭載した搬送室5と、熱処理や極薄膜形成を目的とした2つ以上の処理室6〜9と、大気雰囲気と搬送室5との雰囲気置換を目的としたロードロック室4、10とを備えた構成において、任意の処理室Aでの基板処理の後に、当該処理室Aとは異なる1つ以上の処理室を経由して再び処理室Aでの処理を行う場合に、基板を退避可能なバッファ空間(本例では、予備室11、12)を設け、処理室Aと処理室Aの処理間に基板を一時的に退避して搬送する。
また、本例の基板処理装置により行われる処理の方法により、例えば、半導体デバイスの製造方法や、基板搬送制御方法を提供することができる。
従って、本例の基板処理装置では、戻りプロセスにおいて、処理室6〜9の処理効率の低下を抑制することができ、生産性の向上を図ることができる。具体的には、戻りプロセスにおいて、先発の基板と後発の基板の処理のフローについてデッドロックを防止しつつ、処理室6〜9の処理効率を高めて、デバイスの生産能力を向上させることができる。
なお、本例の基板処理装置では、搬送室5に設けられた真空雰囲気用移載機13の機能により基板搬送手段が構成されており、制御部14による制御により戻りプロセスにおいて基板を一旦予備室11、12に退避させる基板搬送処理などを行う機能により基板搬送制御手段が構成されている。
以下で、本発明に関する技術の背景を示す。なお、ここで記載する事項は、必ずしも全てが従来の技術であるとは限定しない。
第4図には、一般的な基板処理装置の構成例を示してある。
本例の基板処理装置は、キャリアステーション(ロードポート:LP)21a、21b、21cと、大気雰囲気用移載機(LH)22と、基板位置補正ユニット(アライナ:AU)23と、第1のロードロック室(LM1)24と、真空雰囲気用移載機(TH)31が設けられた搬送室25と、第1の処理室(PM1)26と、第2の処理室(PM2)27と、第3の処理室(PM3)28と、第4の処理室(PM4)29と、第2のロードロック室(LM2)30から構成されている。各処理部21a〜21c、22〜31は、概略的には、第1図に示される対応する各処理部と同様な動作を行う機能を有している。各処理炉(各処理室26〜29)としては、例えば、熱処理プロセスに係るものが用いられ、具体的には、ホットウォール炉や、ランプ炉や、抵抗加熱プレート方式のコールドウォール炉などが用いられる。
第5図及び第6図を参照して、第4図に示される基板処理装置により基板を処理する手順の一例を示す。
第5図には単一の処理基板に対して4つの処理室26〜29を経由して極薄膜の積層膜を形成する場合における基板搬送の流れの一例を示してあり、第6図には基板の処理履歴の一例をイベントタイムチャートとして示してある。第5図及び第6図では、同一の番号(1)〜(13)の処理は互いに対応している。
以下で、基板処理フローの各処理(1)〜(13)を、順を追って説明する。
(1)ロード(大気雰囲気搬送)の処理の工程では、大気圧雰囲気用移載機22により
キャリアステーション21a内の基板を1枚ずつ第1のロードロック室24へ搬送する。本例では、途中で基板位置補正ユニット23を経由して基板の中心位置補正と回転方向位置補正を行い、第1のロードロック室24への搬送位置再現の向上を図っている。
(2)ロードロック室真空排気の処理の工程では、搬送室25への大気の混入を防止するための真空排気、N2雰囲気置換を行う。搬送室25の保持圧力帯域(1.0E−8〜5.0E4 Pa)に合わせて、到達真空排気後にN2等の不活性ガスの供給により圧力調整を行う。
(3)第1の基板搬送の処理の工程では、搬送室25の真空雰囲気用移載機31により
、第1のロードロック室24から第1の処理室26へ基板を搬送する。
(4)第1のプロセス処理の工程では、第1の処理室26における処理を行う。なお、各処理室26〜29では、基板に対して、極薄膜形成などの成膜処理や熱処理等の処理を行う。
(5)第2の基板搬送の処理の工程では、搬送室25の真空雰囲気用移載機31により
、第1の処理室26から第2の処理室27へ基板を搬送する。
(6)第2のプロセス処理の工程では、第2の処理室27における処理を行う。
(7)第3の基板搬送の処理の工程では、搬送室25の真空雰囲気用移載機31により、第2の処理室27から第3の処理室28へ基板を搬送する。
(8)第3のプロセス処理の工程では、第3の処理室28における処理を行う。
(9)第4の基板搬送の処理の工程では、搬送室25の真空雰囲気用移載機31により第3の処理室28から第4の処理室29へ基板を搬送する。
(10)第4のプロセス処理の工程では、第4の処理室29における処理を行う。
(11)第5の基板搬送の処理の工程では、搬送室25の真空雰囲気用移載機31により第4の処理室29から第1のロードロック室24へ基板を搬送する。
(12)ロードロック室大気圧復帰の処理及び基板冷却の処理の工程では、処理後の基板を大気雰囲気に帰すための大気圧戻しを行い、同時に、処理後の高温基板の冷却イベントも兼ねている。
(13)アンロードの処理の工程では、処理後の基板を第1のロードロック室24からキャリアステーション21aへ搬送する。
ここで、上記した(3)、(5)、(7)、(9)、(11)の処理の工程の動作としては、例えば、移載元の処理室(ここでは、ロードロック室も含む)と搬送室25とを隔離している弁体機構(ゲートバルブ:GV)が開き、所定の基板を真空雰囲気用移載機31で保持した後に移載先の処理室へ搬送して、移載先のGVが閉じるまでの動作を示し、場合によっては、前回の移載動作が終了した状態から移載元の基板のアクセスに必要な真空雰囲気用移載機31の予備動作もこれに含まれる。本例では、本過程の動作に要する時間を搬送時間と言う。
また、上記した(4)、(6)、(8)、(10)のプロセス処理の工程の動作としては、例えば、前述の移載動作でGVが閉じた直後に所定のシーケンスを実行して基板に極薄膜形成や熱処理等を行って基板を払い出すためにGVが開く直前までの動作を示す。
第6図に示したタイムチャートは、上記した工程(1)〜(13)について、基板毎の処理履歴を次元イベント化したものである。
複数の基板に対して同一の処理を連続的に且つ効率良く行うためには、上記したタイムチャート中の同一イベントが重ならないように配置する必要がある。
上記第5図や上記第6図に示されるように、異なる処理が可能な複数の処理室26〜29において、各1回の処理を行って積層膜を形成するプロセスが標準的に行われている一方、2つ以上の処理室を使用して、処理室数以上の積層膜を形成するプロセス(戻りプロセス)も望まれている。具体的には、戻りプロセスでは、別の処理室を経由した後に一旦処理を終えた処理室へ基板を搬送し、再度同じ処理或いは異なる条件の処理を行う。
ここで、本例では、戻りプロセスのイベントタイムチャートを使用する処理室の数を連続プロセス数(n)とし、つまり、連続プロセス数nは戻りプロセスの対象となる処理室の数となる。また、以下では、基板処理の流れやイベントタイムチャートとしては、戻りプロセスに関する真空搬送系の部分(例えば、第5図及び第6図に示される(3)〜(11)に対応する処理の部分)のみについて示す。
第7図には、戻りプロセスを有する基板処理の流れの一例(1)〜(9)として、連続プロセス数が2である場合を示してある。
(1)第1の基板搬送の処理の工程では、搬送室25の真空雰囲気用移載機31により、第1のロードロック室24から第1の処理室26へ基板を搬送する。
(2)第1のプロセス処理の工程では、第1の処理室26における処理を行う。
(3)第2の基板搬送の処理の工程では、搬送室25の真空雰囲気用移載機31により、第1の処理室26から第2の処理室27へ基板を搬送する。
(4)第2のプロセス処理の工程では、第2の処理室27における処理を行う。
(5)第3の基板搬送の処理の工程では、搬送室25の真空雰囲気用移載機31により、第2の処理室27から第1の処理室26へ基板を搬送する。
(6)第3のプロセス処理の工程では、第1の処理室26における処理を行う。
(7)第4の基板搬送の処理の工程では、搬送室25の真空雰囲気用移載機31により、第1の処理室26から第2の処理室27へ基板を搬送する。
(8)第4のプロセス処理の工程では、第2の処理室27における処理を行う。
(9)第5の基板搬送の処理の工程では、搬送室25の真空雰囲気用移載機31により、第2の処理室27から第1のロードロック室24へ基板を搬送する。
第8図(A)、(B)、(C)には、それぞれ、戻りプロセスを有する基板処理において、複数の基板を処理する場合におけるイベントタイムチャートの一例を示してある。
なお、本例では、各処理室26〜29での処理時間が全て同じ時間Pであり、真空雰囲気用移載機31による1回の搬送時間がTであるとする。
また、本例では、複数の基板を半永久的に処理し続ける場合における基板1枚当たりの処理時間をサイクルタイムと定義する。本例では、サイクルタイムは、基板の投入間隔と等しくなる(つまり、サイクルタイム=投入間隔)。
第8図(A)には、連続プロセス数が2である場合を示してある。
この場合、1枚目、2枚目、3枚目、・・・といったそれぞれの基板について、第7図に示されるような処理が行われる。
また、2枚目の基板の投入タイミングは、1枚目の基板について第1の処理室26での最後の処理が完了した後となり、1枚目の基板と搬送が重ならないタイミングとされる。また、3枚目以降の基板の投入タイミングについても、同様である。
この場合、第1の処理室26の待機時間(空き時間)は第2の処理室27での処理時間Pと等しくなり、第2の処理室27の待機時間(空き時間)についても同様である。
また、連続プロセス数が2である場合におけるサイクルタイムCT1は、(CT1=3P+4T)と表される。
第8図(B)には、連続プロセス数が3である場合を示してある。
この場合、1枚目、2枚目、3枚目、・・・といったそれぞれの基板について、3つの処理室(本例では、第1の処理室26、第2の処理室27、第3の処理室28)での処理が繰り返して行われる。
また、2枚目の基板の投入タイミングは、1枚目の基板について第1の処理室26での最後の処理が完了した後となり、1枚目の基板と搬送が重ならないタイミングとされる。また、3枚目以降の基板の投入タイミングについても、同様である。
この場合、第1の処理室26の待機時間(空き時間)は第2の処理室27での処理時間Pと第3の処理室28での処理時間Pと1回の搬送時間Tとの和(2P+T)と等しくなり、第2の処理室27や第3の処理室28の待機時間(空き時間)についても同様である。
また、連続プロセス数が3である場合におけるサイクルタイムCT2は、(CT2=4P+5T)と表される。
第8図(C)には、連続プロセス数が4である場合を示してある。
この場合、1枚目、2枚目、3枚目、・・・といったそれぞれの基板について、4つの処理室(本例では、第1の処理室26、第2の処理室27、第3の処理室28、第4の処理室29)での処理が繰り返して行われる。
また、2枚目の基板の投入タイミングは、1枚目の基板について第1の処理室26での最後の処理が完了した後となり、1枚目の基板と搬送が重ならないタイミングとされる。また、3枚目以降の基板の投入タイミングについても、同様である。
この場合、第1の処理室26の待機時間(空き時間)は第2の処理室27での処理時間Pと第3の処理室28での処理時間Pと第4の処理室29での処理時間Pと2回の搬送時間Tとの和(3P+2T)と等しくなり、第2の処理室27や第3の処理室28や第4の処理室29の待機時間(空き時間)についても同様である。
また、連続プロセス数が4である場合におけるサイクルタイムCT3は、(CT3=5P+6T)と表される。
ここで、第8図(A)、(B)、(C)に示される手法では、連続プロセス数nが増加するに従って、サイクルタイムが増加する傾向がある(例えば、CT1<CT2<CT3)。
また、第8図(A)、(B)、(C)に示される手法では、戻りプロセスの実施により、各処理室26〜29において基板処理や搬送を全く行わない待機時間(空き時間)が大きく発生し、処理室26〜29の稼働効率が著しく低下する。
戻りプロセスにおいて、複数の基板を処理する時に注意を払わなければならない点は、基板搬送のデッドロックを防止しなければならない点である。デッドロックとは、例えば、2つの処理室26、27を使用して戻りプロセスを行うときを例とすると、1枚目の基板を第1の処理室26を経て第2の処理室27へ搬送して、第2の処理室27での1枚目の基板の処理中に2枚目の基板を第1の処理室26へ搬送した場合に生じる搬送不可能状態のことである。つまり、1枚目の基板は第2の処理室27に存在して次の搬送先が第1の処理室26であるのに対して、2枚目の基板は第1の処理室26に存在して次の搬送先が第2の処理室27であるため、両方の基板とも相手の基板の存在により自己の搬送ルートが確保されなくなってしまう。
戻りプロセスにおいて、デッドロックを確実に防止する有効な手法としては、第8図(A)、(B)、(C)に示されるように、例えば、基板の最初の処理が第1の処理室26で行われる場合には、先行する基板処理においては第1の処理室26での最後の処理が終了したら後発の基板搬送を開始するように、第1の処理室26へ基板を搬送する際における基板毎の投入タイミング(例えば、投入間隔)を調整するものである。
第8図(A)、(B)、(C)に示される手法では、連続プロセス数をnとし、各処理室間の搬送時間をTとし、各処理室での処理時間を一律P時間とすると、サイクルタイムCTは、{CT=(n+1)・P+(n+2)・T}と表される。
また、上記では、1回のみ戻りプロセスを行った場合について示し、この場合、戻りプロセスを1回実行すると同一の処理室で処理する回数は2回になる。
更に、戻りプロセスの回数をmとした場合におけるサイクルタイムCTmは、{CTm=(m・n+1)・P+(m・n+2)・T}と表される。
これらの式に示されるように、サイクルタイムは連続プロセス数nと戻りプロセスの回数mに比例して長くなり、また、第8図(A)、(B)、(C)に示されるように各処理室でプロセス処理と搬送処理のいずれにも寄与しない待機時間(空き時間)が大きく存在することから、本例の手法では、各処理室の処理効率が著しく低下し、半導体基板の生産効率が落ちてしまうという問題があった。
これに対して、本発明では、戻りプロセスを有する基板処理を効率的に行うことができる。
ここで、本発明に係る基板処理装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係る基板処理装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
Claims (4)
- 複数の基板を連続的に処理する基板処理装置において、
基板の搬送空間となる搬送室と、
前記搬送室を中央に配し、当該搬送室の周辺に隣接させて配された、基板の処理が行われる複数の処理室と、
前記搬送室に設けられて基板を搬送する機能を有する1つの基板搬送装置と、
基板を2つ以上の処理室により連続的に処理した後に最後の処理室から当該2つ以上の処理室のうちの最後以外のいずれかの処理室へ前記基板を再度搬送して処理を行う戻りプロセスを実行する場合に、当該再度搬送するに際して、前記基板を処理室以外の場所で一時的に退避させた後に前記いずれかの処理室へ搬送するように前記基板搬送装置による基板の搬送処理を制御する制御部と、
を備え、
前記戻りプロセスにおける各処理室での処理は、当該各処理室のそれぞれにおいて前回に行われた処理と同じ処理であり、
前記2つ以上の処理室のいずれかの処理室における基板の処理時間が異なる場合に、戻りプロセスの対象となる処理室の数をnとし、処理室間の基板の搬送時間をTとし、前記2つ以上の処理室のうちで基板の処理時間が最長となる処理室における基板の処理時間をPmaxとして、前記制御部は、前記退避の時間として、Pmaxと戻りプロセスが実行される各処理室における基板の処理時間との差分を当該各処理室の全てについて{(n−1)・T}に加えた結果を用いる、
ことを特徴とする基板処理装置。 - 請求項1に記載の基板処理装置において、
前記処理室における基板の処理時間は、当該処理室と前記搬送室とを隔離しているゲートバルブが閉じられてから、当該基板への処理が行われた後に、当該ゲートバルブが開かれるまでの時間で規定される、
ことを特徴とする基板処理装置。 - 請求項1に記載の基板処理装置において、
前記搬送時間は、移載元の処理室と前記搬送室とを隔離しているゲートバルブが開き、搬送対象の基板を前記基板搬送装置にて保持した後に移載先の処理室へ搬送して、移載先のゲートバルブが閉じるまでの時間で規定される、
ことを特徴とする基板処理装置。 - 基板の搬送空間となる搬送室と、前記搬送室を中央に配し、当該搬送室の周辺に隣接させて配された、基板の処理が行われる複数の処理室と、前記搬送室に設けられて基板を搬送する機能を有する1つの基板搬送装置と、を備えた基板処理装置により、複数の基板を連続的に処理して、半導体デバイスを製造する半導体デバイス製造方法において、
制御部が、基板を2つ以上の処理室により連続的に処理した後に最後の処理室から当該2つ以上の処理室のうちの最後以外のいずれかの処理室へ前記基板を再度搬送して処理を行う戻りプロセスを実行する場合に、当該再度搬送するに際して、前記基板を処理室以外の場所で一時的に退避させた後に前記いずれかの処理室へ搬送するように前記基板搬送装置による基板の搬送処理を制御し、
前記戻りプロセスにおける各処理室での処理は、当該各処理室のそれぞれにおいて前回に行われた処理と同じ処理であり、
前記2つ以上の処理室のいずれかの処理室における基板の処理時間が異なる場合に、戻りプロセスの対象となる処理室の数をnとし、処理室間の基板の搬送時間をTとし、前記2つ以上の処理室のうちで基板の処理時間が最長となる処理室における基板の処理時間をPmaxとして、前記制御部は、前記退避の時間として、Pmaxと戻りプロセスが実行される各処理室における基板の処理時間との差分を当該各処理室の全てについて{(n−1)・T}に加えた結果を用いる、
ことを特徴とする半導体デバイス製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146113 | 2004-05-17 | ||
JP2004146113 | 2004-05-17 | ||
PCT/JP2005/009107 WO2005112108A1 (ja) | 2004-05-17 | 2005-05-12 | 基板処理装置及び半導体デバイス製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009064310A Division JP2009135542A (ja) | 2004-05-17 | 2009-03-17 | 基板処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005112108A1 JPWO2005112108A1 (ja) | 2008-03-27 |
JP4545147B2 true JP4545147B2 (ja) | 2010-09-15 |
Family
ID=35394427
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006513625A Active JP4545147B2 (ja) | 2004-05-17 | 2005-05-12 | 基板処理装置及び半導体デバイス製造方法 |
JP2009064310A Pending JP2009135542A (ja) | 2004-05-17 | 2009-03-17 | 基板処理装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009064310A Pending JP2009135542A (ja) | 2004-05-17 | 2009-03-17 | 基板処理装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7491662B2 (ja) |
JP (2) | JP4545147B2 (ja) |
KR (1) | KR100823216B1 (ja) |
CN (1) | CN100468683C (ja) |
WO (1) | WO2005112108A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7433756B2 (en) * | 2003-11-13 | 2008-10-07 | Applied Materials, Inc. | Calibration of high speed loader to substrate transport system |
KR101632646B1 (ko) * | 2009-03-18 | 2016-07-01 | 에바텍 아크티엔게젤샤프트 | 태양 전지 패널의 인라인 제조 방법 |
JP5023128B2 (ja) | 2009-10-07 | 2012-09-12 | 東京エレクトロン株式会社 | 塗布現像装置及び塗布現像方法 |
JP5282021B2 (ja) * | 2009-12-14 | 2013-09-04 | 株式会社日立ハイテクノロジーズ | 半導体処理システム及び半導体処理方法 |
JP5947030B2 (ja) | 2010-12-28 | 2016-07-06 | キヤノンアネルバ株式会社 | 基板処理方法、基板処理装置 |
JP6842828B2 (ja) * | 2015-12-24 | 2021-03-17 | 東京エレクトロン株式会社 | 処理システム及び処理プログラム |
JP7142494B2 (ja) * | 2018-06-25 | 2022-09-27 | 東京エレクトロン株式会社 | 基板処理装置および基板処理方法 |
JP7311553B2 (ja) | 2021-03-29 | 2023-07-19 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法及びプログラム |
JP7375069B2 (ja) | 2022-03-07 | 2023-11-07 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法及びプログラム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63252439A (ja) * | 1986-12-19 | 1988-10-19 | アプライド マテリアルズインコーポレーテッド | 多チャンバの統合処理システム |
JPH11102953A (ja) * | 1997-08-01 | 1999-04-13 | Kokusai Electric Co Ltd | 基板搬送制御方法 |
JP2004015020A (ja) * | 2002-06-11 | 2004-01-15 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2004015021A (ja) * | 2002-06-11 | 2004-01-15 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2004015023A (ja) * | 2002-06-11 | 2004-01-15 | Dainippon Screen Mfg Co Ltd | 基板処理装置およびその方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185243A (en) * | 1988-08-25 | 1993-02-09 | Syntex (U.S.A.) Inc. | Method for detection of specific nucleic acid sequences |
US5210015A (en) * | 1990-08-06 | 1993-05-11 | Hoffman-La Roche Inc. | Homogeneous assay system using the nuclease activity of a nucleic acid polymerase |
AU2002365157A1 (en) * | 2001-11-08 | 2003-07-15 | The Johns Hopkins University | Methods and systems of nucleic acid sequencing |
US20060111312A1 (en) * | 2002-02-22 | 2006-05-25 | The John Hopkins University | Antigene locks and therapeutic uses thereof |
US6832863B2 (en) * | 2002-06-11 | 2004-12-21 | Dainippon Screen Mfg. Co., Ltd. | Substrate treating apparatus and method |
-
2005
- 2005-05-12 WO PCT/JP2005/009107 patent/WO2005112108A1/ja active Application Filing
- 2005-05-12 KR KR1020067016551A patent/KR100823216B1/ko active IP Right Grant
- 2005-05-12 CN CNB2005800061729A patent/CN100468683C/zh active Active
- 2005-05-12 US US10/590,521 patent/US7491662B2/en active Active
- 2005-05-12 JP JP2006513625A patent/JP4545147B2/ja active Active
-
2009
- 2009-01-08 US US12/318,788 patent/US20090142168A1/en not_active Abandoned
- 2009-03-17 JP JP2009064310A patent/JP2009135542A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63252439A (ja) * | 1986-12-19 | 1988-10-19 | アプライド マテリアルズインコーポレーテッド | 多チャンバの統合処理システム |
JPH11102953A (ja) * | 1997-08-01 | 1999-04-13 | Kokusai Electric Co Ltd | 基板搬送制御方法 |
JP2004015020A (ja) * | 2002-06-11 | 2004-01-15 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2004015021A (ja) * | 2002-06-11 | 2004-01-15 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2004015023A (ja) * | 2002-06-11 | 2004-01-15 | Dainippon Screen Mfg Co Ltd | 基板処理装置およびその方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100468683C (zh) | 2009-03-11 |
US20070184636A1 (en) | 2007-08-09 |
KR20060118591A (ko) | 2006-11-23 |
US7491662B2 (en) | 2009-02-17 |
US20090142168A1 (en) | 2009-06-04 |
KR100823216B1 (ko) | 2008-04-21 |
JP2009135542A (ja) | 2009-06-18 |
CN1926678A (zh) | 2007-03-07 |
JPWO2005112108A1 (ja) | 2008-03-27 |
WO2005112108A1 (ja) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4545147B2 (ja) | 基板処理装置及び半導体デバイス製造方法 | |
JP4908304B2 (ja) | 基板の処理方法、基板の処理システム及びコンピュータ読み取り可能な記憶媒体 | |
KR101513748B1 (ko) | 기판 처리 장치, 기판 처리 방법 및 기억 매체 | |
JPWO2009060539A1 (ja) | インライン型ウェハ搬送装置および基板搬送方法 | |
US20050255717A1 (en) | Method of operating substrate processing device | |
JP2005322762A (ja) | 基板処理装置 | |
WO2016043083A1 (ja) | 基板搬送方法及び処理システム | |
KR100387418B1 (ko) | 반도체 제조 공정에서 사용되는 스피너 시스템 | |
JP4568231B2 (ja) | 基板処理装置及び半導体装置の製造方法 | |
JPH08264618A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
JP2009076495A (ja) | 真空処理装置 | |
JP2001239144A (ja) | ロードロック式真空装置 | |
JP2006222328A (ja) | 基板処理装置 | |
JP4754791B2 (ja) | 真空処理装置 | |
JP2008288282A (ja) | 基板処理装置 | |
KR100666354B1 (ko) | 포토리소그라피 공정을 위한 반도체 제조장치 | |
WO2020008954A1 (ja) | 基板処理方法及び基板処理装置 | |
JP2005136021A (ja) | 基板処理装置 | |
JPH0237742A (ja) | 半導体装置の製造装置 | |
JP2997717B2 (ja) | 真空処理装置 | |
JPH053174A (ja) | 半導体装置の製造方法 | |
JP2004128022A (ja) | 基板処理装置 | |
JPS63219134A (ja) | 拡散炉ウエハ・ハンドラ装置 | |
JPH1150256A (ja) | 真空処理装置および真空処理方法 | |
TW202225074A (zh) | 半導體製造裝置、基板搬送方法及程式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060904 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100629 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4545147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140709 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |