JP4540438B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4540438B2
JP4540438B2 JP2004278870A JP2004278870A JP4540438B2 JP 4540438 B2 JP4540438 B2 JP 4540438B2 JP 2004278870 A JP2004278870 A JP 2004278870A JP 2004278870 A JP2004278870 A JP 2004278870A JP 4540438 B2 JP4540438 B2 JP 4540438B2
Authority
JP
Japan
Prior art keywords
region
peak
impurity diffusion
gate electrode
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004278870A
Other languages
English (en)
Other versions
JP2006093507A (ja
Inventor
義弘 鷹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004278870A priority Critical patent/JP4540438B2/ja
Priority to US11/017,859 priority patent/US7592241B2/en
Publication of JP2006093507A publication Critical patent/JP2006093507A/ja
Application granted granted Critical
Publication of JP4540438B2 publication Critical patent/JP4540438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、特に、基板バイアスにより閾値電圧を制御するＭＩＳトランジスタを有する半導体装置及びその製造方法に関する。
半導体装置の微細化・高集積化とともに、ＭＩＳトランジスタの高速化及び低電圧化が要求されている。
ＭＩＳトランジスタを高速化するためには、閾値電圧の低いＭＩＳトランジスタを構成し、ドレインに印加する駆動電圧を高くすることが有効である。すなわち、ＭＩＳトランジスタの駆動力は、ドレインに印加する駆動電圧と閾値電圧との電圧差に依存するため、この電圧差が大きいほどに高速動作が可能となる。
その一方、ＭＩＳトランジスタの閾値電圧を下げるとオフ電流、すなわちリーク電流が増加するため、リーク電流を減らすためには閾値電圧をある程度高くする必要があった。
このような相反する要求を満足するため、従来の半導体装置では、基板バイアスを印加して閾値電圧を変化していた。基板バイアスとは、ＭＩＳトランジスタが形成されたウェルに印加する電圧であり、ゲート電極に印加する電圧とは逆極性の電圧が用いられる。ゲート電極に印加する電圧とは逆極性の電圧をウェルを介してチャネル領域に印加することにより、チャネルの反転電圧が増加する。したがって、基板バイアスを制御することにより、閾値電圧を変化させることができる。
ＭＩＳトランジスタを動作する際には、基板バイアスを印加せず或いは低電圧の基板バイアスを印加して閾値電圧が低い状態にするとともに、高い駆動電圧で駆動する。これにより、駆動電圧と閾値電圧との電圧差を大きくすることができ、高速動作が可能となる。一方、ＭＩＳトランジスタを動作しないときには、高電圧の基板バイアスを印加して閾値電圧を高い状態とすることで、リーク電流を低減することができる。
特開平１０−０７４９４１号公報 特開平１１−３５４７８５号公報 M. Togo et al., "Power-aware 65 nm Node CMOS Technology Using Variable VDD and Back-bias Control with Reliability Consideration for Back-bias Mode", 2004 Symposium on VLSI Technology Digest of Technical Papers, pp. 88-89
しかしながら、ＭＩＳトランジスタの微細化が進むに伴い、閾値電圧の基板バイアス依存性が小さくなることが判明した。特に、ゲート長が例えば６０ｎｍを下回るような極めて微細なＭＩＳトランジスタでは、閾値電圧を基板バイアスにより制御することが困難であった。
本発明の目的は、微細なＭＩＳトランジスタにおいても基板バイアスによる閾値電圧の制御を可能としうる高性能の半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置され、前記ゲート電極に整合して形成された第１の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第１の不純物拡散領域よりも深い第２の不純物拡散領域とをそれぞれ有する第２導電型のソース領域及びドレイン領域と、前記ソース領域と前記チャネル領域との間及び前記ドレイン領域と前記チャネル領域との間の前記第１の不純物拡散領域直下にそれぞれ形成された前記第１導電型のポケット領域とを有し、前記ウェルは、前記ポケット領域よりも深く前記ソース領域及びドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有し、前記ソース領域及びドレイン領域の底部近傍の領域で、且つ、前記第１のピークよりも深い領域に不純物濃度の第２のピークを有し、前記第２のピークにおける前記ウェルの不純物濃度は、前記第１のピークにおける前記ウェルの不純物濃度よりも高い半導体装置が提供される。
また、本発明の他の観点によれば、ロジック部とメモリ部とを有する半導体装置であって、前記ロジック部の半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置され、前記ゲート電極に整合して形成された第１の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第１の不純物拡散領域よりも深い第２の不純物拡散領域とをそれぞれ有する第２導電型のソース領域及びドレイン領域と、前記ソース領域と前記チャネル領域との間及び前記ドレイン領域と前記チャネル領域との間の前記第１の不純物拡散領域直下にそれぞれ形成された前記第１導電型のポケット領域とを有し、前記ウェルは、前記ポケット領域よりも深く前記ソース領域及びドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有し、前記ソース領域及びドレイン領域の底部近傍の領域で、且つ、前記第１のピークよりも深い領域に不純物濃度の第２のピークを有し、前記第２のピークにおける前記ウェルの不純物濃度は、前記第１のピークにおける前記ウェルの不純物濃度よりも高い半導体装置が提供される。
また、本発明の更に他の観点によれば、低電圧トランジスタ領域と高電圧トランジスタ領域とを有する半導体装置であって、前記低電圧トランジスタ領域の半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置され、前記ゲート電極に整合して形成された第１の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第１の不純物拡散領域よりも深い第２の不純物拡散領域とをそれぞれ有する第２導電型のソース領域及びドレイン領域と、前記ソース領域と前記チャネル領域との間及び前記ドレイン領域と前記チャネル領域との間の前記第１の不純物拡散領域直下にそれぞれ形成された前記第１導電型のポケット領域とを有し、前記ウェルは、前記ポケット領域よりも深く前記ソース領域及びドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有し、前記ソース領域及びドレイン領域の底部近傍の領域で、且つ、前記第１のピークよりも深い領域に不純物濃度の第２のピークを有し、前記第２のピークにおける前記ウェルの不純物濃度は、前記第１のピークにおける前記ウェルの不純物濃度よりも高い半導体装置が提供される。
また、本発明の更に他の観点によれば、半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置され、前記ゲート電極に整合して形成された第１の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第１の不純物拡散領域よりも深い第２の不純物拡散領域とをそれぞれ有する第２導電型のソース領域及びドレイン領域と、前記ソース領域と前記チャネル領域との間及び前記ドレイン領域と前記チャネル領域との間の前記第１の不純物拡散領域直下にそれぞれ形成された前記第１導電型のポケット領域とを有する半導体装置の製造方法であって、前記ウェルを形成する工程は、前記ポケット領域よりも深く前記ソース領域及びドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有する第３の不純物拡散領域を形成する工程と、前記ソース領域及びドレイン領域の底部近傍の領域で、且つ、前記第１のピークよりも深い領域に前記第１のピークよりも不純物濃度の高い不純物濃度の第２のピークを有する第４の不純物拡散領域を形成する工程とを含む半導体装置の製造方法が提供される。
本発明によれば、ソース／ドレイン領域の下面近傍に不純物濃度のピークを有する不純物拡散領域を含むウェルを形成するので、ソース接合及びドレイン接合からチャネル方向への空乏層の伸びを抑制することができる。したがって、より短チャネルのトランジスタにおいても、基板バイアスの増加とともにゲート電荷量を増加することができ、基板バイアスによる閾値電圧の制御を行うことができる。
また、ポケット領域よりも深い領域に不純物濃度のピークを有する不純物拡散領域を含むウェルを形成し、この不純物拡散領域によりトランジスタの閾値電圧制御を行うので、ポケット領域よりも浅くに閾値電圧制御用の不純物拡散領域を形成する場合と比較してチャネル表面側の不純物濃度を低減することができる。これにより、ドーパントイオンによるキャリアの散乱が低減され、キャリア移動度を向上することができる。
本発明の一実施形態による半導体装置及びその製造方法について図１乃至図１２を用いて説明する。
図１は本実施形態による半導体装置の構造を示す概略断面図、図２及び図３は本実施形態による半導体装置におけるシリコン基板中の不純物濃度分布を示すグラフ、図４は一般的な半導体装置の構造を示す概略断面図、図５は図４の半導体装置におけるＩｄ−Ｖｇ特性の基板バイアス依存性を示すグラフ、図６は図４の半導体装置における空乏層端の位置とゲート電極からの電気力線が終端する範囲とを示す概略図、図７は本実施形態の半導体装置における空乏層端の位置とゲート電極からの電気力線が終端する範囲とを示す概略図、図８は本実施形態の半導体装置におけるＩｄ−Ｖｇ特性の基板バイアス依存性を示すグラフ、図９乃至図１２は本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図１乃至図３を用いて説明する。
シリコン基板１０の主表面には、素子領域を画定する素子分離膜１２が形成されている。ここで、図面左側の素子領域はＮ型トランジスタ形成領域であり、図面右側の素子領域はＰ型トランジスタ形成領域であるものとする。Ｎ型トランジスタ形成領域のシリコン基板１０中には、Ｐ型ウェル５８が形成されている。Ｐ型トランジスタ形成領域のシリコン基板１０中には、Ｎ型ウェル６２が形成されている。
Ｐ型ウェル５８が形成されたＮ型トランジスタ形成領域のシリコン基板１０上には、ゲート絶縁膜３２を介してゲート電極３４ｎが形成されている。ゲート電極３４ｎの側壁部分には、側壁絶縁膜４８が形成されている。ゲート電極３４ｎの両側のシリコン基板１０中には、エクステンション・ソース／ドレイン構造のＮ型ソース／ドレイン領域６０が形成されている。Ｎ型ソース／ドレイン領域６０のエクステンション領域直下には、Ｐ型ポケット領域４０が形成されている。エクステンション領域は、側壁絶縁膜４８直下のＮ型ソース／ドレイン領域６０の浅い領域であり、後述するＮ型不純物拡散領域３８に相当する。
Ｐ型ウェル５８は、図１及び図２に示すように、Ｐ型ポケット領域４０直下に不純物濃度のピークを有するＰ型不純物拡散領域１８と、Ｎ型ソース／ドレイン拡散層６０の下面近傍に不純物濃度のピークを有するＰ型不純物拡散領域２０と、素子分離膜１２の下面近傍に不純物濃度のピークを有するＰ型不純物拡散領域２２とを有している。Ｐ型不純物拡散領域１８は、主として閾値電圧制御用の拡散層である。Ｐ型不純物拡散領域２０は、主としてソース／ドレイン領域６０からチャネル方向への空乏層の伸びを抑制するための拡散層である。この目的のもと、Ｐ型不純物拡散領域１８よりも不純物濃度が高くなっている。Ｐ型不純物拡散領域２２は、ウェルを構成するための主たる拡散層であり、パンチスルーストップやウェル抵抗の低減のための役割をも有する。Ｐ型不純物拡散領域２２は、素子分離領域内全面に延在している。
Ｎ型ウェル６２が形成されたＰ型トランジスタ形成領域のシリコン基板１０上には、ゲート絶縁膜３２を介してゲート電極３４ｐが形成されている。ゲート電極３４ｐの側壁部分には、側壁絶縁膜４８が形成されている。ゲート電極３４ｐの両側のシリコン基板１０中には、エクステンション・ソース／ドレイン構造のＰ型ソース／ドレイン領域６４が形成されている。Ｐ型ソース／ドレイン領域６４のエクステンション領域直下には、Ｎ型ポケット領域４６が形成されている。エクステンション領域は、側壁絶縁膜４８直下のＰ型ソース／ドレイン領域６４の浅い領域であり、後述するＰ型不純物拡散領域４４に相当する。
Ｎ型ウェル６２は、図１及び図３に示すように、Ｎ型ポケット領域４６直下に不純物濃度のピークを有するＮ型不純物拡散領域２６と、Ｐ型ソース／ドレイン拡散層６２の下面近傍に不純物濃度のピークを有するＮ型不純物拡散領域２８と、素子分離膜１２の下面近傍に不純物濃度のピークを有するＮ型不純物拡散領域３０とを有している。Ｎ型不純物拡散領域２６は、主として閾値電圧制御用の拡散層である。Ｎ型不純物拡散領域２８は、主としてソース／ドレイン領域６４からチャネル方向への空乏層の伸びを抑制するための拡散層である。この目的のもと、Ｎ型不純物拡散領域２６よりも不純物濃度が高くなっている。Ｎ型不純物拡散領域３０は、ウェルを構成するための主たる拡散層であり、パンチスルーストップやウェル抵抗の低減のための役割をも有する。Ｎ型不純物拡散領域３０は、素子分離領域内全面に延在している。
このように、本実施形態による半導体装置は、チャネル方向への空乏層の伸びを抑制するための拡散層として、ソース／ドレイン領域の下面近傍に不純物濃度のピークを有する不純物拡散領域（Ｐ型不純物拡散領域２０、Ｎ型不純物拡散領域２８）を有することを一つの特徴としている。また、閾値電圧制御用の不純物拡散領域（Ｐ型不純物拡散領域１８、Ｎ型不純物拡散領域２６）のピークが、ポケット領域（Ｐ型ポケット領域４０、Ｎ型ポケット領域４６）よりも深くに位置していることを他の特徴としている。
次に、本実施形態による半導体装置においてウェルの不純物プロファイルを上述の構成とする理由について図４乃至図７を用いて説明する。
従来の一般的な半導体装置は、例えば図４に示すような構造を有している。
すなわち、シリコン基板１００の主表面には、素子領域を画定する素子分離膜１０２が形成されている。素子領域のシリコン基板１００中には、ウェル１０４が形成されている。ウェル１０４が形成された領域のシリコン基板１００上には、ゲート絶縁膜１０６を介してゲート電極１０８が形成されている。ゲート電極１０８の側壁部分には、側壁絶縁膜１１０が形成されている。ゲート電極１０８の両側のシリコン基板１００中には、エクステンション・ソース／ドレイン構造のソース／ドレイン領域１１２が形成されている。ソース／ドレイン領域１１２のエクステンション領域直下には、ポケット領域１１４が形成されている。
ウェル１０４は、ポケット領域１１４よりも浅くに不純物濃度のピークを有する不純物拡散領域１１６と、素子分離膜１０２の下面近傍に不純物濃度のピークを有する不純物拡散領域１１８とを有している。不純物拡散領域１１６は主として閾値電圧制御用の拡散層であり、不純物拡散領域１１８は主としてパンチスルーストップやウェル抵抗の低減のための拡散層である。
図５は、図４の構造を有するＮ型ＭＯＳトランジスタのＩｄ−Ｖｇ特性の基板バイアス依存性を示すグラフである。図５（ａ）はゲート長Ｌｇが６０ｎｍの場合、図５（ｂ）はゲート長Ｌｇが４０ｎｍの場合である。また、○印は基板バイアスＶｂが０Ｖの場合、●印は基板バイアスＶｂが−２Ｖの場合である。
ゲート長Ｌｇが６０ｎｍの場合、図５（ａ）に示すように、基板バイアスＶｂをマイナス方向に大きくすることにより、特性曲線が右側にシフトしている。すなわち、基板バイアスＶｂをマイナス方向に大きくすることにより、閾値電圧Ｖｔｈを高くすることができる。
しかしながら、ゲート長Ｌｇが４０ｎｍと短くなった場合、図５（ｂ）に示すように、基板バイアスＶｂをマイナス方向に大きくしても、特性曲線にはほとんど変化が見られない。すなわち、基板バイアスＶｂによる閾値電圧Ｖｔｈの制御は困難である。
図４の構造を有するトランジスタにおいてゲート長Ｌｇが短くなることにより基板バイアスＶｂによる閾値電圧制御が困難となる理由について本願発明者等が鋭意検討を行ったところ、ソース／ドレイン接合から延伸する空乏層が、ウェルに印加する基板バイアスの影響を遮断していることが判明した。
図６は、ゲート電極に閾値電圧Ｖｔｈを印加したときの空乏層端の位置とゲート電極からの電気力線が終端する範囲とを示す概略図である。図６（ａ）はゲート長Ｌｇが６０ｎｍの場合、図６（ｂ）はゲート長Ｌｇが４０ｎｍの場合である。また、点線はシリコン基板側の空乏層端を示し、実線はゲート電極からの電気力線の終端を示している。点線と実線とに囲まれたゲート電極１０８下の領域の広さが、チャネル領域の電荷量に相当する。
ゲート長Ｌｇが６０ｎｍの場合、図６（ａ）に示すように、基板バイアスＶｂがマイナス方向に大きくなるに伴い、基板側の空乏層端は徐々に深くなっていく。このとき、ゲート電極からの電気力線が終端する範囲も、基板バイアスＶｂの増加とともに増加している。これは、基板バイアスＶｂの増加とともにチャネル領域の電荷量が増加していることを意味する。したがって、基板バイアスＶｂをマイナス方向に大きくすることにより、閾値電圧を高くすることができる。
しかしながら、ゲート長Ｌｇが４０ｎｍと短くなった場合、図６（ｂ）に示すように、ソース接合から伸びる空乏層とドレイン接合から伸びる空乏層とが極めて近接する結果、基板バイアスＶｂを増加していっても、ゲート電極からの電気力線が終端する範囲、すなわちチャネル領域の電荷量にほとんど変化はない。この結果、基板バイアスＶｂによる閾値電圧Ｖｔｈの制御が困難となる。
そこで、本願発明者等は、ソース領域とドレイン領域とが近接することによる空乏層のチャネル領域の電荷量への影響を抑制すべく、ソース／ドレイン接合の空乏層がチャネル方向に伸びるのを抑制する不純物拡散領域（Ｐ型不純物拡散領域２０，Ｎ型不純物領域２８）を新たに設けることに想到した。そして、このような不純物拡散領域を設けることにより、より短チャネルのトランジスタにおいても基板バイアスＶｂによる閾値電圧の制御が可能となった。
図７は、本実施形態による半導体装置のゲート電極に閾値電圧Ｖｔｈを印加した場合の空乏層端の位置とゲート電極からの電気力線が終端する範囲とを示す概略図である。なお、図７は、ゲート長Ｌｇが４０ｎｍの場合を示したものである。
上述の通り、本実施形態による半導体装置は、ソース／ドレイン領域の下面近傍に不純物濃度のピークを有する不純物拡散領域（Ｐ型不純物拡散領域２０、Ｎ型不純物拡散領域２８）を有することを特徴としている。この結果、ソース接合及びドレイン接合からチャネル方向への空乏層の伸びは、図６（ｂ）の場合と比較して抑制されている。すなわち、本実施形態による半導体装置では、より短チャネルのトランジスタにおいても、基板バイアスＶｂの増加とともにゲート電荷量を増加することができる。したがって、基板バイアスＶｂをマイナス方向に大きくすることにより、閾値電圧を高くすることができる。
ここで、Ｐ型不純物拡散領域２０及びＮ型不純物拡散領域２８は、ソース接合及びドレイン接合からチャネル方向への空乏層の伸びを抑制するという目的に応じた深さに形成される。この目的のもと、Ｐ型不純物拡散領域２０及びＮ型不純物拡散領域２８は、ソース／ドレイン領域の下面近傍に不純物濃度のピークを有することが望ましい。
また、Ｐ型不純物拡散領域２０及びＮ型不純物拡散領域２８は、基板バイアスＶｂが０Ｖの場合の基板側空乏層端よりも深い位置に形成することが望ましい（図７参照）。これは、Ｐ型不純物拡散領域２０、Ｎ型不純物拡散領域２８を設けることにより基板バイアスＶｂが０Ｖの場合における閾値電圧Ｖｔｈが変化しないようにするためである。
本実施形態による半導体装置は、閾値電圧制御用の拡散層（Ｐ型不純物拡散領域１８、Ｎ型不純物拡散領域）が、ポケット領域（Ｐ型ポケット領域４０、Ｎ型ポケット領域４６）よりも深くに形成されていることをも特徴としている。
通常のトランジスタでは、例えば図４に示すように、閾値電圧制御用の不純物拡散領域１１６は、ポケット領域１１４よりも浅い領域に形成されている。この不純物プロファイルを維持したままでトランジスタを微細化すると、閾値電圧制御用の不純物拡散領域１１６は、シリコン基板１００の極めて浅い領域に形成される。しかしながら、チャネルとなるシリコン基板１００の表面近傍の不純物濃度が増加すると、ドーパントイオンによるキャリアの散乱が増加してキャリア移動度が低下し、ひいてはトランジスタ特性が劣化する。
これに対し、本実施形態による半導体装置のように、トランジスタの微細化に際し、エクステンション領域及びポケット領域を浅くする一方、ポケット領域よりも深くに閾値電圧制御用の拡散層を形成することで、図４に示す半導体装置の場合と比較してチャネル表面側の不純物濃度を低減することができる。これにより、ドーパントイオンによるキャリアの散乱が低減され、キャリア移動度を向上することができる。
また、通常、ポケット層は高濃度のエクステンション領域（後述のＮ型不純物拡散領域３８、Ｐ型不純物拡散領域４４に相当）の直下に局在して形成されるのに対し、閾値電圧制御用の拡散層はチャネル領域にも形成される。このため、閾値電圧制御用の拡散層をポケット領域よりも深くに形成することにより、エクステンション領域と閾値電圧制御用の拡散層とを離間することができる。これにより、高濃度のエクステンション領域と閾値電圧制御用の拡散層とが直接接触することを避けることができ、基板バイアス印加時のように両層に高電圧が印加される場合におけるリーク電流を低減することができる。
ソース／ドレイン領域からチャネル方向への空乏層の伸びを抑制するための拡散層（Ｐ型不純物拡散領域２０、Ｎ型不純物拡散領域２８）は、閾値電圧制御用の拡散層（Ｐ型不純物拡散領域１８、Ｎ型不純物拡散領域２６）を構成するドーパント不純物よりも質量が大きく拡散定数の小さいドーパント不純物により構成することが望ましい。
閾値電圧制御用の拡散層（Ｐ型不純物拡散層１８、Ｎ型不純物拡散層２６）は、チャネル領域を含む比較的浅い領域に形成されるため、シリコン基板に与えるイオン注入ダメージの少ない軽いドーパント不純物により構成することが望ましい。
一方、ソース／ドレイン領域からチャネル方向への空乏層の伸びを抑制するための拡散層（Ｐ型不純物拡散領域２０、Ｎ型不純物拡散領域２８）は比較的深くに形成されるため、必要以上にブロードな分布となると、チャネル領域まで分布してチャネル領域の不純物濃度を増加する原因ともなる。このため、イオン注入直後における分布の広がりや後工程の熱処理による拡散の小さいドーパント不純物が好ましい。
具体的には、Ｐ型不純物拡散領域１８はボロン（Ｂ）により構成することが望ましく、Ｐ型不純物領域２０はインジウム（Ｉｎ）やガリウム（Ｇａ）により構成することが望ましい。また、Ｎ型不純物拡散領域２６はリン（Ｐ）により構成することが望ましく、Ｎ型不純物拡散領域２８は砒素（Ａｓ）やアンチモン（Ｓｂ）により構成することが望ましい。
図８は、本実施形態による半導体装置のＩｄ−Ｖｇ特性の基板バイアス依存性を示すグラフである。図８（ａ）はゲート長Ｌｇが４０ｎｍのＮ型トランジスタの場合、図８（ｂ）はゲート長Ｌｇが４０ｎｍのＰ型トランジスタの場合である。また、○印は基板バイアスＶｂが０Ｖの場合、●印は基板バイアスＶｂが−２Ｖの場合である。
図８に示すように、本実施形態による半導体装置の構造では、Ｎ型トランジスタ及びＰ型トランジスタのいずれの場合にも、図４に示す構造の半導体装置では基板バイアスＶｂにより閾値電圧を制御できなかったゲート長Ｌｇが４０ｎｍのトランジスタにおいても、基板バイアスＶｂによる閾値電圧Ｖｔｈの制御を行うことができた。
次に、本実施形態による半導体装置の製造方法について図９乃至図１２を用いて説明する。
まず、シリコン基板１０中に、例えばＳＴＩ法により、例えば深さ３００ｎｍのトレンチに埋め込まれてなる素子分離膜１２を形成する（図９（ａ））。なお、図において、左側の素子領域がＮ型トランジスタ形成領域であり、右側の素子領域がＰ型トランジスタ形成領域であるものとする。
次いで、例えば熱酸化法により、素子分離膜１２により画定された素子領域上に、犠牲酸化膜１４を形成する。
次いで、フォトリソグラフィーにより、Ｎ型トランジスタ形成領域を露出しＰ型トランジスタ形成領域を覆うフォトレジスト膜１６を形成する。
次いで、フォトレジスト膜１６をマスクとしてイオン注入を行い、Ｎ型トランジスタ形成領域のシリコン基板１０中に、Ｐ型不純物拡散領域１８，２０，２２を形成する（図９（ｂ））。Ｐ型不純物拡散領域１８は、例えばインジウムイオン（Ｉｎ＋）を、加速エネルギーを６０ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２としてイオン注入することにより形成する。Ｐ型不純物拡散領域２０は、例えばインジウムイオンを、加速エネルギーを１８０ｋｅＶ、ドーズ量を３×１０１３ｃｍ−２としてイオン注入することにより形成する。Ｐ型不純物拡散領域２２は、例えばボロンイオン（Ｂ＋）を、加速エネルギーを１５０ｋｅＶ、ドーズ量を３×１０１３ｃｍ−２としてイオン注入することにより形成する。
次いで、フォトリソグラフィーにより、Ｐ型トランジスタ形成領域を露出しＮ型トランジスタ形成領域を覆うフォトレジスト膜２４を形成する。
次いで、フォトレジスト膜２４をマスクとしてイオン注入を行い、Ｐ型トランジスタ形成領域のシリコン基板１０中に、Ｎ型不純物拡散領域２６，２８，３０を形成する（図９（ｃ））。Ｎ型不純物拡散領域２６は、例えば砒素イオン（Ａｓ＋）を、加速エネルギーを１００ｋｅＶ、ドーズ量を５×１０１２ｃｍ−２としてイオン注入することにより形成する。Ｎ型不純物拡散領域２８は、例えば砒素イオンを、加速エネルギーを１５０ｋｅＶ、ドーズ量を３×１０１３ｃｍ−２としてイオン注入することにより形成する。Ｎ型不純物拡散領域３０は、例えばリンイオン（Ｐ＋）を、加速エネルギーを３００ｋｅＶ、ドーズ量を３×１０１３ｃｍ−２としてイオン注入することにより形成する。
次いで、例えば弗酸系の水溶液を用いたウェットエッチングにより、犠牲酸化膜１４を除去する。
次いで、例えば熱酸化法により、犠牲酸化膜１４を除去することにより露出した素子領域上に、例えば膜厚１ｎｍのシリコン酸化膜を成長し、シリコン酸化膜よりなるゲート絶縁膜３２を形成する。
次いで、ゲート絶縁膜３２上に、例えばＣＶＤ法により、例えば膜厚１００ｎｍのポリシリコン膜を堆積する。
次いで、フォトリソグラフィー及びドライエッチングによりこのポリシリコン膜をパターニングし、ポリシリコン膜よりなるゲート電極３４ｎ，３４ｐを形成する（図１０（ａ））。ここで、ゲート電極３４ｎはＮ型トランジスタのゲート電極であり、ゲート電極３４ｐはＰ型トランジスタのゲート電極である。
次いで、フォトリソグラフィーにより、Ｎ型トランジスタ形成領域を露出しＰ型トランジスタ形成領域を覆うフォトレジスト膜３６を形成する。
次いで、フォトレジスト膜３６及びゲート電極３４ｎをマスクとしてイオン注入を行い、ゲート電極３４ｎの両側のシリコン基板１０中に、Ｎ型トランジスタのエクステンション領域となるＮ型不純物拡散領域３８を形成する。Ｎ型不純物拡散領域３８は、例えば砒素イオンを、加速エネルギーを２ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２としてイオン注入することにより形成する。
次いで、フォトレジスト膜３６及びゲート電極３４ｎをマスクとしてイオン注入を行い、Ｎ型トランジスタ形成領域にＰ型ポケット領域４０を形成する（図１０（ｂ））。Ｐ型ポケット領域４０は、例えばインジウムイオンを、加速エネルギーを５０ｋｅＶ、ドーズ量を２×１０１３ｃｍ−２、基板法線に対するチルト角を２５度としてイオン注入することにより形成する。
次いで、フォトリソグラフィーにより、Ｐ型トランジスタ形成領域を露出しＮ型トランジスタ形成領域を覆うフォトレジスト膜４２を形成する。
次いで、フォトレジスト膜４２及びゲート電極３４ｐをマスクとして、例えばボロンイオンを、加速エネルギーを０．５ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２としてイオン注入し、Ｐ型トランジスタのエクステンション領域となるＰ型不純物領域４４を形成する。
次いで、フォトレジスト膜４２及びゲート電極３４ｐをマスクとしてイオン注入を行い、Ｐ型トランジスタ形成領域にＮ型ポケット領域４６を形成する（図１０（ｃ））。Ｎ型ポケット領域４６は、例えば砒素イオンを、加速エネルギーを５０ｋｅＶ、ドーズ量を２×１０１３ｃｍ−２、基板法線に対するチルト角を２５度としてイオン注入することにより形成する。
次いで、例えばＣＶＤ法により例えば膜厚１００ｎｍのシリコン酸化膜を堆積した後、このシリコン酸化膜をドライエッチングによりエッチバックし、ゲート電極３４ｎ，３４ｐの側壁部分に側壁絶縁膜４８を形成する（図１１（ａ））。
次いで、フォトリソグラフィーにより、Ｎ型トランジスタ形成領域を露出しＰ型トランジスタ形成領域を覆うフォトレジスト膜５０を形成する。
次いで、フォトレジスト膜５０、ゲート電極３４ｎ及び側壁絶縁膜４８をマスクとしてイオン注入を行い、ゲート電極３４ｎの両側のシリコン基板１０中に、Ｎ型不純物領域５２を形成する（図１１（ｂ））。Ｎ型不純物領域５２は、例えばリンイオンを、加速エネルギーを２０ｋｅＶ、ドーズ量を５×１０１５ｃｍ−２としてイオン注入することにより形成する。
次いで、フォトリソグラフィーにより、Ｐ型トランジスタ形成領域を露出しＮ型トランジスタ形成領域を覆うフォトレジスト膜５４を形成する。
次いで、フォトレジスト膜５４、ゲート電極３４ｐ及び側壁絶縁膜４８をマスクとしてイオン注入を行い、ゲート電極３４ｐの両側のシリコン基板１０中に、Ｐ型不純物領域５６を形成する（図１２（ａ））。Ｐ型不純物領域５６は、例えばボロンイオンを、加速エネルギーを５ｋｅＶ、ドーズ量を５×１０１５ｃｍ−２としてイオン注入することにより形成する。
次いで、例えば１０００℃、３秒間の短時間熱処理を行い、注入した不純物を活性化する。これにより、Ｎ型トランジスタ形成領域には、Ｐ型不純物拡散領域１８，２０，２２を含むＰ型ウェル５８と、Ｎ型不純物拡散領域３８，５２よりなるエクステンションソース・ドレイン構造のＮ型ソース／ドレイン領域６０とが形成される。また、Ｐ型トランジスタ形成領域には、Ｎ型不純物拡散領域２６，２８，３０を含むＮ型ウェル６２と、Ｐ型不純物拡散領域４４，５６よりなるエクステンションソース・ドレイン構造のＰ型ソース／ドレイン領域６４とが形成される（図１２（ｂ））。
このように、本実施形態によれば、ソース／ドレイン領域の下面近傍に不純物濃度のピークを有する不純物拡散領域を含むウェルを形成するので、ソース接合及びドレイン接合からチャネル方向への空乏層の伸びを抑制することができる。したがって、ゲート長が６０ｎｍを下回るような極めてチャネル長の短いトランジスタにおいても、基板バイアスの増加とともにゲート電荷量を増加することができ、基板バイアスによる閾値電圧の制御を行うことができる。
また、ポケット領域よりも深い領域に不純物濃度のピークを有する不純物拡散領域を含むウェルを形成し、この不純物拡散領域によりトランジスタの閾値電圧制御を行うので、ポケット領域よりも浅くに閾値電圧制御用の不純物拡散領域を形成する場合と比較してチャネル表面側の不純物濃度を低減することができる。これにより、ドーパントイオンによるキャリアの散乱が低減され、キャリア移動度を向上することができる。
本実施形態によるＭＩＳトランジスタは、例えばロジックデバイスとメモリデバイスとを混載した半導体装置においては、低電圧且つ高速動作が必要なロジック用トランジスタに適用することができる。また、低電圧動作のトランジスタ（例えばロジック用トランジスタ等）と高電圧動作のトランジスタ（例えばＩ／Ｏトランジスタ等）とを有する半導体装置においては、低電圧動作のトランジスタに適用することができる。
例えば図１３に示すように、一のシリコン基板１０上に、Ｐ型ポケット領域４０直下に不純物濃度のピークを有するＰ型不純物拡散領域１８と、Ｎ型ソース／ドレイン拡散層６０の下面近傍に不純物濃度のピークを有するＰ型不純物拡散領域２０と、素子分離膜１２の下面近傍に不純物濃度のピークを有するＰ型不純物拡散領域２２とを有するＰ型ウェル５８内に形成された本実施形態のＮ型トランジスタ（図面左側）と、Ｐ型ポケット領域４０より浅くに不純物濃度のピークを有する閾値電圧制御用のＰ型不純物拡散領域６６と、素子分離膜１２の下面近傍に不純物濃度のピークを有するＰ型不純物拡散領域６８とを有するＰ型ウェル７０内に形成されたＮ型トランジスタ（図面右側）とを形成することができる。
本実施形態によるＭＩＳトランジスタとともに混載するトランジスタは、図１３に示す構造のトランジスタに限定されるものではない。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、Ｎ型トランジスタ及びＰ型トランジスタの双方に本発明を適用した場合を示したが、Ｎ型トランジスタ及びＰ型トランジスタのいずれか一方に本発明を適用するようにしてもよい。
また、上記実施形態では、ウェルを３つのピークを有する不純物拡散領域により構成したが、４つ以上のピークを有するウェルとしてもよい。例えば、不純物拡散領域２０，２８と不純物拡散領域２２，３０との間に、新たな不純物拡散領域を形成してもよい。また、ウェルを二重ウェルとしてもよい。
また、上記実施形態では、ソース領域側及びドレイン領域側にそれぞれポケット領域を設けたが、いずれか一方の側（例えばドレイン領域側）のみにポケット領域を設けるようにしてもよい。
以上詳述したように、本発明の特徴をまとめると以下の通りとなる。
（付記１）半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、
前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第２導電型のソース／ドレイン領域と、
前記ソース／ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第１導電型のポケット領域とを有し、
前記ウェルは、前記ポケット領域よりも深く前記ソース／ドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有し、前記ソース／ドレイン領域の底部近傍の領域に不純物濃度の第２のピークを有する
ことを特徴とする半導体装置。
（付記２）付記１記載の半導体装置において、
前記ソース／ドレイン領域は、前記ゲート電極に整合して形成された第１の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第１の不純物拡散領域よりも深い第２の不純物拡散領域とを有し、
前記ポケット領域は、前記第１の不純物拡散領域の直下に形成されている
ことを特徴とする半導体装置。
（付記３）付記１又は２記載の半導体装置において、
前記第２のピークにおける前記ウェルの不純物濃度は、前記第１のピークにおける前記ウェルの不純物濃度よりも高い
ことを特徴とする半導体装置。
（付記４）付記１乃至３のいずれか１項に記載の半導体装置において、
前記ウェルは、前記ソース／ドレイン領域が形成された領域よりも深い領域に不純物濃度の第３のピークを有する
ことを特徴とする半導体装置。
（付記５）付記４記載の半導体装置において、
前記第３のピークは、素子分離領域内全面に延在している
ことを特徴とする半導体装置。
（付記６）付記１乃至５のいずれか１項に記載の半導体装置において、
前記第１のピークは、ボロンを主体とする不純物拡散領域により構成されており、
前記第２のピークは、インジウム又はガリウムを主体とする不純物拡散領域により構成されている
ことを特徴とする半導体装置。
（付記７）付記１乃至５のいずれか１項に記載の半導体装置において、
前記第１のピークは、リンを主体とする不純物拡散領域により構成されており、
前記第２のピークは、砒素又はアンチモンを主体とする不純物拡散領域により構成されている
ことを特徴とする半導体装置。
（付記８）付記１乃至７のいずれか１項に記載の半導体装置において、
前記ゲート電極のゲート長は、６０ｎｍ未満である
ことを特徴とする半導体装置。
（付記９）ロジック部とメモリ部とを有する半導体装置であって、
前記ロジック部の半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、
前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第２導電型のソース／ドレイン領域と、前記ソース／ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第１導電型のポケット領域とを有するロジックトランジスタとを有し、
前記ウェルは、前記ポケット領域よりも深く前記ソース／ドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有し、前記ソース／ドレイン領域の底部近傍の領域に不純物濃度の第２のピークを有する
ことを特徴とする半導体装置。
（付記１０）低電圧トランジスタ領域と高電圧トランジスタ領域とを有する半導体装置であって、
前記低電圧トランジスタ領域の半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、
前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第２導電型のソース／ドレイン領域と、前記ソース／ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第１導電型のポケット領域とを有する低電圧トランジスタとを有し、
前記ウェルは、前記ポケット領域よりも深く前記ソース／ドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有し、前記ソース／ドレイン領域の底部近傍の領域に不純物濃度の第２のピークを有する
ことを特徴とする半導体装置。
（付記１１）半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第２導電型のソース／ドレイン領域と、前記ソース／ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第１導電型のポケット領域とを有する半導体装置の製造方法であって、
前記ウェルを形成する工程は、前記ポケット領域よりも深く前記ソース／ドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有する第１の不純物拡散領域を形成する工程と、前記ソース／ドレイン領域の底部近傍の領域に不純物濃度の第２のピークを有する第２の不純物拡散領域を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
（付記１２）付記１１記載の半導体装置の製造方法において、
前記ソース／ドレイン領域を形成する工程は、
前記ゲート電極をマスクとして前記第２導電型の不純物を導入し、前記ポケット領域が形成された領域よりも浅い前記ウェル内の領域に、前記第２導電型の第３の不純物拡散領域を形成する工程と、
前記ゲート電極及び前記ゲート電極の側壁部分に形成された側壁絶縁膜をマスクとして前記第２導電型の不純物を導入し、前記第２のピーク近傍に底部が位置する前記第２導電型の第４の不純物拡散領域を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
本発明の一実施形態による半導体装置の構造を示す概略断面図である。 本発明の一実施形態による半導体装置におけるシリコン基板中の不純物濃度分布を示すグラフ（その１）である。 本発明の一実施形態による半導体装置におけるシリコン基板中の不純物濃度分布を示すグラフ（その２）である。 一般的な半導体装置の構造を示す概略断面図である。 図４の半導体装置におけるＩｄ−Ｖｇ特性の基板バイアス依存性を示すグラフである。 図４の半導体装置における空乏層端の位置とゲート電極からの電気力線が終端する範囲とを示す概略図である。 本発明の一実施形態による半導体装置における空乏層端の位置とゲート電極からの電気力線が終端する範囲とを示す概略図である。 本発明の一実施形態による半導体装置におけるＩｄ−Ｖｇ特性の基板バイアス依存性を示すグラフである。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の一実施形態による半導体装置の適用例を示す概略断面図である。
符号の説明
１０…シリコン基板
１２…素子分離膜
１４…犠牲酸化膜
１６，２４，３６，４２，５０，５４…フォトレジスト膜
１８，２０，２２，４４，５６，６４，６８…Ｐ型不純物拡散領域
２６，２８，３０，３８，５２…Ｎ型不純物拡散領域
３２…ゲート絶縁膜
３４ｎ，３４ｐ…ゲート電極
４０…Ｐ型ポケット領域
４６…Ｎ型ポケット領域
４８…側壁絶縁膜
５８…Ｐ型ウェル
６０…Ｎ型ソース／ドレイン領域
６２…Ｎ型ウェル
６４…Ｐ型ソース／ドレイン領域
１００…シリコン基板
１０２…素子分離膜
１０４…ウェル
１０６…ゲート絶縁膜
１０８…ゲート電極
１１０…側壁絶縁膜
１１２…ソース／ドレイン領域
１１４…ポケット領域
１１６，１１８…不純物拡散領域

Claims (8)

  1. 半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、
    前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置され、前記ゲート電極に整合して形成された第１の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第１の不純物拡散領域よりも深い第２の不純物拡散領域とをそれぞれ有する第２導電型のソース領域及びドレイン領域と、
    前記ソース領域と前記チャネル領域との間及び前記ドレイン領域と前記チャネル領域との間の前記第１の不純物拡散領域直下にそれぞれ形成された前記第１導電型のポケット領域とを有し、
    前記ウェルは、前記ポケット領域よりも深く前記ソース領域及びドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有し、前記ソース領域及びドレイン領域の底部近傍の領域で、且つ、前記第１のピークよりも深い領域に不純物濃度の第２のピークを有し、
    前記第２のピークにおける前記ウェルの不純物濃度は、前記第１のピークにおける前記ウェルの不純物濃度よりも高い
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記ウェルは、前記第２のピークよりも深い領域に不純物濃度の第３のピークを有し、
    前記第３のピークは、素子分離膜下に形成されている
    ことを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置において、
    前記第１のピークは、ボロンを主体とする不純物拡散領域により構成されており、
    前記第２のピークは、インジウム又はガリウムを主体とする不純物拡散領域により構成されている
    ことを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置において、
    前記第１のピークは、リンを主体とする不純物拡散領域により構成されており、
    前記第２のピークは、砒素又はアンチモンを主体とする不純物拡散領域により構成されている
    ことを特徴とする半導体装置。
  5. ロジック部とメモリ部とを有する半導体装置であって、
    前記ロジック部の半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、
    前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置され、前記ゲート電極に整合して形成された第１の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第１の不純物拡散領域よりも深い第２の不純物拡散領域とをそれぞれ有する第２導電型のソース領域及びドレイン領域と、前記ソース領域と前記チャネル領域との間及び前記ドレイン領域と前記チャネル領域との間の前記第１の不純物拡散領域直下にそれぞれ形成された前記第１導電型のポケット領域とを有し、
    前記ウェルは、前記ポケット領域よりも深く前記ソース領域及びドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有し、前記ソース領域及びドレイン領域の底部近傍の領域で、且つ、前記第１のピークよりも深い領域に不純物濃度の第２のピークを有し、前記第２のピークにおける前記ウェルの不純物濃度は、前記第１のピークにおける前記ウェルの不純物濃度よりも高い
    ことを特徴とする半導体装置。
  6. 低電圧トランジスタ領域と高電圧トランジスタ領域とを有する半導体装置であって、
    前記低電圧トランジスタ領域の半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、
    前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置され、前記ゲート電極に整合して形成された第１の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第１の不純物拡散領域よりも深い第２の不純物拡散領域とをそれぞれ有する第２導電型のソース領域及びドレイン領域と、前記ソース領域と前記チャネル領域との間及び前記ドレイン領域と前記チャネル領域との間の前記第１の不純物拡散領域直下にそれぞれ形成された前記第１導電型のポケット領域とを有し、
    前記ウェルは、前記ポケット領域よりも深く前記ソース領域及びドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有し、前記ソース領域及びドレイン領域の底部近傍の領域で、且つ、前記第１のピークよりも深い領域に不純物濃度の第２のピークを有し、前記第２のピークにおける前記ウェルの不純物濃度は、前記第１のピークにおける前記ウェルの不純物濃度よりも高い
    ことを特徴とする半導体装置。
  7. 半導体基板内に形成され、チャネル領域を有する第１導電型のウェルと、
    前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置され、前記ゲート電極に整合して形成された第１の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第１の不純物拡散領域よりも深い第２の不純物拡散領域とをそれぞれ有する第２導電型のソース領域及びドレイン領域と、前記ソース領域と前記チャネル領域との間及び前記ドレイン領域と前記チャネル領域との間の前記第１の不純物拡散領域直下にそれぞれ形成された前記第１導電型のポケット領域とを有する半導体装置の製造方法であって、
    前記ウェルを形成する工程は、前記ポケット領域よりも深く前記ソース領域及びドレイン領域の底部よりも浅い領域に不純物濃度の第１のピークを有する第３の不純物拡散領域を形成する工程と、前記ソース領域及びドレイン領域の底部近傍の領域で、且つ、前記第１のピークよりも深い領域に前記第１のピークよりも不純物濃度の高い不純物濃度の第２のピークを有する第４の不純物拡散領域を形成する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記第１の不純物拡散領域は、前記ゲート電極をマスクとして前記第２導電型の不純物を導入することにより形成し、
    前記第２の不純物拡散領域は、前記ゲート電極及び前記ゲート電極の側壁部分に形成された側壁絶縁膜をマスクとして前記第２導電型の不純物を導入することにより形成する
    ことを特徴とする半導体装置の製造方法。
JP2004278870A 2004-09-27 2004-09-27 半導体装置及びその製造方法 Active JP4540438B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004278870A JP4540438B2 (ja) 2004-09-27 2004-09-27 半導体装置及びその製造方法
US11/017,859 US7592241B2 (en) 2004-09-27 2004-12-22 Semiconductor device having well with peak impurity concentrations and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004278870A JP4540438B2 (ja) 2004-09-27 2004-09-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006093507A JP2006093507A (ja) 2006-04-06
JP4540438B2 true JP4540438B2 (ja) 2010-09-08

Family

ID=36124691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004278870A Active JP4540438B2 (ja) 2004-09-27 2004-09-27 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7592241B2 (ja)
JP (1) JP4540438B2 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049667B2 (en) * 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
WO2004055868A2 (en) * 2002-12-13 2004-07-01 Hrl Laboratories, Llc Integrated circuit modification using well implants
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
JP2008258345A (ja) * 2007-04-04 2008-10-23 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
JP2009182089A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置の製造方法
JP2009283685A (ja) * 2008-05-22 2009-12-03 Panasonic Corp 半導体装置およびその製造方法
EP2483916B1 (en) * 2009-09-30 2019-06-12 Mie Fujitsu Semiconductor Limited Electronic devices and systems, and methods for making and using the same
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) * 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
JP2013511163A (ja) * 2009-11-17 2013-03-28 スボルタ，インコーポレーテッド 電子デバイス及びシステム、並びにその製造方法及び使用方法
US9627524B2 (en) * 2010-03-02 2017-04-18 Richtek Technology Corporation, R.O.C. High voltage metal oxide semiconductor device and method for making same
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP5592210B2 (ja) * 2010-09-09 2014-09-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2016500927A (ja) 2012-10-31 2016-01-14 三重富士通セミコンダクター株式会社 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9177803B2 (en) * 2013-03-14 2015-11-03 Globalfoundries Inc. HK/MG process flows for P-type semiconductor devices
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9231102B2 (en) * 2013-08-29 2016-01-05 Taiwan Semiconductor Manufacturing Company Limited Asymmetric semiconductor device
CN104810396B (zh) * 2014-01-23 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
JP6994296B2 (ja) * 2016-08-23 2022-01-14 ユナイテッド・セミコンダクター・ジャパン株式会社 不揮発性記憶装置及び不揮発性記憶装置のプログラム方法
JP6917737B2 (ja) * 2017-03-13 2021-08-11 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190781A (ja) * 1991-10-22 1993-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09121049A (ja) * 1995-10-25 1997-05-06 Sony Corp 半導体装置
JPH1065019A (ja) * 1996-06-29 1998-03-06 Hyundai Electron Ind Co Ltd Ｃｍｏｓデバイスの製造方法
JPH1074844A (ja) * 1996-08-29 1998-03-17 Sharp Corp 半導体装置の製造方法
JPH1074941A (ja) * 1996-08-30 1998-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11354785A (ja) * 1998-06-10 1999-12-24 Hitachi Ltd 電界効果トランジスタ、それを有する半導体集積回路装置およびその製造方法
JP2002134743A (ja) * 2000-10-24 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002198529A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法
JP2002368126A (ja) * 2001-06-12 2002-12-20 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003503842A (ja) * 1999-06-29 2003-01-28 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 低エネルギー高傾斜角および高エネルギー・ポスト−ゲートイオン注入（ｐｏｇｉ）を使用する，簡単化した半導体デバイス製造

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786620A (en) * 1992-01-28 1998-07-28 Thunderbird Technologies, Inc. Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same
KR0144959B1 (ko) * 1994-05-17 1998-07-01 김광호 반도체장치 및 제조방법
US6249025B1 (en) * 1997-12-29 2001-06-19 Intel Corporation Using epitaxially grown wells for reducing junction capacitances
US6180472B1 (en) * 1998-07-28 2001-01-30 Matsushita Electrons Corporation Method for fabricating semiconductor device
US6064595A (en) * 1998-12-23 2000-05-16 Vantis Corporation Floating gate memory apparatus and method for selected programming thereof
US6548842B1 (en) * 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
US6677208B2 (en) * 2001-09-28 2004-01-13 Texas Instruments Incorporated Transistor with bottomwall/sidewall junction capacitance reduction region and method
US20050156236A1 (en) * 2003-12-19 2005-07-21 Mahalingam Nandakumar MOS transistor with a three-step source/drain implant

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190781A (ja) * 1991-10-22 1993-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09121049A (ja) * 1995-10-25 1997-05-06 Sony Corp 半導体装置
JPH1065019A (ja) * 1996-06-29 1998-03-06 Hyundai Electron Ind Co Ltd Ｃｍｏｓデバイスの製造方法
JPH1074844A (ja) * 1996-08-29 1998-03-17 Sharp Corp 半導体装置の製造方法
JPH1074941A (ja) * 1996-08-30 1998-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11354785A (ja) * 1998-06-10 1999-12-24 Hitachi Ltd 電界効果トランジスタ、それを有する半導体集積回路装置およびその製造方法
JP2003503842A (ja) * 1999-06-29 2003-01-28 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 低エネルギー高傾斜角および高エネルギー・ポスト−ゲートイオン注入（ｐｏｇｉ）を使用する，簡単化した半導体デバイス製造
JP2002198529A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法
JP2002134743A (ja) * 2000-10-24 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002368126A (ja) * 2001-06-12 2002-12-20 Hitachi Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US20060071278A1 (en) 2006-04-06
US7592241B2 (en) 2009-09-22
JP2006093507A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
JP4540438B2 (ja) 半導体装置及びその製造方法
JP3462301B2 (ja) 半導体装置及びその製造方法
US7301208B2 (en) Semiconductor device and method for fabricating the same
KR100261170B1 (ko) 반도체소자 및 그 제조방법
US6524903B2 (en) Method of manufacturing a semiconductor device having two peaks in an impurity concentration distribution
US9768074B2 (en) Transistor structure and fabrication methods with an epitaxial layer over multiple halo implants
KR100426441B1 (ko) 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법
US10411112B2 (en) Semiconductor device with silicon layer containing carbon
KR100495914B1 (ko) 씨모스트랜지스터 및 그 제조 방법
JP5925740B2 (ja) トンネル電界効果トランジスタ
US6586296B1 (en) Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks
JP3425043B2 (ja) Ｍｉｓ型半導体装置の製造方法
US11488871B2 (en) Transistor structure with multiple halo implants having epitaxial layer over semiconductor-on-insulator substrate
JPH04212467A (ja) 半導体装置およびその製造方法
JP5055697B2 (ja) 絶縁ゲート電界効果トランジスタ及びその動作方法
JP3063692B2 (ja) 半導体装置及びその製造方法
JPH1012870A (ja) 半導体装置及びその製造方法
JPH05198804A (ja) 半導体装置及びその製造方法
JP2007027175A (ja) 半導体装置及びその製造方法
JP3259479B2 (ja) Ｍｏｓ型半導体装置およびその製造方法
JP2001274382A (ja) 半導体装置およびその製造方法
KR100460757B1 (ko) 이중 도핑 구조의 초박형 에피채널 반도체 소자의 제조 방법
KR20020056638A (ko) 반도체 소자의 제조방법
JP2001057424A (ja) 半導体集積回路装置およびその製造方法
JP2004253580A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060126

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100622

R150 Certificate of patent or registration of utility model

Ref document number: 4540438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350