JP4530688B2 - 半導体接合方法及び接合装置 - Google Patents

半導体接合方法及び接合装置 Download PDF

Info

Publication number
JP4530688B2
JP4530688B2 JP2004060768A JP2004060768A JP4530688B2 JP 4530688 B2 JP4530688 B2 JP 4530688B2 JP 2004060768 A JP2004060768 A JP 2004060768A JP 2004060768 A JP2004060768 A JP 2004060768A JP 4530688 B2 JP4530688 B2 JP 4530688B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
bonding
semiconductor
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004060768A
Other languages
English (en)
Other versions
JP2005252008A (ja
Inventor
徹 久保井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2004060768A priority Critical patent/JP4530688B2/ja
Priority to US11/070,116 priority patent/US20050196897A1/en
Publication of JP2005252008A publication Critical patent/JP2005252008A/ja
Application granted granted Critical
Publication of JP4530688B2 publication Critical patent/JP4530688B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/7592—Load or pressure adjusting means, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体接合方法及び接合装置に関し、特に半導体チップと基板の間にスペーサ及び接合材を介在させて接合する半導体接合方法及び半導体接合装置に関する。
近年、光通信装置や顕微鏡などの光学製品に搭載される半導体チップ若しくは基板に、例えばレンズやミラー等の光学的機能を付加する事により、使用される部品点数の削減や製品の小型化若しくは高機能化を目論んだ開発が盛んに行われている。これらのデバイスには、その機能を有効に発揮する為に、半導体チップと基板の間隔を、積極的に所定の距離を保って接合しなければならないものも多い。また、このときに要求される半導体チップと基板の間隔精度も、従来の接合と比較してより高いものが求められている。
しかしながら従来の半導体チップと基板との接合に関しては、機械的な接合強度が確保され、なお且つ電気的な導通が得られる事が主たる要求であり、半導体チップと基板の間隔が高精度に要求されるものは少ない。したがって、半導体チップと基板の間隔を高精度に制御する機能を有する接合装置あるいは接合方法もあまり見受けられない状況にある。
ここで、積極的に半導体チップと基板の間隔を制御したデバイス及びこのようなデバイスの製造方法として、特許文献１において提案されている技術がある。図７を参照して、この従来技術を説明する。従来技術における半導体パッケージの構成は、以下のようになっている。
半導体素子１０１と、フィルム１０２及び配線パターン１０３からなるインターポーザ１１１との間に、シリカスペーサ１０９（若しくはシリコンゴムスペーサ）を介在させ、ボンディングペースト１０６を硬化させて半導体素子１０１とインターポーザ１１１とを接合する事で、半導体素子１０１とインターポーザ１１１との間の間隔を所望の値にして半導体素子１０１とインターポーザ１１１とを接合することができるように構成されている。ここで、特許文献１においては、シリコンゴムスペーサの様な高弾性部材を用いた場合には、半導体素子１０１の搭載時に変形が起こる為、シリコンゴムスペーサの弾性変形範囲を超えないように、弾性変形の限界変形量に余裕を持った変形量となるように搭載時の圧力を規制して接合する事が望ましいと記載されている。
特開２０００−２５２３２４号公報
半導体チップと基板との間隔を所望の値にする為に、半導体チップと基板との間に弾性部材をスペーサとして介在させた状態で半導体チップと基板とを接合する手法は、前記従来技術において示されるとおりである。
しかしながら、前記特許文献１の技術においては、以下に示す問題点がある。
即ち、ボンディングペースト１０６を硬化させて半導体素子１０１とインターポーザ１１１とを接合する際には、ボンディングペースト１０６に硬化収縮が発生する。その為、半導体素子１０１とインターポーザ１１１との間に挟まれているシリカスペーサ１０９（若しくはシリコンゴムスペーサ）が、ボンディングペースト１０６の硬化収縮力を受けて変形してしまう。ここで、半導体素子１０１とインターポーザ１１１との間隔は、シリカスペーサ１０９（若しくはシリコンゴムスペーサ）によって支持されている為、シリカスペーサ１０９（若しくはシリコンゴムスペーサ）が変形すれば、半導体素子１０１とインターポーザ１１１との間隔も変化してしまい、所望の間隔を確保する事ができなくなるおそれがある。特に、所望する間隔精度が数μｍ以下と非常に高精度である場合や、スペーサがシリコンゴムスペーサの様に高弾性部材である場合には、ボンディングペースト１０６の硬化収縮力によるスペーサの変形を無視できない事が多い。
本発明は、前記の事情に鑑みてなされたものであり、半導体チップと基板の間隔が正確に所望の値となるように半導体チップと基板とを接合する事が可能な半導体接合方法、及びこのような半導体接合方法において用いられる半導体接合装置を提供することを目的とする。
前記の目的を達成するために、本発明の第１の態様の半導体接合方法は、半導体チップと基板との間にスペーサ及び接合材を介在させた状態で前記半導体チップと前記基板とを接合する半導体接合方法であって、前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に関する情報を求め、予め求められた前記接合材の硬化収縮情報に基づいて、前記半導体チップと前記基板との間隔をオフセットして接合時の間隔を制御することを特徴とする。
また、前記の目的を達成するために、本発明の第２の態様の半導体接合方法は、ツールが保持する半導体チップとステージが保持する基板との間にスペーサ及び接合材を介在させた状態で、前記ツールにより前記半導体チップを前記基板に押圧する第１の押圧工程と、前記第１の押圧工程において介在させた接合材を硬化させる第１の硬化工程と、前記第１の硬化工程における前記ツールの前記押圧方向への変位量を測定する測定工程と、前記測定工程において測定された前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量を記憶する記憶工程と、前記第１の押圧工程、前記第１の硬化工程、前記測定工程、前記記憶工程を少なくとも１回実行した後に行われる工程であって、半導体チップと基板との間にスペーサ及び接合材を介在させた状態で前記半導体チップを前記基板に押圧する際に、前記記憶工程において記憶した前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に基づいて前記半導体チップと前記基板との間隔をオフセットして前記半導体チップを前記基板に押圧する第２の押圧工程と、前記第２の押圧工程において介在させた接合材を硬化させる第２の硬化工程とを備えることを特徴とする。
また、前記の目的を達成するために、本発明の第３の態様の半導体接合装置は、半導体チップと基板との間にスペーサ及び接合材を介在させた状態で前記半導体チップと前記基板とを接合する半導体接合装置であって、前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に関する情報を求め、予め求められた前記接合材の硬化収縮情報に基づいて、前記半導体チップと前記基板との間隔をオフセットして接合時の間隔を制御する制御部を具備することを特徴とする。
また、前記の目的を達成するために、本発明の第４の態様の半導体接合装置は、半導体チップと基板との間にスペーサ及び接合材を介在させた状態で、前記半導体チップと前記基板とを接合する半導体接合装置であって、前記半導体チップを保持するツールと、前記基板を保持するステージと、前記ツールの推力を調整することで前記半導体チップを前記基板に押圧する押圧部と、前記ツールの押圧方向への変位量を測定する変位センサと、前記変位センサの前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量を記憶する記憶部と、前記記憶部に記憶された前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に基づいて前記ツールの押圧方向への位置制御を行う制御部とを具備し、前記制御部は、前記変位センサの前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に応じたオフセット量をもって前記半導体チップと前記基板との間隔をオフセットするように前記押圧部を制御することを特徴とする。
これら第１〜第４の態様によれば、接合材の硬化収縮による影響を考慮することで、半導体チップと基板の間隔を所望の値として接合を行う事ができる。
本発明によれば、半導体チップと基板の間隔が正確に所望の値となるように半導体チップと基板とを接合する事が可能な半導体接合方法、及びこのような半導体接合方法において用いられる半導体接合装置を提供することができる。
以下、図面を参照して本発明の実施形態について説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体接合装置の構成図である。図１において、本半導体接合装置の基台となるベース１上にはイケール２が設置されており、イケール２上にはＺ軸方向（図中上下方向）に移動可能なＺステージ３が設置されている。ここで、Ｚステージ３は、ガイド４、ボールネジ５、及びモータ６で構成されている。即ち、Ｚステージ３では、モータ６の回転運動がボールネジ５により直線運動に変換され、ボールネジ５に取り付けられたガイド４もＺ軸方向に直線移動されるようになっている。また、モータ６には制御部としてのコントローラ７が電気的に接続されており、Ｚステージ３を任意の速度で任意の位置に駆動可能に構成されている。
また、Ｚステージ３にはツールガイド１０が取り付けられている。そして、ツールガイド１０には、半導体チップ８を保持可能なツール９がＺ軸方向に摺動可能に支持されている。ツールガイド１０は、任意の推力を上下いずれの方向にも発生可能な押圧機構１１により押圧可能に構成されている。また、Ｚステージ３上には、ツール９を固定する為のロック機構１２が設けられている。
また、ベース１には、コントローラ７と電気的に接続されたステージ１３が設置されており、このステージ１３はコントローラ７によりＸ軸及びＹ軸方向の任意の位置に位置決めできるようになっている。
ここで、ステージ１３は、半導体チップ８と対向するように、例えば吸着により基板１４を保持可能に構成されている。更に基板１４上には、例えば樹脂ビーズのような弾性体で構成されるスペーサ１７と、例えば紫外線硬化型接着剤からなる接合材１８とが予め配置されている。なお、基板１４の材質は、例えば石英ガラスのような、紫外線の透過率が大きいものである事が望ましい。これは接合材が紫外線硬化型の接着材のためである。
また、ステージ１３上には少なくとも１個の変位センサ１５が設置されており、変位センサ１５により、ステージ１３とツール９の半導体チップ８の保持面との距離を測長可能である。更に変位センサ１５はコントローラ７と電気的に接続され、この変位センサ１５の出力をコントローラ７に取り込む事が可能に構成されている。また、コントローラ７には、記憶部としてのメモリ１９が内蔵されており、メモリ１９には、後で説明する変位センサ１５からの出力値が記憶される。
ここで、ステージ１３は、少なくとも基板１４と接触する部分に関しては、紫外線を透過可能な例えば石英ガラスにより製造されている。更に、ステージ１３上の基板１４の保持部直下には、ＵＶ照射装置１６が設置されており、このＵＶ照射装置１６によって発生させた紫外光線を基板１４に照射可能である。また、ＵＶ照射装置１６は、コントローラ７と電気的に接続されており、ＵＶ照射装置１６の起動や停止、起動時の照射時間がコントローラ７によって制御可能になっている。
次に、図１のような半導体接合装置を用いた半導体接合方法について説明する。図２及び図３は、本発明の第１の実施形態における部品接合時の処理について示すフローチャートである。
まず、作業者等は、ロック機構１２によってツール９を固定する。次にモータ６を駆動して、Ｚステージ３を任意の高さに位置決めする。そして、図示しない供給部により、基板１４をステージ１３の所定の位置に所定の向きで供給し、基板１４をステージ１３に保持する。また、半導体チップ８をツール９の所定の位置に所定の向きで供給し、半導体チップ８をツール９に保持する（ステップＳ１）。
次に、基板１４と半導体チップ８とが所定の相対位置になるようにステージ１３を駆動する（ステップＳ２）。次にロック機構１２によるツール９の固定を解除した後、押圧機構１１によって所定の押圧力を発生させる（ステップＳ３）。
次に、モータ６を駆動させてＺステージ３を降下させる（ステップＳ４ 第１の押圧工程）。これによって、図４（ａ）のようにして半導体チップ８と基板１４上に設けられたスペーサ１７とが接触する。更にモータ６を駆動させてＺステージ３を所定の位置まで降下させる。このとき、ツール９には押圧機構１１による所定の押圧力が与えられている為、ツール９を介して受ける押圧力によってスペーサ１７が変形する。ここで、ツール９から受ける荷重とスペーサ１７の変形量とには相関がある為、予め所望の変形量が得られるような押圧力を発生させるように押圧機構１１の推力を制御すれば、スペーサ１７の変形量を所望の値に制御する事が可能である。しかしながら、この状態で接合材１８によって接合を行うと接合材１８の硬化収縮のため半導体チップ８と基板１４との相対距離が所望の値からずれてしまうおそれがある。そこで、第１の実施形態では、このずれをオフセットするように、後の制御を行う。
即ち、スペーサ１７を変形させて、半導体チップ８と基板１４との間隔（以下、ギャップ値と称する）を所望の値にした状態で、このときの変位センサ１５の出力値Ｚａ１（図４（ｂ）参照）をコントローラ７のメモリ１９に記憶させる（ステップＳ５）。即ち、半導体チップ８と基板１４の厚みが既知であれば、出力値Ｚａ１から半導体チップ８と基板１４の厚みを引く事により、接合材１８の硬化収縮後のギャップ値を求める事が可能であり、また、スペーサ１７の変形量を制御する事によりギャップ値を制御する事が可能である。ここで、ギャップ値を所望の値とする際に、必要があるならば、変位センサ１５の出力値を参照して所望のギャップ値が得られる様に、押圧機構１１に発生させる押圧力を制御しても良い。
このようにして、出力値Ｚａ１をメモリ１９に記憶させた後に、ＵＶ照射装置１６を起動して、紫外光線を基板１４側に照射し、接合材１８を硬化させる（ステップＳ６ 第１の硬化工程）。即ち、ステージ１３及び基板１４は紫外光線を透過する為、照射された紫外光線は接合材１８に到達する。また、接合材１８は紫外線硬化型の接合材である為、紫外光線により硬化反応を起こす。このとき、同時に接合材１８の硬化収縮が発生する為、半導体チップ８に図４（ｃ）に示すような接合材１８の硬化収縮力が加わり、スペーサ１７の変形量が増加する。これに伴ってギャップ値が減少する。
このように所定の時間、ＵＶ照射装置１６により紫外光線を照射して、接合材１８の硬化を終了させた後、このときのツール９の高さ、即ち変位センサ１５の出力値Ｚｂ１をメモリ１９に記憶させる（ステップＳ７）。次に、メモリ１９に記憶させた出力値Ｚａ１と出力値Ｚｂ１とを用いて、接合材１８の硬化収縮によるスペーサ１７の硬化収縮量Ｚｃ＝Ｚｂ１−Ｚａ１を求め、求めた硬化収縮量Ｚｃをメモリ１９に記憶させる（ステップＳ８ 測定工程、記憶工程）。その後、ツール９による半導体チップ８の保持を解除し、モータ６を駆動させてＺステージ３を所定の位置まで上昇させる。更に、ステージ１３による部品の保持を解除して、接合が完了した部品を本半導体接合装置から排出する（ステップＳ９）。以上で、半導体チップ８と基板１４の１回目の接合が完了する。
続いて次の部品の接合に移行する。即ち、次の基板１４及び半導体チップ８を保持した後、基板１４と半導体チップ８との相対位置の調整を行い、押圧機構１１に推力を発生させる（ステップＳ１０）。次に、１回目と同様にＺステージ３を降下させるのであるが、２回目以後の接合時には、ツール９の高さをΔＤ分だけ所望のギャップ値からオフセットした状態にして位置決めするようにする（ステップＳ１１）。なお、ここでは、ΔＤ＝ステップＳ８で算出した硬化収縮量Ｚｃとする（図４（ｄ）参照）。
即ち、ツール９の高さは、押圧機構１１の押圧力によりスペーサ１７の変形量を変化させる事によって制御するが、２回目以後の接合時には、変位センサ１５の出力を参照してツール９の高さをΔＤ分だけオフセットする。例えば、ΔＤが負の値であれば、押圧機構１１の押圧力を減少させる事により、スペーサ１７の変形量を減少させる。それに伴い、ツール９はΔＤ分だけ上方に位置決めされることになる。
次に、ステップＳ７と同様にして、所定の時間ＵＶ照射装置１６によって接合材１８に紫外光線を照射して、接合材１８を硬化させる（ステップＳ１２）。このとき、接合材１８は硬化収縮を起こす為、紫外光線の照射を終了するまでに、硬化収縮量分だけ半導体チップ８を保持しているツール９が降下する。しかしながら、第１の実施形態では、硬化収縮量に相当する分、即ち硬化収縮量Ｚｃ＝ΔＤ分だけ、予めツール９を上方にオフセットして位置決めしている為、接合材１８の硬化完了後においても、所望のギャップ値を得る事が可能である（図４（ｅ）参照）。このようにして接合材１８を硬化させた後、ステップＳ９と同様にして部品を本半導体接合装置から排出する（ステップＳ１３）。更に次の部品の接合を行う場合には、前記ステップＳ１０〜Ｓ１３の処理を繰り返すようにすれば良い。
ここで、オフセット量ΔＤは、必ずしも本半道体接合装置によってなされる接合時において求める必要はなく、別の装置による実験によって求めた値を用いてもかまわない。この場合には、図２の処理と同様の処理によって硬化収縮量を算出するようにすれば良い。また、別の手法によって算出するようにしても良い。
また、必要があれば、ステージ１３はＸ軸及びＹ軸方向の位置決め機構のみならず、θ（Ｚ軸を中心軸とする回転）方向の位置決め機構や、α（Ｘ軸方向に対する傾き）及びβ（Ｙ軸方向に対する傾き）方向の位置決め機構を有していてもかまわない。
また、スペーサ１７及び接合材１８は、基板１４上ではなく、半導体チップ８の基板１４と対向する面側に設けられていてもかまわない。また、スペーサ１７及び接合材１８は、予め半導体チップ８若しくは基板１４上に設けられている必要は無く、ツール９若しくはステージ１３に保持された後に、図示しない供給装置によって供給されるような態様でもかまわない。
また、ツール９若しくはステージ１３の少なくとも一方に図示しないヒータを設置するようにすれば、接合材１８に紫外線硬化型接着剤に替わって熱硬化型接着剤を使用することもできる。この場合には、ステージ１３及び基板１４に紫外線透過性の素材を用いる必要はなく、また、ＵＶ照射装置１６を設ける必要もない。
以上説明したように、第１の実施形態においては、半導体チップ８を保持するツール９の高さを変位センサ１５によって測長することにより、接合材１８の硬化収縮に伴うツール９の高さの変化量を測定する事が可能である。これにより、半導体チップ８の高さの変化も測長することが可能になる。したがって、硬化収縮量Ｚｃをメモリ１９に記憶させておけば、次回の接合時に、コントローラ７に記憶させておいた硬化収縮量Ｚｃから求めたΔＤ分だけツール９の高さをオフセットした状態で位置決めできる。これにより、接合材１８の硬化収縮に伴って半導体チップ８の高さが変化しても、半導体チップ８と基板１４との間隔、即ちギャップ値を所望の値で接合する事が可能である。
［第２の実施形態］
本発明の第２の実施形態について説明する。本発明の第２の実施形態はオフセット量ΔＤの算出手法の第１の変形例である。ここで、第２の実施形態の構成は、第１の実施形態と同様であるので同一の参照符号を用いることで説明を省略し、部品接合時の処理についてのみ説明する。図５は、第２の実施形態における部品接合時の処理について示すフローチャートである。なお、図５以前の処理、即ち１回目の接合時の処理については図２と同様であるので説明を省略する。
２回目以後の部品接合時において、次の基板１４及び半導体チップ８を保持した後、基板１４と半導体チップ８との相対位置の調整を行い、押圧機構１１に推力を発生させる（ステップＳ１０）。次に、Ｚステージ３を降下させる（ステップＳ２１）。これにより、半導体チップ８と基板１４の間に介在させたスペーサ１７に荷重が加わってスペーサ１７が変形し、半導体チップ８と基板１４との間隔が所望のギャップ値となる。次に、このときの変位センサ１５の出力値Ｚａｎ（ｎは現在何回目の接合であるのかを示す自然数である）をメモリ１９に記憶させる（ステップＳ２２）。
次に、押圧機構１１の推力を制御して、ツール９の高さをΔＤ分だけオフセットする様に位置決めする（ステップＳ２３ 第２の押圧工程）。なお、ここでは、ΔＤ＝直前の接合時において算出された硬化収縮量、即ちメモリ１９に記憶されている最新の硬化収縮量Ｚｃ（ｎ−１）とする。例えば、２回目の接合時には、ステップＳ８で算出した硬化収縮量となる。３回目以後の接合時については後で説明する。このようにして位置決めを行った後、所定の時間、ＵＶ照射装置１６によって接合材１８に紫外光線を照射して、接合材１８を硬化させる（ステップＳ２４ 第２の硬化工程）。これにより、接合材１８が硬化収縮を起こし、ΔＤ分だけスペーサ１７が変形する為、所望のギャップ値を得る事が可能である。
このようにして接合材１８の硬化を完了させた後、変位センサ１５の出力値Ｚｂｎをメモリ１９に記憶させる（ステップＳ２５）。次に、今回の接合時の硬化収縮量Ｚｃｎ＝Ｚｂｎ―Ｚａｎを算出してメモリ１９に記憶させる（ステップＳ２６）。この硬化収縮量Ｚｃｎは、次回の接合時（３回目以後の接合時）におけるステップＳ２３において利用される。その後、第１の実施形態と同様にして部品を本半導体接合装置から排出する（ステップＳ２７）。
以上説明したように、第２の実施形態においては、オフセット量ΔＤに定数を使用せずに、直前の接合時に算出された硬化収縮量を使用する。したがって、直前の接合の状態を常にオフセット量ΔＤに反映させる事が可能な為、第１の実施形態の手法に比較して、更に正確なギャップ値を得る事が可能になる。
なお、ステップＳ２６の硬化収縮量Ｚｃｎの算出時に、Ｚｃｎの信頼性の判定を行うようにして、信頼性があると判定した値のみを次回の接合時に利用するようにしても良い。
［第３の実施形態］
本発明の第３の実施形態について説明する。本発明の第３の実施形態はオフセット量ΔＤの算出手法の第２の変形例である。ここで、第３の実施形態の構成は、第１の実施形態と同様であるので同一の参照符号を用いることで説明を省略し、部品接合時の処理についてのみ説明する。図６は、第３の実施形態の部品接合時の処理について示すフローチャートである。なお、図６以前の処理、即ち１回目の接合時の処理については図２と同様であるので説明を省略する。
２回目以後の部品接合において、次の基板１４及び半導体チップ８を保持した後、基板１４と半導体チップ８との相対位置の調整を行い、押圧機構１１に推力を発生させる（ステップＳ１０）。次に、Ｚステージ３を降下させる（ステップＳ３１）。これにより、半導体チップ８と基板１４の間に介在させたスペーサ１７に荷重が加わってスペーサ１７が変形し、半導体チップ８と基板１４との間隔が所望のギャップ値となる。次に、このときの変位センサ１５の出力値Ｚａｎをメモリ１９に記憶させる（ステップＳ３２）。
次に、押圧機構１１の推力を制御して、ツール９の高さをΔＤ分だけオフセットする様に位置決めする（ステップＳ３３）。なお、ここでは、ΔＤ＝硬化収縮量の平均値Ｚｃａｖとする。その後、所定の時間、ＵＶ照射装置１６によって接合材１８に紫外光線を照射して、接合材１８を硬化させる（ステップＳ３４）。これにより、接合材１８が硬化収縮を起こし、ΔＤ分だけスペーサ１７が変形する為、所望のギャップ値を得る事が可能である。
このようにして接合材１８の硬化を完了させた後、変位センサ１５の出力値Ｚｂｎをメモリ１９に記憶させる（ステップＳ３５）。次に、今回の接合時の硬化収縮量Ｚｃｎ＝Ｚｂｎ−Ｚａｎを算出する（ステップＳ３６）。その後、硬化収縮量の平均値Ｚｃａｖを算出する（ステップＳ３７）。そして次回の接合時には、このＺｃａｖを考慮して接合を行う。その後、第１の実施形態と同様にして部品を本半導体接合装置から排出する（ステップＳ３８）。
以上説明したように、第３の実施形態においては、オフセット量ΔＤは定数を使用せずに、過去の接合において算出された硬化収縮量の平均値を使用する。即ち、この場合には硬化収縮量の誤差を考慮してオフセット量ΔＤを算出することが可能な為、第１の実施形態の手法に比較して、更に正確なギャップ値を得る事が可能になる。また、硬化収縮量の平均値を利用するので、接合時における接合材１８の塗布量のばらつきなどによる硬化収縮量のずれも吸収することができる。
なお、第３の実施形態では、平均値Ｚｃａｖを１回目の硬化収縮量からｎ回目の硬化収縮量までの平均値としているが、実際には任意の区間の平均値でよい。例えば、Ｚｃａｖとして、接合直前の１０区間の硬化収縮量の平均値を算出するようにしても良い。
また、第２の実施形態でも述べたように、第３の実施形態においても硬化収縮量Ｚｃａｖの算出時に、その信頼性を判定するようにしても良い。即ち、信頼性の判定において信頼性がないと判定された値を、平均値の算出に利用しないようにしても良い。
以上実施形態に基づいて本発明を説明したが、本発明は上記した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
本発明の第１の実施形態に係る半導体接合装置の構成図である。 本発明の第１の実施形態における部品接合時の処理について示すフローチャートの前半部である。 本発明の第１の実施形態における部品接合時の処理について示すフローチャートの後半部である。 接合材の硬化収縮について説明するための図である。 本発明の第２の実施形態における部品接合時の処理について示すフローチャートである。 本発明の第３の実施形態における部品接合時の処理について示すフローチャートである。 従来技術について説明するための図である。
符号の説明
１…ベース、２…イケール、３…Ｚステージ、４…ガイド、５…ボールネジ、６…モータ、７…コントローラ、８…半導体チップ、９…ツール、１０…ツールガイド、１１…押圧機構、１２…ロック機構、１３…Ｚステージ、１４…基板、１５…変位センサ、１６…ＵＶ照射装置、１７…スペーサ、１８…接合材、１９…メモリ

Claims (12)

  1. 半導体チップと基板との間にスペーサ及び接合材を介在させた状態で前記半導体チップと前記基板とを接合する半導体接合方法であって、
    前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に関する情報を求め、予め求められた前記接合材の硬化収縮情報に基づいて、前記半導体チップと前記基板との間隔をオフセットして接合時の間隔を制御することを特徴とする半導体接合方法。
  2. 前記予め求められた接合材の硬化収縮情報は、所定の記憶部に記憶された情報であることを特徴とする請求項１に記載の半導体接合方法。
  3. ツールが保持する半導体チップとステージが保持する基板との間にスペーサ及び接合材を介在させた状態で、前記ツールにより前記半導体チップを前記基板に押圧する第１の押圧工程と、
    前記第１の押圧工程において介在させた接合材を硬化させる第１の硬化工程と、
    前記第１の硬化工程における前記ツールの前記押圧方向への変位量を測定する測定工程と、
    前記測定工程において測定された前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量を記憶する記憶工程と、
    前記第１の押圧工程、前記第１の硬化工程、前記測定工程、前記記憶工程を少なくとも１回実行した後に行われる工程であって、半導体チップと基板との間にスペーサ及び接合材を介在させた状態で前記半導体チップを前記基板に押圧する際に、前記記憶工程において記憶した前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に基づいて前記半導体チップと前記基板との間隔をオフセットして前記半導体チップを前記基板に押圧する第２の押圧工程と、
    前記第２の押圧工程において介在させた接合材を硬化させる第２の硬化工程と、
    を備えることを特徴とする半導体接合方法。
  4. 前記第１の押圧工程、前記第１の硬化工程、前記測定工程、前記記憶工程、前記第２の押圧工程、及び前記第２の硬化工程からなる工程を少なくとも１回実行した後は、前記第２の押圧工程と前記第２の硬化工程を繰り返し実行して接合を行うことを特徴とする請求項３に記載の半導体接合方法。
  5. 前記第１の押圧工程、前記第１の硬化工程、前記測定工程、前記記憶工程、前記第２の押圧工程、及び前記第２の硬化工程からなる工程を少なくとも１回実行した後は、前記測定工程、前記記憶工程、前記第２の押圧工程、及び前記第２の硬化工程を繰り返し実行して接合を行うことを特徴とする請求項３に記載の半導体接合方法。
  6. 前記第２の押圧工程において、前記記憶工程の複数回の実行により得られた複数の前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量の平均値に基づいて前記半導体チップと前記基板との間隔をオフセットすることを特徴とする請求項３乃至５の何れかに記載の半導体接合方法。
  7. 半導体チップと基板との間にスペーサ及び接合材を介在させた状態で前記半導体チップと前記基板とを接合する半導体接合装置であって、
    前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に関する情報を求め、予め求められた前記接合材の硬化収縮情報に基づいて、前記半導体チップと前記基板との間隔をオフセットして接合時の間隔を制御する制御部を具備することを特徴とする半導体接合装置。
  8. 前記予め求められた接合材の硬化収縮情報を記憶する記憶部を更に具備することを特徴とする請求項７に記載の半導体接合装置。
  9. 半導体チップと基板との間にスペーサ及び接合材を介在させた状態で、前記半導体チップと前記基板とを接合する半導体接合装置であって、
    前記半導体チップを保持するツールと、
    前記基板を保持するステージと、
    前記ツールの推力を調整することで前記半導体チップを前記基板に押圧する押圧部と、
    前記ツールの押圧方向への変位量を測定する変位センサと、
    前記変位センサの前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量を記憶する記憶部と、
    前記記憶部に記憶された前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に基づいて前記ツールの押圧方向への位置制御を行う制御部とを具備し、
    前記制御部は、前記変位センサの前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に応じたオフセット量をもって前記半導体チップと前記基板との間隔をオフセットするように前記押圧部を制御することを特徴とする半導体接合装置。
  10. 前記記憶部には、前記変位センサの複数の前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量が記憶されることを特徴とする請求項９に記載の半導体接合装置。
  11. 前記制御部は、前記記憶部に記憶された前記複数の前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量のうち、最新の前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量に基づいて前記ツールの押圧方向への位置制御を行うことを特徴とする請求項１０に記載の半導体接合装置。
  12. 前記制御部は、前記記憶部に記憶された前記複数の前記接合材の硬化収縮に伴う前記半導体チップと前記基板との間隔の変位量の平均値に基づいて前記ツールの押圧方向への位置制御を行うことを特徴とする請求項１０に記載の半導体接合装置。
JP2004060768A 2004-03-04 2004-03-04 半導体接合方法及び接合装置 Expired - Fee Related JP4530688B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004060768A JP4530688B2 (ja) 2004-03-04 2004-03-04 半導体接合方法及び接合装置
US11/070,116 US20050196897A1 (en) 2004-03-04 2005-03-02 Method and apparatus for joining semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004060768A JP4530688B2 (ja) 2004-03-04 2004-03-04 半導体接合方法及び接合装置

Publications (2)

Publication Number Publication Date
JP2005252008A JP2005252008A (ja) 2005-09-15
JP4530688B2 true JP4530688B2 (ja) 2010-08-25

Family

ID=34909213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004060768A Expired - Fee Related JP4530688B2 (ja) 2004-03-04 2004-03-04 半導体接合方法及び接合装置

Country Status (2)

Country Link
US (1) US20050196897A1 (ja)
JP (1) JP4530688B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201133B2 (en) 2018-11-28 2021-12-14 Samsung Display Co., Ltd. Bonding apparatus and method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6128337B2 (ja) * 2014-10-23 2017-05-17 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法及び製造装置
US9929121B2 (en) * 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321069A (ja) * 1996-05-29 1997-12-12 Toshiba Mechatronics Kk ペレットボンディング方法及び装置
JPH10313013A (ja) * 1997-05-09 1998-11-24 Mitsubishi Electric Corp ボンディング装置及びボンディング方法並びに半導体装置の製造方法
JP2000252324A (ja) * 1999-03-02 2000-09-14 Canon Inc 半導体パッケージおよび半導体パッケージ製造方法
JP2000332391A (ja) * 1999-05-21 2000-11-30 Hitachi Chem Co Ltd Ｉｃチップの接続方法
JP2001135647A (ja) * 1999-11-08 2001-05-18 Shibaura Mechatronics Corp ペレットボンディング方法および装置
JP2002043335A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp ボンディング装置及び方法
JP2002280615A (ja) * 2001-03-15 2002-09-27 Citizen Electronics Co Ltd 発光ダイオード

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2955435B2 (ja) * 1992-12-01 1999-10-04 株式会社東芝 マウント装置
US5985064A (en) * 1996-11-28 1999-11-16 Matsushita Electric Industrial Co., Ltd. Chip compression-bonding apparatus and method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321069A (ja) * 1996-05-29 1997-12-12 Toshiba Mechatronics Kk ペレットボンディング方法及び装置
JPH10313013A (ja) * 1997-05-09 1998-11-24 Mitsubishi Electric Corp ボンディング装置及びボンディング方法並びに半導体装置の製造方法
JP2000252324A (ja) * 1999-03-02 2000-09-14 Canon Inc 半導体パッケージおよび半導体パッケージ製造方法
JP2000332391A (ja) * 1999-05-21 2000-11-30 Hitachi Chem Co Ltd Ｉｃチップの接続方法
JP2001135647A (ja) * 1999-11-08 2001-05-18 Shibaura Mechatronics Corp ペレットボンディング方法および装置
JP2002043335A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp ボンディング装置及び方法
JP2002280615A (ja) * 2001-03-15 2002-09-27 Citizen Electronics Co Ltd 発光ダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201133B2 (en) 2018-11-28 2021-12-14 Samsung Display Co., Ltd. Bonding apparatus and method

Also Published As

Publication number Publication date
US20050196897A1 (en) 2005-09-08
JP2005252008A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
KR102580501B1 (ko) 기판을 결합하기 위한 방법 및 장치
KR101367399B1 (ko) 임프린트 장치 및 물품 제조방법
US7785091B2 (en) Processing apparatus and device manufacturing method
JP2004512670A (ja) オプトエレクトニック素子及びその製造方法
JPWO2003041478A1 (ja) 実装装置および実装方法
CN101901770A (zh) 集成电路封装结构的制造方法
JP4530688B2 (ja) 半導体接合方法及び接合装置
JP5078007B2 (ja) 電子部品パッケージの気密封止方法及び気密封止装置
US20060099809A1 (en) Method of flip-chip mounting a semiconductor chip and mounting apparatus using the same
JP7148106B2 (ja) アライメント方法、接合方法、樹脂成形方法、接合装置、樹脂成形装置および基板
KR20120037500A (ko) 기판의 접합 장치, 기판의 접합 방법 및 기판 접합 헤드
JP5051021B2 (ja) 電子部品の製造装置および製造方法
JP5256409B2 (ja) 転写方法および転写装置
JP2004115545A (ja) 位置制御型接着接合方法及びその装置
WO2001091534A1 (fr) Dispositif de montage de puces et procede d'alignement associe
JP4307897B2 (ja) 接合方法、接合装置及び該接合装置を用いた部品接合装置
CN114450160B (zh) 用于实现粘结结合的方法和用于实现粘结结合的支撑板
JP7188316B2 (ja) カメラモジュールの製造方法
US7456050B2 (en) System and method for controlling integrated circuit die height and planarity
WO2023243227A1 (ja) 光導波路の接続方法及び光導波路接続装置
JP2008300508A (ja) 圧着装置および電子装置の製造方法
JP2006224193A (ja) 電子装置及び電子装置の製造方法
JP2009134320A (ja) 光モジュールの製造方法
JP2008175656A (ja) プローブカード及びその製造方法
JP7352317B2 (ja) ボンディング装置及びボンディングヘッド調整方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100608

R151 Written notification of patent or utility model registration

Ref document number: 4530688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees