JP4529390B2 - スイッチング型増幅器並びにその補正制御回路及び方法 - Google Patents
スイッチング型増幅器並びにその補正制御回路及び方法 Download PDFInfo
- Publication number
- JP4529390B2 JP4529390B2 JP2003275561A JP2003275561A JP4529390B2 JP 4529390 B2 JP4529390 B2 JP 4529390B2 JP 2003275561 A JP2003275561 A JP 2003275561A JP 2003275561 A JP2003275561 A JP 2003275561A JP 4529390 B2 JP4529390 B2 JP 4529390B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- output
- voltage
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
Claims (3)
- 電源に接続される電源入力端子と、グランドとの間に直列接続され、上記電源の電源電圧を分圧するための第1の分圧抵抗及び第2の分圧抵抗と、
上記第1の分圧抵抗と上記第2の分圧抵抗とによって分圧された上記電源の電源電圧の上記第1の分圧抵抗と上記第2の分圧抵抗との接続点における分圧値を、当該分圧値を減衰させるための減衰割合に基づいて減衰させることによって、信号入力端子から入力された入力信号を補正するための補正信号を生成し、生成した補正信号を出力する減衰手段と、
上記信号入力端子から入力された入力信号から上記減衰手段から出力された補正信号を減算し、減算して得られた補正済み入力信号を出力する補正手段と、
上記補正手段から出力された補正済み入力信号に応じて上記電源の電源電圧をスイッチングすることにより、上記補正済み入力信号を増幅して、増幅した補正済み入力信号を信号出力端子から外部に出力する信号増幅手段と、
上記電源入力端子に接続されたオン/オフスイッチと、
上記電源入力端子と上記オン/オフスイッチとの間に接続され、上記オン/オフスイッチがオンの状態に切り替えられた場合に、上記電源から最大消費電流が出力されるように抵抗値が設定された負荷抵抗と、
上記信号増幅手段が動作を開始した動作開始時、又は上記信号増幅手段の増幅動作が停止している動作停止時に、上記オン/オフスイッチをオンの状態に切り換えて、上記電源から上記負荷抵抗に最大消費電流を出力させ、上記電源から上記負荷抵抗に最大消費電流を出力させた時の電源電圧を検出する電源電圧検出手段と、
上記電源電圧検出手段によって検出された上記最大消費電流を出力させたときの電源電圧と、上記オン/オフスイッチがオフの状態に切り換えられた場合の電源電圧と、上記予め設定された負荷抵抗の抵抗値とに基づいて、上記電源の出力インピーダンスを算出する出力インピーダンス算出手段と、
上記出力インピーダンス算出手段により算出された出力インピーダンスに基づき、上記減衰割合を算出する減衰割合算出手段と、
上記減衰割合算出手段により算出された減衰割合を上記減衰手段に出力する減衰割合出力手段と
を備えるスイッチング型増幅器。 - 電源から出力される電源電圧を信号入力端子から入力された入力信号に応じてスイッチングすることにより当該入力信号を増幅した信号を出力するスイッチング型増幅器に対して、補正制御を行う補正制御回路において、
電源に接続される電源入力端子とグランドとの間に直列に接続され、上記電源の電源電圧を分圧するための第1の分圧抵抗及び第2の分圧抵抗によって分圧された、上記第1の分圧抵抗と上記第2の分圧抵抗との接続点における分圧値を、当該分圧値を減衰させるための減衰割合に基づいて減衰させることによって、上記信号入力端子から入力された入力信号を補正するための補正信号を生成し、生成した補正信号を出力する減衰手段と、
上記信号入力端子から入力された入力信号から上記減衰手段から出力された補正信号を減算し、減算して得られた補正済み入力信号を出力する補正手段と、
上記スイッチング型増幅器が動作を開始した動作開始時、又は上記スイッチング型増幅器の増幅動作が停止している動作停止時に、上記電源から電流を入力するための電源入力端子に接続されたオン/オフスイッチをオンの状態に切り換えて、上記電源入力端子とオン/オフスイッチとの間に接続され、上記オン/オフスイッチがオンの状態に切り換えられた場合に上記電源から最大消費電流が出力されるように抵抗値が設定された負荷抵抗に上記電源から最大消費電流を出力させ、上記電源から上記負荷抵抗に最大消費電流を出力させた時の電源電圧を検出する電源電圧検出手段と、
上記電源電圧検出手段によって検出された上記最大消費電流を出力させたときの電源電圧と、上記オン/オフスイッチがオフの状態に切り換えられた場合の電源電圧と、上記予め設定された負荷抵抗の抵抗値とに基づいて、上記電源の出力インピーダンスを算出する出力インピーダンス算出手段と、
上記出力インピーダンス算出手段により算出された出力インピーダンスに基づき、上記減衰割合を算出する減衰割合算出手段と、
上記減衰割合算出手段により算出された減衰割合を上記減衰手段に出力する減衰割合出力手段と
を備えるスイッチング型増幅器の補正制御回路。 - 電源から出力される電源電圧を信号入力端子から入力された入力信号に応じてスイッチングすることにより当該入力信号を増幅した信号を出力するスイッチング型増幅器に対して、補正制御を行う補正制御方法において、
電源に接続される電源入力端子とグランドとの間に直列に接続され、上記電源の電源電圧を分圧するための第1の分圧抵抗及び第2の分圧抵抗によって分圧された、上記第1の分圧抵抗と上記第2の分圧抵抗との接続点における分圧値を、当該分圧値を減衰させるための減衰割合に基づいて減衰させることによって、上記信号入力端子から入力された入力信号を補正するための補正信号を生成する減衰ステップと、
上記信号入力端子から入力された入力信号から上記減衰ステップで生成された補正信号を減算して補正済み入力信号を得る補正ステップと、
上記スイッチング型増幅器の動作が開始された動作開始時、又は上記スイッチング型増幅器の増幅動作が停止している動作停止時に、上記電源から電流を入力するための電源入力端子に接続されたオン/オフスイッチをオンの状態に切り換えて、上記電源入力端子とオン/オフスイッチとの間に接続され、上記オン/オフスイッチがオンの状態に切り換えられた場合に上記電源から最大消費電流が出力されるように抵抗値が設定された負荷抵抗に上記電源から最大消費電流を出力させ、上記電源から上記負荷抵抗に最大消費電流を出力させた時の電源電圧を検出する電源電圧検出ステップと、
上記電源電圧検出ステップで検出された上記最大消費電流を出力させたときの電源電圧と、上記オン/オフスイッチがオフの状態に切り換えられた場合の電源電圧と、上記予め設定された負荷抵抗の抵抗値とに基づいて、上記電源の出力インピーダンスを算出する出力インピーダンス算出ステップと、
上記出力インピーダンス算出ステップで算出された出力インピーダンスに基づき、上記減衰割合を算出する減衰割合算出ステップと、
上記減衰割合算出ステップで算出された減衰割合を上記減衰ステップで実行する分圧値を減衰させるための減衰割合として設定する減衰割合設定ステップと
を含むスイッチング型増幅器の補正制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003275561A JP4529390B2 (ja) | 2003-07-16 | 2003-07-16 | スイッチング型増幅器並びにその補正制御回路及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003275561A JP4529390B2 (ja) | 2003-07-16 | 2003-07-16 | スイッチング型増幅器並びにその補正制御回路及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005039623A JP2005039623A (ja) | 2005-02-10 |
JP4529390B2 true JP4529390B2 (ja) | 2010-08-25 |
Family
ID=34212169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003275561A Expired - Fee Related JP4529390B2 (ja) | 2003-07-16 | 2003-07-16 | スイッチング型増幅器並びにその補正制御回路及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4529390B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2012125252A (ru) * | 2009-11-19 | 2013-12-27 | Конинклейке Филипс Электроникс Н.В. | Система источника питания |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2732616B2 (ja) * | 1988-11-04 | 1998-03-30 | 株式会社東芝 | パルス幅変調装置 |
JP2002017098A (ja) * | 2000-06-29 | 2002-01-18 | Nissan Motor Co Ltd | 電動機制御装置 |
JP2002151974A (ja) * | 2000-11-14 | 2002-05-24 | Ari:Kk | パルス幅変調アンプ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1127977A (ja) * | 1997-07-04 | 1999-01-29 | Nippon Otis Elevator Co | エレベータの速度制御装置並びにエレベータの速度制御プログラムを記録した記録媒体 |
DE60211872T2 (de) * | 2001-03-26 | 2006-10-26 | Harman International Industries, Incorporated, Northridge | Pulsbreitemodulationsverstärker mit digitalem signalprozessor |
-
2003
- 2003-07-16 JP JP2003275561A patent/JP4529390B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2732616B2 (ja) * | 1988-11-04 | 1998-03-30 | 株式会社東芝 | パルス幅変調装置 |
JP2002017098A (ja) * | 2000-06-29 | 2002-01-18 | Nissan Motor Co Ltd | 電動機制御装置 |
JP2002151974A (ja) * | 2000-11-14 | 2002-05-24 | Ari:Kk | パルス幅変調アンプ |
Also Published As
Publication number | Publication date |
---|---|
JP2005039623A (ja) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10637423B2 (en) | Tracking and correcting gain of open-loop driver in a multi-path processing system | |
US7286010B2 (en) | Systems and methods for over-current protection | |
JP5903638B2 (ja) | 増幅装置 | |
US9019012B2 (en) | Amplifier circuit with offset control | |
TWI360294B (en) | Amplifier | |
CN107005207B (zh) | 具有可调节斜升/斜降增益以最小化或消除气爆噪声的放大器 | |
JP2005223717A (ja) | オーディオアンプ | |
EP2802074B1 (en) | Amplifier circuit and amplification method | |
US7113030B2 (en) | Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof | |
EP3913799A1 (en) | Chopper amplifiers with multiple sensing points for correcting input offset | |
GB2496664A (en) | A digital offset-cancelling loop for a class-D amplifier | |
JP6269423B2 (ja) | 電力増幅装置および電力増幅方法 | |
JP4529390B2 (ja) | スイッチング型増幅器並びにその補正制御回路及び方法 | |
JP6229628B2 (ja) | 電力増幅装置および電力増幅方法 | |
JP4281004B2 (ja) | Pwmパワーアンプ及びその制御方法 | |
JP4322889B2 (ja) | デジタルスイッチングアンプ | |
JP3112912B2 (ja) | 高周波増幅器の電力制御回路 | |
JP3875105B2 (ja) | デジタルスイッチングアンプ | |
EP3531555A1 (en) | Method for suppressing high frequency noise in output by a class d amplifier and class d amplifier | |
KR100443844B1 (ko) | 솔레노이드 밸브의 구동장치 | |
JP2003142956A (ja) | スイッチングアンプ装置 | |
JP3539782B2 (ja) | 制御回路 | |
JP5056581B2 (ja) | 負帰還増幅器 | |
JP2002237734A (ja) | 抵抗ラダー型電子ボリューム | |
JP2005123939A (ja) | Pwm増幅器のゲインコントロール方法およびネガティブフイードバック量コントロール方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |