JP4522547B2 - 微細加工のシミュレーション方法 - Google Patents
微細加工のシミュレーション方法 Download PDFInfo
- Publication number
- JP4522547B2 JP4522547B2 JP2000186864A JP2000186864A JP4522547B2 JP 4522547 B2 JP4522547 B2 JP 4522547B2 JP 2000186864 A JP2000186864 A JP 2000186864A JP 2000186864 A JP2000186864 A JP 2000186864A JP 4522547 B2 JP4522547 B2 JP 4522547B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- calculation
- shape
- simulation
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の属する技術分野】
本発明は、微細加工形状のシミュレーション方法に関し、特に、電子ビーム描画法によるフォトマスク製造における、微細加工のシミュレーション方法に関する。
【0002】
【従来の技術】
近年、半導体素子(チップ)の高密度化、高機能化は激しく、これに伴い、ウエハへ直接縮小投影するためのレチクル等のフォトマスクについても、ますます、微細で且つ精度の良いものが求められるようになってきた。
レチクル等のフォトマスクは、通常、石英ガラス基板等の透明基板の一面に遮光性の金属薄膜を設けた基板(ブランクスとも言う)の金属薄膜上に塗布、乾燥され、形成された感光性のレジスト上に、描画装置により電離放射線を所定の領域のみに照射して潜像を形成し、これを現像して、電離放射線の照射領域に対応した、所望の形状のレジストパターン得た後、更に、レジストパターンを耐エッチングレジストとして、金属薄膜をレジストパターン形状に加工することにより得られる。
描画装置としては、EB描画装置、エキシマレーザ描画装置等が用いられ、それぞれに対応したプロセス処理が行われている。
【0003】
特に、EB描画装置を用い電子線描画を行うフォトマスク作製プロセスにおいては、上記のように、フォトマスクの高精度化が求められる中、以下のような目的で、予め、処理条件に対応したレジストの解像性、断面形状等の情報を精確に得ることが必要になってきて、電子線リソグラフィーシミュレーションも開発されるようになってきた。
尚、電子線シミュレーションの理論自体は文献1(S. M. SZE:「VLSITechnology」、Second Edition、MacGraw−Hill、1988)にみられるように約20年前に確立しており、商用版も活用されている。
▲1▼実製造前での品質把握
▲2▼所望の精度および歩留まりを得るためのプロセス条件の確立
▲3▼新型レジスト材料の開発
▲4▼電子線近接効果補正およびその効果の確認
▲5▼電子ビーム描画装置の設計・改良
【0004】
しかし、シミュレーションを行なうにあたり膨大なメモリ空間を必要とし、最近のパソコンやワークステーションに実装できるメモリ容量が大きくなったとはいうものの、実用的な描画寸法のシミュレーションを行なうレベルには程遠い。
また、最近のパソコンOSでは仮想記億をサポートし、実装メモリ以上のメモリ空間で計算が可能であるが、現実にはパフオーマンスが極端に低下し、ただでさい計算負荷が大きい処理であるのに一層の処理時問の肥大化を招く。
これに対し、本願発明者らは、先の出願(特願2000−37507)にて、計算負荷を削減しワークメモリ容量をあわせて削減することができる微細加工形状のシミュレーション方法を提案したが、計算できるサイズが従来に比べ大きくなるとはいえ、限界があり、この方法でも実用寸法のシミュレーションを行なうには困難であった。
【0005】
一方、描画データを領域分割して繰り返し計算する方法が容易に考えられるが、分割境界部で計算結果が不連続になるという問題に遭遇する。
ワークメモリの範囲内に計算対象領域を分割して処理する方法においては、分割領域外の図形による下記(1)の近接効果の影響と、下記(2)の分割領域に隣接する境界領域による現像処理の影響の2点を考慮する必要があるためであるが、これらに対応できる方法がまだないためである。
(1)分割領域外の図形による近接効果の影響・電子線の近接効果により領域外に存在する図形に対して描画を行なったときの電子線エネルギーが領域内に まわりこむ効果を考慮する必要がある。これは加速電圧によりかなり離れていても影響を及ぼす。
(2)分割領域の境界部で領域外における現像の進行度が領域内の現像を加速させる効果があることを考慮する必要がある。影響は隣接部にとどまる。(特にネガ型レジストを用いる場合)
【0006】
【発明が解決しようとする課題】
上記のように、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための電子線リソグラフィーシミュレーションにおいては、(1)計算、負荷が大きい、(2)必要とするメモリ容量が膨大となる、(3)シミュレーション条件部分変更に対する再計算負荷がかかる、等の問題があり、その対応が求められていた。
本発明は、これらに対応できる、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための微細加工のシミュレーション方法を提供しようとするものである。
更に具体的には、描画データを領域分割して繰り返し計算する、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための微細加工のシミュレーション方法であって、分割境界部で計算結果が不連続にならず、大サイズのシミュレーションを可能にする方法を提供しようとするものである。
【0007】
【課題を解決するための手段】
本発明の微細加工のシミュレーション方法は、平坦な媒体の断面方向に微細加工を施すために準備された複数の閉図形で構成される2次元の描画データ内の指定されたシミュレーション領域に対して、1次元方向または2次元方向に隙間なく複数の分割計算領域に分割する領域分割処理を行なった後、領域分割処理で作成された全ての分割計算領域に対して、それぞれ、(a)その領域を含み前記シミュレーション領域の範囲内で周辺部を、分割計算領域外にある周辺境界部におけるプロセス進行度合いが分割計算領域内に対して影響を及ぼす加工代に相当する所定の距離Lだけ、外側に拡大させた実計算領域を設定する実計算領域設定処理と、(b)その領域を含み前記シミュレーション領域の範囲内で周辺部を、実計算領域外にある閉図形に基づく描画処理により実計算領域内のプロセス進行度に対して影響を及ぼす近接効果の、及ぶ範囲を決める量に相当する所定の距離M(M>L)だけ、外側に拡大させた対象図形領域を設定する対象図形領域設定する対象図形領域設定処理と、(c)前記2次元の描画データから、設定された対象図形領域に含まれるか、または交差する全ての閉図形を選出する対象図形選出処理と、(d)実計算領域において、選出された閉図形のみが描画されるという前提で所定のプロセス条件に基づいて所定の形状シミュレーションを行い、実計算領域に対応する予測形状を構築する予測形状構築処理と、(e)構築された予測形状から分割計算領域外の周辺領域を削除しトリミング形状を得る形状トリミング処理とを実行し、更に、各分割計算領域に対応して得られたトリミング形状の全てを、シミュレーション領域内の対応するl次元方向または2次元方向に配置し、シミュレーション領域内の全領域における全体予測形状を構築する予測形状合成処理を行なうものであり、前記予測形状構築処理が、媒体に照射されたエネルギービームにより媒体のある平面位置の断面方向に蓄積されたエネルギー量の分布、及び平面位置の近傍に照射されたエネルギービームにより平面位置の断面方向に回り込んだエネルギー量の分布との合算値を算出するエネルギー蓄積分布算出処理と、エネルギー蓄積量に基づいて媒体の平面位置の断面一方向に進行する化学的な溶解処理により形成される物理的な欠損分布を算出する、あるいは平面位置の近傍における断面方向の欠損分布に基づいて化学的な溶解処理を加速させるような制御を行う形状欠損算出処理とで構成されるもので、且つ、前記媒体が電子線レジストであり、エネルギービームが電子ビームであり、化学的な溶解処理が前記電子線レジストの現像処理であり、所定の距離Lが電子線レジスト現像の加工代であり、所定の距離Mが電子線の近接効果の範囲を決める量であることを特徴とするものである。
また、上記の微細加工のシミュレーション方法であって、予測形状合成段階が3次元のトリミング形状を2次元方向に配置するようにしていることを特徴とするものである。
また、上記いずれか1項に記載の微細加工のシミュレーション方法であって、予測形状合成処理が複数のプロセス処理時間に対応する複数の全体予測形状を算出するとき、プロセス処理時間が異なる一部のトリミング形状を混在させるようにしていることを特徴とするものである。
【0008】
【作用】
本発明の微細加工のシミュレーション方法は、このような構成にすることにより、従来の、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための電子線リソグラフィーシミュレーションにおける、(1)計算、負荷が大きい、(2)必要とするメモリ容量が膨大となる、(3)シミュレーション条件部分変更に対する再計算負荷がかかる、等の問題を解決できる微細加工形状のシミュレーション方法の提供を可能とするものである。更に具体的には、描画データを領域分割して繰り返し計算する、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための微細加工形状のシミュレーション方法であって、分割境界部で計算結果が不連続にならず、大サイズのシミュレーションを可能にする方法の提供を可能とするものである。
詳しくは、平坦な媒体の断面方向に微細加工を施すために準備された複数の閉図形で構成される2次元の描画データ内の指定されたシミュレーション領域に対して、1次元方向または2次元方向に隙間なく複数の分割計算領域に分割する領域分割処理を行なった後、領域分割処理で作成された全ての分割計算領域に対して、それぞれ、(a)その領域を含み前記シミュレーション領域の範囲内で周辺部を、分割計算領域外にある周辺境界部におけるプロセス進行度合いが分割計算領域内に対して影響を及ぼす加工代に相当する所定の距離Lだけ、外側に拡大させた実計算領域を設定する実計算領域設定処理と、(b)その領域を含み前記シミュレーション領域の範囲内で周辺部を、実計算領域外にある閉図形に基づく描画処理により実計算領域内のプロセス進行度に対して影響を及ぼす近接効果の、及ぶ範囲を決める量に相当する所定の距離M(M>L)だけ、外側に拡大させた対象図形領域を設定する対象図形領域設定する対象図形領域設定処理と、(c)前記2次元の描画データから、設定された対象図形領域に含まれるか、または交差する全ての閉図形を選出する対象図形選出処理と、(d)実計算領域において、選出された閉図形のみが描画されるという前提で所定のプロセス条件に基づいて所定の形状シミュレーションを行い、実計算領域に対応する予測形状を構築する予測形状構築処理と、(e)構築された予測形状から分割計算領域外の周辺領域を削除しトリミング形状を得る形状トリミング処理とを実行し、更に、各分割計算領域に対応して得られたトリミング形状の全てを、シミュレーション領域内の対応するl次元方向または2次元方向に配置し、シミュレーション領域内の全領域における全体予測形状を構築する予測形状合成処理を行なうものであり、前記予測形状構築処理が、媒体に照射されたエネルギービームにより媒体のある平面位置の断面方向に蓄積されたエネルギー量の分布、及び平面位置の近傍に照射されたエネルギービームにより平面位置の断面方向に回り込んだエネルギー量の分布との合算値を算出するエネルギー蓄積分布算出処理と、エネルギー蓄積量に基づいて媒体の平面位置の断面一方向に進行する化学的な溶解処理により形成される物理的な欠損分布を算出する、あるいは平面位置の近傍における断面方向の欠損分布に基づいて化学的な溶解処理を加速させるような制御を行う形状欠損算出処理とで構成されるもので、且つ、前記媒体が電子線レジストであり、エネルギービームが電子ビームであり、化学的な溶解処理が前記電子線レジストの現像処理であり、所定の距離Lが電子線レジスト現像の加工代であり、所定の距離Mが電子線の近接効果の範囲を決める量であることにより、これを達成している。
【0009】
本発明は、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための微細加工形状のシミュレーション方法として開発されたが、レジストを用いた微細加工技術・リソグラフィー一般に適用できる。
媒体としてはフォトマスク以外にも適用でき、例えばシリコンウエハへの、EB描画装置を用いた直接描画による半導体製造プロセス、電子線マスクを用いた電子線露光によるウエハ転写プロセスにも適用できる。
また、本発明は、電子ビーム以外のレーザビーム、X線ビーム、イオンビームを描画線源とした場合にも適用できる。
また、本発明は、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストのベーキング(特にPEB)を考慮したプロセスや、エッチングプロセスにも適用できる。
【0010】
【発明の実施の形態】
本発明の実施の形態の1例を挙げ、図に基づいて説明する。
図1は本発明の微細加工のシミュレーション方法の実施の形態の1例の概略工程図で、図2は領域分割処理と、各分割計算領域とそれに対応した実計算領域、対象図形領域、および対象図形選出を説明するための図で、図3は図1に示す処理の1例を模式的に示した概略工程図で、図4は図1に示す予測形状構築処理の1例のフロー図で、図5は図4を模式的に示した概略工程図で、図6は電子線描画による試料への3次元エネルギー蓄積分布と、現像プロセスを説明するための概略図で、図7はセル・リムーバル法を説明するための図で、図8は散乱シミュレーション(モンテカルロ法)と非弾性散乱損失エネルギー等を説明するための概略図で、図9は別の図1に示す予測形状構築処理例のフロー図で、図10は図9を模式的に示した概略工程図で、図11は近接画素分布ヒストグラム計算を説明するための図ある。
尚、図1中のS11〜S21、図4中のS410〜S460、図6中のS505〜S560、図8中のS810〜S890、図9中のS911〜S940、S9141、S9142は処理ステップを示す。
図 2、図3中、110はレジスト(加工媒体)、120は加工面全体、125、125Aは分割計算領域、127は実計算領域、129は対象図形領域、130は描画閉図形、135は対象図形、210は2次元描画データ、220はシミュレーション領域(描画領域でもある)、221、222は分割計算領域、230は分割線、240はセルである。
また、図11中、310は描画される領域(閉図形部でもある)、320は画素、325は注目する画素である。
【0011】
本例の微細加工のシミュレーション方法は、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスにおける、表面部を選択的に電子線描画されたポジティブレジストの現像形状のシミュレーション方法である。
図1を基に説明する。
先ず、平坦な加工媒体であるレジストの断面方向に微細加工を施すために準備された複数の閉図形で構成される、EB描画装置用の、X、Y2次元の描画データ(S10)内の指定されたシミュレーション領域に対して、1次元方向または2次元方向に隙間なく複数の分割計算領域に分割する領域分割処理を行なう。(S11)
図2(a)に示す様に、レジスト(加工媒体)110の加工面120には、EB描画装置用の、X、Y2次元の描画データにより、その閉図形に対応して多数の描画閉図形が描画されるが、これを複数の分割計算領域に隙間なく分ける。
図2(a)全体がシミュレーション領域で、図2(b)ではそのシミュレーション領域を12個の分割計算領域に分けたものである。
分割計算領域の設定は、ワークメモリの範囲内でできるだけ大きいサイズを選ぶ。例えば、フークメモリ64M、XYZ方向の計算分解能(1セルの各方向単位長さ)を5nmとするとき、X:l.5×Y:1.5×Z:0.4〔μm]とする。(セル個数が300×300×80となり1セルを8バイトとすると56Mになる。)
【0012】
次いで、分割された全ての分割計算領域に対して、それぞれ、以下の処理を行なう。
まず、分割計算領域を含みシミュレーション領域の範囲内で周辺部を所定の距離Lだけ外側に拡大させた実計算領域を設定する。(S14)
図2(b)に示す分割計算セル125Aの場合、そのXY両外側に領域をLだけ拡大して実計算領域を設定する。
この場合、点線領域127が実計算領域に当たる。
所定の距離Lは、分割計算領域外にある周辺境界部におけるプロセス進行度合いが分割計算領域内に対して影響を及ぼす加工代に相当するものである。
通常、セルリムーバル法の現像計算においては、Lは1〜2セル分の長さとする。(分割計算領域が300×300×80の場合、各方向外側に2セル延長し304×304×80となる。)
【0013】
次いで、その分割計算領域を含みシミュレーション領域の範囲内で周辺部を所定の距離M(M>L)だけ外側に拡大させた対象図形領域を設定する。(S15)
図2(b)に示す分割計算セル125Aの場合、そのXY両外側に領域をMだけ拡大して対象図形領域を設定する。
この場合、点線領域129が対象図形領域に当たる。
所定の距離Mは、実計算領域外にある閉図形に基づく描画処理により実計算領域内のプロセス進行度に対して影響を及ぼす近接効果の、及ぶ範囲を決める量に相当する。
電子線の近接効果の及ぶ分Mだけ分割計算領域を拡大しその範囲に交差する図形を計算対象にする。
近接効果の及ぶ範囲を決める量Mを0.5〔μm]とすれば、X:l.5×Y:1.5×Z:0.4〔μm]に分割計算領域が設定されている場合は、X:2.5×Y:2.5の範囲に交差する図形(領域内の図形および一部が領域にかかっているものを含む)を計算の対象とする。
【0014】
次いで、2次元の描画データから設定された対象図形領域129に含まれるか、または交差する全ての閉図形を選出する。(S16)
この場合、対象図形領域129から選出される閉図形は、図2(b)の斜線部の閉図形である。
【0015】
次いで、実計算領域において、前記選出された閉図形のみが描画されるという前提で所定のプロセス条件に基づいて形状シミュレーションを行い、実計算領域に対応する予測形状を構築する。(S17)
予測形状を構築は、図4に示すような従来より公知の、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための微細加工形状のシミュレーション方法が適用できる。
これを、以下簡単に説明する。
処理は分割計算領域から得られた実計算領域127に対して行なうものである。
先ず、2次元描画データ(S410)を元に、描画領域ラスター変換(S420)を行い、ラスター変換され得られた各画素F(x,y)について、それぞれ、描画する画素の場合値1、描画しない画素の場合値0としておき、これと、モンテカルロ法による電子線飛跡計算から得られた、単体電子線による媒体内への蓄積エネルギー分布E(z,r)から(S440)、対象とする描画データ毎に、その都度、3次元の各セルの蓄積エネルギーU(x,y,z)を求めていた。
(S450)
描画閉図形データにそって、下記の式に示すような畳み込み演算により3次元の各セルの蓄積エネルギーU(x,y,z)求める。
U(x,y,r)=Σj Σi F(x+i,y+j)×E(z,r)
但し、r=(i2 +j2 )1/2
そして、現像処理の最小単位である各セルに蓄積される蓄積エネルギーU(x,y,z)に対応して、各セル毎に現像速度を、Drillの式、Mackの式を用い決めた後、セル・リムーバル法により、予測形状を構築していた。
尚、上記、図4に示すような従来より公知の、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための微細加工形状のシミュレーション方法を、模式的に示したのが図5である。
図5の説明は省く。
【0016】
次いで、構築された予測形状から分割計算領域外の周辺領域を削除しトリミング形状を得る。(S18)
このようにして、分割計算領域に対応した予測形状を構築される。
全ての分割計算領域に対し、予測形状を構築するまで、この処理を繰り返し、(S19,S21)全ての分割計算領域に対し、予測形状を構築した後、各分割計算領域に対応して得られたトリミング形状の全てを、シミュレーション領域内の対応するl次元方向または2次元方向に配置し、シミュレーション領域内の全領域における全体予測形状を構築する。(S20)
【0017】
分割計算領域が2つの場合について模式的に示した図3に基づいて、本例を更に説明する。
2次元描画データ210を分割計算領域221と222に2分割し、(図3(a))、分割計算領域221と222に対して、それぞれ、実計算領域、対象図形領域を計算し、且つ、対象図形を選出しておく。
220がシミュレーション領域である。
そして、各分割計算領域の実計算領域に対し、それぞれ、公知の、モンテカルロ法による電子散乱計算(図3(b))から得られた、単体電子線による媒体内への蓄積エネルギー分布E(z,r)から、対象とする描画データ毎に、その都度、蓄積エネルギーを求め、総和を3次元の各セルの蓄積エネルギーU(x,y,z)として求める。
図3(c1)、図3(c2)は、それぞれ、各分割計算領域の実計算領域に対応した加工媒体(レジスト)の各セルに蓄積されたエネルギー量を、濃淡で表したもので、濃い部分はエネルギー量が大で、薄い部分はエネルギー量である。
次いで、蓄積エネルギーU(x,y,z)に対応して、各セル毎に現像速度を、Drillの式、Mackの式を用い決めておき、セル・リムーバル法により、予測形状を構築する。
図3(c1)、図3(c2)の予測形状は、それぞれ、図3(d1)、図3(d2)として得られる。
次いで、分割計算領域に合せた予測形状を得る。
図3(e1)、図3(e2)は、それぞれ、図3(d1)、図3(d2)をトリミングして得た予測形状である。
次いで、図3(d1)、図3(d2)にそれぞれ示す分割計算領域に合せた予測形状を、所定の位置にて配列して、シミュレーション領域220内の全領域における全体予測形状を構築する。
図3(f)に示す形状が、がシミュレーション領域220内の全領域における全体予測形状である。
【0018】
次に、電子線描画による試料への3次元エネルギー蓄積分布と、現像プロセスを、図6に基づいて更に説明しておく。
先ず、描画する電子ビーム(電子線とも言う)の形状が設定されると(S505)、これと電子ビームの設定dose量より、電子ビーム(電子線とも言う)の形状に対応し、照射される単位の電子ビームの粒子分布が計算にて得ることができる。(S510)
尚、ビーム形状は、アパーチャを通るビームの投影像で、通常、ラスター型EB描画装置、ベクター型EB描画装置では、それぞれ、円形、四角形である。
次いで、試料(媒体とも言うが、本例ではフォトマスクである)の物理的仕様が設定されると(S515)、公知のモンテカルロ法による電子飛跡計算を行い、単体電子ビームの散乱をシミュレートし、これより、試料の各部に蓄積されるエネルギーを算出し、単体電子による試料内部での蓄積分布を得る。(S521)
尚、モンテカルロ法による電子飛跡計算(散乱シミュレーション)と、これより得られる、媒体内に3次元的に蓄積される蓄積エネルギー(非弾性散乱損失エネルギー)量の計算は、既に公知で、ここでは、そのフロー図8に挙げるに止め、説明を省く。
透明基板上にクロム層を遮光膜とし設け、さらにその上にレジストを設けたフォトマスク用基板である場合には、レジスト層、クロム層、透明基板、それぞれの分子構成、密度、厚さが、物理的仕様である。
尚、モンテカルロ法による電子飛跡の追跡対象の設定については、一次電子の前方散乱、一次電子の後方散乱、二次電子、オージェ電子、フォノン(振動、熱量)等、設定できる。
次いで、得られた電子ビームの粒子分布(S511)と、単位電子エネエルギー蓄積分布(S521)をデータとして用い、描画データに基づく形状に沿ってスキャニングして(S530)、試料内のおける3次元蓄積エネルギー分布を得る。(S540)
詳しくは、現像処理の最小単位であるセル毎に畳み込み演算して、試料内のおける3次元蓄積エネルギー分布を得る。
【0019】
このようにして、レジスト内の3次元蓄積エネルギー分布が得られるが、現像条件を設定し(S545)、Dillの式、Mackの式を用い、レジスト内の各セル毎に、それぞれ、現像速度を計算し、全体の現像速度分布を求める。(S550)
ここで言う現像条件とは、レジスト仕様、現像液濃度、温度等である。
【0020】
Dillの式は、セルf(x,y,z)に蓄積されるエネルギーをU(x,y,z)とした場合の、セルf(x,y,z)の現像速度R(x,y,z)を(1)式のように表すものである。
R(x,y,z)=
{A+B・U(x,y,z)n }[1−exp(−αz)]
+C・U(x,y,z)k +ε (1)
但し、A、B、n、α、C、εは定数であるが、実験による経験値である。
【0021】
Mackの式は、セルf(x,y,z)に蓄積されるエネルギーをU(x,y,z)とした場合の、セルf(x,y,z)の現像速度R(x,y,z)を(2)式のように表すものである。
R(x,y,z)=[Rmax{(a+1)(1−m)n }/
{a+(1−m)n }]+Rmin (2)
ここで、
m=e−CU(x,y,z) (3)
但し、Rmaxは完全に露光されたレジスト部の現像速度、Rminは完全に露光されていないレジスト部の現像速度を表し、Cは定数で、nは溶解選択性を示したもので、aは(4)式で表される定数である。
a=[(n+1)/(n−1)](1−mTH)n (4)
(4)式中、mTHはmの閾値である。
Mackの式の場合も、各定数は、実験による経験値である。
【0022】
次いで、現像条件を設定して、セル・リムーバル法により、レジストの表面に沿ってレジスト溶解像を計算する。(S560)
ここで言う現像条件とは、現像液流体条件、現像時間等である。
セル・リムーバル法は、Dillの式、Mackの式等を用い、各セルの現像速度を決めた後、設定時間までの時間を細かいステップ時間に分割し、各セルに対して、ステップ時間の経過分だけ指定の速度で現像を進め、その分だけセル体積値を減少させるもので、現像処理経過毎の、即ち、ステップ時間毎の最表層部セルを登録するリスト(これをセルリストとも言う)を作成し、最表層部セルのみを現像処理の対象とする。
現像されていないセルの体積値(容積とも言う)を100として、セルの体積値が0または負値になったセルを、セルリストより削除し、これに代え、削除されたセルの背後(Z方向下層)に位置する内部のセルを最表層部セルとして、セルリストに追加し、これを処理対象セルとする。
以下、図7に基づいて、セル・リムーバル法による、レジストの溶解像の計算例を、簡単に説明しておく。
現像処理が始まる前は、処理対象のセルの集合は、図7(a)に示すようになっており、図7(d)に示すセルリストにセルIDとして記載されるように、処理対象となる最表層部セルは、それぞれ体積値100であり、各セルはそれぞれの現像速度を持つ。
現像を開始し、ステップ時間T1時間後の、図7(d)に示す各セルの体積値(容積)は、図7(e)に示すようになる。
各セルの容積は、ステップ時間T1の経過分だけ指定の速度で現像を進め、その分だけセル体積値を元の100から減少させたものである。
この場合、セル[2,2,1]、セル[3,2,1]、セル[2,3,1]、セル[3,3,1]の容積が0となっている。
したがって、次のステップ時間T1の現像に先たち、図7(e)に示すセルリストから、セル[2,2,1]、セル[3,2,1]、セル[2,3,1]、セル[3,3,1]を削除し、削除するセルに代え、これらのセルの背後((Z方向下層)に位置する内部のセル、セル[2,2,2]、セル[3,2,2]、セル[2,3,2]、セル[3,3,2]を最表層部セルとして、セルリストに追加し、これを処理対象セルとする。(図7(f))
図7(f)は、図7(a)に示す現像処理が始まる前の処理対象のセルの集合から、セル[2,2,1]、セル[3,2,1]、セル[2,3,1]、セル[3,3,1]を削除した状態を示したものである。
このように、ステップ時間T1毎に、セルリストを管理しながら、更に、所定の現像を進めていき、図7(c)に示すような最終的な形状を得る。
【0023】
また、各分割計算領域それぞれに対する、実計算領域に対応する予測形状を構築する予測形状構築処理としては、例えば、図9にその処理工程を示す本願発明者らの、先の出願(特願2000−37507)の微細加工形状のシミュレーション方法も適用できる。
この方法によれば、電子ビームのエネルギー蓄積分布データを直接図形データに沿ってスキャニングせず、図形どうしの近接関係の計算をあらかじめ行うことにより、計算回数を減らし、計算負荷を減少させており、3次元シミュレーション処理においては、ボクセルデータでもたず2次元データから別に用意した断面方向データを参照させるような形式にすることにより、必要とするメモリ容量を滅少させることができ、一部の条件変更の場合も、再計算する量を極力減らした簡易再計算により、シミュレーションができるものとしている。
特に、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための微細加工形状のシミュレーションにおいては、近接画素分布ヒストグラムに定型パターンの概念を導入することにより、描画データと断面方向データの作成を独立させることができ、一方側が変更になった場合、他方は再計算する必要がない。
【0024】
以下、図9、図10に基づいて、この微細加工形状のシミュレーション方法を適用した、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスにおける、表面部を選択的に電子線描画されたポジティブレジストの現像形状のシミュレーション方法例を説明する。
先ず、EB描画装置用の、X、Y2次元描画データ(911、図10(a))に対し、電子線照射の領域(描画領域)を決める複数の閉図形部を含む、描画データ内の指定された領域に対して、微細加工を施す最小単位である複数の画素に分割する、領域ラスター変換ステップを行う。(S912)
これにより、画素分割されたデータが得られる。(S913,図10(b))本例では、描画される画素毎のdose量(照射量)を一定としているため、画素F(x,y)が描画される画素である場合、その値を1とし、描画されない画素で有る場合、その値を0としているが、描画される画素毎のdose量(照射量)を2種以上に設定する場合には、これに対応してF(x,y)の値を多値とし、オン画素に重み付けをしても良い。
x,yは、それぞれ、現像処理を行う最小単位のX、Y方向ピッチの整数倍であり、電子線描画装置の最小ステップ値程度になる。
【0025】
次いで、分割された各画素を中心として、所定の近傍距離内に存在する画素と描画領域とが重複するオン画素数の分布状態を示す近傍画素分布を得る。
近傍画素分布を得る方法の1例を、図11に基づいて説明しておく。
図11(a)は描画データと画素分割の状態を示したもので、図11(a)において、310は描画される領域(閉図形部でもある)、320は画素、325は注目する画素で、注目する画素325に対する近傍画素分布を求める。
注目する画素325に対し、画素中心間の距離をパラメータとして、オン画素の数を頻度としてカウントすると、図11(b)のようになる。
尚、最大数はその距離での画素数を示しており、割合はその距離での最大に対する頻度の割合を%で示している。
そして、X方向ないしY方向の1画素ピッチを距離1としている。
また、説明を分かり易くするため、ここでは、画素中心間距離が5画素ピッチまでを近傍とし、更にデータの圧縮を図り、図11(c)のようにして、オン画素の分布を得て、これを、近傍画素分布としている。
実用レベルから、所定の画素中心間距離までを近傍とし、近傍画素分布を得る範囲を、この範囲に限定する。
このようにして、近傍画素分布は得られるが、全ての画素について、同様に、それぞれの近傍画素分布を求めておく。(S9141)
画素F(x,y)について、図10(c)▲1▼に示すような、ヒストグラムパターンH(x,y,z)が得られる。
ここで、
H(x,y,z)=Σj Σi F(x+i,y+j)
但し、r=(i2 +j2 )1/2
である。
尚、x,y、zは、それぞれ、現像処理を行う最小単位(以下セルとも言う)のX、Y、Z方向ピッチの整数倍である。
また、電子線照射の領域(描画領域)を決める閉図形部に、微細加工処理に対し重み情報が付加されているとき、重みの高い閉図形部と重複する(交差するとも言う)画素に対しては、ヒストグラムのカウント値を高くして、近傍画素分布を調整することもできる。
【0026】
一方、予め、注目する画素を中心として、画素中心間距離が所定の範囲において、注目する画素に対し、画素中心間の距離をパラメータとして、描画データ状態とは別に、考えられる(可能性のある)オン画素の状態、全てを、それぞれ、ヒストグラムパターンデータとして、得ておき(図2(e)の▲1▼)、且つ、各ヒストグラムパターンデータ毎に、それぞれ、ヒストグラムID(idとする)を付与して、これらをデータベースとして保管しておく。(S920,図10(e)の▲2▼)
H(x,y,r)=C(r,ID(x,y))
のように表し、ヒストグラムパターンH(x,y,z)をコード化しておく。
このようにして、ヒストグラムパターンデータ群(定型画素分布集合とも言う)、ヒストグラムコード群(画素分布コード群とも言う)が、データベースとして保管される。
【0027】
描画データの全ての画素に対し、それぞれ得られたヒストグラムパターン(図10(c)▲1▼)に対し、それぞれ、データベース(S210)のどのヒストグラムパターンと対応するかを決め、決められたヒストグラムパターンのID(id)を、それぞれ、その画素に対応するヒストグラムIDとして決める。(S9142,図10(c)の▲2▼)
このようにして、描画データの全ての画素に対し、それぞれ、ヒストグラムIDが決められ、描画データに対応したヒストグラムコード群2(画素分布コード2)が得られる。(S915)
【0028】
次に、電子線散乱計算(モンテカルロ法)(S931,図10(f)の▲1▼)に基づき、電子線照射による蓄積エネルギーE(z,r)を3次元的に求めて、全てのヒストグラムIDに対し、断面方向(Z軸方向)、所定ピッチ(現像処理の際の最小単位(セルとも以下言う)の幅に相当)毎に、ID(IDパターンとも言う)別の蓄積エネルギーZ軸分布U(z,id)を得る。(S932、図10(f)の▲2▼)
ここで、
U(z,id)=Σr C(r,id)E(z,r)
と表される。
次いで、idパターン別に、各セル毎に蓄積されたエネルギーから各セルのZ方向のみの現像スピードR(z,id)を換算し(S 933)、現像処理を実行し(S934,図2(f)▲3▼)、idパターン別の、現像時間毎のZ軸方向現像状態(現像パターンとも言う)V(z,id,t)、即ち断面データを得る。(S940,図10(f))の▲4▼)
ここで、
R(z,id)=G(U(z,id))
V(z,id,t)=S(R(z,id),t)
と表される。
これより、描画データの全画素に対応する断面データV(x,y,z,t)が得られたこととなる。
ここで、
V(x,y,z,t)=V(ID(x,y),t)
と表される。
【0029】
次いで、描画データの全ての画素に対し、それぞれ、ヒストグラムIDが決められ得られた、描画データに対応したヒストグラムコード群2(S915、図10(d)))と、ID別の画素断面データ(S940、図10(f)))から、描画データの各画素毎に、その位置に対し、断面方向に、ID別の画素断面データを配置することにより、シミュレーションを実行し、予測形状を得る。(S916、図10(g)))
尚、図10(g)▲1▼は指定領域全体に対する予測形状を示し、図10(g)▲2▼はその一割断面を示したものである。
【0030】
本例の場合、データベース(S920)、画素断面データ(S940)は、描画データ(S911)には、影響されない独立のものである。
このため、処理ステップS920、S930、S940を、予め、行っておき、これらをデータベースとして保存しておくことにより、種々の異なる描画データ(S110)にも、描画データ毎に処理ステップS920、S930、S940を、行う必要はなく、簡単に対応できる。
即ち、処理ステップS911からS915を行う際に、保存されているデータベース(S920)、画素断面データ(S940)を参照、利用すれば良いのである。
これより、従来に比ベ、計算負荷が減少し、処理途上で必要なメモリ容量が減少する。
また、シミュレーションする領域を変更するなど描画図形データのみの変更など部分変更の際、全てを再計算する必要がなく、迅速な切り替えが行える。
また、2次元でシミュレーションしている状態から、必要に応じて3次元に切り替える際、再計算する割合が少なくて済む。
【0031】
尚、本実施の形態の変形例の微細加工の形状シミュレーション方法としては、媒体をフォトマスクに代え、シリコンウエハとし、EB描画装置で直描を行った場合、あるいは電子線マスクを用いて電子線露光を行った場合の、レジストの現像シミュレーション、あるいは、電子ビーム以外のレーザビーム、X線ビーム、イオンビームを描画線源とした場合の、レジストのシミュレーションを挙げることができる。
基本的には、同様にして、予測形状を得ることができる。
また、本例のようなEB描画装置を用いて電子線描画を行うフォトマスク作製プロセスにおいて、レジストのベーキング(特にPEB)を考慮したシミュレーションを行うこともできる。
【0032】
また、本実施の形態例のようにして得られた、現像形状に基づいた、クロム層のエッチング処理を、更にシミュレートする、シミュレーションが挙げられる。
この場合は、エッチング条件を設定し、ストリングモデル法等により、エッチング処理による予測形状を得るものである。
エッチング条件としては、エッチングガスの濃度、温度、エッチング時間、エッチング流体条件等が挙げられる。
尚、ストリングモデル法は公知で、ここでは説明を省略する。
【0033】
【発明の効果】
本発明は、上記のように、従来の、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための電子線リソグラフィーシミュレーションにおける、(1)計算、負荷が大きい、(2)必要とするメモリ容量が膨大となる、(3)シミュレーション条件部分変更に対する再計算負荷がかかる、等の問題を解決できる微細加工のシミュレーション方法の提供を可能とした。
更に具体的には、描画データを領域分割して繰り返し計算する、EB描画装置を用いて電子線描画を行うフォトマスク作製プロセスの、レジストの解像性、断面形状等の情報を得るための微細加工形状のシミュレーション方法であって、分割境界部で計算結果が不連続にならず、大サイズのシミュレーションができる方法の提供を可能とした。
これにより、実製造前の品質保証、所望の精度および歩留まりを得るためのプロセス条件の確立、新型レジスト材料の開発、電子線近接効果補正およびその効果の確認、電子ビーム描画装置の設計・改良を、効率的に行うことを可能とした。
【図面の簡単な説明】
【図1】本発明の微細加工のシミュレーション方法の実施の形態の1例の概略工程図
【図2】領域分割処理と、各分割計算領域とそれに対応した実計算領域、対象図形領域、および対象図形選出を説明するための図
【図3】図1に示す1例を模式的に示した工程図
【図4】予測形状構築例の概略工程図
【図5】図4に示す例を模式的に示した工程図
【図6】電子線描画による試料への3次元エネルギー蓄積分布と、現像プロセスを説明するための概略図
【図7】セル・リムーバル法を説明するための図
【図8】散乱シミュレーション(モンテカルロ法)と非弾性散乱損失エネルギー等を説明するための概略図
【図9】別の予測形状構築例の概略工程図
【図10】図9に示す例を模式的に示した工程図
【図11】近接画素分布ヒストグラム計算を説明するための図
【符号の説明】
110 レジスト(加工媒体)
120 加工面全体
125、125A 分割計算領域
127 実計算領域
129 対象図形領域
130 描画閉図形
135 対象図形
210 2次元描画データ
220 シミュレーション領域(描画領域でもある)
221、222 分割計算領域
230 分割線
240 セル
310 描画される領域(閉図形部でもある)
320 画素
325 注目する画素
Claims (3)
- 平坦な媒体の断面方向に微細加工を施すために準備された複数の閉図形で構成される2次元の描画データ内の指定されたシミュレーション領域に対して、1次元方向または2次元方向に隙間なく複数の分割計算領域に分割する領域分割処理を行なった後、領域分割処理で作成された全ての分割計算領域に対して、それぞれ、(a)その領域を含み前記シミュレーション領域の範囲内で周辺部を、分割計算領域外にある周辺境界部におけるプロセス進行度合いが分割計算領域内に対して影響を及ぼす加工代に相当する所定の距離Lだけ、外側に拡大させた実計算領域を設定する実計算領域設定処理と、(b)その領域を含み前記シミュレーション領域の範囲内で周辺部を、実計算領域外にある閉図形に基づく描画処理により実計算領域内のプロセス進行度に対して影響を及ぼす近接効果の、及ぶ範囲を決める量に相当する所定の距離M(M>L)だけ、外側に拡大させた対象図形領域を設定する対象図形領域設定する対象図形領域設定処理と、(c)前記2次元の描画データから、設定された対象図形領域に含まれるか、または交差する全ての閉図形を選出する対象図形選出処理と、(d)実計算領域において、選出された閉図形のみが描画されるという前提で所定のプロセス条件に基づいて所定の形状シミュレーションを行い、実計算領域に対応する予測形状を構築する予測形状構築処理と、(e)構築された予測形状から分割計算領域外の周辺領域を削除しトリミング形状を得る形状トリミング処理とを実行し、更に、各分割計算領域に対応して得られたトリミング形状の全てを、シミュレーション領域内の対応するl次元方向または2次元方向に配置し、シミュレーション領域内の全領域における全体予測形状を構築する予測形状合成処理を行なうものであり、前記予測形状構築処理が、媒体に照射されたエネルギービームにより媒体のある平面位置の断面方向に蓄積されたエネルギー量の分布、及び平面位置の近傍に照射されたエネルギービームにより平面位置の断面方向に回り込んだエネルギー量の分布との合算値を算出するエネルギー蓄積分布算出処理と、エネルギー蓄積量に基づいて媒体の平面位置の断面一方向に進行する化学的な溶解処理により形成される物理的な欠損分布を算出する、あるいは平面位置の近傍における断面方向の欠損分布に基づいて化学的な溶解処理を加速させるような制御を行う形状欠損算出処理とで構成されるもので、且つ、前記媒体が電子線レジストであり、エネルギービームが電子ビームであり、化学的な溶解処理が前記電子線レジストの現像処理であり、所定の距離Lが電子線レジスト現像の加工代であり、所定の距離Mが電子線の近接効果の範囲を決める量であることを特徴とする微細加工のシミュレーション方法。
- 請求項1に記載の微細加工のシミュレーション方法であって、予測形状合成段階が3次元のトリミング形状を2次元方向に配置するようにしていることを特徴とする微細加工のシミュレーション方法。
- 請求項1ないし2いずれか1項に記載の微細加工のシミュレーション方法であって、予測形状合成処理が複数のプロセス処理時間に対応する複数の全体予測形状を算出するとき、プロセス処理時間が異なる一部のトリミング形状を混在させるようにしていることを特徴とする微細加工のシミュレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000186864A JP4522547B2 (ja) | 2000-06-21 | 2000-06-21 | 微細加工のシミュレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000186864A JP4522547B2 (ja) | 2000-06-21 | 2000-06-21 | 微細加工のシミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002008966A JP2002008966A (ja) | 2002-01-11 |
JP4522547B2 true JP4522547B2 (ja) | 2010-08-11 |
Family
ID=18686956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000186864A Expired - Fee Related JP4522547B2 (ja) | 2000-06-21 | 2000-06-21 | 微細加工のシミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4522547B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002006471A (ja) * | 2000-06-19 | 2002-01-09 | Dainippon Printing Co Ltd | 微細加工のシミュレーション方法 |
JP2007317921A (ja) * | 2006-05-26 | 2007-12-06 | Toshiba Corp | リソグラフィ・シミュレーション方法及びプログラム |
JP4538021B2 (ja) | 2007-05-31 | 2010-09-08 | 株式会社東芝 | 光近接効果の補正方法 |
US8057970B2 (en) | 2008-09-01 | 2011-11-15 | D2S, Inc. | Method and system for forming circular patterns on a surface |
WO2010025032A2 (en) * | 2008-09-01 | 2010-03-04 | D2S, Inc. | Method for optical proximity correction, design and manufacturing of a reticle using variable shaped beam lithography |
US7901850B2 (en) | 2008-09-01 | 2011-03-08 | D2S, Inc. | Method and system for design of a reticle to be manufactured using variable shaped beam lithography |
US9341936B2 (en) | 2008-09-01 | 2016-05-17 | D2S, Inc. | Method and system for forming a pattern on a reticle using charged particle beam lithography |
US20120219886A1 (en) | 2011-02-28 | 2012-08-30 | D2S, Inc. | Method and system for forming patterns using charged particle beam lithography with variable pattern dosage |
US9323140B2 (en) | 2008-09-01 | 2016-04-26 | D2S, Inc. | Method and system for forming a pattern on a reticle using charged particle beam lithography |
US9448473B2 (en) | 2009-08-26 | 2016-09-20 | D2S, Inc. | Method for fracturing and forming a pattern using shaped beam charged particle beam lithography |
US9612530B2 (en) | 2011-02-28 | 2017-04-04 | D2S, Inc. | Method and system for design of enhanced edge slope patterns for charged particle beam lithography |
US9034542B2 (en) | 2011-06-25 | 2015-05-19 | D2S, Inc. | Method and system for forming patterns with charged particle beam lithography |
US8719739B2 (en) | 2011-09-19 | 2014-05-06 | D2S, Inc. | Method and system for forming patterns using charged particle beam lithography |
US9343267B2 (en) | 2012-04-18 | 2016-05-17 | D2S, Inc. | Method and system for dimensional uniformity using charged particle beam lithography |
CN112864042A (zh) * | 2019-11-27 | 2021-05-28 | 台湾积体电路制造股份有限公司 | 半导体结构的制造方法及计算机可读取存储媒体 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04252017A (ja) * | 1991-01-28 | 1992-09-08 | Hitachi Ltd | リソグラフィシミュレーションシステム |
JPH04307723A (ja) * | 1991-01-24 | 1992-10-29 | Internatl Business Mach Corp <Ibm> | 電子ビーム・リソグラフィの近接効果補正方法 |
JPH10214764A (ja) * | 1997-01-28 | 1998-08-11 | Toshiba Corp | パターン形成方法 |
JPH10270332A (ja) * | 1997-03-27 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | 電子ビーム描画方法 |
JP2000012426A (ja) * | 1998-06-18 | 2000-01-14 | Toshiba Corp | 計算機を用いたパターン評価方法およびパターン生成方法 |
-
2000
- 2000-06-21 JP JP2000186864A patent/JP4522547B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04307723A (ja) * | 1991-01-24 | 1992-10-29 | Internatl Business Mach Corp <Ibm> | 電子ビーム・リソグラフィの近接効果補正方法 |
JPH04252017A (ja) * | 1991-01-28 | 1992-09-08 | Hitachi Ltd | リソグラフィシミュレーションシステム |
JPH10214764A (ja) * | 1997-01-28 | 1998-08-11 | Toshiba Corp | パターン形成方法 |
JPH10270332A (ja) * | 1997-03-27 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | 電子ビーム描画方法 |
JP2000012426A (ja) * | 1998-06-18 | 2000-01-14 | Toshiba Corp | 計算機を用いたパターン評価方法およびパターン生成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002008966A (ja) | 2002-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4522547B2 (ja) | 微細加工のシミュレーション方法 | |
US7367009B2 (en) | Convergence technique for model-based optical and process correction | |
US6516459B1 (en) | Integrated circuit design correction using fragment correspondence | |
US20220291659A1 (en) | Synchronized Parallel Tile Computation for Large Area Lithography Simulation | |
US7302672B2 (en) | Method and system for context-specific mask writing | |
JP4866683B2 (ja) | 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム | |
KR20140078686A (ko) | 광 리소그래피를 이용하여 제조되는 기판 상의 이미지의 최적화를 위한 방법 및 시스템 | |
JPH1069058A (ja) | 光学的近接補正方法 | |
JPH10326010A (ja) | フォトマスクのパターン補正方法およびそれにより補正されたフォトマスク、並びにフォトマスクのパターン補正装置 | |
TWI398906B (zh) | 用於半導體裝置之資料產生方法、及電子束曝光系統 | |
CN109559979A (zh) | 集成电路制造方法 | |
WO2004104700A1 (ja) | パターン寸法補正装置及び方法、フォトマスク及び試験用フォトマスク | |
US10732499B2 (en) | Method and system for cross-tile OPC consistency | |
CN110991139B (zh) | 制造半导体器件的方法和*** | |
US10691869B2 (en) | Pattern-based optical proximity correction | |
US20230408901A1 (en) | Optical proximity correction for free form shapes | |
JP4459363B2 (ja) | 微細加工形状のシミュレーション方法 | |
JP5810642B2 (ja) | マスクデータ生成方法及びそれを用いたマスクの製造方法 | |
JP3853731B2 (ja) | フォトマスクのパターン補正方法およびそれにより補正されたフォトマスク | |
JP3450561B2 (ja) | 解像線幅予測方法 | |
JP3592098B2 (ja) | マスクパターン作成方法および装置 | |
JP2002341514A (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
JP2002006471A (ja) | 微細加工のシミュレーション方法 | |
JP2005227689A (ja) | フォトマスク、パターン形成方法、パターンデータ処理方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100526 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |