JP4521903B2 - 液晶表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、画素電極が形成された第１の基板と、共通電極が形成された第２の基板とを備えた液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置では、液晶に電圧を印加して液晶を駆動している。液晶の駆動にあたっては、液晶の劣化を抑制するために、液晶には交番電圧が印加される。液晶を駆動する方法としてフレーム反転駆動が知られているが、フレーム反転駆動はフリッカが発生しやすいという問題がある。そこで、フリッカ対策として、電圧印加時に、空間的に隣り合う画素の極性が互いに反対になるように液晶に電圧を印加して液晶を駆動する方法（例えば、行反転駆動、列反転駆動、画素反転駆動）が用いられている。
【０００３】
ところが、行反転駆動、列反転駆動、画素反転駆動等の、空間的に隣り合う画素の極性を互いに反対にする駆動方法を用いても、表示する画像の模様や画像の色合いによっては、クロストークやフリッカが生じるという問題がある。この問題を解決するために、例えば２行１列間交流化駆動方法を用いて、液晶を駆動することが考えられる。
【０００４】
図８は、２行１列間交流化駆動方法の概念図である。
【０００５】
２行１列間交流化駆動方法は、各フレームにおいて、列方向に並ぶ画素の極性を、隣り合う２つの画素を同一極性にして、正極、負極が交互に現れるように駆動する方法であり、奇数フレーム、偶数フレームそれぞれで、各画素は、反対の極性となる。
【０００６】
【発明が解決しようとする課題】
２行１列間交流化駆動方法を用いると、行反転駆動、列反転駆動、画素反転駆動と比較して、クロストークやフリッカが生じにくくなるが、画面に、青空等のほぼ同一の明るさで表される画像を表示すると、本来画面全体でほぼ同じ明るさの画像が表示されるはずにもかかわらず、場合によっては、画面に、明るい行と暗い行とが交互に繰り返される現象（以下、横すじと呼ぶ）が眼で認識されてしまうという問題がある。
【０００７】
本発明は、上記の事情に鑑み、ほぼ同一の明るさで表される画像を表示する場合であっても、横すじが現れにくい液晶表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成する本発明の液晶表示装置は、同一のデータ線を経由させて、電位が付与される複数の画素電極が形成された第１の基板と、共通電極が形成され、この第１の基板との間に液晶を挟む第２の基板と、複数の画素データに基づいて、上記複数の画素電極に電位を付与する電位付与手段とを備えた液晶表示装置であって、
【０００９】
上記電位付与手段が、互いに隣り合う画素電極間に形成されるカップリング容量に基づいて、上記複数の画素電極に付与する電位を補正するものであることを特徴とする。
【００１０】
尚、本発明において、画素電極とは、１ドットで１つの画素が構成される白黒画像の場合の、各ドットに対応して形成された画素電極だけでなく、３ドットで１つの画素が構成されるとき等、複数のドットで１つの画素が構成されるカラー画像の場合の、各ドットに対応して形成されたサブ画素電極も含む概念である。また、本発明において、画素データとは、１ドットで１つの画素が構成されるときの、各ドットに対応する画素データだけでなく、複数のドットで１つの画素が構成されるときの、各ドットに対応するサブ画素データも含む概念である。
【００１１】
後述するように、横すじは、互いに隣り合う画素電極間に形成されるカップリング容量が原因で現れる。従って、上記のように、カップリング容量を考慮して各画素電極に電位を付与することにより、横すじを抑制することができる。
【００１２】
ここで、本発明の液晶表示装置は、上記電位付与手段が、基準電位を発生する基準電位発生手段と、上記カップリング容量に基づいて、上記基準電位発生手段が発生する基準電位を補正する基準電位補正手段とを有し、上記基準電位補正手段により補正された基準電位から、上記複数の画素データに対応する各電位を選択し、この選択したこれら電位を、上記複数の画素電極に付与するものであることが好ましい。
【００１３】
基準電位発生手段が発生する電位を、カップリング容量に基づいて補正することにより、横すじを防止することができる。
【００１４】
ここで、本発明の液晶表示装置は、上記基準電位発生手段が、ラダー抵抗により、複数の基準電位を発生するものであることが好ましい。
【００１５】
ラダー抵抗を用いることにより、容易に複数の基準電位を得ることができる。
【００１６】
ここで、本発明の液晶表示装置は、上記基準電位補正手段が、上記基準電位発生手段が発生する電位を、上記ラダー抵抗の途中位置で補正するものであることが好ましい。
【００１７】
液晶の電圧−光透過特性について考えると、電圧の変化量に対して光の透過量が変化する度合いは、中間調に対応する領域では大きいが、白色側もしくは黒色側に近づくに伴い小さくなる。従って、基準電位発生手段が発生する信号を補正する場合、ラダー抵抗の両端に近い位置であれば、ラダー抵抗の途中位置で補正しても、十分な精度で画素電極の電位を補正することができる。
【００１８】
また、本発明の液晶表示装置は、上記電位付与手段が、基準電位を発生する基準電位発生手段と、上記カップリング容量に基づいて、上記複数の画素データを補正するデータ補正手段とを有し、上記基準電位発生手段が発生する基準電位から、上記データ補正手段により補正された複数の画素データに対応する各電位を選択し、この選択したこれら電位を、上記複数の画素電極に付与するものであってもよい。
【００１９】
このように、基準電位発生手段が発生する電位を補正するのではなく、画素データ自体を補正しても、画素電極に付与される電位を補正することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００２１】
図１は、本発明の一実施形態の液晶表示装置の構成を示すブロック図である。
【００２２】
この液晶表示装置は液晶パネル１を備えている。この液晶パネル１は、サブ画素電極（図２参照）が形成されたＴＦＴ基板（図示せず）と、共通電極（図示せず）が形成されたカラーフィルタ基板（図示せず）とを備えており、これら基板の間には液晶が挟まれている。この液晶パネル１は、３つのサブ画素Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）で１つの画素（ｐｉｘｅｌ）を構成する（３０７２×７６８）個のサブ画素、つまり、１０２４×７６８＝７８６４３２個の画素がマトリックス状に並ぶパネルである。
【００２３】
図２は、図１に示す液晶パネル１の、ＴＦＴ基板の一部分を表す拡大図である。
【００２４】
この図には、ＴＦＴ基板の、画素ｎ、ｎ＋１、及びｎ＋２それぞれのサブ画素Ｒ（レッド）に対応する部分が示されている。隣り合うサブ画素の間には、ゲートバスが延在しており、ここには、４つのゲートバスＧｎ−１、Ｇｎ、Ｇｎ＋１、及びＧｎ＋２が示されている。これらゲートバスＧｎ−１、Ｇｎ、Ｇｎ＋１、及びＧｎ＋２に対し垂直方向には、ソースバス（本発明にいうデータ線に相当する）Ｓが延在している。画素ｎ、ｎ＋１、及びｎ＋２それぞれのサブ画素Ｒに対応する部分には、サブ画素電極（本発明にいう画素電極に相当する）Ｅｎ、Ｅｎ＋１、及びＥｎ＋２が形成されている。また、画素ｎ、ｎ＋１、及びｎ＋２それぞれのサブ画素Ｒに対応する部分には、ソースバスＳを伝送してきた信号を、サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２それぞれに伝送するか否かを制御するＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）（ｎ）、ＴＦＴ（ｎ＋１）、及びＴＦＴ（ｎ＋２）が形成されている。これらＴＦＴ（ｎ）、ＴＦＴ（ｎ＋１）、及びＴＦＴ（ｎ＋２）それぞれがｏｎ状態になると、ソースバスＳに伝送された信号は、サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２それぞれに伝送され、一方、ＴＦＴ（ｎ）、ＴＦＴ（ｎ＋１）、及びＴＦＴ（ｎ＋２）がｏｆｆ状態になると、ソースバスＳに伝送された信号は、サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２それぞれには伝送されない。
【００２５】
図２には、サブ画素Ｒに対応する部分の構造が示されているが、サブ画素Ｇ、サブ画素Ｂに対応する部分についても、サブ画素Ｒに対応する部分と同一構造を有する。
【００２６】
図１に戻って説明を続ける。
【００２７】
この液晶パネル１の周囲には、ゲートドライバ２と、８個のソースドライバ３が配置されている。各ソースドライバ３は、アンプ３ａ、ＤＡＣ（ＤＡコンバータ）３ｂ、及びラッチ３ｃを備えている。また、この液晶表示装置は、信号制御部及び電源（以下、制御電源と呼ぶ）４を備えている。この制御電源４は、ゲートドライバ２及びソースドライバ３に電源電圧を供給するとともに、ゲートドライバ２及びソースドライバ３に制御信号を供給する。８個のソースドライバ３それぞれには、６ビットのサブ画像データが入力される。
【００２８】
また、液晶表示装置は、各ソースドライバ３それぞれに基準電位を供給するガンマ補正用基準電位発生回路（以下、単に電位発生回路と呼ぶ）５を備えている。この電位発生回路５は、正極側電源５１及び負極側電源５３を備えている。これら電源５１、５３には、アンプ５５、５６を介して、互いに直列に接続されたラダー抵抗Ｒ１〜Ｒ１０が接続されている。また、この電位発生回路５は、正極側補正用信号発生部（以下、単に正極補正部と呼ぶ）５２及び負極側補正用信号発生部（以下、単に、負極補正部と呼ぶ）５４を備えている。これら正極補正部５２及び負極補正部５４は、本発明にいう基準電位補正手段に相当する。正極補正部５２は、正極側電源５１が供給する電位を、隣接するサブ画素間に形成されるカップリング容量（後述する）に基づいて補正する矩形信号を発生するものであり、負極補正部５４は、負極側電源５３が供給する電位を、やはり後述するカップリング容量に基づいて補正する矩形信号を発生するものである。
【００２９】
正極側電源５１から供給される電位は、正極補正部５２が発生する矩形信号が加算されて補正され、この補正された電位がアンプ５５を経由して、基準電位Ｖ１となる。一方、負極側電源５３から供給される電位は、負極補正部５４が発生する矩形信号が加算されて補正され、この補正された電位がアンプ５６を経由して、基準電位Ｖ１０となる。また、各アンプ５５、５６を経由した電位は、ラダー抵抗Ｒ１〜Ｒ１０により抵抗分割され、各基準電位Ｖ２〜Ｖ９が発生する。このようにして、１０種類の基準電位Ｖ１〜Ｖ１０が発生する。これら基準電位Ｖ１〜Ｖ１０のうち、基準電位Ｖ１〜Ｖ５は、交流化中心電圧よりも大きい電位であり、一方、基準電位Ｖ６〜Ｖ１０は、交流化中心電圧よりも小さい電位である。以下、基準電位Ｖ１〜Ｖ５を正極用基準電位と呼び、一方、基準電位Ｖ６〜Ｖ１０を負極用基準電位と呼ぶ場合がある。これら発生した各基準電位Ｖ１〜Ｖ１０は、各ソースバス３のＤＡＣ３ｂに入力される。このＤＡＣ３ｂは、電位発生回路５が発生する電位から、各サブ画素電極に付与するための電位を選択するものである。
【００３０】
以下、図１に示す液晶表示装置の動作について説明する。
【００３１】
制御電源４から、ゲートドライバ２、各ソースドライバ８それぞれに、制御信号が供給される。ゲートドライバ２は、その制御信号に基づいて、各ゲートバス（図２参照）それぞれに、ＴＦＴをｏｎ状態とするための信号を伝送する。また、各ソースドライバ３に制御信号が供給されると、その制御信号に基づいて、各ソースドライバ３のラッチ３ｃに、６ビットのサブ画素データがラッチされる。ラッチ３ｃにラッチされたサブ画素データは、順次出力され、ＤＡＣ３ｂに入力される。また、制御電源４は、ＤＡＣ３ｂが、正極用基準電位Ｖ１〜Ｖ５から電位を選択するのか、それとも、負極用基準電位Ｖ６〜Ｖ１０から電位を選択するのかを制御するための極性制御信号を出力し、この極性制御信号はＤＡＣ３ｂに入力される。ＤＡＣ３ｂは、入力された極性制御信号とサブ画素データとに基づいて、電位発生回路５が発生する電位から、このサブ画素データに対応した電位を選択する。 ＤＡＣ３ｂにより電位が選択されると、アンプ３ａで電流増幅されて、対応するソースバスＳ（図２参照）に伝送される。このソースバスＳに伝送された電位を表す信号は、ゲートバスに伝送された信号によりＴＦＴがｏｎ状態になると、このＴＦＴを経由して各サブ画素電極に伝送される。これにより、各サブ画素電極に、サブ画素データに応じた電位が付与される。従って、共通電極と、各サブ画素電極とに挟まれる液晶層に電圧が印加され、液晶層は、各サブ画素電極に付与された電位に応じて駆動し、液晶パネル１に画像が表示される。
【００３２】
ここで、従来の液晶表示装置として、図１に示す液晶表示装置との相違点が、正極補正部５２と負極補正部５４とを備えていない点のみである液晶表示装置を考える。この従来の液晶表示装置を用いて、画面に、青空等のほぼ同一の明るさで表される画像を表示すると、画面全体にわたって、ソースバスの延在方向に明暗が交互に現れる。以下に、この従来の液晶表示装置において、明暗が交互に現れる原因について、図２〜図６を参照しながら説明する。
【００３３】
青空などの明るさが一様な画像を表示する場合、互いに同じ色を表示するサブ画素は、明るさが等しくなければならない。以下に、Ｒ（レッド）を表示する各サブ画素の明るさを互いに等しくする場合に、各サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２（図２参照）それぞれに電位が付与される様子について、図２とともに、図３を参照しながら説明する。
【００３４】
図３は、各サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２それぞれに電位を付与するときのタイミングチャートを示す図である。
【００３５】
ゲートバスＧｎ−１、Ｇｎ、Ｇｎ＋１、及びＧｎ＋２それぞれには、１垂直期間の間隔をあけて、電位ＶｇのパルスＰ１、Ｐ２が交互に発生する信号波形が伝送される。各ゲートバスに発生するパルスＰ１、Ｐ２は、前段のゲートバスに発生するパルスＰ１、Ｐ２に対して１水平期間だけ遅れたタイミングで発生する。ゲートバスＧｎ−１、Ｇｎ、Ｇｎ＋１、及びＧｎ＋２それぞれにパルスＰ１、Ｐ２が発生している期間、対応する各ＴＦＴがｏｎ状態となる。
【００３６】
ソースバスＳには、共通電極の電位Ｖｃｏｍ（＝一定）よりも大きい電位Ｖｓｐと、この共通電極の電位Ｖｃｏｍよりも小さい電位Ｖｓｎとで表される周期Ｔの矩形波が繰り返し現れる（つまり、電位Ｖｓｐ−Ｖｓｎの大きさを有するパルスが繰り返し現れる）信号波形が伝送される。
【００３７】
ところで、各サブ画素に対応する部分には、ソースバス、ゲートバス、及び電極等が形成されているため、これらバスや電極に起因して容量が形成される。例えば、ＴＦＴのゲート電極及びドレイン電極による寄生容量Ｃｇｄ、蓄積容量Ｃｓ、サブ画素電極及び共通電極によるサブ画素容量Ｃｌｃ、隣り合うサブ画素電極によるカップリング容量Ｃｄｄ等が形成される。図２には、各画素のサブ画素に対応する部分に形成されるこれら容量Ｃｇｄ、Ｃｓ、Ｃｌｃ、及びＣｄｄを、各画素に付された添字ｎ、ｎ＋１、及びｎ＋２を付して示してある。また、１つのサブ画素Ｒ（ｉ）（ｉ＝１、２、３、…ｎ−１、ｎ、ｎ＋１、ｎ＋２、…）全体の容量（以下、サブ画素容量と呼ぶ）Ｃｔ（ｉ）は、
Ｃｔ（ｉ）＝Ｃｇｄ（ｉ）＋Ｃｓ（ｉ）＋Ｃｌｃ（ｉ）＋Ｃｄｄ（ｉ）＋Ｃｄｄ（ｉ＋１）…（１）
とする。尚、Ｃｇｄ（ｉ）は、各サブ画素の明るさを互いに等しくする場合、どのサブ画素についてもほぼ同じ値である。このため、以下では、ｉの値が違ってもＣｇｄ（ｉ）は同じ値とする。従って、Ｃｇｄが、どのサブ画素に存在するものであるかを明確にする必要がある場合を除いて、Ｃｇｄ（ｉ）を単にＣｇｄと記載することがある。また、Ｃｓ（ｉ）、Ｃｌｃ（ｉ）、Ｃｄｄ（ｉ）それぞれについても、各サブ画素の明るさを互いに等しくする場合、どのサブ画素についてもほぼ同じ値である。従って、Ｃｓ（ｉ）、Ｃｌｃ（ｉ）、Ｃｄｄ（ｉ）それぞれについても、どのサブ画素に存在するものであるかを明確にする必要がある場合を除いて、Ｃｓ（ｉ）、Ｃｌｃ（ｉ）、Ｃｄｄ（ｉ）を、以下単にＣｓ、Ｃｌｃ、Ｃｄｄと記載することがある。
【００３８】
ここで、上記の４つの容量Ｃｇｄ、Ｃｓ、Ｃｌｃ、及びＣｄｄのうち、カップリング容量Ｃｄｄは存在しないものとし、残りの３種類の容量Ｃｇｄ、Ｃｓ、Ｃｌｃのみが存在するものとして（従って、Ｃｔ＝Ｃｇｄ＋Ｃｓ＋Ｃｌｃで表される）、ソースバス及びゲートバスに、図３に示す信号波形を伝送する場合を考える。この場合、サブ画素電極Ｅｎ（図２参照）の電位波形は電位波形（１）で表される。つまり、サブ画素電極Ｅｎにおいては、先ず、ゲートバスＧｎ−１のパルスＰ１（電位Ｖｇ）に対応した、振幅Ａの電位が、蓄積容量Ｃｓ（ｎ）を経由して現れる（ここで、Ａ＝Ｖｇ×Ｃｓ（ｎ）／Ｃｔ（ｎ））。次いで、時刻ｔ１〜ｔ２の間に、ゲートバスＧｎのパルスＰ１が発生し、ＴＦＴ（ｎ）（図２参照）がそのパルスＰ１のパルス幅に対応した時間だけｏｎ状態となる。従って、ソースバスＳから、電位Ｖｓｐ（以下、この電位を正極の電位と呼ぶことがある）が、ＴＦＴ（ｎ）を経由してサブ画素電極Ｅｎに付与される。このため、ＧｎのパルスＰ１が発生している期間（ＴＦＴ（ｎ）がｏｎ状態である期間）Ｋ１の間に、サブ画素電極Ｅｎには、電位Ｖｓｐが一旦書き込まれる（時刻ｔ２）。ところが、サブ画素電極Ｅｎの電位Ｖ（ｎ）は、寄生容量Ｃｇｄ（ｎ）の影響により、キックバック量ΔＶｃ（＝Ｖｇ×Ｃｇｄ（ｎ）／Ｃｔ（ｎ））だけ下がり（時刻ｔ２）、サブ画素電極Ｅｎは、最終的にほぼ
Ｖ（＋）＝Ｖｓｐ−ΔＶｃ…（２）
の電位に保持される（以下では、サブ画素電極に正極の電位を付与したときに、このサブ画素電極に最終的に保持される電位を、正極書込電位と呼ぶことにする）。その後、ゲートバスＧｎ−１のパルスＰ１から１垂直期間だけ遅れたパルスＰ２に対応した振幅Ａの電位が、蓄積容量Ｃｓ（ｎ）を経由して現れる。次いで、時刻ｔ５〜ｔ６の間に、ゲートバスＧｎのパルスＰ２が発生し、ＴＦＴ（ｎ）がそのパルスＰ２のパルス幅に対応した時間だけｏｎ状態となる。従って、ソースバスＳから、電位Ｖｓｎ（以下、この電位を負極の電位と呼ぶことがある）が、ＴＦＴ（ｎ）を経由してサブ画素電極Ｅｎに付与される。このため、ＧｎのパルスＰ２が発生している期間（ＴＦＴ（ｎ）がｏｎ状態である期間）Ｋ２の間に、サブ画素電極Ｅｎには、Ｖ（＋）に代わって、電位Ｖｓｎが一旦書き込まれる（時刻ｔ６）。ところが、サブ画素電極Ｅｎの電位Ｖ（ｎ）は、寄生容量Ｃｇｄ（ｎ）の影響により、Ｖｓｎよりもキックバック量ΔＶｃだけ下がり（時刻ｔ６）、サブ画素電極Ｅｎは、最終的にほぼ
Ｖ（−）＝Ｖｓｎ−ΔＶｃ…（３）
の電位に保持される（以下では、サブ画素電極に負極の電位を付与したときに、このサブ画素電極に最終的に保持される電位を、負極書込電位と呼ぶことにする）。
【００３９】
このような作用により、ゲートバスＧｎに１つのパルスが発生する毎に、サブ画素電極Ｅｎには、正極書込電位Ｖ（＋）、負極書込電位Ｖ（−）が交互に現われ、結局、サブ画素電極Ｅｎには電位波形（１）が繰り返し現れることになる。共通電極の電位はＶｃｏｍであるため、サブ画素電極Ｅｎの電位が正極書込電位Ｖ（＋）＝Ｖｓｐ−ΔＶｃの場合、サブ画素Ｒ（ｎ）の液晶には、正極の電圧Ｖｓｐ−ΔＶｃ−Ｖｃｏｍが印加され、一方、サブ画素電極Ｅｎの電位が負極書込電位Ｖ（−）＝Ｖｓｎ−ΔＶｃの場合、サブ画素Ｒ（ｎ）の液晶には、負極の電圧Ｖｃｏｍ−Ｖｓｎ＋ΔＶｃが印加されることになる。尚、サブ画素Ｒ（ｎ）の液晶に印加されている電圧の極性に関わらず、このサブ画素Ｒ（ｎ）に、絶対値の等しい電圧が印加されるように、Ｖｃｏｍは、正極の電圧（Ｖｓｐ−ΔＶｃ−Ｖｃｏｍ）＝負極の電圧（Ｖｃｏｍ−Ｖｓｎ＋ΔＶｃ）を満たす値に設定されている。つまり、
Ｖｃｏｍ＝（Ｖｓｐ＋Ｖｓｎ）／２−ΔＶｃ…（４）
に設定されている。
【００４０】
上記のことから、サブ画素電極Ｅｎの正極書込電位Ｖ（＋）＝Ｖｓｐ−ΔＶｃと、負極書込電位Ｖ（−）＝Ｖｓｎ−ΔＶｃとの電位差は、
Ｖａ＝Ｖｓｐ−Ｖｓｎ…（５）
となることがわかる（以下、各サブ画素電極の、正極書込電位と負極書込電位との電位差を、書込電位差と呼ぶことにする）。
【００４１】
次に、サブ画素電極Ｅｎ＋１の電位波形を考える。
【００４２】
ゲートバスＧｎ＋１には、ゲートバスＧｎよりも１水平期間だけ遅れたタイミングでパルスＰ１、Ｐ２が現れる。このとき、ゲートバスＧｎ＋１にパルスＰ１が発生する期間Ｋ３において、ソースバスＳの電位は正極の電位Ｖｓｐであり、ゲートバスＧｎ＋１にパルスＰ２が発生する期間Ｋ４において、ソースバスＳの電位は負極の電位Ｖｓｎである。従って、期間Ｋ３において、サブ画素電極Ｅｎ＋１には、前段のサブ画素電極Ｅｎよりも１水平期間だけ遅れたタイミングで、正極の電位Ｖｓｐが書き込まれ（時刻ｔ３）、一方、期間Ｋ４において、サブ画素電極Ｅｎ＋１には、前段のサブ画素電極Ｅｎよりも１水平期間だけ遅れたタイミングで、負極の電位Ｖｓｎが書き込まれる（時刻ｔ７）。従って、サブ画素電極Ｅｎ＋１の電位波形（２）は、サブ画素電極Ｅｎの電位波形（１）と同じ形の波形であって、この電位波形（１）よりも１水平期間だけ時間的に遅れた方向にシフトした波形となる。
【００４３】
次に、サブ画素電極Ｅｎ＋２の電位波形を考える。
【００４４】
ゲートバスＧｎ＋２には、ゲートバスＧｎ＋１よりも１水平期間だけ遅れたタイミングでパルスＰ１、Ｐ２が現れる。このとき、ゲートバスＧｎ＋２にパルスＰ１が発生する期間Ｋ５において、ソースバスＳの電位は負極の電位Ｖｓｎであり、ゲートバスＧｎ＋２にパルスＰ２が発生する期間Ｋ６において、ソースバスＳの電位は正極の電位Ｖｓｐである。従って、期間Ｋ５において、サブ画素電極Ｅｎ＋２には、前段のサブ画素電極Ｅｎ＋１とは反対の負極の電位Ｖｓｎが書き込まれ（時刻ｔ４）、一方、期間Ｋ６において、サブ画素電極Ｅｎ＋２には、前段のサブ画素電極Ｅｎ＋１とは反対の正極の電位Ｖｓｐが書き込まれる（時刻ｔ８）。従って、サブ画素電極Ｅｎ＋２の電位波形（３）は、サブ画素電極Ｅｎ、Ｅｎ＋１の電位波形（１）、（２）とは、正極書込電位及び負極書込電位が反対となって現れる。
【００４５】
サブ画素電極Ｅｎ＋２の後段のサブ画素電極Ｅｎ＋３の電位波形は具体的には図示しないが、サブ画素電極Ｅｎ＋２の電位波形（３）と同様に考えることができる。つまり、サブ画素電極Ｅｎ＋３の電位波形は、電位波形（３）と同じ形の波形であって、この電位波形（３）よりも１水平期間だけ時間的に遅れた方向にシフトした波形となる。
【００４６】
サブ画素電極Ｅｎ＋３よりも後段にある各サブ画素電極Ｅｎ＋４、Ｅｎ＋５、…については、上記のサブ画素電極Ｅｎ〜Ｅｎ＋３それぞれの波形と同じ形状の波形が、１水平期間だけ順次時間的に遅れた方向にシフトした波形となる。従って、各サブ画素の、正極書込電位と負極書込電位との電位差は、互いに等しい電位差Ｖａ＝Ｖｓｐ−Ｖｓｎ（（５）式参照）となる。
【００４７】
上記のようにして、隣接する２つのサブ画素をペアとして、正極のペア、負極ペアが交互に現れ（図８参照）、２行１列間交流方式での駆動が行われる。
【００４８】
これまでは、隣接するサブ画素電極間にカップリング容量Ｃｄｄは存在しないものとして説明したが、実際はカップリング容量Ｃｄｄが存在する。以下に、容量Ｃｇｄ、Ｃｓ、及びＣｌｃに加えて、カップリング容量Ｃｄｄも考慮した場合の各サブ画素電極の電位について考える。
【００４９】
図４は、隣接するサブ画素電極間にカップリング容量Ｃｄｄが存在するとした場合の、サブ画素電極Ｅｎの電位波形を示す図である。また、図４には、カップリング容量Ｃｄｄの有無に応じた電位波形の差異が理解しやすいように、図３に示す、カップリング容量を無視した場合の電位波形（１）、（２）、（３）のうちの、電位波形（１）、（２）をも示してある。
【００５０】
カップリング容量を考慮する場合、Ｃｔ（ｉ）＝Ｃｇｄ（ｉ）＋Ｃｓ（ｉ）＋Ｃｌｃ（ｉ）＋Ｃｄｄ（ｉ）＋Ｃｄｄ（ｉ＋１）となる。尚、Ｃｔ（ｉ）は、ｉの値が異なっても（つまり、どのサブ画素であっても）、ほぼ同じ値をとるため、Ｃｔ（ｉ）を単にＣｔと記載する。
【００５１】
カップリング容量Ｃｄｄが存在するとした場合、サブ画素電極Ｅｎの電位波形は、（１）’となる。つまり、サブ画素電極Ｅｎは、カップリング容量Ｃｄｄ（ｎ＋１）（図２参照）の影響を受け、正極書込電位がＶ（＋）とはならずにＶ（＋）＋ΔＶｄｄとなり、一方、負極書込電位が、Ｖ（−）とはならずにＶ（−）−ΔＶｄｄとなる。以下に、正極時、負極時の書込電位が、このように変化する理由について説明する。ただし、話を簡単にするため、サブ画素電極Ｅｎの電位を考えるにあたっては、隣り合うサブ画素電極間のカップリング容量Ｃｄｄ（ｉ）のうち、サブ画素電極Ｅｎとサブ画素電極Ｅｎ＋１との間のカップリング容量Ｃｄｄ（ｎ＋１）のみが存在し、その他のカップリング容量は存在しないものとして説明する。
【００５２】
カップリング容量を考慮した場合の電位波形（１）’も、時刻ｔ２までは、先に説明したカップリング容量を無視した場合と同様に説明できる。ここで、サブ画素電極Ｅｎの後段のサブ画素電極Ｅｎ＋１の電位波形（２）に着目すると、時刻ｔ２の時点（つまり、サブ画素電極Ｅｎの電位Ｖ（ｎ）がＶ（＋）になった時点）では、サブ画素電極Ｅｎ＋１の電位Ｖ（ｎ＋１）は、負極書込電位Ｖ（−）であるが、サブ画素Ｒ（ｎ）とサブ画素Ｒ（ｎ＋１）は、互いに同じ極性で駆動されるため、１水平期間後に、サブ画素電極Ｅｎ＋１の電位は、負極書込電位Ｖ（−）から正極書込電位Ｖ（＋）に変化する（時刻ｔ３）。サブ画素電極Ｅｎとサブ画素電極Ｅｎ＋１との間には、カップリング容量Ｃｄｄ（図２参照）が存在するため、上記のように、サブ画素電極Ｅｎ＋１の電位が、負極書込電位Ｖ（−）から正極書込電位Ｖ（＋）に変化すると、サブ画素Ｒ（ｎ）についての電荷保存の法則から、サブ画素電極Ｅｎの正極書込電位Ｖｐ（ｎ）は、以下のようになる。
Ｖｐ（ｎ）
＝Ｖ（＋)＋{(Ｖ（＋)−Ｖ（−）}×Ｃｄｄ／Ｃｔ
＝Ｖ（＋)＋{(Ｖｓｐ−ΔＶｃ)−（Ｖｓｎ−ΔＶｃ）}×Ｃｄｄ／Ｃｔ
＝Ｖ（＋)＋(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔ
この式から、Ｖｐ（ｎ）は、後段のサブ画素電極Ｅｎ＋１の電位変化の影響を受け、右辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔの分だけ変化し、単純にＶ（＋）とはならないことがわかる。ここで、この式の右辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔを
ΔＶｄｄ＝(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔ…（６）
とおくと、
Ｖｐ（ｎ）＝Ｖ（＋）＋ΔＶｄｄ…（７）
となる。
【００５３】
従って、サブ画素電極Ｅｎの正極書込電位Ｖｐ（ｎ）は、カップリング容量を考慮しない場合Ｖ（＋）であるのに対し（電位波形（１）参照）、カップリング容量を考慮した場合、Ｖ（＋）よりもΔＶｄｄだけ大きくなる。
【００５４】
また、ゲートバスＧｎ−１にパルスＰ２が発生すると、サブ画素電極Ｅｎの電位波形（１）’には、このパルスＰ２対応した振幅Ａの電位が現れる。次いで、ゲートバスＧｎのパルスＰ２が発生すると、ＴＦＴ（ｎ）がそのパルスＰ２のパルス幅に対応した時間だけｏｎ状態となる。従って、ソースバスＳから、負極の電位Ｖｓｎが、ＴＦＴ（ｎ）を経由してサブ画素電極Ｅｎに付与される。このため、ＧｎのパルスＰ２が発生している期間Ｋ２の間に、サブ画素電極Ｅｎには、電位Ｖｓｎが書き込まれるが（時刻ｔ６）、キックバック量ΔＶｃだけ下がるため一旦はＶ（−）＝Ｖｓｎ−ΔＶｃとなる（時刻ｔ６）。ここで、サブ画素電極Ｅｎの後段のサブ画素電極Ｅｎ＋１の電位波形（２）に着目すると、時刻ｔ６の時点（つまり、サブ画素電極Ｅｎの電位Ｖ（ｎ）がＶ（−）になった時点）では、サブ画素電極Ｅｎ＋１の電位Ｖ（ｎ＋１）は、正極書込電位Ｖ（＋）であるが、サブ画素Ｒ（ｎ）とサブ画素Ｒ（ｎ＋１）は、互いに同じ極性で駆動されるため、１水平期間後に、サブ画素電極Ｅｎ＋１の電位は、正極書込電位Ｖ（＋）から、負極書込電位Ｖ（−）に変化する（時刻ｔ７）。サブ画素電極Ｅｎとサブ画素電極Ｅｎ＋１との間には、カップリング容量Ｃｄｄ（図２参照）が存在するため、上記のように、サブ画素電極Ｅｎ＋１の電位が、正極書込電位Ｖ（＋）から負極書込電位Ｖ（−）に変化すると、サブ画素Ｒ（ｎ）についての電荷保存の法則から、サブ画素電極Ｅｎの負極書込電位Ｖｎ（ｎ）は、以下のようになる。
Ｖｎ（ｎ）
＝Ｖ（−)＋{(Ｖ（−)−Ｖ（＋）}×Ｃｄｄ／Ｃｔ
＝Ｖ（−)＋{(Ｖｓｎ−ΔＶｃ)−（Ｖｓｐ−ΔＶｃ）}×Ｃｄｄ／Ｃｔ
＝Ｖ（−)＋(Ｖｓｎ−Ｖｓｐ）×Ｃｄｄ／Ｃｔ
＝Ｖ（−)−(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔ
この式から、Ｖｎ（ｎ）は、やはり後段のサブ画素電極Ｅｎ＋１の電位変化の影響を受け、右辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔの分だけ変化し、単純にＶ（−）とはならないことがわかる。ここで、この式の右辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔを、（７）式を求めたときと同様にΔＶｄｄとおくと、Ｖｎ（ｎ）＝Ｖ（−）−ΔＶｄｄ…（８）
となる。
【００５５】
つまり、サブ画素電極Ｅｎの負極書込電位Ｖｎ（ｎ）は、カップリング容量を考慮しない場合Ｖ（−）であるのに対し（電位波形（１）参照）、カップリング容量を考慮した場合、Ｖ（−）よりもΔＶｄｄだけ小さくなる。従って、サブ画素電極Ｅｎの正極書込電位Ｖ（＋）＋ΔＶｄｄ＝Ｖｓｐ−ΔＶｃ＋ΔＶｄｄと、負極書込電位Ｖ（−）−ΔＶｄｄ＝Ｖｓｎ−ΔＶｃ−ΔＶｄｄとの電位差は、Ｖｓｐ−Ｖｓｎ＋２ΔＶｄｄ＝Ｖａ＋２ΔＶｄｄ（（５）式参照）となる。
【００５６】
次に、隣接するサブ画素電極間にカップリング容量Ｃｄｄが存在するとした場合の、サブ画素電極Ｅｎ＋１の電位波形について考える。
【００５７】
図５は、隣接するサブ画素電極間にカップリング容量Ｃｄｄが存在するとした場合の、サブ画素電極Ｅｎ＋１の電位波形を示す図である。また、図５には、カップリング容量Ｃｄｄの有無に応じた電位波形の差異が理解しやすいように、図３に示す、カップリング容量を無視した場合の電位波形（１）、（２）、（３）のうちの、電位波形（２）、（３）をも示してある。
【００５８】
カップリング容量Ｃｄｄが存在するとした場合、サブ画素電極Ｅｎ＋１の電位波形は、（２）’となる。つまり、サブ画素電極Ｅｎ＋１は、カップリング容量Ｃｄｄ（ｎ＋２）（図２参照）の影響を受け、正極書込電位が、Ｖ（＋）とはならずにＶ（＋）−ΔＶｄｄとなり、一方、負極書込電位が、Ｖ（−）とはならずにＶ（−）＋ΔＶｄｄとなる。以下に、正極時、負極時の書込電位が、このように変化する理由について説明する。ただし、話を簡単にするため、サブ画素電極Ｅｎ＋１の電位を考えるにあたっては、サブ画素電極Ｅｎの電位を考察したときと同様に、隣り合うサブ画素電極間のカップリング容量Ｃｄｄ（ｉ）のうち、サブ画素電極Ｅｎ＋１とサブ画素電極Ｅｎ＋２との間のカップリング容量Ｃｄｄ（ｎ＋１）のみが存在し、その他のカップリング容量は存在しないものとして説明する。
【００５９】
カップリング容量を考慮した場合の電位波形（２）’も、時刻ｔ３までは、先に説明したカップリング容量を無視した場合と同様に説明できる。ここで、サブ画素電極Ｅｎ＋１の後段のサブ画素電極Ｅｎ＋２の電位波形（３）に着目すると、時刻ｔ３の時点（つまり、サブ画素電極Ｅｎ＋１の電位Ｖ（ｎ＋１）がＶ（＋）になった時点）では、サブ画素電極Ｅｎ＋２の電位Ｖ（ｎ＋２）は、正極書込電位Ｖ（＋）であるが、サブ画素Ｒ（ｎ＋１）とサブ画素Ｒ（ｎ＋２）は、互いに反対の極性で駆動されるため、１水平期間後に、サブ画素電極Ｅｎ＋２の電位は、正極書込電位Ｖ（＋）から、負極書込電位Ｖ（−）に変化する（時刻ｔ４）。サブ画素電極Ｅｎ＋１とサブ画素電極Ｅｎ＋２との間には、カップリング容量Ｃｄｄ（図２参照）が存在するため、上記のように、サブ画素電極Ｅｎ＋２の電位が、正極書込電位Ｖ（＋）から負極書込電位Ｖ（−）に変化すると、サブ画素Ｒ（ｎ＋１）についての電荷保存の法則から、サブ画素電極Ｅｎ＋１の正極書込電位Ｖｐ（ｎ＋１）は、以下のようになる。
Ｖｐ（ｎ＋１）
＝Ｖ（＋)＋{(Ｖ（−)−Ｖ（＋）}×Ｃｄｄ／Ｃｔ
＝Ｖ（＋)＋{(Ｖｓｎ−ΔＶｃ)−（Ｖｓｐ−ΔＶｃ）}×Ｃｄｄ／Ｃｔ
＝Ｖ（＋)＋(Ｖｓｎ−Ｖｓｐ）×Ｃｄｄ／Ｃｔ
＝Ｖ（＋)−(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔ
この式から、Ｖｐ（ｎ＋１）は、後段のサブ画素電極Ｅｎ＋２の電位変化の影響を受け、右辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔの分だけ変化し、単純にＶ（＋)とはならないことがわかる。ここで、この式の右辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔを、（７）、（８）式を求めたときと同様にΔＶｄｄとおくと、
Ｖｐ（ｎ＋１）＝Ｖ（＋)−ΔＶｄｄ…（９）
となる。
【００６０】
従って、サブ画素電極Ｅｎ＋１の正極書込電位は、カップリング容量を無視した場合Ｖ（＋)であるのに対し（電位波形（２）参照）、カップリング容量を考慮した場合、Ｖ（＋)よりもΔＶｄｄだけ小さくなる。
【００６１】
また、ゲートバスＧｎにパルスＰ２が発生すると、サブ画素電極Ｅｎの電位波形（２）’には、このパルスＰ２対応した振幅Ａの電位が現れる。次いで、ゲートバスＧｎ＋１のパルスＰ２が発生すると、ＴＦＴ（ｎ＋１）（図２参照）がそのパルスＰ２のパルス幅に対応した時間だけｏｎ状態となる。従って、ソースバスＳから、負極の電位Ｖｓｎが、ＴＦＴ（ｎ＋１）を経由してサブ画素電極Ｅｎ＋１に付与される。このため、Ｇｎ＋１のパルスＰ２が発生している期間Ｋ４の間に、サブ画素電極Ｅｎ＋１には電位Ｖｓｎが書き込まれるが（時刻ｔ７）、キックバック量ΔＶｃだけ下がるため一旦はＶ（−）＝Ｖｓｎ−ΔＶｃとなる（時刻ｔ７）。ここで、サブ画素電極Ｅｎ＋１の後段のサブ画素電極Ｅｎ＋２の電位波形（３）に着目すると、時刻ｔ７の時点（つまり、サブ画素電極Ｅｎ＋１の電位Ｖ（ｎ＋１）がＶ（−）になった時点）では、サブ画素電極Ｅｎ＋２の電位Ｖ（ｎ＋２）は、負極書込電位Ｖ（−）であるが、サブ画素Ｒ（ｎ＋１）とサブ画素Ｒ（ｎ＋２）は、互いに反対の極性で駆動されるため、１水平期間後に、サブ画素電極Ｅｎ＋２の電位は、負極書込電位Ｖ（−）から、正極書込電位Ｖ（＋）に変化する（時刻ｔ８）。サブ画素電極Ｅｎ＋１とサブ画素電極Ｅｎ＋２との間には、カップリング容量Ｃｄｄ（図２参照）が存在するため、上記のように、サブ画素電極Ｅｎ＋２電位が、負極書込電位Ｖ（−）から正極書込電位Ｖ（＋）に変化すると、サブ画素Ｒ（ｎ＋１）についての電荷保存の法則から、サブ画素電極Ｅｎ＋１の負極書込電位Ｖｎ（ｎ＋１）は、以下のようになる。
Ｖｎ（ｎ＋１）
＝Ｖ（−)＋{(Ｖ（＋)−Ｖ（−）}×Ｃｄｄ／Ｃｔ
＝Ｖ（−)＋{(Ｖｓｐ−ΔＶｃ)−（Ｖｓｎ−ΔＶｃ）}×Ｃｄｄ／Ｃｔ
＝Ｖ（−)＋(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔ
この式から、Ｖｎ（ｎ＋１）は、後段のサブ画素電極Ｅｎ＋２の電位変化の影響を受け、右辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔの分だけ変化し、単純にＶ（−)とはならないことがわかる。ここで、この式の右辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔを、（７）式を求めたときと同様にΔＶｄｄとおくと、
Ｖｎ（ｎ＋１）＝Ｖ（−)＋ΔＶｄｄ…（１０）
となる。
【００６２】
つまり、サブ画素電極Ｅｎ＋１の負極書込電位Ｖｎ（ｎ＋１）は、カップリング容量を無視した場合Ｖ（−)であるのに対し（電位波形（２）参照）、カップリング容量を考慮した場合、Ｖ（−)よりもΔＶｄｄだけ大きくなる。従って、サブ画素電極Ｅｎ＋１の正極書込電位Ｖ（＋）−ΔＶｄｄ＝Ｖｓｐ−ΔＶｃ−ΔＶｄｄと、負極書込電位Ｖ（−）＋ΔＶｄｄ＝Ｖｓｎ−ΔＶｃ＋ΔＶｄｄとの電位差は、Ｖｓｐ−Ｖｓｎ−２ΔＶｄｄ＝Ｖａ−２ΔＶｄｄ（（５）式参照）となる。
【００６３】
以上のことから、サブ画素電極の正極書込電位、負極書込電位は、隣り合うサブ画素電極との間のカップリング容量の影響を受け、カップリング容量を無視した場合と比較してΔＶｄｄだけ変動することがわかる。具体的には、ある１つのサブ画素電極に着目した場合、この着目したサブ画素電極に電位が書き込まれた直後に、この着目したサブ画素の後段のサブ画素電極が、負極書込電位から正極書込電位に変化すると、着目したサブ画素電極の電位はΔＶｄｄだけ増加し、一方、この着目したサブ画素電極の後段のサブ画素電極が、正極書込電位から負極書込電位に変化すると、今度は逆に、着目したサブ画素電極の電位はΔＶｄｄだけ減少している。このことから考えると、カップリング容量を考慮した場合の、サブ画素電極Ｒ（ｎ＋２）の正極書込電位は、このサブ画素電極Ｒ（ｎ＋２）に電位が書き込まれた直後に、このサブ画素電極Ｒ（ｎ＋２）の後段のサブ画素電極Ｒ（ｎ＋３）が正極書込電位から負極書込電位に変化するため、カップリング容量を無視した場合よりもΔＶｄｄだけ減少する。一方、カップリング容量を考慮した場合の、サブ画素電極Ｒ（ｎ＋２）の負極書込電位は、後段のサブ画素電極Ｒ（ｎ＋３）が負極書込電位から正極書込電位に変化するため、カップリング容量を無視した場合よりもΔＶｄｄだけ増加する。
【００６４】
図６は、隣接するサブ画素電極間にカップリング容量Ｃｄｄが存在するとした場合の、サブ画素電極Ｅｎ、Ｅｎ＋１、Ｅｎ＋２の電位波形をまとめて示した図である。また、図６には、カップリング容量を無視した場合の、サブ画素電極Ｅｎの電位波形（１）も示してある。
【００６５】
図６には、カップリング容量Ｃｄｄを考慮した場合の電極波形として、３つのサブ画素電極Ｅｎ、Ｅｎ＋１、Ｅｎ＋２の電位波形のみを示すが、その他のサブ画素電極についても、図４、図５を参照しながら説明した方法にしたがって考えると、正極書込電位及び負極書込電位はΔＶｄｄだけ増減することがわかる。従って、各サブ画素Ｒ（ｉ）の正極書込電位Ｖｐ（ｉ）、負極書込電位Ｖｎ（ｉ）は、
Ｖｐ（ｉ）＝Ｖ（＋）＋ΔＶｄｄ＝Ｖｓｐ−ΔＶｃ＋ΔＶｄｄ…（１１）
ただし、ｉ＝ｎ、ｎ±２、ｎ±４、…
Ｖｐ（ｉ）＝Ｖ（＋）−ΔＶｄｄ＝Ｖｓｐ−ΔＶｃ−ΔＶｄｄ…（１２）
ただし、ｉ＝ｎ±１、ｎ±３、…
Ｖｎ（ｉ）＝Ｖ（−）−ΔＶｄｄ＝Ｖｓｎ−ΔＶｃ−ΔＶｄｄ…（１３）
ただし、ｉ＝ｎ、ｎ±２、ｎ±４、…
Ｖｎ（ｉ）＝Ｖ（−）＋ΔＶｄｄ＝Ｖｓｎ−ΔＶｃ＋ΔＶｄｄ…（１４）
ただし、ｉ＝ｎ±１、ｎ±３、…となる。
【００６６】
さらに、カップリング容量を無視した場合、図３に示すように、各サブ画素の書込電位差はＶａとなり、各サブ画素に関わらず等しいが、カップリング容量Ｃｄｄを考慮した場合、（１１）式〜（１４）式から、各サブ画素の書込電位差は、Ｖａよりも２ΔＶｄｄだけ大きくなる書込電位差と、２ΔＶｄｄだけ小さくなる書込電位差とが交互に現れることがわかる。これまでは、１本のソースバスについて考えたが、書込電位差が２ΔＶｄｄだけ増減する現象は、どのソースバスについても現れる。従って、液晶パネルがノーマリ・ホワイトパネルの場合、書込電位差がＶａよりも２ΔＶｄｄだけ大きくなる行は暗く、２ΔＶｄｄだけ小さくなる行は明るくなる。つまり、従来の液晶表示装置では、各サブ画素の明るさを等しくしようとしても、実際は、明るくなる行と、暗くなる行とが交互に現れる横すじが眼で認識されてしまう。
【００６７】
これに対し、図１に示す液晶表示装置では、電位発生回路５が、正極補正部５２と、負極補正部５４とを備えている。これら補正部を備えた、図１に示す液晶表示装置を用いて、青空等のほぼ同一の明るさで表される画像を表示すると、画面に明暗は現れず、画面全体にわたって一様な明るさで青空が表示される。以下に、図１に示す液晶表示装置を用いた場合、画面全体にわたって一様な明るさで青空が表示される理由について説明する。
【００６８】
図７は、各サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２それぞれに電位を付与するときのタイミングチャートを示す図である。
【００６９】
１行毎に明暗が繰り返される横すじが現れる原因は、隣り合うサブ画素電極の一方のサブ画素電極の書込電位差がＶａよりも２ΔＶｄｄだけ大きく、もう一方のサブ画素電極の書込電位差がＶａよりも２ΔＶｄｄだけ小さくなり、各サブ画素に異なる電圧が印加されるためと考えられる。そこで、共通電極の電位Ｖｃｏｍと正極書込電位との差が、各サブ画素に関わらず互いに等しくなるとともに、共通電極の電位Ｖｃｏｍと負極書込電位との差も、各サブ画素に関わらず互いに等しくなれば、各サブ画素に、互いに等しい電圧が印加されることになり、横すじが防止できる。
【００７０】
従来の液晶表示装置では、図３を参照しながら説明したように、各サブ画素電極の正極書込電位を互いに等しい電位にするために、各サブ画素に一律に電位Ｖｓｐを書込み、一方、各サブ画素電極の負極書込電位を互いに等しくするために、各サブ画素に一律にＶｓｎを書き込んでいる。ところが、各サブ画素電極の正極書込電位及び負極書込電位は、カップリング容量の影響を受け、カップリング容量を無視した場合と比較してΔＶｄｄだけ変動する。その結果として、正極書込電位及び負極書込電位それぞれと、共通電極の電位Ｖｃｏｍとの電位差は、各サブ画素によって異なる。
【００７１】
ここで、従来の液晶表示装置においてカップリング容量を考慮した場合、正極書込電位は、Ｖ（＋）＋ΔＶｄｄと、Ｖ（＋）−ΔＶｄｄとの２種類の電位が現れる。また、負極書込電位は、Ｖ（−）＋ΔＶｄｄと、Ｖ（−）−ΔＶｄｄとの２種類の電位が現れる。ここで、正極書込電位に着目すると、これら２種類の電位Ｖ（＋）＋ΔＶｄｄと、Ｖ（−）−ΔＶｄｄとの差は、２ΔＶｄｄであるため、Ｖ（＋）＋ΔＶｄｄの電位が現れるサブ画素電極の電位をΔＶｄｄだけ減少させ、一方、Ｖ（＋）−ΔＶｄｄの電位が現れるサブ画素電極の電位をΔＶｄｄだけ増加させることができれば、各サブ画素電極の正極書込電位は、どのサブ画素電極であってもＶ（＋）となり、各サブ画素について、共通電極の電位Ｖｃｏｍと正極書込電位との差を互いに等しくすることができる。同様の考えから、負極書込電位に着目すると、Ｖ（−）＋ΔＶｄｄの電位が現れるサブ画素電極の電位をΔＶｄｄだけ減少させ、一方、Ｖ（−）−ΔＶｄｄの電位が現れるサブ画素電極の電位をΔＶｄｄだけ増加させることができれば、各サブ画素電極の負極書込電位は、どのサブ画素電極であってもＶ（−）となり、各サブ画素について、共通電極の電位Ｖｃｏｍと負極書込電位との差を互いに等しくすることができる。つまり、各サブ画素電極の電位は、後段（次行）のサブ画素電極の書込電位差により生じるΔＶｄｄ分だけ増減するため、この後段のサブ画素電極の影響によるΔＶｄｄだけ補正すればよい。
【００７２】
そこで、本実施形態では、電位発生回路５に、図１に示すように、正極補正部５２及び負極補正部５４を設けて、ソースバスＳの信号波形を、図７に示すような波形に補正している。具体的には、各サブ画素電極のうち、従来のソースバス信号（例えば図６参照）ではカップリング容量を考慮した書込電位差がＶａ＋２ΔＶｄｄとなるサブ画素電極Ｅｉ（ただし、ｉ＝ｎ、ｎ±２、ｎ±４、…である。以下、これらサブ画素電極を第１のサブ画素電極と呼ぶ）に着目し、この第１のサブ画素電極に正極の電位が書き込まれる期間（図７では、期間Ｋ１、期間Ｋ６に相当する。）において、ソースバスＳの電位を、ＶｓｐよりもΔＶｄｄだけ小さい電位Ｖｓｐ（−）＝Ｖｓｐ−ΔＶｄｄに補正する。一方、この第１のサブ画素電極に負極の電位が書き込まれる期間（図７では、期間Ｋ２、期間Ｋ５に相当する）において、ソースバスＳの電位を、ＶｓｎよりもΔＶｄｄだけ大きい電位Ｖｓｎ（＋）＝Ｖｓｎ＋ΔＶｄｄに補正する。
【００７３】
さらに、各サブ画素電極のうち、従来のソースバス信号では書込電位差がＶａ−２ΔＶｄｄとなるサブ画素電極Ｅｉ（ただし、ｉ＝ｎ±１、ｎ±３、…である。以下、これらサブ画素電極を第２のサブ画素電極と呼ぶ）に着目し、この第２のサブ画素電極に正極の電位が書き込まれる期間（図７では、期間Ｋ３に相当する。）において、ソースバスＳの電位を、ＶｓｐよりもΔＶｄｄだけ大きい電位Ｖｓｐ（＋）＝Ｖｓｐ＋ΔＶｄｄに補正する。一方、この第２のサブ画素電極に負極の電位が書き込まれる期間（図７では、期間Ｋ４に相当する）において、ソースバスＳの電位を、ＶｓｎよりもΔＶｄｄだけ小さい電位Ｖｓｎ（−）＝Ｖｓｎ−ΔＶｄｄに補正する。
【００７４】
上記のように、第１、第２のサブ画素電極それぞれに正極の電位が書き込まれる期間において、ソースバスＳの電位を、Ｖｓｐ（−）、Ｖｓｐ（＋）それぞれに補正するため、正極補正部５２は、ソースバスＳの電位を、Ｖｓｐから、Ｖｓｐ（−）、Ｖｓｐ（＋）それぞれに補正するのに必要な矩形信号を発生する。また、第１、第２のサブ画素電極それぞれに負極の電位が書き込まれる期間において、ソースバスＳの電位を、Ｖｓｎ（＋）、Ｖｓｎ（−）それぞれに補正するため、負極補正部５４は、ソースバスＳの電位を、Ｖｓｎから、Ｖｓｎ（＋）、Ｖｓｎ（−）それぞれに補正するのに必要な矩形信号を発生する。
【００７５】
本実施形態では、正極補正部５２及び負極補正部５４が発生する信号により、ソースバスＳの電位が上記のように補正されるため、第１のサブ画素電極の正極書込電位Ｖｐ１は、（１１）式において、Ｖｓｐを、Ｖｓｐ（−）＝Ｖｓｐ−ΔＶｄｄに置き換えて計算を進めることにより求められる。つまり、
Ｖｐ１＝（Ｖｓｐ−ΔＶｄｄ）−ΔＶｃ＋ΔＶｄｄ＝Ｖｓｐ−ΔＶｃ＝Ｖ（＋）（（２）式参照）
となる。また、第２のサブ画素電極の正極書込電位Ｖｐ２は、（１２）式において、Ｖｓｐを、Ｖｓｐ（＋）＝Ｖｓｐ＋ΔＶｄｄに置き換えて計算を進めることにより求められる。つまり、
Ｖｐ２＝（Ｖｓｐ＋ΔＶｄｄ）−ΔＶｃ−ΔＶｄｄ＝Ｖｓｐ−ΔＶｃ＝Ｖ（＋）（（２）式参照）
【００７６】
従って、本実施形態では、どのサブ画素電極であっても、正極書込電位はＶ（＋）となることがわかる。これにより、正極時において、各サブ画素に印加される電圧は、どのサブ画素であっても、Ｖ（＋）−Ｖｃｏｍとなることがわかる。
【００７７】
次に、本実施形態において、負極書込電位Ｖｎについて考えると、ソースバスＳの電位を上記のように設定しているため、第１のサブ画素電極の負極書込電位Ｖｎ１は、（１３）式において、ＶｓｎをＶｓｎ（＋）＝Ｖｓｎ＋ΔＶｄｄに置き換えて計算を進めることにより求められる。つまり、
Ｖｎ１＝（Ｖｓｎ＋ΔＶｄｄ）−ΔＶｃ−ΔＶｄｄ＝Ｖｓｎ−ΔＶｃ＝Ｖ（−）（（３）式参照）
となる。また、第２のサブ画素電極の負極書込電位Ｖｎ２は、（１４）式において、Ｖｓｎを、Ｖｓｎ（−）＝Ｖｓｎ−ΔＶｄｄに置き換えて計算を進めることにより求められる。つまり、
Ｖｎ２＝（Ｖｓｎ−ΔＶｄｄ）−ΔＶｃ＋ΔＶｄｄ＝Ｖｓｎ−ΔＶｃ＝Ｖ（−）（（３）式参照）
【００７８】
従って、本実施形態では、どのサブ画素電極であっても、負極書込電位ＶｎはＶ（−）となることがわかる。これにより、負極時において、各サブ画素に印加される電圧は、どのサブ画素であっても、Ｖｃｏｍ−Ｖ（−）となることがわかる。以上のことから、書込電位差は、Ｖ（＋）−Ｖ（−）＝Ｖｓｐ−ΔＶｃ−（Ｖｎｐ−ΔＶｃ）＝Ｖｓｐ−Ｖｎｐ＝Ｖａ（（５）式参照）となる。
【００７９】
また、Ｖｃｏｍは、（４）式で示したように、（Ｖｓｐ＋Ｖｓｎ）／２−ΔＶｃに設定されているため、
Ｖ（＋）−Ｖｃｏｍ（＝正極時に各サブ画素に印加される電圧）＝Ｖｃｏｍ−Ｖ（−）（＝負極時に各サブ画素に印加される電圧）
となることがわかる。
【００８０】
従って、図１に示す液晶表示装置を用いると、青空等のほぼ同一の明るさで表される画像を表示しても、画面に明暗は現れず、画面全体にわたって一様な明るさで青空が表示される。
【００８１】
尚、上記では、各サブ画素を同じ明るさにする場合を考えたため、どのサブ画素電極の電位を補正する場合であっても、ソースバスＳの電位の補正量ΔＶｄｄは、（６）式で求められる所定の値に設定しておけばよいが、通常、各サブ画素の明るさは、きわめて多段階（例えば６４段階）に変化するため、（６）式中のＶｓ及びＶｎも本来変化する値である。従って、この（６）式のΔＶｄｄも多段階に変化する。例えば、ノーマリ・ホワイトモードの液晶表示装置について考えると、サブ画素の明るさが暗くなればなるほど、書込電位差が大きくなるため、ΔＶｄｄは大きくなる。一方、サブ画素の明るさが明るくなればなるほど、書込電位差が小さくなるため、ΔＶｄｄは小さくなる。この（６）式のΔＶｄｄは、各サブ画素電極についての正極及び負極書込電位が、後段（次行）のサブ画素電極の書込電位差により受ける変動分であるため、ソースバスＳの電位の、各サブ画素に対応する補正量ΔＶｄｄは、この各サブ画素の後段（次行）のサブ画素の明暗に応じて、変動させればよい。
【００８２】
また、本実施形態では、正極補正部５２と、負極補正部５４との双方の補正部を備えているが、ΔＶｄｄが数十ｍＶ程度であるならば、上記の２つの補正部のうちの、いずれか一方の補正部のみを備えればよい。一方の補正部のみを備えると、ソースバスＳ（図２参照）が延在する方向に隣り合うサブ画素の交流化中心電圧は、互いにずれるが、共通電極の電位Ｖｃｏｍのパネル面内のばらつき等を考えると、交流化中心電圧のずれは無視できる。
【００８３】
また、液晶の電圧−光透過特性について考えると、電圧の変化量に対して光の透過量が変化する度合いは、中間調に対応する領域では大きいが、白色側もしくは黒色側に近づくに伴い小さくなる。従って、正極補正部５２が発生する信号を、アンプ５５の入力側からではなく、このアンプ５５の出力側に接続されたラダー抵抗Ｒ１〜Ｒ４上から加算しても、この加算位置が基準電位Ｖ１、Ｖ５が発生する位置に近い位置（例えばラダー抵抗Ｒ１、Ｒ２の間）であれば、図７に示す補正後のソースバスＳの信号波形とほぼ同じ形状の信号波形が得られる。従って、本実施形態では、正極補正部５２が発生する信号を、電源５１の供給電位が抵抗分割される前に加算しているが、ラダー抵抗Ｒ１〜Ｒ４上から加算してもよい。同様に考えて、負極補正部５４が発生する信号は、基準電位Ｖ６、Ｖ１０が発生する位置に近い位置であれば、ラダー抵抗Ｒ６〜Ｒ１０上から加算してもよい。
【００８４】
また、本実施形態では、正極補正部５２及び負極補正部５４を備え、これら補正部で、カップリング容量に基づいた補正量だけ、ソースバスＳの電位を補正することにより、横すじ発生を防止しているが、これら補正部を備える代わりに、カップリング容量に基づいて、複数のサブ画素データを補正するデータ補正手段を備えてもよい。このデータ補正手段を備え、電位発生回路５が発生する基準電位から、このデータ補正手段により補正された複数の画素データに対応する各電位を選択し、選択したこれら電位をソースバスＳに供給しても、やはり横すじ発生を防止することができる。
【００８５】
また、本実施形態の液晶表示装置は、駆動方式として２行１列間交流方式を採用した液晶表示装置であるが、本発明の液晶表示装置は、例えば３行１列間交流方式等の、その他の駆動方式を採用した液晶表示装置に適用してもよく、本発明の液晶表示装置を用いることにより、隣り合うサブ画素電極間に形成されるカップリング容量による各サブ画素の電位のばらつきを抑制することができる。
【００８６】
また、本実施形態では、カラー画像を表示する液晶表示装置を取りあげたが、本発明の液晶表示装置を、白黒画像を表示する液晶表示装置に適用しても、やはり、横すじを効果的に防止することができる。
【００８７】
また、本実施形態では、基準電位Ｖ１〜基準電位Ｖ１０がＤＡＣ３ｂに直接入力されているが、ラダー抵抗と各ＤＡＣ３ｂ間に、アンプによるバッファを備えてもよい。
【００８８】
さらに、本実施形態では、共通電極の電位Ｖｃｏｍを一定としているが、この電位Ｖｃｏｍが可変であっても、本発明を適用することは可能である。
【００８９】
【発明の効果】
以上説明したように、本発明の液晶表示装置によれば、ほぼ同一の明るさで表される画像を表示する場合であっても、横すじを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の液晶表示装置の構成を示すブロック図である。
【図２】図１に示す液晶パネル１の、一部のサブ画素に対応する部分を表す拡大図である。
【図３】各サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２それぞれに電位を付与するときのタイミングチャートを示す図である。
【図４】隣接するサブ画素電極間にカップリング容量Ｃｄｄが存在するとした場合の、サブ画素電極Ｅｎの電位波形を示す図である。
【図５】隣接するサブ画素電極間にカップリング容量Ｃｄｄが存在するとした場合の、サブ画素電極Ｅｎ＋１の電位波形を示す図である。
【図６】隣接するサブ画素電極間にカップリング容量Ｃｄｄが存在するとした場合の、サブ画素電極Ｅｎ、Ｅｎ＋１、Ｅｎ＋２の電位波形をまとめて示した図である。
【図７】各サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２それぞれに電位を付与するときのタイミングチャートを示す図である。
【図８】２行１列間交流化駆動方法の概念図である。
【符号の説明】
１ 液晶パネル
２ ゲートドライバ
３ ソースドライバ
３ａ、５５、５６ アンプ
３ｂ ＤＡＣ
３ｃ ラッチ
４ 信号制御部及び電源
５ ガンマ補正用基準電位発生回路
５１ 正極側電源
５２ 正極側補正用信号発生部
５３ 負極側電源
５４ 負極側補正用信号発生部

Claims (5)

1. ２行１列間交流化駆動方法を用いる液晶表示装置であって、
   同一のデータ線を経由させて電位が付与される複数の画素電極が形成された第１の基板と、
   共通電極が形成され、前記第１の基板との間に液晶を挟む第２の基板と、
   複数の画素データに基づいて、前記複数の画素電極に電位を付与する電位付与手段と、
   を備え、
   前記電位付与手段が、列方向に互いに隣り合う画素電極間に形成されるカップリング容量に基づいて、前記複数の画素電極に付与する電位を補正するものである、
   ことを特徴とする液晶表示装置。
2. 前記電位付与手段が、基準電位を発生する基準電位発生手段と、前記カップリング容量に基づいて、前記基準電位発生手段が発生する基準電位を補正する基準電位補正手段とを有し、前記基準電位補正手段により補正された基準電位から、前記複数の画素データに対応する各電位を選択し、該選択したこれら電位を、前記複数の画素電極に付与するものであることを特徴とする請求項１に記載の液晶表示装置。
3. 前記基準電位発生手段が、ラダー抵抗により、複数の基準電位を発生するものであることを特徴とする請求項２に記載の液晶表示装置。
4. 前記基準電位補正手段が、前記基準電位発生手段が発生する電位を、前記ラダー抵抗の途中位置で補正するものであることを特徴とする請求項３に記載の液晶表示装置。
5. 前記電位付与手段が、基準電位を発生する基準電位発生手段と、前記カップリング容量に基づいて、前記複数の画素データを補正するデータ補正手段とを有し、前記基準電位発生手段が発生する基準電位から、前記データ補正手段により補正された複数の画素データに対応する各電位を選択し、該選択したこれら電位を、前記複数の画素電極に付与するものであることを特徴とする請求項１に記載の液晶表示装置。

Images