JP3343048B2 - データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 - Google Patents
データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置Info
- Publication number
- JP3343048B2 JP3343048B2 JP10981197A JP10981197A JP3343048B2 JP 3343048 B2 JP3343048 B2 JP 3343048B2 JP 10981197 A JP10981197 A JP 10981197A JP 10981197 A JP10981197 A JP 10981197A JP 3343048 B2 JP3343048 B2 JP 3343048B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gradation
- liquid crystal
- gray scale
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
示装置において、映像信号に応じてデータ線へ供給され
る階調電圧を作成するためのデータ線駆動回路に関し、
特に、例えば液晶表示装置等のように、表示画面を構成
する絵素に直流電流が印加されると劣化あるいは破壊さ
れる恐れがあることから交流駆動を必要とする表示装置
に用いられるデータ線駆動回路に関する。
アクティブマトリクス型液晶表示装置の開発が盛んであ
る。上記アクティブマトリクス型液晶表示装置では、液
晶を挟持する一対の基板の一方に、薄膜IC技術にて形
成された薄膜トランジスタ(TFT:Thin Film Transi
stor) アレイを備えた構成が、広く採用されている。
液晶表示装置における各画素の等価回路の一例を示す回
路図である。各画素は、図11に示すように、互いに直
交するように配置されたソースラインSL…およびゲー
トラインGL…の交点の各々に対応して設けられてい
る。各画素には例えばアモルファスシリコン等を用いて
構成されるTFT81が設けられ、TFT81のゲート
電極にゲートラインGLが接続され、ソース電極にソー
スラインSLが接続されている。
容量CLCと、補助容量CCSと、寄生容量CGDとが、負荷
として接続されている。なお、上記の寄生容量CGDは、
ゲートラインGLと表示電極を兼ねたドレイン電極とが
容量結合していることによって生じる。液晶セル容量C
LCおよび補助容量CCSにおいて、TFT81のドレイン
電極に接続されていない方の端子は、共通電極(図示せ
ず)に接続され、共通電極電圧VCOM が与えられる。
容量CLCおよび補助容量CCSにおいて、映像信号に応じ
た階調電圧を一走査期間を通じて保持することにより、
所定の階調表示を実現するようになっている。液晶セル
容量CLCに生じる液晶セル電圧VLCは、寄生容量CGDの
影響を無視すれば、ソースラインSLからソースおよび
ドレインを介して供給される表示信号VX と共通電極電
圧VCOM との差電圧であるが、実際の動作上は、上記寄
生容量CGDを無視することはできない。
に及ぼす影響について、図12を参照しながら説明す
る。図12は、ゲートラインGLに供給される走査電圧
VY の波形、ソースラインSLに供給される階調電圧V
X の波形、極性反転信号REVの波形、共通電極電圧V
COM の波形、およびこれらの電圧によって液晶セル容量
CLCに生じる液晶セル電圧VLCの波形を表している。な
お、上記の極性反転信号REVをもとに、共通電極電圧
VCOM が作成されており、極性反転信号REVと共通電
極電圧VCOM の位相は互いに逆相となっている。
介してTFT81のゲート電極に選択パルスが印加され
ると、TFT81はオン状態となり、ソースラインSL
に印加されている階調電圧VX がソース電極からドレイ
ン電極を経て、TFT81の負荷である液晶セル容量C
LCおよび補助容量CCSへ送られる。これにより、液晶セ
ル電圧VLCは、上記選択パルスに同期して立ち上がる。
選択パルスが立ち下がった時点の電圧(以下、最終書込
電圧と称する)は、液晶セル容量CLCおよび補助容量C
CSによって保持されるが、実際には、最終書込電圧と保
持電圧との間に、寄生容量CGDの影響によって、レベル
シフトΔVが生じる。
Vを基準として反転されていることにより、液晶セル電
圧VLCも反転する。
走査期間T1 のように液晶セル電圧VLCが正極性の場合
には、保持電圧を最終書込電圧より低下させるよう作用
するが、走査期間T2 のように液晶セル電圧VLCが負極
性の場合には、保持電圧を最終書込電圧より上昇させる
ように作用する。
2 で液晶セル電圧VLCの実効値が異なることとなり、画
像のちらつき(フリッカ)が発生してしまう。この問題
を解決するために、従来、液晶セル電圧VLCにおいて、
振幅基準電位を上記レベルシフトΔVと同じだけシフト
させることにより、正極性のときの実効値と負極性のと
きの実効値とを等しくすることが提案されている。
寄生容量CGDが存在するために生じ、走査電圧VY の振
幅をVG とすると、下記の数1で与えられる。
プをd、表示電極の面積をA、液晶材料の誘電率を
εLC、真空誘電率をε0 とすると、下記の数2で与えら
れる。
の配列状態すなわち液晶セル電圧VLCに応じて変化する
ので、液晶セル容量CLCは、下記の数3のように、液晶
セル電圧VLCの関数として与えられる。なお、K1 は定
数である。
セル電圧VLCの関数となり、下記の数4で与えられる。
なお、K2 は定数である。
液晶セル電圧VLCの大きさに対して非線形に変化する。
つまり、階調表示を実現するためには、液晶セル電圧V
LCの実効値を各階調ごとに異ならせるので、各階調にお
けるレベルシフトΔVの大きさも一定ではないことが分
かる。従って、各階調ごとに、レベルシフトΔVの補償
を行う必要がある。
の補償を行った際の、各階調電圧の振幅および振幅基準
電位との関係を示す。なお、上記の振幅基準電位とは、
2レベルの電圧を出力する交流電圧において、上記2レ
ベルの電圧の中間電位のことを指す。ここでは、説明を
簡略化するために、階調電圧V0 ないしV9 の内、階調
電圧V0 、V4 、V5 およびV9 のみを例示した。な
お、階調電圧V0 およびV4 は、極性反転信号REVと
同じ位相を持ち、階調電圧V5 およびV9 は、極性反転
信号REVと逆の位相を持つ。図14から明らかなよう
に、寄生容量CGDによるレベルシフトΔVを階調ごとに
補償した場合、各階調電圧V0 ・V4 ・V5 ・V9 の振
幅基準電位VM0・VM4・VM5・VM9は、互いに異なって
いることが分かる。
調電圧間を直線近似することにより、さらに多数の階調
電圧を作成している。例えば、図15に、レベルシフト
ΔVが補償された階調電圧V4 ・V5 を用いて、直線近
似によって、その間に階調電圧V4a・V4bを作成した場
合を示す。この場合、直線近似によって作成された階調
電圧V4a・V4bの振幅基準電位と、図15に曲線で示
す、実際にレベルシフトΔVを補償した場合の振幅基準
電位との間には、補正誤差ΔV4a・ΔV4bが生じる。こ
の補正誤差ΔV4a・ΔV4bが大きいと、フリッカが生じ
易くなるという問題がある。
例について、図16を参照しながら説明する。従来の階
調電圧作成回路は、電圧供給回路85と、ソースドライ
バ86とを備えている。ソースドライバ86は、一般的
な抵抗分割型6ビットDAコンバータ方式のドライバと
して構成されており、階調基準電圧V0 ないしV10をそ
れぞれ入力する11個の入力端子を持つ。ソースドライ
バ86の内部において、上記入力端子には、数十kΩの
抵抗が接続されている。
らそれぞれ入力された階調基準電圧間がさらに7〜8分
割されることにより、64階調の階調電圧が生成され
る。各データ線のデータは、6ビットのディジタル信号
でラッチされ、デコーダ86aで電圧セレクタにより、
ディジタル信号による階調データがアナログ電圧にデコ
ードされ、出力バッファ86bを介してソースラインS
Lへ出力される。
へ供給する階調基準電圧V0 ないしV10を、図示しない
電源回路から供給される電源電圧Vddを抵抗分割するこ
とによって発生させる。また、電圧供給回路85が発生
する階調基準電圧V0 ないしV10の各々は、極性反転信
号REVに基づいて反転される。
来の構成では、ソースドライバ86へ入力する階調基準
電圧V0 ないしV10を発生するための電圧供給回路85
の構成が複雑であり、製造コストや消費電力を上昇させ
たり、回路規模を増大させる要因となると共に、各階調
ごとにレベルシフトΔVを補償するための設定が非常に
煩雑であるという問題があった。
圧を最上位と最下位の2入力のみとすることが最も好ま
しいが、前述のように、液晶セル電圧VLCと最適DC値
との関係が非線形であるため、フリッカの発生や絵素部
分の液晶の劣化等が発生し易いという問題があった。
めに、請求項1記載のデータ線駆動回路は、交流駆動が
必要な画素を備えると共に上記画素への印加電圧の最適
DC値が画素の階調によって異なる表示装置に対して、
映像信号に応じた階調電圧を供給するデータ線駆動回路
において、互いに異なる振幅を有する第1ないし第3の
階調基準電圧をそれぞれ作成する第1ないし第3の基準
電圧供給部と、上記第1ないし第3の階調基準電圧に基
づいて階調電圧を作成する階調電圧作成部とを備え、上
記第2の階調基準電圧の振幅基準電位が最適DC値に設
定されると共に、第1および第3の階調基準電圧の振幅
基準電位が、階調電圧作成部で作成される各階調電圧の
振幅基準電位と最適DC値との差の自乗和が最小になる
ようにそれぞれ設定されていることを特徴とする。
圧を作成するための第1ないし第3の3個の基準電圧供
給部のみを設ければ良いので、データ線駆動回路全体の
回路構成を簡略化することができる。また、第1ないし
第3の階調基準電圧は、次のとおりに設定されている。
まず、第2の階調基準電圧は、振幅基準電位が最適DC
値になるように設定されている。なお、ここでの振幅基
準電位とは、2つの電位が表れる交流電圧における上記
の2つの電位の中間値のことを指す。また、最適DC値
とは、例えば液晶セルの場合のように交流駆動を必要と
する画素への印加電圧において正極性の印加電圧の実効
値と負極性の印加電圧の実効値とが互いに等しくなるよ
うに補償された、階調電圧あるいは階調基準電圧の振幅
基準電位のことを指す。すなわち、第2の階調基準電圧
の振幅基準電位が最適DC値に設定されたことにより、
第2の階調基準電圧をそのまま階調電圧作成部にて階調
電圧の一つとして出力すれば、第2の階調電圧におい
て、正極性の印加電圧の実効値と負極性の印加電圧の実
効値とが等しくなり、表示装置における画像のちらつき
(フリッカ)の発生が防止される。また、第1および第
3の階調基準電圧の振幅基準電位は、上記第2の階調基
準電圧の振幅基準電位に基づいて、各階調電圧の振幅基
準電位と最適DC値との差の自乗和が最小になるように
設定される。このように第1ないし第3の階調基準電圧
が設定されていることにより、第1の階調基準電圧と第
2の階調基準電圧との間、および第2の階調基準電圧と
第3の階調基準電圧との間をそれぞれ直線近似すること
によって階調電圧を作成した場合でも、各階調電圧の振
幅基準電位と最適DC値との乖離を最小に抑えることが
できる。すなわち、第1ないし第3の階調基準電圧に基
づいて直線近似を行うという簡単な方法によって、階調
電圧を設定することができる。以上のように、請求項1
記載の構成によれば、簡単な回路構成によって、表示装
置においてフリッカが少なくなるような階調電圧を供給
するデータ線駆動回路を提供できる。また、表示装置が
液晶表示装置である場合には特に、直流成分の印加によ
る液晶の劣化あるいは破壊等を防止できるという利点も
ある。
項1記載の構成において、第2の基準電圧供給部が作成
する第2の階調基準電圧の振幅が0であることを特徴と
している。
を作成する第2の基準電圧供給部は単一レベルの電圧す
なわち最適DC値を出力すれば良いので、第1および第
3の基準電圧供給部のように2レベルの電圧を交互に出
力する構成と比較して簡単な回路構成で実現され得る。
これにより、データ線駆動回路全体の回路構成をさらに
簡略化することが可能となる。
項1または2に記載の構成において、第2の基準電圧供
給部が、第2の階調基準電圧の振幅基準電位を変化させ
る電圧調整手段を備えたことを特徴とする。
て、第2の階調基準電圧の振幅基準電位を、最適DC値
から許容される範囲で微小に変化させれば、階調電圧作
成部にて第1ないし第3の階調基準電圧に基づいて作成
される階調電圧も微小に変化する。これにより、例えば
液晶表示装置のように、画素に印加される電圧に応じて
光透過率等の表示特性が変化する表示装置に上記データ
線駆動回路を適用すれば、表示装置の表示特性を変化さ
せることができる。従って、例えば、使用者が上記電圧
調整手段を操作することにより、使用状況や好みに応じ
て表示装置の表示特性を調整することが可能となる。
クス型液晶表示装置は、マトリクス状に配置された複数
の画素と、画素の各列に対応して配置された複数のデー
タ信号線と、画素の各行に対応して配置された複数の走
査信号線とを備えると共に、各画素にスイッチング素子
を有するアクティブマトリクス型液晶表示装置におい
て、データ信号線を駆動するために請求項1ないし3の
いずれか1項に記載のデータ線駆動回路を備えたことを
特徴とする。
nsulator Metal) 等のスイッチング素子を有するアクテ
ィブマトリクス型液晶表示装置は、液晶の劣化あるいは
破壊を防止するために、交流駆動が必要である。また、
上記のアクティブマトリクス型液晶表示装置は、画素の
構造上、寄生容量が存在することに起因して、画素への
最終書込電圧と保持電圧との間にレベルシフトが生じる
ので、画素への印加電圧の最適DC値が、表示しようと
する階調によって変化する。このため、上記アクティブ
マトリクス型液晶表示装置は、請求項1ないし3のいず
れか1項に記載のデータ線駆動回路を備えたことによ
り、各階調に応じてデータ線駆動回路から供給される階
調電圧の振幅基準電位と最適DC値との乖離が最小に抑
えられているので、フリッカの発生および液晶の劣化等
が抑制される。さらに、上記データ線駆動回路は、前述
のように簡単な回路構成で実現されるので、アクティブ
マトリクス型液晶表示装置の小型化、低コスト化、およ
び低消費電力化を図ることが可能である。特に、請求項
3記載のデータ線駆動回路を備えた構成によれば、使用
者が使用環境や各自の好みに応じて、液晶表示装置の階
調や輝度特性を調整することが可能となる。
1ないし図10に基づいて説明すれば、以下のとおりで
ある。
構成〕まず、本実施形態に係るアクティブマトリクス型
液晶表示装置の概略構成について説明する。本アクティ
ブマトリクス型液晶表示装置は、図2に示すように、互
いに直交するように配置された複数のソースラインSL
…(データ線)および複数のゲートラインGL…と、画
素アレイ1と、ソースラインSL…を駆動するソースラ
イン駆動回路2(データ線駆動回路)と、ゲートライン
GL…を駆動するゲートライン駆動回路3とを備えてい
る。
インSL・SLと隣接する2本のゲートラインGL・G
Lとで囲まれた領域に一つずつ設けられた画素10…に
よって形成されている。すなわち、画素10…は全体と
してマトリクス状に配列されて、画素アレイ1を形成し
ている。
表示装置における画素10の等価回路の一例を示す回路
図である。画素10には、例えばアモルファスシリコン
等を用いて構成されるTFT81が設けられ、TFT8
1のゲート電極にゲートラインGLが接続され、ソース
電極にソースラインSLが接続されている。
容量CLCと、補助容量CCSと、寄生容量CGDとが、負荷
として接続されている。なお、上記の寄生容量CGDは、
ゲートラインGLと表示電極を兼ねたドレイン電極とが
容量結合していることによって生じる。液晶セル容量C
LCおよび補助容量CCSにおいて、TFT81のドレイン
電極に接続されていない方の端子は、対向基板の共通電
極(図示せず)に接続され、共通電極電圧VCOM が与え
られる。
ル容量CLCおよび補助容量CCSにおいて、映像信号に応
じた所定の電圧を一走査期間を通じて保持することによ
り、所定の階調表示を実現する。階調電圧VX が印加さ
れたときに液晶セル容量CLCに生じる液晶セル電圧VLC
は、寄生容量CGDの影響を無視すれば、ソースラインS
Lからソースおよびドレインを介して供給される階調電
圧VX と、共通電極電圧VCOM との差電圧であるが、実
際の動作上は、上記寄生容量CGDを無視することはでき
ず、寄生容量CGDに起因して生じる保持電圧のレベルシ
フトΔVを、各階調ごとに補償することが必要である。
めのソースライン駆動回路2の構成について説明する。
次に、本実施形態に係るデータ線駆動回路としてのソー
スライン駆動回路2の一構成例について、以下に説明す
る。
うに、電圧供給部11(第1ないし第3の基準電圧供給
部)およびソースドライバ12(階調電圧作成部)を備
えている。電圧供給部11は、互いに異なる3種類の階
調基準電圧V0 ・V6 ・V9を発生し、ソースドライバ
12へ供給する。ソースドライバ12は、上記の3種類
の階調基準電圧V0 ・V6 ・V9 に基づいて10階調の
階調電圧V0 ないしV9 を作成すると共に、選択回路2
1において、これらの階調電圧V0 ないしV9から映像
信号に応じていずれかを選択し、出力バッファ22を介
してソースラインSLへ出力する。
性反転信号REVと同じ位相で出力する第1の階調回路
11a(第1の基準電圧供給部)と、階調基準電圧V6
を極性反転信号REVと逆位相で出力する第2の階調回
路11b(第2の基準電圧供給部)と、階調基準電圧V
9 を極性反転信号REVと逆位相で出力する第3の階調
回路11c(第3の基準電圧供給部)とを備えている。
0 として、2レベルの電圧VH0およびVL0を出力すると
共に、極性反転信号REVに基づいて出力を反転する。
なお、以下では、この2レベルの電圧VH0およびVL0の
中間電位を、階調基準電圧V0 の振幅基準電位VM0と称
する。つまり、上記振幅基準電位VM0は、下記のように
定義される。 VM0=(VH0+VL0)/2
6 として、2レベルの電圧VH6およびVL6を出力すると
共に、極性反転信号REVに基づいて出力を反転する。
第3の階調回路11cは、階調基準電圧V9 として、2
レベルの電圧VH9およびVL9を交互に出力すると共に、
極性反転信号REVに基づいて出力を反転する。すなわ
ち、階調基準電圧V6 ・V9 の振幅基準電位VM6・VM9
は、下記のようにそれぞれ定義される。 VM6=(VH6+VL6)/2 VM9=(VH9+VL9)/2
・11b・11cの内部構成の一例について、図3を参
照しながら説明する。図3に示すように、第1の階調回
路11aはオペアンプ101aを備えている。オペアン
プ101aの非反転入力には極性反転信号REVが与え
られ、反転入力には抵抗分圧器PDa の出力が与えられ
ている。
bを備えている。オペアンプ101bの非反転入力には
抵抗分圧器PDb の出力が与えられ、反転入力には極性
反転信号REVが与えられている。第3の階調回路11
cはオペアンプ101cを備えている。オペアンプ10
1cの非反転入力には抵抗分圧器PDc の出力が与えら
れ、反転入力には極性反転信号REVが与えられてい
る。
回路11a・11b・11cからは、それぞれ所定の振
幅を有する階調基準電圧V0 ・V6 ・V9 が出力され
る。なお、極性反転信号REVに対して、階調基準電圧
V0 は同位相、階調基準電圧V6 およびV9 は逆位相で
ある。
1a・11b・11cは、それぞれ2レベルの電圧を出
力し、極性反転信号REVで出力を反転する。従って、
出力の利得と振幅を任意に設定できる回路として構成す
ることが必要であり、上述のように、オペアンプを用い
た反転増幅回路もしくは非反転増幅回路で実現すること
ができる。なお、出力のバイアスは、抵抗分圧器PDa
・PDb ・PDc のそれぞれにおいて、固定抵抗Ra1・
Ra2、固定抵抗Rb1・Rb2、および固定抵抗Rc1・Rc2
の分割比をそれぞれ調整することによって、所望の値に
設定することができる。また、出力の振幅は、利得で調
整することができる。
すように、ソースドライバ12に設けられた基準電圧分
割用抵抗23の両端にそれぞれ入力される。また、階調
基準電圧V6 は、基準電圧分割用抵抗23において、後
述するように設定された位置に入力される。
ドライバ12において、階調電圧V0 ・V6 ・V9 とし
てそのまま使用される。階調基準電圧V0 と階調基準電
圧V6 との間の階調電圧、すなわち階調電圧V1 ないし
V5 については、ソースドライバ12に設けられた基準
電圧分割用抵抗23において、階調基準電圧V0 ・V6
がそれぞれ入力されている位置間の抵抗を均等に分割す
ることによって作成される。階調電圧V7 およびV8 に
ついては、同様に、階調基準電圧V6 ・V9 がそれぞれ
入力されている位置間を均等に分割することによって作
成される。すなわち、階調基準電圧V0 およびV6 に基
づいて、階調電圧V1 ないしV5 が作成され、階調基準
電圧V6 およびV9 に基づいて、階調電圧V7 およびV
8 が作成される。
幅基準電位VM0・VM6・VM9を、寄生容量CGDに起因し
て生じる保持電圧のレベルシフトΔVを補償するように
適切に設定する方法について、図4を参照しながら説明
する。図4に示すグラフの横軸は、ソースドライバ12
にて作成される階調電圧V0ないしV9 によって画素1
0の液晶容量CLCに生じる液晶セル電圧VLCの大きさを
表す。すなわち、階調電圧V0 ないしV9 の内、階調電
圧V9 が画素10へ与えられた場合において、液晶セル
電圧VLCは最も大きくなり、画素10は白表示となる。
一方、階調電圧V0 が与えられた場合において、液晶セ
ル電圧VLCは最も小さくなり、画素10は黒表示とな
る。また、階調電圧V6 が与えられた場合、画素10の
表示は、黒表示と白表示との間のグレーレベルとなる。
9 について、振幅基準電位の最適DC値を表している。
なお、階調電圧VX の振幅基準電位の最適DC値とは、
階調電圧VX によって生じる液晶セル電圧VLCにおいて
正極性の印加電圧の実効値と負極性の印加電圧の実効値
とを等しくするために、寄生容量CGDによる保持電圧の
レベルシフトΔVを加味した該階調電圧VX の振幅基準
電位のことを指す。
6 の振幅基準電位VM6は、最適DC値と一致するように
設定されている。これにより、階調基準電圧V6 が画素
に印加された場合には、液晶セル電圧VLCにおいて正極
性の印加電圧の実効値と負極性の印加電圧の実効値とが
等しくなり、フリッカは発生しない。
M0は、階調基準電圧V6 の振幅基準電位VM6に基づい
て、階調電圧V0 ないしV5 の各々の振幅基準電位と最
適DC値とのずれ量の自乗和が最小となるように設定さ
れている。
圧V0 ないしV6 の最適DC値が、液晶セル電圧VLCに
対して非線形な特性を示すのに対して、階調基準電圧V
0 ・V6 に基づいて作成される階調電圧V0 ないしV6
の振幅基準電位は、直線近似によって求められる。この
ため、振幅基準電位の近似直線41の、最適DC値の特
性曲線からのずれ量が最小となるように、具体的には、
図4に示すように、正方向のずれ量および負方向のずれ
量がそれぞれ最大となるポイント(この場合は電圧Va
および階調電圧V0 )において、最適DC値からのずれ
量が極力小さくなるように、階調基準電圧V0 を決定す
れば良い。
て、振幅基準電位の近似直線42の、最適DC値の特性
曲線からのずれ量が最小となるように、具体的には、図
4に示すように、正方向のずれ量および負方向のずれ量
がそれぞれ最大となるポイント(この場合は電圧Vb お
よび階調電圧V9 )において、最適DC値からのずれ量
が極力小さくなるように、階調基準電圧V9 を決定すれ
ば良い。
幅基準電位は、最適DC値とは一致しない。また、階調
基準電圧V6 を、階調基準電圧V0 よりに設定すれば、
階調基準電圧V0 の振幅基準電位の最適DC値からのず
れ量は小さくなる反面、階調基準電圧V9 の振幅基準電
位の最適DC値からのずれ量が大きくなることを考慮し
て、階調電圧V0 ないしV9 のすべての階調における振
幅基準電位と最適DC値とのずれ量が最も小さくなるよ
うに、階調基準電圧V6 を適切に設定すれば良い。
動回路2では、各階調において寄生容量CGDによる保持
電圧のレベルシフトΔVが補償されているので、フリッ
カの発生を抑制することができる。
を、図1に示したように、極性反転信号REVと逆相で
且つ階調基準電圧V0 ・V9 と比べて小さな振幅を持つ
電圧として設定した例を説明したが、階調基準電圧V6
の位相および振幅は、これに限定されるものではない。
電圧V0 と階調基準電圧V9 とのほぼ中間となるものと
考えられ、例えば、図5(a)に示すように、階調基準
電圧V6 を、極性反転信号REVに対して同相から逆相
へ変わる付近の、微小な振幅を有する電圧に設定しても
良い。なお、図5(a)に示す階調基準電圧V6 は、極
性反転信号REVに対して同相である。あるいは、図5
(b)に示すように、階調基準電圧V6 を、振幅が0の
一定電圧に設定しても良い。なお、この場合のソースラ
イン駆動回路2の構成については、下記の第2の構成例
にて詳細に説明する。
階調基準電圧V6 を供給する第2の階調回路11bを、
反転増幅、非反転増幅の切り替えが可能な回路で構成し
ておけば、互いに異なる特性を有する複数種類のアクテ
ィブマトリクス型液晶表示装置にこのソースライン駆動
回路2を共通に使用することが可能となり、製造効率の
向上および製造コストの低減を図れるという利点があ
る。
ここで、本実施形態に係るデータ線駆動回路としてのソ
ースライン駆動回路2の他の構成例について説明する。
なお、第1の構成例において説明した構成と同様の機能
を有する構成には、同一の符号を付記し、その説明を省
略する。
路2は、図6に示すように、第1の構成例としてのソー
スライン駆動回路2に設けられていた電圧供給部11の
代わりに、第1ないし第3の階調回路11a・31b・
11cを備えた電圧供給部31を備えている。
電圧として、階調基準電圧V6 を出力する。なお、上記
階調基準電圧V6 の電位は最適DC値に設定されてい
る。第2の階調回路31bは、図7に示すように、オペ
アンプ301bを備えたバッファ回路等として実現でき
る。図7に示す構成では、オペアンプ301bの非反転
入力に、抵抗分圧器PDb の出力が与えられており、抵
抗分圧器PDb の固定抵抗rb1・rb2の分割比を適切に
設定することによって、DC電圧として出力される階調
基準電圧V6 の電位を最適DC値に設定することができ
る。
基準電圧V6 に基づいて、階調基準電圧V0 およびV9
を設定する方法は、前述の第1の構成例に説明した方法
と同様であるので、その説明を省略する。
動回路2によれば、階調基準電圧V6 が最適DC値に設
定されたDC電圧であることにより、第2の階調回路3
1bを、第1・第3の階調回路11a・11cに比較し
て、簡単な回路構成で実現することができる。これによ
り、ソースライン駆動回路2の小型化および低消費電力
化を図ることができる。この結果、アクティブマトリク
ス型液晶表示装置の小型化および低消費電力化を図れる
と共に、製造コストの低減を図ることが可能となる。
致するように設定されると共に、階調基準電圧V0 およ
びV9 が、上記階調基準電圧V6 に基づいて、階調電圧
V1〜V5 、V7 およびV8 のそれぞれの振幅基準電位
と、各階調電圧の最適DC値との差の自乗和が最小にな
るように設定されるので、画素10に存在する寄生容量
CGDによる保持電圧のレベルシフトΔVが各階調で補償
され、フリッカの少ない良好な表示が可能となる。
ここで、本実施形態に係るデータ線駆動回路としてのソ
ースライン駆動回路2のさらに他の構成例について説明
する。なお、上記した各構成例において説明した構成と
同様の機能を有する構成には、同一の符号を付記し、そ
の説明を省略する。
路2は、階調基準電圧V6 の振幅基準電位を使用者が調
整することができる点において、前記した第1の構成例
と異なっている。このために、本構成例のソースライン
駆動回路2は、図8に示すように、第2の階調回路11
bに設けられた抵抗分圧器PDb に、可変抵抗Rv (電
圧調整手段)が追加されたことを特徴としている。
イッチ等を操作することにより、第2の階調回路11b
から出力される階調基準電圧V6 の振幅基準電位を調整
することができる。例えば、図10(a)は、階調基準
電圧V6 の振幅基準電位を最適DC値よりも低くなるよ
うに後述する許容範囲内で調整した様子を示し、図10
(b)は、階調基準電圧V6 の振幅基準電位を最適DC
値よりも高くなるように後述する許容範囲内で調整した
様子を示す。このように、階調基準電圧V6 を調整する
ことにより、階調基準電圧V6 に基づいてソースドライ
バ12において作成される他の階調電圧が変化するの
で、液晶の階調や輝度特性が変化する。この結果、使用
環境や好みに応じて、使用者が階調や輝度特性を調整す
ることが可能なアクティブマトリクス型液晶表示装置を
提供できる。
構成例において、第2の階調回路31bに設けられた抵
抗分圧器PDb に、可変抵抗Rv を追加することによっ
ても、上記と同様の効果が得られる。
準電圧V6 の振幅基準電位が最適DC値から離れすぎる
と、フリッカが発生する恐れがあるので、上記可変抵抗
Rvによる振幅基準電位の調整の許容範囲は、フリッカ
が発生しない程度(±50mV程度)とすることが好ま
しい。
実施の形態を示すものであり、本発明を限定するもので
はない。例えば、上記では、3種類の階調基準電圧V0
・V6 ・V9 から、10階調の階調電圧V0 ないしV9
を作成する構成を例示したが、階調基準電圧から作成す
る階調電圧の数は任意に設定することができる。また、
上記では、スイッチング素子としてTFTを用いた構成
を例示したが、この他にMIM等を用いることもでき
る。
駆動回路は、互いに異なる振幅を有する第1ないし第3
の階調基準電圧をそれぞれ作成する第1ないし第3の基
準電圧供給部と、上記第1ないし第3の階調基準電圧に
基づいて階調電圧を作成する階調電圧作成部とを備え、
上記第2の階調基準電圧の振幅基準電位が最適DC値に
設定されると共に、第1および第3の階調基準電圧の振
幅基準電位が、階調電圧作成部で作成される各階調電圧
の振幅基準電位と最適DC値との差の自乗和が最小にな
るようにそれぞれ設定されている構成である。
ことで、各階調基準電圧の振幅基準電位を、各階調によ
って異なる最適DC値にできるだけ近くなるように補償
しつつ、データ線駆動回路の低コスト化、低消費電力化
を実現できるという効果を奏する。
の基準電圧供給部が作成する第2の階調基準電圧の振幅
が0である構成である。
る第2の基準電圧供給部は単一レベルの電圧すなわち最
適DC値を出力すれば良いので、第1および第3の基準
電圧供給部のように2レベルの電圧を交互に出力する構
成と比較して簡単な回路構成で実現され得る。この結
果、データ線駆動回路全体の回路構成をさらに簡略化す
ることができるという効果を奏する。
の基準電圧供給部が、第2の階調基準電圧の振幅基準電
位を変化させる電圧調整手段を備えた構成である。
ことにより、使用状況や好みに応じて表示装置の表示特
性を調整することが可能となるという効果を奏する。
クス型液晶表示装置は、データ信号線を駆動するために
請求項1ないし3のいずれか1項に記載のデータ線駆動
回路を備えた構成である。
回路から供給される階調電圧の振幅基準電位と最適DC
値との乖離が最小に抑えられているので、フリッカの発
生が少ないアクティブマトリクス型液晶表示装置を、低
コスト且つ低消費電力で実現できるという効果を奏す
る。
クス型液晶表示装置が備えるソースライン駆動回路の構
成を示すブロック図である。
略構成を示すブロック図である。
の内部構成の一例を示す回路図である。
圧の振幅基準電位と最適DC値との関係を示すグラフで
ある。
の位相および振幅の設定例をそれぞれ示す説明図であ
る。
イン駆動回路の構成を示すブロック図である。
供給部の内部構成の一例を示す回路図である。
ースライン駆動回路が備える電圧供給部の内部構成の一
例を示す回路図である。
ースライン駆動回路が備える電圧供給部の内部構成の他
の例を示す回路図である。
に示す構成によって階調基準電圧V6 の振幅基準電位が
最適DC値から許容範囲内で調整された様子をそれぞれ
示す説明図である。
クティブマトリクス型液晶表示装置における、画素の等
価回路を示す回路図である。
VY 、ソースラインSLに供給される階調電圧VX 、極
性反転信号REV、およびこれらの電圧によって液晶セ
ル容量CLCに生じる液晶セル電圧VLCの波形をそれぞれ
示す波形図である。
特性を示すグラフである。
の振幅および振幅基準電位と、極性反転信号REVとの
位相関係との一例を示す説明図である。
る補正量を示す説明図である。
が備えるソースライン駆動回路の概略構成を示すブロッ
ク図である。
Claims (4)
- 【請求項1】交流駆動が必要な画素を備えると共に上記
画素への印加電圧の最適DC値が画素の階調によって異
なる表示装置に対して、階調電圧を供給するデータ線駆
動回路において、 互いに異なる振幅を有する第1ないし第3の階調基準電
圧をそれぞれ作成する第1ないし第3の基準電圧供給部
と、 上記第1ないし第3の階調基準電圧に基づいて階調電圧
を作成する階調電圧作成部とを備え、 上記第2の階調基準電圧の振幅基準電位が最適DC値に
設定されると共に、 第1および第3の階調基準電圧の振幅基準電位が、階調
電圧作成部で作成される各階調電圧の振幅基準電位と最
適DC値との差の自乗和が最小になるようにそれぞれ設
定されていることを特徴とするデータ線駆動回路。 - 【請求項2】第2の基準電圧供給部が作成する第2の階
調基準電圧の振幅が0であることを特徴とする請求項1
記載のデータ線駆動回路。 - 【請求項3】第2の基準電圧供給部が、第2の階調基準
電圧の振幅基準電位を変化させる電圧調整手段を備えた
ことを特徴とする請求項1または2に記載のデータ線駆
動回路。 - 【請求項4】マトリクス状に配置された複数の画素と、
画素の各列に対応して配置された複数のデータ信号線
と、画素の各行に対応して配置された複数の走査信号線
とを備えると共に、各画素にスイッチング素子を有する
アクティブマトリクス型液晶表示装置において、 データ信号線を駆動するために、請求項1ないし3のい
ずれか1項に記載のデータ線駆動回路を備えたことを特
徴とするアクティブマトリクス型液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10981197A JP3343048B2 (ja) | 1997-04-25 | 1997-04-25 | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10981197A JP3343048B2 (ja) | 1997-04-25 | 1997-04-25 | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10301538A JPH10301538A (ja) | 1998-11-13 |
JP3343048B2 true JP3343048B2 (ja) | 2002-11-11 |
Family
ID=14519812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10981197A Expired - Fee Related JP3343048B2 (ja) | 1997-04-25 | 1997-04-25 | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3343048B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4521903B2 (ja) * | 1999-09-30 | 2010-08-11 | ティーピーオー ホンコン ホールディング リミテッド | 液晶表示装置 |
JP2002278517A (ja) * | 2001-03-15 | 2002-09-27 | Hitachi Ltd | 液晶表示装置 |
KR100777705B1 (ko) | 2001-09-07 | 2007-11-21 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
JP4284494B2 (ja) * | 2002-12-26 | 2009-06-24 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
JP2008102235A (ja) * | 2006-10-18 | 2008-05-01 | Sony Corp | ディスプレイ装置 |
DE102008053113A1 (de) * | 2008-10-25 | 2010-05-06 | Brose Fahrzeugteile Gmbh & Co. Kg, Hallstadt | Antriebsanordnung zur motorischen Verstellung eines Verstellelements in einem Kraftfahrzeug |
JP2011209744A (ja) * | 2011-05-27 | 2011-10-20 | Renesas Electronics Corp | 液晶駆動装置 |
CN102637415B (zh) * | 2011-07-22 | 2014-03-12 | 京东方科技集团股份有限公司 | 一种液晶显示装置及其驱动方法 |
CN115933237B (zh) * | 2022-12-16 | 2024-07-09 | 业成科技(成都)有限公司 | 显示装置及其操作方法 |
-
1997
- 1997-04-25 JP JP10981197A patent/JP3343048B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10301538A (ja) | 1998-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100699281B1 (ko) | 표시 구동 장치와 구동 제어 방법 | |
KR100536871B1 (ko) | 표시 구동 장치 및 그것을 이용한 표시 장치 | |
US8314764B2 (en) | Voltage amplifier and driving device of display device using the voltage amplifier | |
US8102343B2 (en) | Liquid crystal device, driving circuit for liquid crystal device, method of driving liquid crystal device, and electronic apparatus | |
JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR100385106B1 (ko) | 소스 드라이버, 소스선 구동회로 및 이를 이용한액정표시장치 | |
JP3483759B2 (ja) | 液晶表示装置 | |
US20080012840A1 (en) | Liquid Crystal Display Device and Liquid Crystal Display Driving Circuit | |
KR20060046797A (ko) | 계조 전압 발생 회로, 구동 회로 및 전기 광학 장치 | |
JP2004191581A (ja) | 液晶表示装置およびその駆動方法 | |
JPH11272242A (ja) | 電気光学装置用のデジタルドライバ回路及びこれを備えた電気光学装置 | |
KR100495934B1 (ko) | 표시구동장치 및 그 구동제어방법 | |
US8698787B2 (en) | Method for generating a gamma voltage, driving circuit therefor, and display device | |
JP3343048B2 (ja) | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 | |
US20080180374A1 (en) | Electro-optical device, processing circuit, processing method, and projector | |
JP3519323B2 (ja) | 液晶表示装置の駆動方法 | |
KR20070019405A (ko) | 액정 표시 장치 및 영상 신호 보정 방법 | |
JP2007094407A (ja) | 液晶表示装置及びその駆動方法 | |
JP4877477B2 (ja) | 表示駆動装置及びその駆動制御方法 | |
US20110001735A1 (en) | Electro-optical device, method for driving electro-optical device and electronic apparatus | |
JP2953589B2 (ja) | 液晶の多階調表示における視角補正方式とそれを用いた多階調液晶表示装置 | |
JP3150628B2 (ja) | 表示装置の駆動方法 | |
JP3361265B2 (ja) | 表示装置 | |
KR100825095B1 (ko) | 액정 표시 장치의 구동 장치 | |
JP2001083945A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |