JP4503462B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4503462B2 JP4503462B2 JP2005040429A JP2005040429A JP4503462B2 JP 4503462 B2 JP4503462 B2 JP 4503462B2 JP 2005040429 A JP2005040429 A JP 2005040429A JP 2005040429 A JP2005040429 A JP 2005040429A JP 4503462 B2 JP4503462 B2 JP 4503462B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- solder
- layer
- bump
- rewiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
これに対し、近年急速に普及している半導体パッケージとして、金属リードが突出しないチップ・サイズ/スケール・パッケージ(CSP:Chip Size/Scale Package)が提案され、実用に供されている。
このCSPは、いわゆるボールグリッドアレイ(BGA)技術を採用することで、パッケージの平坦な表面に複数個の電極をロの字状あるいは格子状に配置した構造(BGA構造)のリードレス半導体パッケージであり、電極端子数が同じでもパッケージの占有面積を狭くすることができ、したがって、従来のデュアル・インライン・パッケージ等より狭い面積で電子回路基板に高密度実装することを可能としたものである。
このCSP構造は、複数の集積回路が一主面に形成されたシリコンウエハを、ダイシングソー等により切断して個々のシリコンチップとし、これらのシリコンチップに個別にパッケージを施したものである。
このWLCSPは、シリコンウエハ上に絶縁層、再配線層、封止層等を形成し、再配線層上にはんだバンプを形成し、その後、このシリコンウエハを所定のチップ寸法に切断することにより、パッケージ構造のシリコンチップとしたもので、この製造方法の特徴は、パッケージを構成する材料を全てシリコンウエハ上にて加工する点にある。すなわち、絶縁層、再配線層、封止樹脂層、はんだバンプ等は、全てシリコンウエハをハンドリングすることで形成される。この点は、例えば、はんだバンプを形成する工程においても同様である。
従来のWLCSPの製造工程では、シリコンウエハの表面上の複数の電極形成位置各々にはんだ材料を必要量付着させ、その後のリフロー工程により、このはんだ材料を略球状のはんだバンプとする。
リフロー工程では、はんだ材料をはんだ融点以上の温度にて加熱溶融させ、次いで、この溶融したはんだをはんだ融点以下の温度まで冷却して凝固させることにより、その形状が球状に近いはんだバンプを得ることができる。
このはんだバンプ3は、半導体ウエハ1上の所定位置に、はんだ材料を付着させ、その後、このはんだ材料をはんだ溶融温度以上に加熱するリフロー工程を経て形成される。
半導体ウエハ1上にはんだ材料を付着させる方法としては、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等がある。
これらの方法のいずれにおいても、ウエハ全面の電極形成位置に形成されたはんだと濡れ性の良好な表面性状を有する金属パッド2上に、所定の面積および高さを有するはんだ材料を形成することができる。
このはんだ材料としては、はんだ成分を含有するめっき層、予め所定のバンプ形状に近い形状に分粒されたはんだボール、微細なはんだ粒子をフラックス成分と共に混合したはんだペースト、真空蒸着法により成膜されたはんだ蒸着膜、のいずれも用いることができる。
いずれの場合においても、はんだ材料は、はんだ溶融温度以上の温度に到達すると、溶融し、その表面張力により全体形状が変形する。その形状は下地の金属パッド2周縁における金属の濡れ性、はんだの表面張力、はんだ自体の重さによる変形等により、形状が決定される。
溶融したはんだは、リフロー工程の後半において、はんだ融点以下の温度まで冷却され、凝固する。これにより、球状に近い形状のはんだ塊、いわゆるはんだバンプが得られる。
第1の方法は、図8に示すように、内蔵されたヒータにより表面の温度分布が均一になるように加熱可能なホットプレート5を用い、このホットプレート5の上に半導体ウエハ1を載置し、ホットプレート5の表面温度を可変させて半導体ウエハ1の表面温度をコントロールすることで金属パッド2上のはんだ6を溶融させ、この金属パッド2上に略球形状のはんだバンプ3を形成する方法である。
リフロー炉11は、長尺の炉体12の中央部に長手方向に貫通する搬送路13が形成され、この搬送路13には、半導体ウエハ1が載置されるボート14を搬送するためのベルトコンベア(あるいはチェーン等)15が配設されている。このリフロー炉11は、搬送路13の入口(図中左側)から搬送方向に沿って所定の温度勾配で温度が上昇し、かつ、その最高温度領域がはんだの融点(mp)より10〜20℃程度高い温度領域となる様に設定されている。
このリフロー炉11内に搬入された半導体ウエハ1は、ベルトコンベア15により搬送路13内を移動する間にヒータ14により徐々に加熱され、最高温度領域に到達すると半導体ウエハ1の表面温度がはんだの融点以上の温度に加熱されて金属パッド上のはんだ6が溶融し、その後の冷却過程を経て金属パッド上に略球形状のはんだバンプ3が形成される。
このボイド17は、はんだバンプ3が比較的小さい場合には殆ど認められないものであるが、CSPのように比較的大きなはんだバンプ3を形成する場合に発生し易くなる。
特に、WLCSPのバンプ形成時にはんだバンプ3と金属パッド2との接合界面付近に発生するボイドは、その後、他の部品と共に電子機器の基板に実装されて再度リフロー工程が施された場合においても、リフロー工程時にそのまま残ってしまい、リフロー工程を再度施してもはんだバンプ3と金属パッド2との接合界面付近のボイドを減少させることは難しいという問題点があった。
特に、CSPの様に、従来の半導体パッケージよりも大きなバンプを必要とする半導体装置においては、その下地層となる金属パッドが相対的に大きくなる。したがって、はんだ溶融時にはんだ内部に生じた気体は、金属パッドが相対的に大きくなった分、溶融はんだの表面に移動するまでの距離が長くなり、その結果、内部に発生した気体がはんだバンプ内の金属パッド2との接合界面付近にそのまま取り残されてしまい、はんだが凝固した際にボイドとなって残ってしまうこととなる。
この場合、はんだバンプ26の内部、特に電極22、25との接合界面近傍にボイドが存在すると、発生したクラック27の進行を促すことになる。この様なクラックは断線不良を招き、ひいてははんだバンプ26の崩壊を招く虞があることから、半導体装置の信頼性を著しく低下させる一因になっている。
すなわち、請求項1記載の半導体装置の製造方法は、電極を含む半導体基板上に絶縁性の樹脂層を形成する樹脂層形成工程と、前記樹脂層を選択除去することで、突起状樹脂と、該突起状の樹脂の上面に該突起状樹脂の高さと略等しい深さを有する凹部とを同時に形成する突起状樹脂形成工程と、この凹部上に一端部が前記電極に電気的に接続される再配線層を形成する再配線層形成工程と、この凹部上の再配線層上にはんだバンプを形成するはんだバンプ形成工程とを備えてなることを特徴とする。
絶縁樹脂層32は、電極31の上面を除く半導体ウエハ1の表面全面に形成された絶縁性の樹脂層であり、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等により構成され、その厚みは5〜50μm程度である。
この凹部34の深さDの具体的な数値は、例えば、樹脂ポスト33の高さが10〜100μmの場合、この凹部34の深さDは5〜100μm、内径Lは3〜80μmである。
これら第1及び第2の再配線層38、39は、例えば、銅、クロム、アルミニウム、チタン、金、チタン−タングステン合金等が好適に用いられ、その厚みは2〜40μmが好ましく、さらに好ましくは5〜20μmである。
このはんだバンプ36は、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。
封止樹脂層37は、電極31、絶縁樹脂層32及び第2の再配線層39を保護するためのもので、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等により構成され、その厚みは5〜50μm程度である。
まず、図2(a)に示すように、半導体ウエハ1上に、真空蒸着法やスパッタ法等により、例えば、アルミニウム、銅、クロム、チタン、金、チタン−タングステン合金等の導電性を有する金属膜を成膜し、次いで、この金属膜をパターニングし、半導体ウエハ1上の所定位置に所定の形状の電極31を形成する。
この絶縁樹脂層32は、スクリーン印刷法によっても形成することができる。また、ポリイミド系樹脂シート等の樹脂シートを貼り付けることによっても形成することができる。
まず、スピンコート法、キャスティング法、ディスペンス法等により、電極31及び絶縁樹脂層32の全面に、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等からなるネガ型感光樹脂を塗布・乾燥してネガ型感光樹脂層41とする。
その結果、図2(c)に示すように、絶縁樹脂層32上の所定位置に樹脂ポスト33および凹部34が同時に形成されることとなる。
まず、図3(d)に示すように、スピンコート法、キャスティング法、ディスペンス法等により、電極31及び絶縁樹脂層32の全面に、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等からなるポジ型感光樹脂を塗布・乾燥してポジ型感光樹脂層51とする。次いで、このポジ型感光樹脂層51の樹脂ポスト33および凹部34に対応する位置を覆うマスク52を用いて、このポジ型感光樹脂層51に紫外線(UV)53を露光する。
ここで、凹部34の深さと樹脂ポスト33の高さが異なる場合には、紫外線(UV)55の光強度を、紫外線(UV)53の光強度の1/10以上かつ等倍未満とする。なお、凹部34の深さと樹脂ポスト33の高さが等しい場合には、一度の露光で形成可能である。これらの露光の後、ポジ型感光樹脂層51を現像する。
これにより、ネガ型感光樹脂を用いた場合と同様、図2(c)に示す様に、絶縁樹脂層32上の所定位置に樹脂ポスト33および凹部34が形成されることとなる。
この密着層61aに用いられる金属としては、クロムの他、ニッケル、チタン、チタン−タングステン合金等が用いられる。また、給電層61bには、銅の他、クロム、アルミニウム、チタン、チタン−タングステン合金、金等が用いられる。
次いで、図4(h)に示すように、電解めっき法、無電解めっき法のいずれかの方法により、露出されているシード層61上に、銅、クロム、アルミニウム、チタン、チタン−タングステン合金、金等の導電性金属からなる再配線層35を形成する。この再配線層35は、第1の再配線層38と第2の再配線層39とにより構成される。
次いで、再配線層35のうち第2の再配線層39を保護する目的のために、この第2の再配線層39上に、厚みが5〜50μm程度の封止樹脂層37を形成する。
ここでは、再配線層35全体を覆う様に封止樹脂層を形成した後、この封止樹脂層をマスクを用いて露光・現像することにより、再配線層35のうち第2の再配線層39を覆う一方、はんだバンプを搭載する第1の再配線層38を露出させる。
この封止樹脂層37は、スクリーン印刷法によっても形成することができる。
このはんだペースト63のはんだ成分としては、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。
はんだペースト印刷法においては、印刷時の圧力や速度、はんだペーストの量等の諸条件を適当に選択することにより、一回の印刷工程ではんだペーストの塗布が可能である。
これにより、このはんだバンプ36をリフローした場合、製造過程において発生するボイド65は、樹脂ポスト33の凹部34の底部に偏在することとなり、はんだバンプ36の球面には生じ難くなる。
以上により、はんだバンプ36と第1の再配線層38との接合部の露出面にボイドに起因するクラックや割れが生じ難く、しかも、接合強度が高いはんだバンプ36を形成することができる。したがって、このはんだバンプ36をWLCSPに適用すれば、クラックや割れが生じ難く、しかも、接合強度が高いはんだバンプを有するWLCSPを容易かつ低コストで作製することができる。
(1)BLR試験
本実施形態のWLCSPと従来のWLCSPとを、回路基板上に実装したのち、BLR試験を実施した。
このBLR試験は、これらのWLCSPが実装された回路基板を、−40℃の低温中に30分放置した後、125℃の高温中に30分放置するという温度サイクルを1サイクルとする試験を繰り返し行い、電気抵抗の増加等の異常が発生した時点における試験回数(サイクル数)を処理回数とした。
一方、従来のWLCSPでは、処理回数の平均値が1200回で電気抵抗の増加等の異常が認められた。
本実施形態のはんだバンプおよび従来のはんだバンプそれぞれの接合強度をバンプシアテストにより評価した。
ここでは、シェアツールによりはんだボールを水平方向に押し、ボールが破断(剪断)したときの荷重値を測定した。
その後、この凹部34上に再配線層38を形成し、この凹部34上の再配線層38上にはんだバンプ36を搭載するので、製造過程において発生するボイド65は主に樹脂ポスト33の凹部34の底部に発生することとなり、はんだバンプ36の表面におけるボイドの発生を抑制することができる。したがって、はんだバンプ36と第1の再配線層38との接合部、すなわちはんだバンプ36と電極31との間のクラックや割れを防止することができ、はんだバンプ36と電極31との間のボイドの数が極めて少ないWLCSPを容易にかつ低コストにて製造することができる。
Claims (3)
- 電極を含む半導体基板上に絶縁性の樹脂層を形成する樹脂層形成工程と、
前記樹脂層を選択除去することで、突起状樹脂と、該突起状の樹脂の上面に該突起状樹脂の高さと略等しい深さを有する凹部とを同時に形成する突起状樹脂形成工程と、
この凹部上に一端部が前記電極に電気的に接続される再配線層を形成する再配線層形成工程と、この凹部上の再配線層上にはんだバンプを形成するはんだバンプ形成工程とを備えてなることを特徴とする半導体装置の製造方法。 - 前記突起状樹脂は、ネガ型感光性樹脂またはポジ型感光性樹脂からなることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記再配線層形成工程の後に、前記半導体基板及び前記突起状樹脂を、前記凹部上の再配線層を除き絶縁性の樹脂層により封止する樹脂封止工程を有することを特徴とする請求項1または2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040429A JP4503462B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040429A JP4503462B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006228940A JP2006228940A (ja) | 2006-08-31 |
JP4503462B2 true JP4503462B2 (ja) | 2010-07-14 |
Family
ID=36990043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005040429A Expired - Fee Related JP4503462B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4503462B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7749886B2 (en) * | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
JP5264333B2 (ja) * | 2008-07-09 | 2013-08-14 | 株式会社フジクラ | 貫通配線基板 |
KR20100121231A (ko) * | 2009-05-08 | 2010-11-17 | 삼성전자주식회사 | 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법 |
TWI607535B (zh) * | 2016-11-23 | 2017-12-01 | 南茂科技股份有限公司 | 重配置線路結構及其製作方法 |
KR20230128399A (ko) * | 2017-11-28 | 2023-09-04 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280484A (ja) * | 2001-03-19 | 2002-09-27 | Fujikura Ltd | 半導体パッケージおよび半導体パッケージの製造方法 |
JP2004193456A (ja) * | 2002-12-13 | 2004-07-08 | Fujikura Ltd | 半導体装置の製造方法 |
JP2004311842A (ja) * | 2003-04-09 | 2004-11-04 | Sharp Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-02-17 JP JP2005040429A patent/JP4503462B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280484A (ja) * | 2001-03-19 | 2002-09-27 | Fujikura Ltd | 半導体パッケージおよび半導体パッケージの製造方法 |
JP2004193456A (ja) * | 2002-12-13 | 2004-07-08 | Fujikura Ltd | 半導体装置の製造方法 |
JP2004311842A (ja) * | 2003-04-09 | 2004-11-04 | Sharp Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006228940A (ja) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102492796B1 (ko) | 반도체 패키지 | |
TWI496259B (zh) | 封裝裝置及其製造方法 | |
KR101763019B1 (ko) | 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트 | |
KR20170123299A (ko) | 반도체 패키징 방법 및 전자 디바이스 | |
KR101496068B1 (ko) | 반도체 디바이스에서의 리드-프리 구조들 | |
US20070269930A1 (en) | Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA) | |
JP6547745B2 (ja) | 半導体装置およびその製造方法 | |
JP6458801B2 (ja) | 半導体装置およびその製造方法 | |
KR20070046756A (ko) | 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치 | |
JP4503462B2 (ja) | 半導体装置の製造方法 | |
JP6586952B2 (ja) | 半導体装置およびその製造方法 | |
JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
JP6544354B2 (ja) | 半導体装置の製造方法 | |
TWI478312B (zh) | 堆疊封裝結構 | |
JP4741201B2 (ja) | 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法 | |
KR100884192B1 (ko) | 반도체 패키지의 제조 방법 | |
JPH01161850A (ja) | 半導体装置の製造方法 | |
WO2006106564A1 (ja) | 半導体装置の実装方法および半導体装置 | |
JP2006202882A (ja) | 半導体装置およびその製造方法 | |
JP2004207368A (ja) | 半導体装置とその製造方法及び電子装置 | |
TWI766761B (zh) | 電子封裝件及其製法 | |
JP2012195418A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |