JP4496825B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4496825B2 JP4496825B2 JP2004110867A JP2004110867A JP4496825B2 JP 4496825 B2 JP4496825 B2 JP 4496825B2 JP 2004110867 A JP2004110867 A JP 2004110867A JP 2004110867 A JP2004110867 A JP 2004110867A JP 4496825 B2 JP4496825 B2 JP 4496825B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- hole
- semiconductor device
- lower chip
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
先ず、本発明の第1実施形態について説明する。図1は、本発明の第1実施形態における半導体装置の概略構成例を示す模式図である。
次に、本発明の第2実施形態について説明する。ただし、ここでは、上述した第1実施形態との相違点についてのみ説明する。図4は、本発明の第2実施形態における半導体装置の概略構成例を示す模式図である。
Claims (4)
- 下段チップ、中段チップおよび上段チップが積層されてなる半導体装置であって、
前記下段チップ、前記中段チップおよび前記上段チップの間を封止する絶縁層と、
前記絶縁層に設けられたスルーホールと、
前記スルーホール内に充填される導通部材とを備え、
前記下段チップと前記中段チップとは、互いの電極面同士が向かい合うように配されているとともに、当該電極面同士の間に形成されたバンプを介して、各々の電極が電気的に接続されており、
前記上段チップは、前記下段チップと向かい合う側に配された電極面における前記中段チップと重ならない位置に電極およびバンプが形成されており、
前記上段チップの電極面に形成されたバンプの下方側には、当該上段チップと前記下段チップとの間を封止する前記絶縁層に設けられた前記スルーホールが配されており、当該スルーホール内に充填される前記導通部材を介して前記上段チップと前記下段チップとが電気的に接続されるように構成されている
半導体装置。 - 前記導通部材は、スパッタリングによりチタン(Ti)もしくは銅(Cu)が前記スルーホール内に充填されたもの、または無電解銅(Cu)メッキ処理で導電物質を前記スルーホール上に設けた後に、電解銅(Cu)メッキ処理により前記スルーホール内に充填されたものである
請求項1記載の半導体装置。 - 下段チップ、中段チップおよび上段チップが積層されてなる半導体装置の製造方法であって、
前記中段チップを前記下段チップ上にバンプを介してフリップチップマウントし互いに電気的に接続するとともに、当該中段チップと当該下段チップとの間を絶縁層で封止する工程と、
前記上段チップと前記下段チップとの間を封止する絶縁層を当該下側チップの上面側に形成する工程と、
前記下段チップの上面側に形成した絶縁層における前記中段チップと重ならない位置にスルーホールを形成する工程と、
前記スルーホール内に導通部材を充填する工程と、
前記スルーホール内に前記導通部材が充填された前記絶縁層の上面側に、当該導通部材によって前記上段チップと前記下段チップとを電気的に接続するように、当該上段チップを配する工程と
を備える半導体装置の製造方法。 - 前記スルーホール内に前記導通部材を充填する工程は、スパッタリングによりチタン(Ti)もしくは銅(Cu)を前記スルーホール内に充填する工程、または無電解銅(Cu)メッキ処理で導電物質を前記スルーホール上に設けた後に、電解銅(Cu)メッキ処理により前記スルーホール内に充填する工程である
請求項3記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004110867A JP4496825B2 (ja) | 2004-04-05 | 2004-04-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004110867A JP4496825B2 (ja) | 2004-04-05 | 2004-04-05 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005294724A JP2005294724A (ja) | 2005-10-20 |
JP4496825B2 true JP4496825B2 (ja) | 2010-07-07 |
Family
ID=35327283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004110867A Expired - Fee Related JP4496825B2 (ja) | 2004-04-05 | 2004-04-05 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4496825B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8847377B2 (en) | 2008-01-02 | 2014-09-30 | SK Hynix Inc. | Stacked wafer level package having a reduced size |
KR100910233B1 (ko) * | 2008-01-02 | 2009-07-31 | 주식회사 하이닉스반도체 | 적층 웨이퍼 레벨 패키지 |
JP6144969B2 (ja) * | 2013-06-06 | 2017-06-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6110734B2 (ja) * | 2013-06-06 | 2017-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000261152A (ja) * | 1999-03-11 | 2000-09-22 | Fuji Xerox Co Ltd | プリント配線組立体 |
JP2001160677A (ja) * | 1999-12-02 | 2001-06-12 | Ibiden Co Ltd | 電子部品内蔵樹脂体の製造方法および、孔開け装置 |
JP2001196525A (ja) * | 2000-01-13 | 2001-07-19 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002026227A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 集積回路パッケージ |
JP2003133683A (ja) * | 2001-10-24 | 2003-05-09 | Sharp Corp | 電子部品の積層実装構造および電子部品の積層実装方法 |
-
2004
- 2004-04-05 JP JP2004110867A patent/JP4496825B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000261152A (ja) * | 1999-03-11 | 2000-09-22 | Fuji Xerox Co Ltd | プリント配線組立体 |
JP2001160677A (ja) * | 1999-12-02 | 2001-06-12 | Ibiden Co Ltd | 電子部品内蔵樹脂体の製造方法および、孔開け装置 |
JP2001196525A (ja) * | 2000-01-13 | 2001-07-19 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002026227A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 集積回路パッケージ |
JP2003133683A (ja) * | 2001-10-24 | 2003-05-09 | Sharp Corp | 電子部品の積層実装構造および電子部品の積層実装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005294724A (ja) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200328191A1 (en) | Stacked package structure and stacked packaging method for chip | |
JP4551255B2 (ja) | 半導体装置 | |
JP4865197B2 (ja) | 半導体装置およびその製造方法 | |
CN107978583B (zh) | 封装结构及其制造方法 | |
TWI548053B (zh) | 具有嵌入式表面配裝裝置的半導體封裝與其形成方法 | |
JP5470510B2 (ja) | 埋め込まれた導電性ポストを備える半導体パッケージ | |
KR102245770B1 (ko) | 반도체 패키지 장치 | |
JP5091221B2 (ja) | 半導体装置 | |
CN104064551B (zh) | 一种芯片堆叠封装结构和电子设备 | |
US7768132B2 (en) | Circuit device and manufacturing method thereof | |
CN105097726A (zh) | 封装结构及封装方法 | |
CN102169842A (zh) | 用于凹陷的半导体基底的技术和配置 | |
KR101858954B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
JP2009141169A (ja) | 半導体装置 | |
JP5358089B2 (ja) | 半導体装置 | |
CN105097760A (zh) | 半导体封装件及其制法与承载结构 | |
JP2005260053A (ja) | 半導体装置及び半導体装置の製造方法 | |
TW201036126A (en) | Embedded through silicon stack 3-D die in a package substrate | |
US20130326873A1 (en) | Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board | |
WO2005114729A1 (ja) | 半導体装置及び配線基板 | |
JP4496825B2 (ja) | 半導体装置およびその製造方法 | |
CN101360393A (zh) | 嵌埋半导体芯片的电路板结构及其制法 | |
JP5171726B2 (ja) | 半導体装置 | |
US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package | |
JP2008124072A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |