JP4490719B2 - 液晶表示装置 - Google Patents

Description

本発明は、ガラス基板により液晶を挟持した液晶パネルを備える液晶表示装置に関し、特に小型化及び低コスト化を図った液晶表示装置に関するものである。

近年では、液晶パネルを備えた液晶表示装置が携帯電話端末など搭載され、このような液晶表示装置には液晶パネルを動作させるための集積回路が搭載されている。

図７は、液晶表示装置に搭載された集積回路ごとの構成と製造方法を例示する図である。

本図に示すように、例えば、液晶パネルの信号線を駆動する信号線駆動回路を構成するアナログ出力回路等が信号線駆動用集積回路内に集積化される。

信号線駆動用集積回路は、高電圧及び負電圧を必要としないので、低コスト化のために低精細の設計ルールで製造する必要はなく、それよりも微細な設計ルールで製造される。この信号線駆動用集積回路は、外部からの信号を受信するＩ／Ｆ回路やタイミングコントローラを含むこともある。

一方、信号線駆動回路並びに液晶パネルの走査線を駆動する走査線駆動回路を動作させるための低電圧を生成する電源回路、走査線駆動回路のみに必要な高電圧を生成する電源回路が電源用集積回路内に集積化され、場合によって前述のＩ／Ｆ回路等がこちらに含まれる。なお、高電圧を生成する電源回路は、走査線駆動回路を動作させる負電圧をも生成するようになっている。

電源用集積回路内は高電圧及び負電圧が発生するので、電源用集積回路は高耐圧プロセスで製造する必要があり、しかも低コスト化のために低精細の設計ルールで製造される。

そして、これら信号線駆動用集積回路と電源用集積回路は外付けＩＣとして液晶パネルに、例えばＣＯＧ（Chip On Glass)実装される。

このような液晶表示装置において、低コスト化のために信号線駆動用集積回路と電源用集積回路を統合して１チップ化することがある。

図８は、信号線駆動用集積回路と電源用集積回路とが統合された信号線駆動用集積回路１５Ａを備えた液晶表示装置の構成図である。

液晶パネル１は、共にガラス製のアレイ基板と対向基板とが対向配置され、アレイ基板と対向基板との間隙に液晶層が形成された構成である。

液晶パネル１のアレイ基板上には、走査線と信号線とが交差するように配置され、各交差部毎に画素を備えた表示領域１１が設けられている。また、アレイ基板上には、走査線を駆動する走査線駆動回路１２と、表示すべき色（ＲＧＢ）に応じて信号線を適宜選択するＲＧＢ選択スイッチ回路１３とが直接形成されている。また、アレイ基板上には、高耐圧（例えば、耐圧が２０Ｖ）の製造プロセスで製造された信号線駆動用集積回路１５Ａが外付けＩＣとしてＣＯＧ実装される。

信号線駆動用集積回路１５Ａには、液晶パネル１に接続されたＦＰＣ（flexible printed circuit：図示せず）を介して、直流電圧ＶＤＤ（＋２．４Ｖ〜＋３．３Ｖ）、表示信号（映像信号（ＲＧＧ信号）、同期信号及びクロック信号）及び設定信号が入力される。

信号線駆動用集積回路１５Ａには、表示信号を受信する表示信号Ｉ／Ｆ回路１５０１、γ補正を行うためのγ補正回路１５０２、表示信号をシフトレジスタとラッチ回路で処理するシフトレジスタ／ラッチ回路１５０３、シフトレジスタ／ラッチ回路１５０３からの信号をＲＧＢ選択スイッチ回路１３に供給するアナログ出力回路１５０４が集積化されている。

また、信号線駆動用集積回路１５Ａには、設定信号を受信する設定信号Ｉ／Ｆ回路１５０５、設定信号のタイミングを調整するタイミングコントローラ１５０６、タイミングコントローラ１５０６からの信号のレベルをシフトさせて走査線駆動回路１２へ供給するレベルシフタ１５０７が集積化されている。

また、信号線駆動用集積回路１５Ａには、直流電圧ＶＤＤを、＋５．５Ｖを越えない電圧、＋１２Ｖを越えない電圧及び−９Ｖを下回らない電圧にそれぞれ変換する直流電圧変換回路１５０８Ａと、変換後の各電圧を、直流電圧ＡＶＤＤ（＋５Ｖ）、直流電圧ＹＧＶＤＤ、直流電圧ＹＧＶＳＳ及び直流電圧ＸＶＳＳにそれぞれ変換し且つ安定化する電圧安定化回路１５０９Ａと、直流電圧ＡＶＤＤ（＋５Ｖ）を直流のコモン電圧ＶＣＯＭ／ＶＣＳに降圧し且つ安定化するコモン電圧生成回路１５１０とが集積化されている。

なお、従来の液晶表示装置に関する技術が下記の特許文献１に記載されている。
特開２００１−３４３９４５号公報

上記したように、図８の液晶表示装置では、信号線駆動用集積回路と電源用集積回路と１チップに統合することにより低コスト化を図っているが、統合された信号線駆動用集積回路１５Ａには高電圧及び負電圧を生成する電源回路、つまり直流電圧変換回路１５０８Ａ及び電圧安定化回路１５０９Ａが含まれるので、信号線駆動用集積回路１５Ａは高耐圧プロセスで製造しなければならない。しかも、直流電圧変換回路１５０８Ａ及び電圧安定化回路１５０９Ａのような高耐圧を必要とする回路は全体の１０数％程度であるので、そのためだけに信号線駆動用集積回路１５Ａを高耐圧プロセスで製造するのは合理的でなく、また液晶表示装置がコスト高となってしまう。

図９は、製造プロセスと設計ルールとコストの関係を示すグラフである。本図に示すように、集積回路の設計ルールが同じならば、高耐圧プロセスで製造した集積回路の方がコスト高となる。集積回路を微細な設計ルールで製造した場合には一層のコスト高となる。また、低コスト且つ高耐圧とするには、低精細の設計ルールを用いなければならず、そのため、集積回路ひいては液晶表示装置が大型化しコスト高となってしまう。

本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、小型化及び低コスト化を図った液晶表示装置を提供することにある。

上記課題を解決するために、請求項１記載の液晶表示装置は、対向配置された２枚のガラス基板により液晶を挟持した液晶パネルを備えるとともに、交差するように配線された複数の走査線及び複数の信号線の各交差部に画素を備えた表示領域を一方の前記ガラス基板に形成した液晶表示装置において、前記走査線を駆動する走査線駆動回路と、該走査線駆動回路に電圧を供給する電源回路とを前記表示領域が形成された前記ガラス基板上に直接形成し、前記信号線駆動回路に電圧を供給する電源回路を低耐圧の製造プロセスで集積化したＩＣチップを前記表示領域が形成された前記ガラス基板に実装したことを特徴とする。

この請求項１記載の液晶表示装置によれば、走査線駆動回路と、走査線駆動回路に電圧を供給する電源回路とをガラス基板上に直接形成し、信号線駆動回路に電圧を供給する電源回路を低耐圧の製造プロセスで集積化したＩＣチップをガラス基板に実装したので、液晶表示装置を小型化及び低コスト化することができる。

請求項２記載の液晶表示装置は、請求項１記載の液晶表示装置において、前記表示領域が形成された前記ガラス基板上に直接形成した前記電源回路は、前記ＩＣチップに集積化した電源回路から供給される電圧を前記走査線駆動回路に供給する電圧に変換する電圧変換回路を備えたことを特徴とする。

この請求項２記載の液晶表示装置によれば、ガラス基板上に直接形成した電源回路は、ＩＣチップに集積化した電源回路から供給される電圧を、走査線駆動回路に供給する電圧に変換する電圧変換回路を備えたので、小型化及び低コスト化が可能になることに加えて、走査線駆動回路に電圧を供給する電源回路を別途に設ける必要がなくなるという効果が得られる。

請求項３記載の液晶表示装置は、請求項１または２記載の液晶表示装置において、前記走査線駆動回路に供給する電圧を安定化させるキャパシタの電荷を前記ＩＣチップを経由しないで放電させる放電回路を備えたことを特徴とする。

この請求項３記載の液晶表示装置によれば、走査線駆動回路に供給する電圧を安定化させるキャパシタの電荷をＩＣチップを経由しないで放電させる放電回路を備えたので、小型化及び低コスト化が可能になることに加えて、ＩＣチップの破壊を防止することができる。

請求項４記載の液晶表示装置は、請求項１乃至３のいずれかに記載の液晶表示装置において、前記ＩＣチップに集積化した前記電源回路は、前記信号線駆動回路に供給する電圧の生成過程で生じる電圧を当該ＩＣチップの製造プロセスにより定まる動作最大電圧以下に抑制することを特徴とする。

この請求項４記載の液晶表示装置によれば、ＩＣチップに集積化した電源回路は、信号線駆動回路に供給する電圧の生成過程で生じる電圧を当該ＩＣチップの製造プロセスにより定まる動作最大電圧以下に抑制することによって小型化及び低コスト化を図ることができる。

本発明の液晶表示装置によれば、走査線駆動回路と、走査線駆動回路に電圧を供給する電源回路とをガラス基板上に直接形成し、信号線駆動回路に電圧を供給する電源回路を低耐圧の製造プロセスで集積化したＩＣチップをガラス基板に実装したので、液晶表示装置を小型化及び低コスト化することができる。

以下、本発明の実施の形態を図面を参照して説明する。

図１は、本実施の形態に係る液晶表示装置の構成図である。

液晶パネル１は、共にガラス製のアレイ基板と対向基板とが対向配置され、アレイ基板と対向基板との間隙に液晶層が形成された構成である。液晶パネル１は、例えばａ−Ｓｉ（アモルファスシリコン）形やｐ−Ｓｉ（ポリシリコン）形と称されるものである。

液晶パネル１を構成するアレイ基板上には、例えばＹ本の走査線とＸ本の信号線とが交差するように配置され、各交差部毎に画素を備えた表示領域１１が設けられている。また、アレイ基板上には、走査線を駆動する走査線駆動回路１２と、表示すべき色（ＲＧＢ）に応じて信号線を適宜選択するＲＧＢ選択スイッチ回路１３と、走査線駆動回路１２を動作させる高電圧及び負電圧を生成する電源回路１４とが直接形成されている。また、アレイ基板には、信号線を駆動する信号線駆動回路を備え且つ低耐圧（例えば、耐圧が５Ｖ）の製造プロセスで製造された信号線駆動用集積回路１５（ＩＣチップ）が外付けＩＣとして、例えばＣＯＧ実装されている。

液晶パネル１を構成する対向基板は、その表面に、アレイ基板における画素電極と対向するように対向電極が形成され、その背面側には、光源としてバックライト装置が配置される。

表示領域１１では、カラー表示を可能にするために、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３種類の画素が規則的に配置される。各画素はスイッチ素子と画素電極を備える。スイッチ素子は、例えばＭＯＳ構造の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）とすることができ、その場合には制御端子であるゲート端子が走査線に接続され、電圧供給端子であるソース端子が信号線に接続され、ドレイン端子が画素電極に接続される。

信号線駆動用集積回路１５には、液晶パネル１に接続されたＦＰＣ（flexible printed circuit：図示せず）を介して、直流電圧ＶＤＤ（＋２．４Ｖ〜＋３．３Ｖ）、表示信号（映像信号（ＲＧＧ信号）、同期信号及びクロック信号）及び設定信号が入力される。 信号線駆動用集積回路１５には、表示信号を受信する表示信号Ｉ／Ｆ回路１５０１、γ補正を行うためのγ補正回路１５０２、表示信号をシフトレジスタとラッチ回路で処理するシフトレジスタ／ラッチ回路１５０３、シフトレジスタ／ラッチ回路１５０３からの信号をＲＧＢ選択スイッチ回路１３に与えるアナログ出力回路１５０４が集積化されている。これらの回路により信号線駆動回路が構成される。

また、信号線駆動用集積回路１５には、設定信号を受信する設定信号Ｉ／Ｆ回路１５０５、設定信号のタイミングを調整するタイミングコントローラ１５０６、タイミングコントローラ１５０６からの信号のレベルをシフトさせて走査線駆動回路１２へ与えるレベルシフタ１５０７が集積化されている。

電源回路１４には、信号線駆動用集積回路１５の電圧安定化回路１５０９から直流電圧ＡＶＤＤ（＋５Ｖ）が供給され、信号線駆動用集積回路１５のコモン電圧生成回路１５１０からコモン電圧ＶＣＯＭ／ＶＣＳが供給される。

図２は、本実施の形態の液晶表示装置における電圧の変換過程を示す図である。

本図に示すように、直流電圧ＶＤＤは直流電圧ＡＶＤＤと直流電圧ＹＧＶＤＤと直流電圧ＸＶＳＳに変換される。直流電圧ＡＶＤＤは直流のコモン電圧ＶＣＯＭ／ＶＣＳに変換される。直流電圧ＹＧＶＤＤは直流電圧ＹＧＳＳに変換される。

本図のような電圧変換のために、信号線駆動用集積回路１５には、図１に示すように、直流電圧ＶＤＤを、＋５．５Ｖを越えない電圧に変換する直流電圧変換回路１５０８と、変換後の電圧を直流電圧ＡＶＤＤ（＋５Ｖ）に降圧し且つ安定化する電圧安定化回路１５０９と、直流電圧ＡＶＤＤ（＋５Ｖ）を直流のコモン電圧ＶＣＯＭ／ＶＣＳに降圧し且つ安定化するコモン電圧生成回路１５１０とが集積化される。直流電圧ＡＶＤＤ（＋５Ｖ）は、信号線駆動用集積回路１５内の信号線駆動回路等に与えられ、これにより当該回路等が動作する。

また、電源回路１４は、直流電圧ＡＶＤＤ（＋５Ｖ）を直流電圧ＹＧＶＤＤに昇圧する電圧変換回路（図示せず）と、直流電圧ＡＶＤＤ（＋５Ｖ）を直流電圧ＸＶＳＳに変換する電圧変換回路（図示せず）と、直流電圧ＹＧＶＤＤを直流電圧ＹＧＶＳＳに変換する電圧変換回路（図示せず）とを備える。変換後の各電圧は走査線駆動回路１２に供給され、これにより、走査線駆動回路１２が動作する。

図３は、信号線駆動用集積回路１５の構成と製造方法を示す図である。本図に示すように、走査線駆動回路のみに必要な高電圧（及び負電圧）を生成する電源回路１４は液晶パネル１を構成するアレイ基板上に直接形成される。

一方、液晶パネル１の信号線を駆動する信号線駆動回路を構成するアナログ出力回路（１５０４）、外部からの信号を受信するＩ／Ｆ回路（１５０１，１５０５）やタイミングコントローラ（１５０６）、並びに低電圧を生成する電源回路、つまり直流電圧変換回路１５０８、電圧安定化回路１５０９及びコモン電圧生成回路１５１０が、信号線駆動用集積回路１５内に集積化される。

本図に示すように、本実施の形態では、電源回路１４をアレイ基板上に直接形成したので、信号線駆動用集積回路１５は、微細な設計ルールを積極的に採用することによって小型化することができる。

図４（ａ）は、直流電圧ＹＧＶＤＤを安定化するキャパシタＣの電荷を信号線駆動用集積回路１５を経由して放電させた場合の問題点を説明するための図であり、図４（ｂ）は、その問題点の解決方法を説明するための図である。

図４（ａ）に示すように、電源回路１４に対し並列にスイッチＳＷ１を設け、液晶表示装置を停止しようとするときにスイッチＳＷ１を閉じることで、直流電圧ＹＧＶＤＤを安定化するキャパシタＣの電荷を信号線駆動用集積回路１５を経由して放電させることができる。しかしながら、この放電の際には、信号線駆動用集積回路１５に直流電圧ＹＧＶＤＤが印加されるので、信号線駆動用集積回路１５を高耐圧プロセスで製造しなければならない。また、信号線駆動用集積回路１５を低耐圧プロセスで製造すれば、この信号線駆動用集積回路１５が破壊される可能性が生じる。

図４（ｂ）に示すように、キャパシタＣに対し並列にスイッチＳＷ２を設け、液晶表示装置の停止の際にスイッチＳＷ２を閉じることで、キャパシタＣの電荷を放電させることができる。しかも、この放電の際には、信号線駆動用集積回路１５に直流電圧ＹＧＶＤＤが印加されないので信号線駆動用集積回路１５を低耐圧プロセスで製造することができ、信号線駆動用集積回路１５が破壊されることもない。

なお、負の直流電圧ＸＶＳＳ及びＹＧＳＳを安定化させるキャパシタについても並列にスイッチを設けて、負電圧が信号線駆動用集積回路１５に印加されないようにすることができる。

図５は、直流電圧ＶＤＤを信号線駆動用集積回路１５内で単純に２倍または３倍に昇圧したときの問題点を示す図である。

信号線駆動用集積回路１５の動作最大電圧は、その製造プロセスによって定まるものであり、本実施の形態のように信号線駆動用集積回路１５を低耐圧プロセスで製造したときには、例えば、動作最大電圧は＋５．５Ｖである。このような信号線駆動用集積回路１５において、本図に示すように直流電圧ＶＤＤ（＋２．４Ｖ〜＋３．３Ｖ）を単純に２倍または３倍に昇圧したときには、場合によっては、昇圧後の電圧が動作最大電圧を超えてしまうことになる。

図６は、かかる問題点を解決した直流電圧変換回路１５０８と電圧安定化回路１５０９の動作を示す図である。

先ず、直流電圧変換回路１５０８は、直流電圧ＶＤＤ（＋２．４Ｖ〜＋３．３Ｖ）を昇圧していく。そして、＋５．５Ｖに達したときに昇圧を停止することで電圧を＋５．５Ｖから下降させる。そして、例えば、＋５．２Ｖまで下降したときに昇圧を開始する。このような動作を繰り返すことにより、直流電圧ＶＤＤ（＋２．４Ｖ〜＋３．３Ｖ）を＋５．５Ｖを越えない電圧に変換することができる。

次に、電圧安定化回路１５０９は、変換後の電圧を直流電圧ＡＶＤＤ（＋５Ｖ）に降圧し且つ安定化する。

また、本図に示すように、直流電圧ＶＤＤ（＋２．４Ｖ〜＋３．３Ｖ）を、例えば２．５Ｖに降圧し且つ安定化し、この電圧を直流電圧ＡＶＤＤ（＋５Ｖ）に昇圧するようにしてもよい。

本実施の形態の液晶表示装置では、走査線駆動回路１２から走査信号を各走査線に順次供給するとともに、アナログ出力回路１５０４から映像信号をＲＧＢ選択スイッチ回路１３で適宜選択して信号線に供給すると、この走査信号が供給されたスイッチ素子がオンし、このスイッチ素子を介して映像信号が画素電極に供給される。このとき、画素電極と対向電極との間に電界が発生し、その電界によって液晶が駆動する。液晶では、映像信号の電圧値によって、バックライト装置からの光を透過する透過量が調整され、これによって、表示領域１１に映像が表示される。

以上説明したように、本実施の形態の液晶表示装置によれば、走査線を駆動する走査線駆動回路１２と、該走査線駆動回路１２に電圧を供給する電源回路１４とをアレイ基板上に直接形成し、信号線駆動回路（アナログ出力回路１５０４など）に電圧を供給する電源回路（直流電圧変換回路１５０８及び電圧安定化回路１５０９）を低耐圧の製造プロセスで集積化した信号線駆動用集積回路１５（ＩＣチップ）をアレイ基板に実装したので、液晶表示装置を小型化及び低コスト化することができる。なお、ＩＣチップの製造プロセスは、本実施の形態のように、耐圧が５Ｖの製造プロセスとすることが好ましい。

また、電源回路１４は、信号線駆動用集積回路１５に集積化した電源回路から供給される電圧を、走査線駆動回路１２に供給する電圧に変換する電圧変換回路を備えたので、小型化及び低コスト化が可能になることに加えて、走査線駆動回路１２に電圧を供給する電源回路を別途に設ける必要がなくなるという効果が得られる。

また、走査線駆動回路１２に供給する電圧を安定化させるキャパシタの電荷を信号線駆動用集積回路１５を経由しないで放電させる放電回路としてスイッチを備えたので、小型化及び低コスト化が可能になることに加えて、信号線駆動用集積回路１５（ＩＣチップ）の破壊を防止することができる。

また、信号線駆動用集積回路１５に集積化した電源回路は、信号線駆動回路に供給する電圧の生成過程で生じる電圧を信号線駆動用集積回路１５の製造プロセスにより定まる動作最大電圧以下に抑制することによっても小型化及び低コスト化を図ることができる。

本実施の形態に係る液晶表示装置の構成図である。 本実施の形態の液晶表示装置における電圧の変換過程を示す図である。 信号線駆動用集積回路１５の構成と製造方法を示す図である。 図４（ａ）は、直流電圧ＹＧＶＤＤを安定化するキャパシタＣの電荷を信号線駆動用集積回路１５側へ放電させた場合の問題点を示す図であり、図４（ｂ）は、その問題点の解決方法を示す図である。 直流電圧ＶＤＤを信号線駆動用集積回路１５内で単純に２倍または３倍に昇圧したときの問題点を示す図である。 図５で示した問題点を解決した直流電圧変換回路１５０８と電圧安定化回路１５０９の動作を示す図である。 従来の液晶表示装置に搭載された集積回路ごとの構成と製造方法を例示する図である。 信号線駆動用集積回路１５Ａを備えた液晶表示装置の構成図である。 製造プロセスと設計ルールとコストの関係を示すグラフである。

符号の説明

１…液晶パネル
１１…表示領域
１２…走査線駆動回路
１３…ＲＧＢ選択スイッチ回路
１４…直流電源回路
１５…集積回路
１５０１…表示信号Ｉ／Ｆ回路
１５０２…γ補正回路
１５０３…シフトレジスタ／ラッチ回路
１５０４…アナログ出力回路
１５０５…設定信号Ｉ／Ｆ回路
１５０６…タイミングコントローラ
１５０７…レベルシフタ
１５０８…直流電圧変換回路
１５０９…電圧安定化回路
１５１０…コモン電圧生成回路

Claims (4)

1. 対向配置された２枚のガラス基板により液晶を挟持した液晶パネルを備えるとともに、交差するように配線された複数の走査線及び複数の信号線の各交差部に画素を備えた表示領域を一方の前記ガラス基板に形成した液晶表示装置において、
   前記走査線を駆動する走査線駆動回路と、該走査線駆動回路に電圧を供給する電源回路とを前記表示領域が形成された前記ガラス基板上に直接形成し、
   前記信号線駆動回路に電圧を供給する電源回路を低耐圧の製造プロセスで集積化した
   ＩＣチップを前記表示領域が形成された前記ガラス基板に実装したことを特徴とする液晶表示装置。
2. 前記表示領域が形成された前記ガラス基板上に直接形成した前記電源回路は、前記ＩＣチップに集積化した電源回路から供給される電圧を前記走査線駆動回路に供給する電圧に変換する電圧変換回路を備えたことを特徴とする請求項１記載の液晶表示装置。
3. 前記走査線駆動回路に供給する電圧を安定化させるキャパシタの電荷を前記ＩＣチップを経由しないで放電させる放電回路を備えたことを特徴とする請求項１または２記載の液晶表示装置。
4. 前記ＩＣチップに集積化した前記電源回路は、前記信号線駆動回路に供給する電圧の生成過程で生じる電圧を当該ＩＣチップの製造プロセスにより定まる動作最大電圧以下に抑制することを特徴とする請求項１乃至３のいずれかに記載の液晶表示装置。

Images