JP4479193B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4479193B2
JP4479193B2 JP2003303173A JP2003303173A JP4479193B2 JP 4479193 B2 JP4479193 B2 JP 4479193B2 JP 2003303173 A JP2003303173 A JP 2003303173A JP 2003303173 A JP2003303173 A JP 2003303173A JP 4479193 B2 JP4479193 B2 JP 4479193B2
Authority
JP
Japan
Prior art keywords
electrode
film
capacitor
dielectric film
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003303173A
Other languages
English (en)
Other versions
JP2005072474A (ja
Inventor
節也 岩下
元久 野口
健 木島
泰彰 ▲濱▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003303173A priority Critical patent/JP4479193B2/ja
Priority to US10/925,900 priority patent/US7057877B2/en
Publication of JP2005072474A publication Critical patent/JP2005072474A/ja
Application granted granted Critical
Publication of JP4479193B2 publication Critical patent/JP4479193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、キャパシタとその製造方法、及びこのキャパシタを備えた半導体装置に関する。
半導体装置においては、その構成素子として種々のキャパシタが用いられている(例えば、特許文献1、特許文献2、特許文献3、特許文献4参照)。例えば、半導体装置における発振回路や電源回路等には、オペアンプ発振防止用、安定化用、平滑用、昇圧回路用などの目的でキャパシタが用いられている。
このようなキャパシタとしては、これを回路内部に作製する内付けの場合、酸化シリコン膜、窒化シリコン膜、あるいは酸化窒化シリコン膜等の誘電体膜を、シリコン、金属、あるいは窒化チタン、窒化アルミ等からなる上下電極膜の間に挟んだ構造が多く採用されている。また、回路等に対して外付けで用いるものとしては、チタン酸バリウム等のセラミックス製の誘電体膜を備えた積層コンデンサ等のキャパシタが知られている。
なお、このようなキャパシタを作製するにあたり、特にその誘電体膜を形成するには、通常、スパッタ法やCVD法、レーザーアブレーション法等が用いられている。
ところで、キャパシタの容量は、誘電体膜の誘電率、面積に比例し、厚さに反比例する。したがって、回路内部に内付けで小型、高容量のキャパシタを形成したい場合には、リーク電流の観点から誘電体膜を誘電率の高い材料によって形成することにより、高容量化を図ることが望まれている。一方、外付けのキャパシタの場合には、組立コストを下げ、歩留まりを上げたいとの要望があり、薄膜で容易に作製できることが望まれている。
このような背景から、キャパシタの誘電体膜の誘電率については、その面積と膜厚とを考慮すると、内部回路の場合には300以上、外付けの場合には1000以上であるのが好ましいとされている。
特開平7−226485号公報 特開平9−139480号公報 特開平5−82801号公報 特開平5−47587号公報
しかしながら、前記の回路内部に作製するキャパシタでは、酸化シリコン膜、窒化シリコン膜あるいは酸化窒化シリコン膜などを誘電体膜として用いているが、これら誘電体膜はその誘電率が10以下と低く、したがって容量を上げるためには面積を増やす等の必要がある。このようにキャパシタの面積を増やすと、回路におけるキャパシタの占有面積が大きくなってしまい、回路の小型化が妨げられてしまう。
誘電率の高い材料としては、例えばチタン酸ジリコン酸鉛やチタン酸バリウム等の強誘電体材料が知られている。このような強誘電体材料にあっては、同じ半導体装置内に設けられている他の半導体素子や配線等への影響から、その成膜温度を450℃以下にする必要がある。しかしながら、このような低温では結晶化が起こりにくく、したがって得られた誘電体膜は、酸化シリコン膜等に比べれば高い誘電率を有するものとなるものの、所望する高誘電率を有するまでには至らない。また、周波数や温度変化に対する誘電率の変化が大きく、このため酸化シリコン膜等に比べても劣ったものとなってしまう。
また、このようなキャパシタの製造方法においては、特にその誘電体膜をスパッタ法やCVD法、レーザーアブレーション法等で形成していることから、大掛かりな成膜装置が必要になって初期コストが高くなり、また成膜に多大なエネルギーが必要となることからランニングコストも高くなるといった課題がある。また、成膜後エッチングによってパターニングを行う場合では、材料の使用効率が悪く、さらにフォトリソマスクやエッチング用の薬液が必要となることからコストが高くなってしまい、また、工程が増えることによって生産性が低下するといった課題もある。
一方、チタン酸バリウム等のセラミックスからなるキャパシタを外付けで形成する場合では、キャパシタ自体のコストは低くなるものの、外付けするときの位置合わせや他の素子とのボンディングなどの組立コストがかかってしまい、また歩留まり等の問題もあることから、十分な低コスト化が達成されるまでには至っていない。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、高誘電率の誘電体膜を有することでこれを備える装置の小型化を可能にしたキャパシタと、このキャパシタを低コストで製造することのできるキャパシタの製造方法と、このようなキャパシタを備えた半導体装置とを提供することにある。
前記目的を達成するため本発明のキャパシタは、誘電体膜を第1電極と第2電極との間に挟んだ構造を有するキャパシタであって、前記誘電体膜が、Pb(ZrTi)O(ただし、MはNb、Ta、Vから選択された少なくとも一種であり、x+y+z=1)を含むことを特徴としている。
このキャパシタによれば、Pb(ZrTi)Oを主成分とする誘電体膜の誘電率が高くなり、したがってこれを備える装置の小型化が可能になる。
また、前記キャパシタにおいては、前記Pb(ZrTi)O中のZrとTiとMとの組成比が、0.2≦z/(x+y)≦0.9を満足するのが好ましい。
このようにすれば、このPb(ZrTi)Oを主成分とする誘電体膜の誘電率がより高くなる。
また、前記キャパシタにおいては、前記誘電体膜中にSiが添加されているのが好ましい。また、その場合に前記Siが、金属シリケートとして前記誘電体膜中に0.1モル%以上10.0モル%以下添加されているのが好ましい。
このようにすれば、Siが触媒として作用することで、誘電体膜形成時の焼成温度を低くすることができ、したがって例えば基体に他の半導体素子や配線等が形成されている場合に、これらへの熱的影響を少なくすることが可能になる。なお、金属シリケートとして添加されているSi量が0.1モル%未満になると、Siの触媒としての作用が良好に発揮されなくなり、10.0モル%を越えると、Pb(ZrTi)Oの量が相対的に減ることで誘電率が低下する。
また、前記キャパシタにおいては、前記誘電体膜は、アモルファス相、あるいはアモルファス相と結晶相との混合状態からなっているのが好ましい。
このようにアモルファス相を有する相となっていることで、前記誘電体膜は比較的低温で焼成され形成されたものとなっている。したがって、例えば基体に他の半導体素子や配線等が形成されている場合に、これらへの熱的影響が少なくなっている。
また、前記キャパシタにおいては、前記誘電体膜は、アモルファス相と結晶相との混合状態からなっており、前記結晶相は、第1電極と第2電極との間に連続した状態でなく不連続な状態で形成されているのが好ましい。
このようにすれば、結晶相が第1電極と第2電極との間で不連続な状態に形成されていることから、誘電体膜が、その分極量と電圧との関係において強誘電体のようなヒステリシスを持たなくなる。したがって、その挙動が制御し易くなってこれを組み込んだ回路の設計が容易になり、またエネルギー損失も少なくなる。
本発明のキャパシタの製造方法は、誘電体膜を第1電極と第2電極との間に挟んだ構造を有するキャパシタの製造方法において、基体上に前記第1電極を形成する工程と、Pb(ZrTi)O(ただし、MはNb、Ta、Vから選択された少なくとも一種であり、x+y+z=1)の前駆体化合物を含有する液状体を、液滴吐出法によって前記第1電極上に配する工程と、前記前駆体化合物を含有する液状体を熱処理することにより、Pb(ZrTi)O(ただし、MはNb、Ta、Vから選択された少なくとも一種であり、x+y+z=1)を含む前記誘電体膜を形成する工程と、を含むことを特徴としている。
このキャパシタの製造方法によれば、Pb(ZrTi)Oを主成分とする高誘電率の誘電体膜を形成することができ、これによってこの誘電体膜を有するキャパシタを備えた装置の小型化を図ることができる。
また、液状体を液滴吐出法によって配し、これを熱処理することで誘電体膜を形成しているので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることなどから、コストの低減化が可能になる。さらに、液状体を所望位置に配することでエッチングによるパターニングが不要になることから、エッチングに起因する誘電体膜のダメージがなくなる。
また、前記キャパシタの製造方法においては、前記前駆体化合物を含有する液状体を、液滴吐出法によって前記第1電極上に配する工程の前に、前記基体及び前記第1電極の表面にフルオロアルキルシランを用いた自己組織化膜を形成する工程、を含むのが好ましい。また、その場合に、前記基体及び前記第1電極の表面にフルオロアルキルシランを用いた自己組織化膜を形成する工程の後に、前記第1電極の表面に形成されたフルオロアルキルシランに光を照射する工程、を含むのが好ましい。
このようにすれば、第1電極上に液状体を配した際、第1電極の周辺の基体表面にフルオロアルキルシランからなる撥液部が形成されていることから、液状体が第1電極上からその周辺に濡れ広がることが防止される。したがって、第1電極上に所望形状の誘電体膜を容易に形成することが可能になる。
また、前記キャパシタの製造方法においては、前記液状体を熱処理することで前記誘電体膜を形成する工程において、前記熱処理の温度を450℃以下とするのが好ましい。
このようにすれば、例えば基体上に他の半導体素子や配線等を形成している場合に、これらへの熱的影響を少なくすることが可能になる
また、前記キャパシタの製造方法においては、前記第1電極は、第1金属微粒子を第1分散媒に分散させた第1液状体を液滴吐出法によって前記基体上に配する工程と、前記第1液状体を熱処理することで前記第1分散媒を除去する工程と、記第1金属微粒子を焼結する工程と、によって形成するのが好ましい。
このようにすれば、第1電極についても液状体を液滴吐出法によって配し、これを熱処理することで形成しているので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることなどから、コストの低減化が可能になる。
また、前記キャパシタの製造方法においては、前記第2電極は、第2金属微粒子を第2分散媒に分散させた第2液状体を液滴吐出法によって前記基体上に配する工程と、前記第2液状体を熱処理することで前記第2分散媒を除去する工程と、前記第2金属微粒子を焼結する工程と、によって形成するのが好ましい。
このようにすれば、第2電極についても液状体を液滴吐出法によって配し、これを熱処理することで形成しているので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることなどから、コストの低減化が可能になる。
また、前記キャパシタの製造方法においては、前記第1金属微粒子は、白金、イリジウム、ルテニウム、金、または銀の少なくと一種からなる微粒子であり、前記第1金属微粒子を焼結する熱処理温度を、400℃以下とするのが好ましく、さらに、前記第2金属微粒子は、白金、イリジウム、ルテニウム、金、または銀の少なくと一種からなる微粒子であり、前記第2金属微粒子を焼結する熱処理温度を、400℃以下とするのが好ましい。
このようにすれば、低抵抗で、酸化しにくく安定した金属膜からなる電極を形成することが可能になる。また、熱処理温度を400℃以下としているので、例えば基体に他の半導体素子や配線等を形成している場合に、これらへの熱的影響を少なくすることが可能になる。
本発明の半導体装置は、前記キャパシタ、あるいは前記の製造方法によって得られたキャパシタを備えてなることを特徴としている。
この半導体装置によれば、高誘電率の誘電体膜を有したことで小型化されたキャパシタを備えることにより、半導体装置自体も小型化されたものとなる。
また、特に誘電体膜が液滴吐出法を用いて形成されている場合に、コストが低減化されたものとなる。
以下、本発明を詳しく説明する。
図1は、本発明のキャパシタの一実施形態を示す図であり、図1中符号1はキャパシタである。このキャパシタ1は、例えば図2に示す本発明の半導体装置の一実施形態となる半導体装置50において、従来の回路内部キャパシタに置き換えられるキャパシタ1aとして、さらに回路に対して外付けのキャパシタに置き換えられるキャパシタ1bとして用いられるものである。
ここで、半導体装置50には、基板51上にCMOSトランジスタなどの各種トランジスタやメモリ素子が形成されており、また、これらの間や前記キャパシタ1a、1bとの間を電気的に接続する各種配線やプラグ等が、層間絶縁膜上あるいは層間絶縁膜中に形成されている。なお、キャパシタ1a、1bが形成される下地となる層間絶縁膜52までを、本発明においては基体53と称している。また、図示しないものの、キャパシタ1a、1bの上には保護層や配線等が形成され、さらにこれらを覆って絶縁層が形成されている。
キャパシタ1a、1bとして用いられるキャパシタ1は、図1に示したように、例えばポリイミドからなる層間絶縁膜52上(基体53上)に形成されたもので、層間絶縁膜52上に形成された第1電極2と、第1電極2上に形成された誘電体膜3と、誘電体膜3上に形成された第2電極4とからなるものである。すなわち、このキャパシタ1は、第1電極2と第2電極4との間に誘電体膜3を挟んだ構造のもので、第1電極2には層間絶縁膜52中に形成された埋め込み配線5が接続されており、第2電極4にはさらに別の配線(図示せず)が接続されている。
第1電極2、第2電極4は、本実施形態においては、いずれも金属微粒子が焼結されてなる金属焼結体によって形成されたものとなっている。具体的には、白金、イリジウム、ルテニウム、金、または銀の少なくと一種からなる微粒子が焼結されたことによって形成されている。
誘電体膜3は、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O)にさらに別の金属を加えてなるPb(ZrTi)O(ただし、MはNb、Ta、Vから選択された少なくとも一種であり、x+y+z=1)を、主成分として形成されたものである。この誘電体膜3は、その誘電率が例えばチタン酸ジルコン酸鉛(Pb(Zr,Ti)O)に比べて高くなっており、したがってこれを有したキャパシタ1は、従来のものに比べて高容量化が可能となっており、また、従来のものと同等の容量に設計した場合にはその小型化が可能となっている。
このような誘電体膜3にあっては、前記Pb(ZrTi)O中のZrとTiとMとの組成比が、0.2≦z/(x+y)≦0.9を満足するのが好ましく、さらにx/y≦1.5を満足しているのが好ましい。このようにすれば、後述するようにこのPb(ZrTi)Oを主成分とする誘電体膜3の誘電率がより高くなり、したがって高容量化、または小型化がより容易になる。
また、この誘電体膜3にあっては、主成分となる前記Pb(ZrTi)O以外の成分として、Siが添加されているのが好ましい。また、その場合に前記Siが、金属シリケートとして前記誘電体膜3中に0.1モル%以上10.0モル%以下添加されているのが好ましく、0.5モル%以上8.0モル%以下、さらには1.0モル%以上5.0モル%以下添加されているのが望ましい。このようにSiを添加すると、後述するようにこの添加したSiが、誘電体膜3の前駆体材料を焼成して前記Pb(ZrTi)Oを主成分とする酸化物を形成する際に触媒として作用するようになる。すなわち、この触媒作用により、焼成温度を低温にしてもPb(ZrTi)Oの結晶層が形成されるようになり、したがって高い誘電率が得られるようになる。また、焼成温度を低温にできることにより、基体53上の他の半導体素子(CMOS等)や配線等への熱的影響を少なくすることもできるようになる。
なお、金属シリケートとして添加されているSi量が0.1モル%未満になると、Siの触媒としての作用が良好に発揮されなくなり、10.0モル%を越えると、Pb(ZrTi)Oの量が相対的に減ることで誘電率が低下する。また、このようなSiの触媒作用を良好に発揮させると同時に、誘電率低下にならないような添加量としては、0.5モル%以上8.0モル%以下とするのが好ましく、1.0モル%以上5.0モル%以下とするのがさらに好ましい。
ここで、後述するように誘電体膜3の前駆体材料を焼成して前記Pb(ZrTi)Oを主成分とする酸化物(誘電体膜3)を形成すると、得られた誘電体膜3は、アモルファス相、あるいはアモルファス相と結晶相との混合相(混合状態)となり、特に前述したようにSiを添加した場合には結晶相を有した混合相となる。
このように、アモルファス相を有する相となっていることで、前記誘電体膜3は比較的低温で焼成され形成されたものとなっている。したがって、前述したように基体53上の他の半導体素子(CMOS等)や配線等への熱的影響が、少ないものとなっている。
また、誘電体膜3が特に結晶相を有した混合相となっている場合に、この結晶相は、第1電極2と第2電極4との間に連続した状態でなく不連続な状態で形成されているのが好ましい。結晶相が第1電極2と第2電極4との間で不連続な状態に形成されていれば、この誘電体膜3は、その分極量と電圧との関係において強誘電体のようなヒステリシスを持たなくなる。したがって、その挙動が制御し易くなってこれを組み込んだ回路の設計が容易になり、またエネルギー損失も少なくなる。
次に、このような構成のキャパシタ1の製造方法を基に、本発明のキャパシタの製造方法の一実施形態を説明する。なお、この実施形態では、本発明のキャパシタの製造方法を
、図2に示した半導体装置50におけるキャパシタ1(1a、1b)の製造に適用した場合の例として示す。
また、本発明において液滴吐出法とは、液状体からなる液滴を所望のパターンに吐出することにより、基体上に所望のパターンを形成する方法であり、インクジェット法などの総称である。ただし、吐出する液状体(液滴)としては、印刷物に用いられる所謂インクではなく、デバイスを構成する各種材料物質を含む液状体であり、この材料物質として具体的には、導電物質または絶縁物質として機能し得る物質などが挙げられる。
まず、キャパシタ1の具体的な製造方法の説明に先立ち、液滴吐出法に用いられる吐出ヘッドの一例について説明する。図3(a)、(b)に示すように吐出ヘッド34は、例えばステンレス製のノズルプレート12と振動板13とを備え、両者を仕切部材(リザーバプレート)14を介して接合したものである。ノズルプレート12と振動板13との間には、仕切部材14によって複数のキャビティ15…とリザーバ16とが形成されており、これらキャビティ15…とリザーバ16とは流路17を介して連通している。
各キャビティ15とリザーバ16の内部とは液状体で満たされるようになっており、これらの間の流路17はリザーバ16からキャビティ15に液状体を供給する供給口として機能するようになっている。また、ノズルプレート12には、キャビティ15から液状体を噴射するための孔状のノズル18が縦横に整列した状態で複数形成されている。一方、振動板13には、リザーバ16内に開口する孔19が形成されており、この孔19には液状体タンク(図示せず)がチューブ(図示せず)を介して接続されている。
また、振動板13のキャビティ15に向く面と反対の側の面上には、図3(b)に示すように圧電素子(ピエゾ素子)20が接合されている。この圧電素子20は、一対の電極21、21間に挟持され、通電により外側に突出するようにして撓曲するよう構成されたものである。
このような構成のもとに圧電素子20が接合された振動板13は、圧電素子20と一体になって同時に外側へ撓曲し、これによりキャビティ15の容積を増大させる。すると、キャビティ15内とリザーバ16内とが連通しており、リザーバ16内に液状体が充填されている場合には、キャビティ15内に増大した容積分に相当する液状体が、リザーバ16から流路17を介して流入する。
そして、このような状態から圧電素子20への通電を解除すると、圧電素子20と振動板13はともに元の形状に戻る。よって、キャビティ15も元の容積に戻ることから、キャビティ15内部の液状体の圧力が上昇し、ノズル18から液状体の液滴22が吐出される。
なお、吐出ヘッドの吐出手段としては、前記の圧電素子(ピエゾ素子)20を用いた電気機械変換体以外でもよく、例えば、エネルギー発生素子として電気熱変換体を用いた方式や、帯電制御型、加圧振動型といった連続方式、静電吸引方式、さらにはレーザーなどの電磁波を照射して発熱させ、この発熱による作用で液状体を吐出させる方式を採用することもできる。
(第1電極の形成工程)
まず、図4(a)に示すように、前記の吐出ヘッド34を用いた液滴吐出法(インクジェット法)により、金属微粒子を含む液状体を基体53上(層間絶縁膜52上)の所望位置、すなわち埋め込み配線5上に配する。液状体中に含有させられる金属微粒子、すなわち第1電極2の形成材料となる金属微粒子は、白金、イリジウム、ルテニウム、金、銀等から選択された一種または複数種とされ、これら金属微粒子は分散媒に分散させられて液状体に調整される。金属微粒子の粒径としては、50nm以上0.1μm以下とするのが好ましく、このような範囲とすることにより、分散媒に分散しやすくなり、また吐出ヘッド34からの吐出性も良好となる。なお、金属微粒子については、その表面を有機物などでコーティングしておくことにより、分散媒中への分散性を高めておいてもよい。
金属微粒子を分散させるための分散媒としては、室温での蒸気圧が0.001mmHg以上200mmHg以下であるものが好ましい。蒸気圧が200mmHgを越えると、吐出により塗布膜を形成した際に分散媒が先に蒸発してしまい、良好な塗布膜が形成し難くなるからである。一方、室温での蒸気圧が0.001mmHg未満であると、乾燥速度が遅くなって塗布膜中に分散媒が残留しやすくなり、後工程の熱光処理後に良質の導電膜が得られ難くなるからである。また、特に前記分散媒の蒸気圧が、50mmHg以下であれば、前記吐出ヘッド34から液滴を吐出する際に乾燥によるノズル詰まりが起こり難くなり、安定な吐出が可能となるためより好ましい。
使用する溶媒としては、前記の金属微粒子を凝集を生じさせることなく良好に分散させることができるものであれば、特に限定されることはない。具体的には、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系溶媒、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系溶媒、更にプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性溶媒を挙げることができる。これらのうち、金属微粒子の分散性と分散液の安定性、またインクジェット法への適用のし易さの点で、水、アルコール類、炭化水素系溶媒、エーテル系溶媒が好ましく、更に好ましい溶媒としては水、炭化水素系分散媒を挙げることができる。これらの分散媒は、単独でも、あるいは2種以上の混合物としても使用可能である。
前記金属微粒子を分散媒に分散させて分散液を形成する際の、分散液中の金属微粒子の濃度としては、1重量%以上80重量%以下とするのが好ましく、特にこの範囲において、形成する金属膜(第1電極2)の膜厚に応じて調整するのが望ましい。80重量%を越えると、金属微粒子の凝集が生じやすくなって均一な塗布膜が得にくくなるからであり、また、1重量%未満では分散媒を蒸発させるための乾燥に長時間を要することとなり、生産性が低下するからである。
なお、この金属微粒子分散液にあっては、目的の機能を損なわない範囲で、必要に応じてフッ素系、シリコン系、ノニオン系などの表面張力調節材を微量添加してもよい。
ノニオン系表面張力調節材は、分散液の塗布対象物への濡れ性を良好にし、塗布した膜のレベリング性を改良し、塗膜のぶつぶつの発生、ゆず肌の発生などの防止に役立つものとなる。このノニオン系表面張力調節材を添加して調製した金属微粒子分散液については、その粘度を1mPa・s以上50mPa・s以下にするのが好ましい。粘度が1mPa・s未満であると、液滴吐出ヘッド34のノズル周辺部が液状体の流出により汚れ易くなってしまい、また、粘度が50mPa・sを越えると、ノズル孔での目詰まり頻度が高くなってしまうからである。
さらに、このようにして調製した金属微粒子分散液としては、その表面張力が20dyn/cm以上70dyn/cm以下の範囲に入ることが望ましい。表面張力が20dyn/cm未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じ易くなり、70dyn/cmを越えるとノズル先端でのメニスカスの形状が安定しないため、インク組成物の吐出量、吐出タイミングの制御が困難になるからである。
このような金属微粒子分散液を前記の吐出ヘッド34によって層間絶縁膜52上の所望位置に配し、この金属微粒子分散液によって所定パターンに塗布したら、基体53を加熱することによって金属微粒子分散液に熱処理を施す。すると、金属微粒子分散液中から分散媒が除去され、さらに金属微粒子が焼結されることにより、図4(b)に示すように微粒子間の電気的接触が十分良好となった第1電極2が形成される。
熱処理の条件としては、特に限定されることなく一般的な条件が採用可能である。例えば、熱処理雰囲気としては、大気中で行なってもよく、また、必要に応じて窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行ってもよい。熱処理温度としては、分散媒の沸点(蒸気圧)、圧力および金属微粒子の熱的挙動を考慮して適宜に決定されるが、特に400℃以下とするのが好ましい。400℃以下とすることにより、例えば基体53に他の半導体素子やAl配線、樹脂からなる保護層や絶縁層等を形成している場合に、これらへの熱的影響を十分に少なくすることができるからである。
熱処理における加熱方法としては、通常のホットプレート、電気炉などによる処理の他に、ランプアニールによっても行うこともできる。ホットプレートや電気炉などで熱処理を行う場合、その条件としては例えば熱処理温度が300℃とされ、処理時間が30分間とされる。このような条件で第1電極2を形成することにより、得られる第1電極2は例えばその厚さが0.1μm程度となる。
また、ランプアニールに使用する光の光源としては、特に限定されないものの、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
(誘電体膜の形成工程)
次に、形成するPb(ZrTi)O(ただし、MはNb、Ta、Vから選択された少なくとも一種であり、x+y+z=1)の前駆体材料として、この酸化物の各構成金属、すなわちPb、Zr、Ti、M(Nb、Ta、Vから選択された少なくとも一種)を含有する金属アルコキシドあるいは炭酸塩等の金属塩を、それぞれの金属元素ごとに用意する。また、これらとは別に、Siを例えば鉛シリケートとして用意する。そして、これら金属化合物を、前記Pb(ZrTi)O中のZrとTiとMとの組成比が、0.2≦z/(x+y)≦0.9を満足し、かつx/y≦1.5を満足し、さらにPbのモル量と(Zr+Ti+M)のモル量(Zr、Ti、Mの合計モル量)との比が1:1となるように、混合する。また、鉛シリケートについても、鉛量が前記条件を損なわないようにして、Siが、最終的に得られる誘電他膜中にて0.1モル%以上10.0モル%以下の範囲で含有されるように、混合する。なお、このようにして混合された前駆体化合物に対して、液滴吐出法による吐出に適した物性を付与するべく、例えばアルコール類等の適宜な溶媒あるいは分散媒等を添加することにより、ゾル状の液状体に調製するのが好ましい。
続いて、このようにして調製したゾル状の液状体を、前記吐出ヘッド34によって前記第1電極2上に均一な厚さとなるように配する(塗布する)。
次いで、所定温度で所定時間乾燥し、液状体中の液分を除去する。さらに、この乾燥後、大気雰囲気下において所定の高温(例えば400℃)で所定時間(例えば30分間)脱脂し、これによって金属に配位している有機成分を熱分解し、金属を酸化して金属酸化物にする。そして、このような塗布→乾燥→脱脂の各工程を所定回数繰り返し、金属酸化物を所望の厚さにする。
その後、RTA(Rapid Thermal Annealing)炉で酸素フローしながら所定温度、例えば450℃以下、好ましくは400℃から450℃、さらに好ましくは450℃で熱処理を行い、前記金属酸化物を焼成して図4(c)に示すように第1電極2上に誘電体膜3を厚さ0.2μm程度に形成する。450℃以下で熱処理を行うことにより、特に基体53に他の半導体素子や配線等を形成している場合に、これらへの熱的影響を少なくすることができる。なお、熱処理については、RTA炉に限るものではない。
ここで、このようにゾル状の液状体によって誘電体膜3を形成する場合、この液状体を吐出した際にこれが濡れ広がってしまい、所望の形状、すなわち第1電極2の全面をほぼ覆うような形状になりにくくなっている。
そこで、このような誘電体膜3の形成に先立ち、第1電極2を形成した基体53(層間絶縁膜52)の表面に例えばフルオロアルキルシランを用いた自己組織化膜を形成し、前記ゾル状の液状体に対する親和性が低い撥液部を形成しておいてもよい。
(撥液部形成工程)
この撥液部を形成するには、例えば図5に示すように、基体53の表面、すなわち第1電極2の表面と露出した層間絶縁膜52の表面に、前記ゾル状の液状体に対して所定の接触角を持つようにしてフルオロアルキルシランなどからなる自己組織化膜1001を形成する。前記接触角は、20[deg]以上60[deg]以下であることが望ましい。
第1電極2および層間絶縁膜52の表面を処理するための有機分子膜は、これらに結合可能な第1の官能基と、その反対側に親液基あるいは撥液基等の基体の表面性を改質する、すなわち、表面エネルギーを制御する第2の官能基と、第1及び第2の官能基を互いに結ぶ炭素の直鎖あるいは一部分岐した炭素鎖を備えたもので、前記の各表面に結合して自己組織化して分子膜、例えば単分子膜を形成するものである。
自己組織化膜1001とは、下地層となる第1電極2や層間絶縁膜52の構成原子に反応可能な結合性官能基と、それ以外の直鎖分子とからなり、該直鎖分子の相互作用により極めて高い配向性を有する化合物を配向させて形成された膜である。したがって、この自己組織化膜1001は、単分子が配向して形成されていることによりその膜厚が極めて薄くなり、さらに分子レベルで均一な膜となる。また、膜の表面に同じ分子が位置していることから、膜の表面に均一でしかも優れた撥液性や親液性を付与するものとなる。
前記の高い配向性を有する化合物、すなわち自己組織化膜1001を形成する化合物としては、基体53側との密着性及び良好な撥液性を付与する等の理由により、フルオロアルキルシラン(FAS)が好適に用いられる。フルオロアルキルシランを用いれば、膜の表面にフルオロアルキル基が位置するように各化合物が配向されて自己組織化膜1001が形成されるので、膜の表面に均一な撥液性が付与される。
このようなフルオロアルキルシランとしては、例えばヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリクロロシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等が好適に用いられる。なお、使用に際しては、一つの化合物(FAS)を単独で用いてもよく、2種以上の化合物(FAS)を併用してもよい。
このような自己組織化膜1001を形成するには、前記の原料化合物(FAS)と基体53とを同一の密閉容器中に入れておく。すると、室温の場合には2〜3日程度放置することで自己組織化膜1001が基体53上に形成される。また、密閉容器全体を100℃に保持しておけば、3時間程度で自己組織化膜1001が基体53上に形成される。
また、このような気相からの形成法に代えて、液相から自己組織化膜1001を形成することも可能である。例えば、原料化合物を含む溶液中に基体を浸積し、洗浄、乾燥することで基体上に自己組織化膜1001を形成することができる。
なお、自己組織化膜1000を形成する前に、基体表面に紫外光を照射したり、溶媒により洗浄したりして、前処理を施しておくのが望ましい。
このようにして、第1電極2の表面と層間絶縁膜52の表面とを撥液化し、特に第1電極2の表面に配した前記ゾル状の液状体を濡れ広がりにくくすることにより、これが層間絶縁膜52の表面にまで広がってここで成膜されてしまい、得られる誘電体膜3が所望形状から大きく異なってしまうのを防止することができる。
なお、誘電体膜3を所望形状、すなわち第1電極2のほぼ全面を覆うような形状にするためには、少なくとも前記第1電極2の周辺の層間絶縁膜52(基体53)表面に撥液部を形成しておけばよい。そして、第1電極2の表面については、必ずしもこれを撥液部とすることなく、例えば親液部(前記ゾル状の液状体に対する親和性が高い部分)にしてもよい。
第1電極2の表面を親液部にするためには、例えば所望のパターン、すなわち第1電極2の表面形状に対応する開口パターンが形成されたマスク(図示せず)を通して前記自己組織化膜1001に紫外光などを照射する。すると、紫外光が照射された領域は自己組織化膜1001が除去され、例えばヒドロキシル基が表面に露出する。これにより、FASの領域に比べて非常に濡れ易い性質を示す、親液部となる。
また、前述したようなFASを除去した領域に第2の自己組織化膜を形成するようにしてもよい。この第2の自己組織化膜を形成する化合物としても、FASと同様に結合性官能基と表面を改質する官能基を有し、結合性官能基が基体表面のヒドロキシル基等と結合して自己組織化膜を形成するものとされる。ただし、この第2の自己組織化膜の表面を改質する官能基としては、FASと異なり親液性を示すもの、あるいは金属微粒子との結合力の強いものとされ、具体的にはアミノ基やチオール基などとされる。このような第2の自己組織化膜を形成することにより、前記のゾル状の液状体をより確実に第1電極2上に配し、所望形状の誘電体膜3を形成することが可能になる。また、得られた誘電体膜3の第1電極2への密着力も高まる。このような第2の自己組織化膜を形成する化合物としては、3−メルカプトプロピルトリエトキシシラン、3−メルカプトプロピルトリメトキシシラン、3−アミノプロピルトリエトキシシラン、3−アミノプロピルトリメトキシシラン等が挙げられる。
(第2電極の形成工程)
このようにして誘電体膜3までを形成したら、続いてこの誘電体膜3上に、図4(d)に示すように第2電極4を形成する。この第2電極4の形成については、前記の第1電極2の形成法とほぼ同一の形成法によって行うことができる。すなわち、前記の吐出ヘッド34を用いた液滴吐出法(インクジェット法)により、金属微粒子を含む液状体を誘電体膜3上に配し、その後熱処理を施して金属微粒子を焼結することにより、第2電極4を形成する。そして、これによりキャパシタ1(1a、1b)を得る。
液状体中に含有させられる金属微粒子、すなわち第2電極4の形成材料となる金属微粒子としては、第1電極2の場合と同様、白金、イリジウム、ルテニウム、金、銀等から選択された一種または複数種が用いられる。また、熱処理についても、特に400℃以下で行うのが好ましい。
なお、この第2電極4の形成に先立ち、誘電体膜3の形成の前処理として行った撥液部形成工程を行ってもよい。すなわち、前述したフルオロアルキルシラン(FAS)等による撥液部を、誘電体膜3の表面および層間絶縁膜52の表面に形成し、液状体が濡れ広がることを防止して第2電極4が誘電体膜3上に選択的に形成されるようにしてもよい。また、前述した第1電極2の形成に際しても、その形成に先立ち、基体53(層間絶縁膜52)の表面に撥液部を形成してもよい。さらに、このように各電極2、4の形成の前処理として撥液部を形成する場合、特に液状体を直接配する箇所については、前述したように紫外光の照射等によって親液部にしてもよい。
また、第1電極2、第2電極4については、その形成法として液滴吐出法を採用することなく、蒸着法やスパッタ法等を採用してこれらを形成するようにしてもよい。
このようにして第2電極4を形成したら、この第2電極4に接続する配線やこれらを覆う保護層、絶縁層を形成することにより、半導体装置50を得る。
このようにして得られたキャパシタ1にあっては、誘電体膜3がPb(ZrTi)Oを主成分としていることによってその誘電率が高くなり、したがってこれを有したキャパシタ1は、従来のものに比べて高容量化が可能となり、また、従来のものと同等の容量に設計した場合にはその小型化が可能となっている。
また、このようなキャパシタ1の製造方法にあっては、ゾル状の液状体を液滴吐出法によって配し、これを熱処理することで誘電体膜3を形成しているので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることなどから、コスト低減化を図ることができる。さらに、液状体を所望位置に配することでエッチングによるパターニングが不要になることから、エッチングに起因する誘電体膜のダメージをなくして特性向上を図ることができる。また、前述したように高誘電率の誘電体膜3を形成することができることから、キャパシタ1の高容量化、または小型化を可能にすることができる。
また、前記キャパシタ1を備えた半導体装置50にあっては、このキャパシタ1が高誘電率の誘電体膜3を有したことで小型化が可能になっていることから、半導体装置50自体も小型化が可能となる。また、特に誘電体膜3が液滴吐出法を用いて形成されていることから、コストが低減化されたものとなる。
(実施例)
次に、実施例によって本発明をさらに具体的に説明する。
本実施例では、図4(a)〜(d)に示した製造方法に基づき、図1に示したキャパシタ1を製造した。
まず、基体53のポリイミドからなる層間絶縁膜52上の所定位置に、Ptの微粒子を分散させた液状体を前記吐出ヘッド34による液滴吐出法によって吐出し、さらにホットプレートにより300℃で30分間加熱処理を行うことにより、第1電極2を厚さ0.1μm程度に形成した。
次に、この第1電極2を含む基体53(層間絶縁膜52)の表面をフルオロアルキルシラン(FAS)によって撥液処理した。
次いで、前記吐出ヘッド34による液滴吐出法により、Pb(ZrTiNb)O(ただし、x+y+z=1、x/y=0.67)の前駆体化合物を含有する液状体を配した。前駆体化合物としては、各金属、すなわちPb、Zr、Ti、Nbそれぞれの金属アルコキシドを用い、これらをその金属のモル比が所定比となるようにして混合し、ゾル状の液状体に調製した。また、Siを添加する目的で鉛シリケートを用意し、この鉛シリケートをSi分が4モル%となるようにして前記液状体に添加した。
続いて、第1電極2上に配した液状体に対し、乾燥・脱脂を行った。そして、液状体の塗布→乾燥→脱脂の各工程を所定回数繰り返した後、RTA炉で酸素フローしながら450℃で熱処理を行い、前記金属酸化物を焼成して第1電極2上に誘電体膜3を厚さ0.2μm程度に形成した。
次いで、誘電体膜3上に、Ptの微粒子を分散させた液状体を液滴吐出法で吐出し、さらに熱処理することにより、第1電極2と同様にPt膜からなる第2電極4を厚さ0.1μm程度に形成し、キャパシタ1を得た。
このようにして得られたキャパシタ1について、その特性を確認するため、以下の実験を行った。
(実験例1)
前記実施例において、主成分がPb(ZrTiNb)O(ただし、x+y+z=1、x/y=0.67)となる誘電体膜3を形成する際に用いる液状体として、(z/(x+y))が0から1まで変化するようにして前記金属アルコキシドの混合比を調整したものを用意した。なお、この液状体に鉛シリケートを4モル%添加しているのは、前記実施例通りである。
その後、これらを用いて複数種類の誘電体膜を形成し、形成した各誘電体膜の誘電率(ε)を調べた。得られた結果を、(z/(x+y))と誘電率(ε)との関係として図6に示す。
図6より、z/(x+y)=0のとき、すなわちNbを添加していないときの誘電率は200程度であったが、0.2≦z/(x+y)≦0.9の範囲では500以上と高い値を示した。したがって、Nbの添加によって誘電率が高くなることが確認された。また、特に0.4≦z/(x+y)≦0.8の範囲では誘電率が1000近い値を示した。一方、0.9<z/(x+y)では誘電率の低下が見られた。この誘電率の低下は、リーク電流が増えることによるものと考えられる。
ここで、このような450℃といった低温焼成で高い誘電率が得られたのは、誘電体膜がアモルファス相の中に結晶層を分散させた混合相となっているためと考えられる。なお、TEM観察からも、結晶層の存在が確認された。
また、このとき、分極量Pは電圧の変化に対して線形的に変化し、強誘電体のようなヒステリシスが見られず、常誘電体特性を示した。これは、特に前記の結晶相が、第1電極2と第2電極4との間に連続した状態でなく不連続な状態で形成されていることによると考えられる。
なお、ZrとTiとのモル比については、x/y≦1.5であれば、得られた誘電体膜の誘電率にほとんど差が見られなかった。
(実験例2)
前記実施例において、誘電体膜3の形成材料、すなわち鉛シリケートを4モル%添加したPb(ZrTiNb)O(x+y+z=1、z/(x+y)=0.6、x/y=0.67)形成用の液状体の、焼成温度と得られた誘電体膜3の誘電率との関係を調べた。得られた結果を図7に示す。
図7より、焼成温度を500℃にした場合に、高い誘電率が得られることが分かった。しかし、このような高温焼成によって得られた誘電体膜は、X線回折の結果からもペロブスカイト相が見られ、分極量Pと電圧との関係に強誘電体特有のヒステリシスが見られた。したがって、この誘電体膜をキャパシタに用いた場合、キャパシタの挙動が制御しにくくなり、またエネルギー損失も多くなるなどの点で好ましくないと考えられる。
よって、本発明においては、焼成温度を450℃以下とするのが好ましく、特に400〜450℃とするのが好ましい。このように焼成温度を制御することにより、得られる誘電体膜の誘電率を制御することができる。
(実験例3)
前記実施例において、主成分がPb(ZrTiNb)O(ただし、x/y=0.67)となる誘電体膜3を形成する際に用いる液状体として、鉛シリケートとして添加するSiのモル比が0モル%から5モル%まで変化するようにして調整したものを用意した。その後、これらを用いて複数種類の誘電体膜を形成し、形成した各誘電体膜の誘電率(ε)を調べた。得られた結果を、シリケート添加量(モル%)と誘電率(ε)との関係として図8に示す。なお、(z/(x+y))=0.6となるように液状体を調整し、また、焼成温度は450℃とした。
図8より、シリケートを添加しないで形成した誘電体膜では、その誘電率が120程度であったが、シリケートを1モル%添加しただけで誘電率が1000近い値となった。また、それ以上添加してもほとんど誘電率に変化が見られず、特性が飽和していることが分かった。
このように、例えば1モル%という少量の添加でも誘電率が急激に変化することから、前述したように焼成時にSi(シリケート)が触媒として作用し、低温でも結晶相が得られるようになったと考えられる。
なお、前記のシリケート添加量の範囲では、得られた誘電体膜に分極量と電圧との関係でヒステリシスが見られなかった。したがって、このシリケート添加量の範囲では、結晶相が第1電極と第2電極との間に連続した状態でなく、不連続な状態で形成されていると考えられる。
また、比較のため、誘電体膜として前記実施例と同様の方法によってPb(ZrTi)O(x/y=0.67)を、Si(シリケート)を添加せずに450℃で焼成して形成した。得られた誘電体膜の誘電率(ε)を測定したところ、約80であった。したがって、例えば図8に示したシリケート添加量が0モル%の誘電体膜にあっても、その誘電率が約120と、比較のものに比べて高くなっており、したがってNbを添加することによる誘電率向上の効果が確認された。
以上の結果より、Nbを添加し、さらにシリケートも添加することにより、450℃以下の低温焼成でも高い誘電率が得られ、さらにリーク特性も向上することが分かった。
また、シリケートを添加したものは、添加していないものと比べ、温度変化および周波数変化に対する誘電率の変化が小さく、−30〜+100℃の範囲、および1kHz〜1MHzの範囲でほぼ一定であった。
なお、前記実験例ではPb(ZrTi)O中のMとしてNbを用いたが、これに代えてTaやVを用いても、同様な結果が得られた。
また、電極として白金(Pt)に代えてイリジウム(Ir)、ルテニウム(Ru)、金(Au)、銀(Ag)を用いても、同様な結果が得られた。
また、より高い容量を得るため、電極膜と誘電体膜とを交互に積層することにより、キャパシタを形成するようにしてもよい。
以上に述べたように本発明のキャパシタは、誘電体膜が高い誘電率を有していることから、例えば回路内部のキャパシタとして従来のものに代えて用いることにより、得られる半導体装置の高性能化または小型化化を可能にすることができる。また、もちろん外付けのキャパシタとして用いても、半導体装置の高性能化または小型化化を図ることができる。さらに、回路内部に用いるものと外付けのものとではそれぞれ要求される容量が異なる場合があるが、Nbの添加量や焼成温度を制御することによって得られる誘電体膜の誘電率の制御が可能となり、したがって本発明のキャパシタは、いずれのタイプにも適用可能となる。なお、焼成温度で制御する場合には、当然ながら、焼成温度の高いものから先に形成するのが好ましい。
また、特に液滴吐出法で形成することにより、同一平面上に異なるタイプのものを作り分けることができ、したがって、前述したような従来の回路内部のキャパシタや外付けのキャパシタとなるものを、容易にしかも低コストで作製することができる。
本発明のキャパシタの一実施形態を示す側断面図である。 本発明の半導体装置の一実施形態を示す側断面図である。 (a)は吐出ヘッドの要部斜視図、(b)は同じく要部側断面図である。 (a)〜(d)はキャパシタの製造方法を説明するための側断面図である。 撥液部を形成した場合の例を説明するための側断面図である。 (z/(x+y))と誘電率との関係を示すグラフである。 焼成温度と得られた誘電体膜の誘電率との関係を示すグラフである。 シリケート添加量と誘電率との関係を示すグラフである。
符号の説明
1、1a、1b…キャパシタ、2…第1電極、3…誘電体膜、4…第2電極、
50…半導体装置、51…基板、52…層間絶縁膜、53…基体

Claims (3)

  1. 誘電体膜を第1電極と第2電極との間に挟んだ構造を有し、
    前記誘電体膜が、Pb(ZrTi)O(ただし、MはNb、Ta、Vから選択された少なくとも一種であり、x+y+z=1)を含み、
    前記Pb(ZrTi)O中のZrとTiとMとの組成比が、以下の式を共に満足するとともに、
    0.4≦z/(x+y)≦0.8 : x/y≦1.5
    Siが金属シリケートとして前記誘電体膜中に1モル%以上5モル%以下添加されてなるキャパシタを、備えてなることを特徴とする半導体装置。
  2. 前記キャパシタの前記誘電体膜は、アモルファス相、あるいはアモルファス相と結晶相との混合状態からなっていることを特徴とする請求項記載の半導体装置。
  3. 前記キャパシタの前記誘電体膜は、アモルファス相と結晶相との混合状態からなっており、
    前記結晶相は、第1電極と第2電極との間に連続した状態でなく不連続な状態で形成されていることを特徴とする請求項記載の半導体装置。
JP2003303173A 2003-08-27 2003-08-27 半導体装置 Expired - Fee Related JP4479193B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003303173A JP4479193B2 (ja) 2003-08-27 2003-08-27 半導体装置
US10/925,900 US7057877B2 (en) 2003-08-27 2004-08-25 Capacitor, method of manufacture thereof and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003303173A JP4479193B2 (ja) 2003-08-27 2003-08-27 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009222122A Division JP5201111B2 (ja) 2009-09-28 2009-09-28 キャパシタとその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2005072474A JP2005072474A (ja) 2005-03-17
JP4479193B2 true JP4479193B2 (ja) 2010-06-09

Family

ID=34407250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003303173A Expired - Fee Related JP4479193B2 (ja) 2003-08-27 2003-08-27 半導体装置

Country Status (1)

Country Link
JP (1) JP4479193B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949108B1 (ko) * 2005-06-09 2010-03-22 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
EP1973177B8 (en) 2007-03-22 2015-01-21 FUJIFILM Corporation Ferroelectric film, process for producing the same, ferroelectric device, and liquid discharge device
JP5514022B2 (ja) * 2009-09-17 2014-06-04 株式会社ダイセル 積層セラミック部品製造用溶剤組成物
JP6036460B2 (ja) 2013-03-26 2016-11-30 三菱マテリアル株式会社 PNbZT強誘電体薄膜の形成方法

Also Published As

Publication number Publication date
JP2005072474A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
JP2004006645A (ja) 圧電体素子の製造方法、圧電体素子並びに液滴吐出式記録ヘッド
US7176100B2 (en) Capacitor and its manufacturing method, and semiconductor device
US7356921B2 (en) Method for forming a conductive layer pattern
US6715871B2 (en) Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium
CN100595942C (zh) 驱动装置、液体喷头及液体喷射装置
JP3882946B2 (ja) 圧電体素子の製造方法
JP2003311196A (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、非接触型カード媒体、圧電体素子、並びにインクジェット式記録ヘッド
US20060230590A1 (en) Method for producing dielectric film, method for producing piezoelectric element, method for producing liquid-jet head, dielectric film, piezoelectric element, and liquid-jet apparatus
JP5245107B2 (ja) 圧電素子、圧電アクチュエータ、インクジェット式記録ヘッド
US7484280B2 (en) Method for manufacturing a surface acoustic wave element having an interdigital transducer (IDT) electrode
JP2007019084A (ja) 圧電素子の製造方法及び液体噴射ヘッドの製造方法
JP4479193B2 (ja) 半導体装置
CN107949480A (zh) 压电装置、液体喷射头、液体喷射设备及压电装置的制造方法
JP5201111B2 (ja) キャパシタとその製造方法、及び半導体装置
JP2005057140A (ja) 多層配線基板とその製造方法
JP2005167061A (ja) キャパシタとその製造方法、及び半導体装置
JP2005167060A (ja) キャパシタとその製造方法、及び半導体装置
JP2005191154A (ja) キャパシタ及びその製造方法、並びに半導体装置
JP2005166989A (ja) キャパシタとその製造方法、及び半導体装置
JP2005183852A (ja) キャパシタ及びその製造方法、並びに半導体装置
US7057877B2 (en) Capacitor, method of manufacture thereof and semiconductor device
JP2005166990A (ja) キャパシタとその製造方法、及び半導体装置
JP2005197501A (ja) キャパシタ及び半導体装置
JP2005183851A (ja) キャパシタの製造方法、及びキャパシタ、並びに半導体装置
JP2005072475A (ja) キャパシタの製造方法、キャパシタ、及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees