JP4466495B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4466495B2
JP4466495B2 JP2005210210A JP2005210210A JP4466495B2 JP 4466495 B2 JP4466495 B2 JP 4466495B2 JP 2005210210 A JP2005210210 A JP 2005210210A JP 2005210210 A JP2005210210 A JP 2005210210A JP 4466495 B2 JP4466495 B2 JP 4466495B2
Authority
JP
Japan
Prior art keywords
film
protective film
metal film
semiconductor device
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005210210A
Other languages
English (en)
Other versions
JP2007027565A (ja
Inventor
学 富坂
幸浩 佐野
義明 水野
市治 近藤
友厚 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005210210A priority Critical patent/JP4466495B2/ja
Publication of JP2007027565A publication Critical patent/JP2007027565A/ja
Application granted granted Critical
Publication of JP4466495B2 publication Critical patent/JP4466495B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Milling, Broaching, Filing, Reaming, And Others (AREA)

Description

本発明は、電極間の絶縁分離を研削または切削によって行う場合に、研削または切削時に発生する静電気等によって素子特性変動を起こすことを抑制できる半導体装置の製造方法に関するものである。
従来より、パワー素子やダイオードなど半導体素子が形成された半導体装置の電極として一般的にAlが用いられているが、Alは腐食の問題があったり、ボンディングワイヤとの密着性が十分でないという問題がある。このため、Al表面に例えばNiやAu等の金属層を無電解メッキ法によって積層する手法が用いられている。
特開2005−64451号公報
しかしながら、上記のような無電解メッキによると例えばNi等の金属層が厚くなってしまい、Ni等の金属層の線膨張係数と半導体装置内の他の材質の線膨張係数との相違により、半導体チップに反りが発生することがある。
このため、無電解メッキではなく、例えばデポジション、スパッタ、蒸着などによってNi等の金属層を形成することで、Ni等の金属層を薄く形成できるようにすれば上記のような半導体チップの反りを抑制できると考えられる。
ところが、デポジション、スパッタ、蒸着などによってNi等の金属層を形成した場合、ウェハ全面に形成されることになるため、電極間の絶縁のために、デポジション、スパッタもしくは蒸着でNi等の金属層を形成した後でそれをパターニングしなければならない。このとき、Ni等の金属層の種類に応じてエッチング時に使用する材料が異なってくるため、金属層が多層化するほど、沢山の種類のエッチング材料を用意しなければならない。
このため、本発明者らは、機械加工によってNi等の金属層を部分的に研削することで、金属層の材質に関わらず、一挙に金属層の除去を行うことを考えた。しかしながら、このような機械加工を行う場合には、研削時にそれまで一体であった部分が切り離されたことにより発生する電荷や研削用のバイトとの摩擦によって発生する静電気により、半導体素子内に電荷がチャージされ、素子特性変動を起こしてしまう。このような電荷のチャージの対策として、半導体装置が構成される半導体チップ内に保護回路を別途設けることも考えられるが、保護回路が必要となる分、半導体チップの面積拡大を招くこと、保護回路の機能が十分でない場合に素子特性変動を防ぐことができず、阻止破壊に至る可能性があるということ等から、好ましくない。
本発明は上記点に鑑みて、電極間の絶縁分離を研削または切削によって行う場合に、研削または切削時に発生する静電気等によって素子特性変動を起こすことを抑制できる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1ないし4に記載の発明では、半導体素子が形成された半導体基板(1)の上に、半導体素子の所望場所と電気的に接続される第1金属膜(2)と、第1金属膜(2)におけるパッドとなる領域を露出させるコンタクトホール(3a)を有する保護膜(3)を形成したのち、保護膜(3)の表面と第1金属膜(2)におけるパッドとなる領域の表面とに、デポジションとスパッタと蒸着法のいずれか1つの手法にて、第2金属膜(4)を形成し、さらに、機械加工にて、該機械加工に用いる冶具(10)を接地状態にした状態で用いて、保護膜(3)および第2金属膜(4)を保護膜(3)の厚みの途中まで研削または切削し、保護膜(3)におけるコンタクトホール(3a)の側壁面と第1金属膜(2)におけるパッドとなる領域の表面に第2金属膜(4)を残すことを特徴としている。
このように、デポジション、スパッタもしくは蒸着によって第2金属膜(4)を形成しつつ、ウェハ全面に形成される第2金属膜(4)を保護膜(3)の表面に形成することで、保護膜(3)の一部と共に第2金属膜(4)のうちの不要部分を除去するようにしている。このとき、不要部分の除去を機械加工によって行うと共に、冶具(10)を接地状態としているため、研削または切削時に発生する静電気や保護膜(3)などが切り離されたときに発生する電荷が冶具(10)を伝って吸収され、半導体素子がチャージされてしまうことを防止することができる。
このため、電極間の絶縁分離を研削または切削によって行う場合に、研削または切削時に発生する静電気等によって素子特性変動を起こすことを抑制できる半導体装置の製造方法にできる。
例えば、請求項2に示されるように、保護膜(3)としては有機樹脂材料を用いることができる。
請求項4に記載の発明では、機械加工中に、少なくとも研削または切削が行われる部分の雰囲気を導電性雰囲気とすることを特徴としている。
このように、研削または切削部位を導電性雰囲気で包むようにすれば、より電荷のチャージを防止できる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
(第1実施形態)
以下、本発明の一実施形態が適用された製造方法を用いて製造された半導体装置の断面図を図1に示す。
図1に示されるように、半導体装置は、パワー素子やダイオードなどの半導体素子が作り込まれた半導体チップ1の表面にはSO2等で構成された図示しない絶縁膜を介して、Al膜2が形成されている。このAl膜2は、本発明における第1金属膜に相当するもので、図示しない絶縁膜に形成されたコンタクトホールを通じて半導体チップ1に作りこまれた半導体素子の所望部位と電気的に接続された構造となっている。
Al膜2の表面および図示しない絶縁膜の表面には、保護膜3が形成されている。この保護膜3は、後述するバイト10(図2(b)参照)によって形崩れすることなく削ることができる材質、つまり脆性材料ではない材質で、かつ、Auとの密着性が高い材質の材料、例えばポリイミド等の有機樹脂材料で構成されている。例えば、図1において、保護膜3の膜厚は、10μm程度とされている。
なお、ここでは保護膜3の膜厚を10μmとしているが、必ずしもこの値でなければならない訳ではない。例えば、保護膜3の膜厚を2μm〜30μmの範囲で変更可能である。ここで、下限値を2μmとしたのは、切削加工、研削加工などの装置側で位置決め精度を考慮したものであり、上限値を30μmとしたのはスピンコートによって膜厚の分布を小さくして塗布できる上限がこの値となるためである。また、保護膜3の膜厚を7μm〜20μmとすると好ましい。現状のウェハの厚さばらつき、切削の機械加工精度で加工するとき、量産時の工程能力を考慮すると、保護膜3の膜厚を7μm以上とするのが好ましい。一方、1回の切削量に上限があるので、あまり厚いと繰り返し切削しなければならず、合計加工時間が長くなるため、保護膜3の膜厚を20μm以下とするのが好ましい。さらに、加工歩留まりに対する量産時の工程能力、経済性を考慮すると、保護膜3の膜厚を10μm以上かつ15μm以下とすると最適である。
さらに、保護膜3のコンタクトホール3aの側壁面と保護膜3の開口部から露出したAl膜2の表面には、Al膜2と電気的に接続された金属膜4が形成されている。この金属膜4は、本発明における第2金属膜に相当するものである。
この金属膜4は、本実施形態では複数種類の金属が積層された積層膜で構成され、最下層から順に、Al膜2との密着の信頼性の高いAl層(第1層)、Al層との密着性および金属膜4の表面にはんだを接合するときにボンディングワイヤ6内のスズの拡散をブロックする役割を果たすTi層(第2層)、Ti層と同様にスズのブロックを行うNi層(第3層)およびNi層の表面の酸化防止とはんだの濡れ性の向上のためのAu層(第4層)を有した構成となっている。
そして、この金属膜4の表面に図示しないはんだが接合され、金属膜4やAl膜2を介して、はんだが半導体チップ1に形成された半導体素子と電気的に接合された構造となっている。
続いて、本実施形態における半導体装置の製造方法について説明する。図2に、本実施形態における半導体装置の製造工程中の断面図を示し、この図に基づいて説明する。
図2(a)に示されるように、パワー素子やダイオードなどが作り込まれた半導体チップ1の表面に、図示しない絶縁膜を形成後、この絶縁膜の所望位置にコンタクトホールを形成する。そして、絶縁膜上にAl膜2を形成すると共に、Al膜2をパターニングすることで、絶縁膜に形成したコンタクトホールを通じて半導体素子の所望位置と電気的な接続が行われる。続いて、Al膜2および図示しない絶縁膜の表面に、例えばポリイミドによって保護膜3を例えば15μm程度で形成したのち、フォトエッチング等を行うことで、コンタクトホール3aを形成し、Al膜2の所望位置を露出させる。そして、デポジション、スパッタもしくは蒸着により、金属膜4を成膜する。このとき、金属膜4はウェハ全面に形成されることになる。
また、図2(b)に示す工程では、研削用のダイヤモンド製のバイト10をGND配線11に接続することで接地状態とし、バイト10に電荷が蓄積されないようにしつつ、ウェハ面内においてバイト10を走査することで、バイト10によって金属膜4および保護膜3の上部を削り取る。このとき、例えば、保護膜3の表面から数μm程度のみがバイト10によって除去できるように、バイト10を走査する。換言すれば、保護膜3の厚みの途中までバイト10で削り取り、金属膜4のうちAl膜2の表面に形成された表面よりも上の位置まで保護膜3を残すようにしている。
なお、バイト10による表面研削は、一般的に金属加工技術において使用されているものであるが、その研削深さには幾らかバラツキが生じることになる。このバラツキを考慮し、バラツキが発生しても研削表面が金属膜4のうち保護膜3の表面に形成されたものの表面から保護膜3の研削前の表面までの間に位置するように、保護膜3の厚みを設定している。
このようにして、図1に示されるように、保護膜3のコンタクトホール3aの側壁面とコンタクトホール3aから露出したAl膜2の表面にのみ金属膜4が形成された構造が完成する。
この後、はんだ等による接合を行うことで、半導体装置と外部配線などとの電気的な接続構造が完成する。
以上説明した本実施形態の半導体装置の製造方法によれば、金属膜4と保護膜3との間からの腐食媒体の透過をし難くできるデポジション、スパッタもしくは蒸着によって金属膜4を形成しつつ、ウェハ全面に形成される金属膜4を保護膜3の表面に形成することで、保護膜3の一部と共に金属膜4のうちの不要部分を除去するようにしている。このとき、不要部分の除去をバイト10を用いた機械加工によって行うと共に、バイト10を接地状態としているため、研削時に発生する静電気や保護膜3などが切り離されたときに発生する電荷がバイト10を伝って吸収され、半導体素子がチャージされてしまうことを防止することができる。
このため、電極間の絶縁分離を研削によって行う場合に、研削時に発生する静電気等によって素子特性変動を起こすことを抑制できる半導体装置の製造方法にできる。
(他の実施形態)
上記実施形態では、バイト10を接地状態にすることで静電気等による電荷のチャージを防止するようにしたが、図3に示す半導体装置の製造工程図に表したように、バイト10での研削中にエアブローやCO2バブラー等の雰囲気調整装置20を用いて、研削が行われる装置内もしくは研削部位を導電性雰囲気、つまり導電性の高められた気体で包まれるようにしても良い。このように、研削部位を導電性雰囲気で包むようにすれば、より電荷のチャージを防止できる。例えば、CO2バブラーのように、CO2を雰囲気中に導入することで、雰囲気中の気体の導電性を高めることが可能である。
上記実施形態では、冶具としてバイト10を用い、バイト10によって金属膜4や保護膜3を削する機械加工について説明したが、その他、冶具として多刃工具を用いて切削を行っても良い。
本発明の第1実施形態における半導体装置の断面構成を示す図である。 図1に示す半導体装置の製造工程を示した断面図である。 他の実施形態で示す半導体装置の製造工程を示した断面図である。
符号の説明
1…半導体チップ(半導体基板)、2…Al膜、3…保護膜、4…金属膜、
10…バイト、20…雰囲気調整装置。

Claims (4)

  1. 半導体素子が形成された半導体基板(1)を用意する工程と、
    前記半導体基板(1)の上に、前記半導体素子の所望場所と電気的に接続される第1金属膜(2)を形成する工程と、
    前記第1金属膜(2)の上に、前記第1金属膜(2)におけるパッドとなる領域を露出させるコンタクトホール(3a)を有する保護膜(3)を形成する工程と、
    前記保護膜(3)の表面と前記第1金属膜(2)における前記パッドとなる領域の表面とに、デポジションとスパッタと蒸着法のいずれか1つの手法にて、第2金属膜(4)を形成する工程と、
    機械加工にて、該機械加工に用いる冶具(10)を接地状態にした状態で用いて、前記保護膜(3)および前記第2金属膜(4)を前記保護膜(3)の厚みの途中まで研削または切削し、前記保護膜(3)における前記コンタクトホール(3a)の側壁面と前記第1金属膜(2)における前記パッドとなる領域の表面に前記第2金属膜(4)を残す工程と、を有していることを特徴とする半導体装置の製造方法。
  2. 前記保護膜(3)を形成する工程では、前記保護膜(3)を有機樹脂材料で形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記冶具としてバイトもしくは多刃工具を用いた切削加工を行うことで前記機械加工を行うことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記機械加工中に、少なくとも前記研削または切削が行われる部分の雰囲気を導電性雰囲気とすることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
JP2005210210A 2005-07-20 2005-07-20 半導体装置の製造方法 Expired - Fee Related JP4466495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005210210A JP4466495B2 (ja) 2005-07-20 2005-07-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005210210A JP4466495B2 (ja) 2005-07-20 2005-07-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007027565A JP2007027565A (ja) 2007-02-01
JP4466495B2 true JP4466495B2 (ja) 2010-05-26

Family

ID=37787902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005210210A Expired - Fee Related JP4466495B2 (ja) 2005-07-20 2005-07-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4466495B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800232B2 (en) 2007-03-06 2010-09-21 Denso Corporation Metallic electrode forming method and semiconductor device having metallic electrode
DE102010038933A1 (de) 2009-08-18 2011-02-24 Denso Corporation, Kariya-City Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
JP2011066371A (ja) * 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法
JP5115573B2 (ja) 2010-03-03 2013-01-09 オムロン株式会社 接続用パッドの製造方法
JP5981094B2 (ja) * 2010-06-24 2016-08-31 東芝機械株式会社 ダイシング方法

Also Published As

Publication number Publication date
JP2007027565A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
JP5141076B2 (ja) 半導体装置
JP4708399B2 (ja) 電子装置の製造方法及び電子装置
JP5596919B2 (ja) 半導体装置の製造方法
US20030232492A1 (en) Semiconductor device package and method of making the same
JP5279180B2 (ja) 半導体装置
JP4466495B2 (ja) 半導体装置の製造方法
JP2009277895A (ja) シリコンインターポーザ及びその製造方法
US20140041907A1 (en) Core substrate and printed circuit board using the same
JP4501533B2 (ja) 半導体装置の製造方法
JP2009099838A (ja) 半導体装置およびその製造方法
JP5300470B2 (ja) 半導体パッケージ及び同パッケージを形成する方法
JP2009110983A (ja) シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
JP4418177B2 (ja) 高電圧bgaパッケージ用ヒートスプレッダーの製造方法
JP2011192847A (ja) 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ
JP2008053430A (ja) 半導体装置およびその製造方法
US10483180B2 (en) Process for the wafer-scale fabrication of hermetic electronic modules
WO2009113267A1 (ja) 半導体装置および半導体装置の製造方法
JP4501806B2 (ja) 半導体装置の製造方法
US20050253258A1 (en) Solder flow stops for semiconductor die substrates
CN108242438A (zh) 具有伸出导电通孔的半导体装置和制造此类装置的方法
CN112038025B (zh) 电阻及其封装方法
JP4889466B2 (ja) 電子素子パッケージの製造方法
JP6562161B2 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP4564968B2 (ja) 温度測定デバイスおよびこのデバイスを製造する方法
JP5093922B2 (ja) 圧電デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees