JP4447438B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4447438B2
JP4447438B2 JP2004343443A JP2004343443A JP4447438B2 JP 4447438 B2 JP4447438 B2 JP 4447438B2 JP 2004343443 A JP2004343443 A JP 2004343443A JP 2004343443 A JP2004343443 A JP 2004343443A JP 4447438 B2 JP4447438 B2 JP 4447438B2
Authority
JP
Japan
Prior art keywords
layer
silicon
semiconductor device
manufacturing
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004343443A
Other languages
English (en)
Other versions
JP2006156614A (ja
Inventor
晃 古谷
信幸 大塚
浩志 岡村
真一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004343443A priority Critical patent/JP4447438B2/ja
Priority to US11/283,769 priority patent/US20060115963A1/en
Publication of JP2006156614A publication Critical patent/JP2006156614A/ja
Priority to US12/178,151 priority patent/US7737037B2/en
Application granted granted Critical
Publication of JP4447438B2 publication Critical patent/JP4447438B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、層間絶縁膜を有しＣｕ（銅）配線を用いる半導体装置及びその製造方法に関する。
６５ｎｍノード世代に代表される近年の半導体装置においては、配線での信号伝搬の遅延が素子動作を律速している。配線での遅延定数は、配線抵抗と配線間容量との積により表される。このため、配線抵抗を下げて素子動作を高速化するために、層間絶縁膜の材料として従来のＳｉＯ２よりも比誘電率の小さい材料（以下、「低誘電率材料」と呼ぶ）が用いられ、配線材料として比抵抗の小さいＣｕ（銅）が用いられつつある。
Ｃｕ多層配線は、ダマシン（damascene）法により形成されることが多い。
図１１は、ダマシン法の要部を表す工程断面図である。
すなわち、まず、同図（ａ）に表したように、シリコン（Ｓｉ）基板などの基体２００の上に、低誘電率材料からなる層間絶縁膜２２０を形成する。次に、図１１（ｂ）に表したように、層間絶縁膜２２０に孔Ｈを形成する。孔Ｈは、配線層のための配線溝や、ビア（via）のためのビア孔としての役割を有する。次に、図１１（ｃ）に表したように、孔Ｈの内壁にバリアメタル層２４０を形成する。さらに、図１１（ｄ）に表したように、配線材料としてＣｕ層３００を埋め込む。ここで、Ｃｕ層３００の埋め込みにあたっては、まず物理気相成長法（physical vapor deposition：ＰＶＤ）法などの方法によってＣｕを薄膜状に堆積し、そのＣｕ薄膜をカソード電極として電解鍍金法などにより埋め込みを実施する場合が多い。
また、ダマシン法においては、バリアメタル層２４０やＣｕ層３００を堆積した後に、孔Ｈの外に堆積したバリアメタル２４０及びＣｕ層３００を化学機械研磨（ケミカル・メカニカル・ポリッシング：chemical mechanical polishing：ＣＭＰ）によって除去することにより、図１１（ｄ）に表したような埋め込み構造を形成する。
ここで、バリアメタル層２４０は、シリコン基板などの基体２００に対するＣｕの拡散を防止し、層間絶縁膜２２０とＣｕ層３００との密着性を向上させ、Ｃｕ層３００の酸化を防止する役割を有する。
バリアメタル層２４０の拡散防止性と密着性の両立は困難であり、現状では非晶質膜と結晶性膜を組み合わせて用いている。具体的には、高速拡散路となる結晶粒界の無いＴａＮ（窒化タンタル）の非晶質膜と、Ｃｕとの密着性のある結晶性のＴａ膜と、の積層膜としている。
現在、バリアメタルの形成方法として最も多く検討されている手法は、物理気相成長法（physical vapor deposition：ＰＶＤ）法である。しかし、ＰＶＤ法は被覆率が悪く配線溝やビア孔に於いて側壁部の膜厚が低部での膜厚に比べて薄くなる。配線抵抗低減のためには、バリアメタルを薄膜化することが望ましいが、ＰＶＤ法では均一な薄膜を形成する事は困難であり、厚みが１０ナノメータ以下のバリアメタルとするには他の手法を用いる必要がある。
そのため、ＰＶＤ法よりも薄膜を被覆率良く形成するのが容易な化学気相成長（chemical vapor deposition：ＣＶＤ）法によりバリアメタルを形成することが求められている。近年、ＣＶＤ法の一種で従来のＣＶＤ法よりも均一且つ被覆性の良い膜が得やすい原子層気相成長法（atomic layer deposition法：ＡＬＤ法、あるいはａtomic layer chemical vapor deposition法：ＡＬＣＶＤ法）によるバリアメタルの開発が行われている。ＡＬＤ法は、元素Ａを含む第１の原料を基板上に飽和吸着させた後に、元素Ｂを含む第２の原料を基板に供給して基板に飽和吸着した第１の原料と反応させて化合物ＡＢを形成する成膜手順を１サイクルとする。そして、これを所定のサイクル数だけ繰り返すことによって、所望の膜厚の化合物ＡＢを形成する方法である。
一般に、複雑なパターンにＣＶＤ成膜する場合、原料の供給が成膜速度を決定する供給律速よりも、原料の基板上での反応が成膜速度を決定する反応律速の方で高い被覆性が得られる。理想的なＡＬＤ法は成膜原理が反応律速であるため、従来のＣＶＤ法よりも被覆性、膜厚均一性に優れている。また、飽和吸着を利用しているため１サイクルで形成される膜厚は一定で膜厚制御性に優れている。さらに、その組成は第１の原料と第２の原料との価数で決まるため、組成均一性にも優れている。
ＡＬＤ法を用いて形成するバリアメタルは、厚みが数ナノメータの薄膜で使用されるため、その材料には、高い拡散防止能が得られるように、Ｃｕと非固溶の高融点金属の窒化物が用いられる。現在、ＡＬＤ法によるバリアメタルとしては、ＴａＮ、ＴａＣＮ、ＷＮ、ＷＣＮ、ＴｉＮ等を挙げることができる。これらは、有機金属化合物や金属ハロゲン化物等の金属化合物をＮＨ３等の窒素化合物で還元窒化して形成される。これらの膜は、その多くが高抵抗であり、それを改善する方法として、プラズマ処理を施して高密度化する事で膜の抵抗率を低減する方法が開示されている（特許文献１）。
特開２００２−１５１４３７号公報
ＡＬＤ法で形成するバリアメタルは、Ｃｕの拡散防止性には優れているが、その一方で密着性に乏しい。上述の如く、現状では、バリアメタルの拡散防止と密着性とを両立させるため、非晶質膜と結晶性膜とを組み合わせて用いている。しかし、ＡＬＤ法は飽和吸着機構により形成するため、決まった組成及び結晶性の膜を安定して得るのは容易であるが、異なった組成や結晶性の膜を得ることが困難である。
密着性を改善するための手法として、珪素を混入して高融点金属の珪素化窒化物を形成する方法がある。ＡＬＤ法の場合、窒化物を形成する方法として以下のものが考えられる。

（１）金属化合物と珪素化合物とを同時供給して基板に飽和吸着させた後に、ＮＨ３等の窒素化合物で還元窒化する方法
（２）金属化合物の還元窒化と珪素化合物の還元窒化をする方法
（３）金属化合物のＳｉＨ４等による還元珪素化と金属化合物の還元窒化する方法

しかし、金属化合物か飽和吸着する温度と、珪素化合物が飽和吸着する温度とは通常異なるので、上記の（１）と（２）の方法は、原料の選択が困難である。一方、（３）の方法の場合、ＳｉＨ４の還元力不足による有機物やハロゲン等の不純物の残留が懸念される。
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、高い密着性と拡散防止性とを備えたバリアメタルを有する半導体装置及びその製造方法を提供することにある。
上記目的を達成するため、本発明によれば、
基体の上に、シリコン化合物からなる第１の層を形成する工程と、
前記第１の層の上に、金属窒化物からなる第２の層を形成する工程と、
前記第２の層を、還元性ガスを含有する雰囲気のプラズマから得られる活性種に晒して、前記第２の層を金属珪素化窒化物に変化させる工程と、
を備え、
前記第２の層を金属珪素化窒化物に変化させる前記工程は、前記第２の層を、前記プラズマから得られる前記活性種に晒すことによって、前記金属窒化物からなる前記第２の層の表面付近の窒素の含有量を低下させ、さらに、金属の含有量も低下させて、前記シリコン化合物に含まれるシリコンを前記第２の層の表面付近にまで拡散させ、前記第２の層を金属珪素化窒化物に変化させるものであることを特徴とする半導体装置の製造方法が提供される。
ここで、前記第１の層は、シリコン酸化物、シリコン炭化物、シリコン窒化物、シリコン酸化炭化物、シリコン酸化窒化物、シリコン炭化窒化物及びシリコン酸化炭化窒化物よりなる群から選択されたいずれかからなるものとすることかできる。
また、前記第２の層は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）及びジルコニウム（Ｚｒ）よりなる群から選択された少なくともいずれかを含むものとすることができる。
また、前記第２の層を、原子層気相成長法により形成することができる。
また、前記還元性ガスは、水素を含有するガスであるものとすることができる。
また、前記還元性ガスを含有する雰囲気は、水素ガスとヘリウムガスとの混合気体であるものとすることができる。
また、前記水素ガスの濃度は、１パーセント以上１０パーセント以下であるものとすることができる。
また、前記活性種に晒すことにより、前記第２の層を前記シリコンを含有する層に変化させることができる。
また、前記前記活性種に晒すことにより、前記第２の層を前記シリコンを含有する層に変化させ、且つ、前記第２の層における前記金属の深さ方向に見た濃度が前記基板に向けて低下し、前記第２の層における前記シリコンの深さ方向に見た濃度が前記基板に向けて上昇する層に変化させることができる。
以上説明したように、本発明によれば、高い密着性と拡散防止性とを備えたバリアメタルを有する半導体装置及びその製造方法を提供することができ、産業上のメリットは多大である。
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
図１は、本発明の実施の形態にかかる半導体装置の製造方法の要部を表すフローチャートである。
また、図２は、本実施形態の半導体装置の製造方法の要部を表す工程断面図である。
すなわち、本実施形態においては、まず、図２（ａ）及び（ｂ）に表したように、基体２００の上に、シリコン化合物２２０を形成する（ステップＳ１０２）。基体２００としては、後に詳述するように、トランジスタなどの素子が形成された半導体ウェーハなどが用いられる。また、シリコン化合物２２０としては、例えば、酸素（Ｏ）、炭素（Ｃ）、水素（Ｈ）あるいは窒素（Ｎ）などと、シリコンとの化合物を用いることができる。具体的には、シリコン化合物２２０として、例えば、酸化シリコンを２０〜１００ナノメータの厚みに形成することができる。また、シリコン化合物２２０の材料としては、その他、シリコン炭化物、シリコン窒化物、シリコン酸化炭化物、シリコン酸化窒化物、シリコン炭化窒化物、シリコン酸化炭化窒化物なども用いることができる。
また、その形成方法については、ＣＶＤ法や、スパッタリング、蒸着、スピンコート法などの各種の方法を用いることができる。
次に、図２（ｃ）に表したように、シリコン化合物２２０の上に、金属窒化物２４０を形成する（ステップＳ１０４）。金属窒化物２４０は、金属と窒素とを含有したものであり、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）などと、窒素と、を含有した材料を用いることができる。また、その形成方法としては、原子層気相成長法（atomic layer deposition法：ＡＬＤ法、あるいはａtomic layer chemical vapor deposition法：ＡＬＣＶＤ法）を用いることが望ましい。
金属窒化物２４０としては、具体的には、例えば、金属窒化物２４０として、ＡＬＤ法により、厚みが１〜５ナノメータ程度のＴａＮを形成することができる。後に詳述するように、これら高融点金属と窒素とを含む材料は、ビア孔の内壁などに設けるバリアメタルの材料として好適である。そのような材料としては、ＴａＮ、ＷＮ、ＴｉＮ、ＺｒＮ、ＴａＣＮ、ＷＣＮ、ＴｉＣＮ、ＺｒＣＮなどを挙げることができる。また、これら化合物を用いる場合、その組成は、必ずしも化学量論的な組成である必要はない。
また、金属窒化物２４０の厚みは、例えば、数ナノメータ程度とすることができる。金属窒化物２４０の厚みが薄い場合には、後に詳述するプラズマ処理により、そのほぼ全体をシリコンと金属と窒素とを含有する化合物にすることができる。一方、金属窒化物２４０の厚みが厚い場合には、後に詳述するプラズマ処理により、金属やシリコンの濃度に分布が生ずることもある。具体的は、表面に近い側においては、金属の濃度が相対的に高く、表面からの深さが増すにしたがってシリコンの濃度が高くなるような分布が形成されることがある。
金属窒化物２４０を形成した後に、図２（ｄ）に表したように、還元性雰囲気のプラズマＰにより処理する（ステップＳ１０６）。すなわち、還元性ガスを含む気体のプラズマＰを形成し、このプラズマＰにより形成される活性種を金属窒化物２４０の表面に作用させる。還元性ガスとしては、例えば、水素（Ｈ２）とヘリウム（Ｈｅ）との混合ガスを用いることができる。また、窒素（Ｎ２）と水素との混合ガスや、ＮＨ３を含むガスを用いてもよい。
図３は、プラズマＰを生成させる装置の構成を例示する概念図である。
すなわち、プラズマ処理装置６５０は、チャンバ６００の内部にて下部電極６１０の上に基体となる半導体基板Ｗを設置する。そして、チャンバ６００の内部に混合ガスを供給し、真空ポンプ６３０により所定のチャンバ内圧力になるように真空引きされたチャンバ６００の内部の上部電極６２０と下部電極６１０との間に高周波電源を用いてプラズマＰを生成させる。
このような装置を用いて還元性ガスを含む気体のプラズマＰを照射すると、金属窒化物２４０がシリコンを含む金属珪素化窒化物２６０に変化する。これは、還元性雰囲気によるプラズマＰにより生成された活性種が、金属窒化物２４０を還元して窒素を引き抜くことにより金属窒化膜を低密度化すると同時に、下地のシリコン化合物２２０を還元して孤立したシリコン原子を生成し、生成されたシリコン原子が低密度の金属窒化膜中に拡散して金属窒化膜中で結合を形成して金属珪素化窒化膜を形成するためであると考えられる。
このような窒素の脱離を生じさせるためには、還元性のガスが必要とされ、前述の如く、水素ガス（Ｈ２）あるいは水素原子（Ｈ）を含有したガスを用いることが望ましい。窒素（Ｎ２）と水素（Ｈ２）の混合ガスやＮＨ３を含むガスによるプラズマＰを作用させてもよい。ただし、窒素（Ｎ）は重い元素であり、プラズマＰにより処理対象に物理的なダメージを与えることが懸念される。このため、このような重い元素を含有するプラズマＰを形成する場合には、ガス圧を高くしてガス種（窒素など）の平均自由工程を短くしたり、バイアス電圧を低下することによりダメージを低減することが望ましい。なお、このような条件の最適化の最適化は、通常の技術者であれば本発明に基づいて容易になし得るものである。
成膜後にプラズマ処理する方法は、前述した特許文献１にも開示されている。しかし、特許文献１に開示されている方法の場合、本発明とは異なり、プラズマ処理を施して薄膜を高密度化している。これは、特許文献１においては、アルゴン（Ａｒ）や窒素などの重い元素を用いたプラズマを用いているためであると考えられる。また、特許文献１においては、薄膜を高密度化させるために、バイアスを積極的に印加するなどの方策も採用している。
これに対して、本実施形態においては、水素を含有する還元性雰囲気のプラズマＰで処理することにより、金属窒化物とシリコン化合物をそれぞれ還元し、金属とシリコンと窒素とを含む化合物２６０を形成できる。この化合物２６０は、拡散防止性と密着性とを兼ね備え、半導体装置のバリアメタルとして用いて好適である。つまり、シリコン化合物２２０に含有されるシリコンが金属窒化物２４０に拡散して金属珪素化窒化物２６０を形成することにより、金属珪素化窒化物２６０とシリコン化合物２２０との間の付着力が強固になり密着性が大幅に向上する。またさらに、金属珪素化窒化物２６０は、銅（Ｃｕ）などの拡散を防止する拡散防止性にも優れる。
以下、本発明者が実施した実験の結果の一例について説明する。
すなわち、シリコンウェーハ２００の上に、酸化シリコン２２０を形成し、さらにその上にＡＬＤ法により厚みが約１ナノメータの窒化タンタル（ＴａＮ）２４０を形成した。そして、水素（Ｈ２）の濃度が１０パーセントの水素とヘリウムとの混合気体のプラズマＰによる処理を実行した。ここで、プラズマＰの生成条件は、混合気体の流量を５０〜１００ｓｃｃｍとし、圧力を２０〜５０ミリトールとし、投入電力を５００〜１０００ワットとした。この条件で、５０〜１００秒間、プラズマＰによる処理を実施した。そして、プラズマ処理を施したサンプルと、比較のためにプラズマ処理を施さなかったサンプルと、のそれぞれについて、Ｘ線光電子分光法により表面付近の組成を調べた。その結果を表１にまとめる。なお、表１には、窒素（Ｎ）、タンタル（Ｔａ）、シリコン（Ｓｉ）のそれぞれについて、Ｘ線光電子分光法により検出されたカウント数（任意単位）を列挙した。
すなわち、プラズマ処理を施さなかったサンプル（w/o He/H2 plasma）の表面では、シリコン（Ｓｉ）はカウントされず、タンタル（Ｔａ）と窒素（Ｎ）のみがカウントされるのに対して、プラズマ処理を施したサンプル（He/H2 plasma）では、タンタルのカウント数が低下し、シリコンがカウントされていることが分かる。また、プラズマ処理を施したサンプルでは、窒素のカウント数が半分近くまで低下していることが分かる。
つまり、プラズマ処理により、金属窒化物２４０の表面付近の窒素が抜け、タンタルの濃度もやや低下し、そのぶんだけシリコンが拡散して加わっていることが分かる。その結果として、プラズマ処理前の金属窒化物２４０を構成していたＴａＮは、プラズマ処理によってＴａＳｉＸＮＹ（０＜ｘ＜１，０＜ｙ＜１）に変化したことが分かる。
また一方、本発明者は、もうひとつの実験として、上述のサンプルと同一のものを作成し、このサンプルについて、上述と同一条件のプラズマ処理を２０回繰り返した。そして、得られたサンプルについて、Ｘ線回折による評価を実施した。
図４は、Ｘ線回折評価により得られた回折強度のグラフ図である。すなわち、同図の横軸は回折角度２θを表し、縦軸は回折Ｘ線強度を表す。
この結果から、プラズマ処理を施さなかったサンプル（w/o He/H2 plasma）では、Ｔａ２Ｎの回折ピークは見られないが、プラズマ処理を施したサンプル（with He/H2 plasma）では、Ｔａ２Ｎの（００１）回折ピークが見られることが分かる。つまり、プラズマ処理を繰り返すことにより、金属窒化物２４０の表面付近の窒素の含有量がさらに低下し、化学両論組成でＴａ：Ｎ＝２：１となるＴａ２Ｎが生成されていることが分かる。
以上説明したように、本実施形態によれば、水素を含有するプラズマＰで処理することにより、金属窒化物２４０の表面付近の窒素の含有量が低下し、さらに、金属の含有量も低下して、下地のシリコンが表面付近にまで拡散させることができる。その結果として、下地との密着性が極めて高く、且つ、銅（Ｃｕ）などに対する拡散防止性も優れた金属珪素化窒化物が得られる。
また、表面付近の窒素の含有量が低下することにより、タンタルの相対的な濃度が上昇する。これは、この上に形成する銅（Ｃｕ）などの配線材料との密着性の点で有利となる。つまり、窒化タンタルとタンタルとを積層された構造に近い構造が得られる。本実施形態により得られる金属珪素化窒化物は、下地とも上地とも密着性がよく、且つ拡散防止性も高い点でバリアメタルとして用いて好適である。
本発明者の実験の結果によれば、プラズマＰによる処理は、以下の条件で実施することが望ましいことが判明した。
まず、基板（被処理体）の温度は、室温〜摂氏４００度程度の範囲内であることが望ましい。温度がこれより低いと、プラズマＰによる処理の効果が希薄となり、また、温度がこれよりも高いと、基板（基板上に形成されている半導体素子）に対する熱的な損傷が生ずる場合があるからである。
次に、水素の濃度については、水素（Ｈ２）とヘリウム（Ｈｅ）との混合気体を用いた場合に、０．０５〜２０パーセントの範囲内であることが望ましい。水素（Ｈ２）の濃度がこれよりも低いと十分な効果が得られず、また、水素の濃度がこれよりも高いと、基板に設けられている低誘電率膜や銅（Ｃｕ）などの配線材料に対してダメージを与えるおそれがあるからである。
次に、圧力については、０．００５〜１トール（Ｔｏｒｒ）の範囲内であることが望ましい。圧力がこれよりも低いとプラズマが生じにくく、圧力がこれよりも高いとラジカルなどの活性種の寿命が短くなりプラズマ処理の効果が得られにくくなるからである。
次に、ガスの流量については、１０〜１０００ｓｃｃｍの範囲内であることが望ましい。流量がこれよりも少ないと滞留層が厚くなるなどの影響により、プラズマ処理の効果が得られにくくなり、流量がこれよりも多いと、上述した最適な圧力範囲内から外れる傾向が強くなるからである。
また、高周波出力については、５０〜２０００ワットの範囲内であることが望ましい。高周波出力がこれよりも低いとプラズマが生じにくく、出力がこれよりも高いと基板に対する損傷や電力損失が増加する場合があるからである。
また、処理時間については、一回あたり０．５〜２００秒の範囲内であることが望ましい。一回あたりの処理時間がこれよりも短いと十分な効果が得られにくく、処理時間がこれよりも長いと基板に対する損傷やスループットの点で不利となる場合があるからである。
本発明者が試作検討した結果によれば、特に以下の条件でプラズマ処理した場合に良好な結果が得られることが判明した。

基板温度 ：摂氏２０〜１５０度
Ｈ２／Ｈｅの混合ガスにおけるＨ２濃度 ：１〜１０パーセント
圧力 ：０．０１〜０．１トール
流量 ：５０〜２００ｓｃｃｍ
高周波電力 ：５００〜１０００ワット
処理時間 ：１０〜６０秒

次に、本実施形態の第２の具体例について説明する。
図５は、本実施形態の第２の具体例にかかる半導体装置の製造方法の要部を表す工程断面図である。同図については、図１乃至図４に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
本具体例においても、まず、図５（ａ）及び（ｂ）に表したように、基体２００の上に、シリコン化合物２２０を形成する。
しかる後に、図５（ｃ）に表したように、シリコン化合物２２０の上に、金属窒化物２４０を形成する。ただし、この場合、図２に関して前述したものよりも金属窒化物２４０をやや厚めに形成する。具体的には、例えば、ＡＬＤ法により、厚みが３〜１０ナノメータ程度のＴａＮを形成することができる。
しかる後に、図５（ｄ）に表したように、還元性雰囲気のプラズマＰにより処理する。すなわち、還元性ガスを含む気体のプラズマＰを形成し、このプラズマＰにより形成される活性種を金属窒化物２４０の表面に作用させる。プラズマＰによる処理の条件は、図１乃至図４に関して前述したものと同様とする。
すると、金属窒化物２４０は還元され、その表面側は多結晶のＴａ２Ｎ２８０ａとなり、基板側は非晶質のＴａＳｉＸＮＹ（０＜ｘ＜１，０＜ｙ＜１）２８０ｂとなる。つまり、金属窒化物２４０の膜厚が厚い場合、基板側のみが金属珪素化窒化膜（２８０ｂ）となる。これは下地から拡散するシリコン原子が、表面側まで達しないためと考えられる。そして、この場合、表面側の窒素が抜けた低密度の金属窒化物は、再結晶化してＴａ２Ｎの多結晶膜となる。
このように組成が変調した構造は、半導体装置のバリアメタルとして用いて好適である。すなわち、基板側の非晶質の金属珪素化窒化物２８０ｂは、その下地のシリコン化合物２２０との密着性を大幅に強化させるために役立つ。一方、表面側の多結晶のＴａ２Ｎ２８０ａは、その上に形成される銅（Ｃｕ）やアルミニウム（Ａｌ）などの配線材料との密着性を大幅に強化させるために役立つ。しかも、これらの層２８０ａ、２８０ｂからなるバリアメタル層２８０は、配線材料の拡散防止性が極めて高い。
なお、表面側の多結晶のＴａ２Ｎ２８０ａと、基板側のＴａＳｉＸＮＹ２８０ｂとの境界は必ずしも明瞭ではなく、タンタル（Ｔａ）、シリコン（Ｓｉ）及び窒素（Ｎ）の濃度は深さ方向にみて連続的に変化する場合が多い。つまり、表面側のＴａ２Ｎ２８０ａと、基板側のＴａＳｉＸＮＹ２８０ｂとの間には、組成が連続的に変化する遷移領域が存在することが多い。このような場合でも、同様の効果が得られる。同様に、ＴａＳｉＸＮＹ２８０ｂとその下地のシリコン化合物２２０との境界も必ずしも明瞭である必要はない。またさらに、表面側のＴａ２Ｎ２８０ａの組成も必ずしも化学量論組成でなくても良く、その場合も同様の効果が得られる。
次に、本発明を半導体装置の配線部の製造工程に適用した具体例について説明する。
図６は、本発明の実施の形態にかかる半導体装置の製造方法の具体例を表すフローチャートである。
また、図７及び図８は、このフローチャートに対応して実施される工程を表す工程断面図である。
すなわち、本具体例においては、絶縁膜の形成（ステップＳ２０２）、絶縁膜の加工（ステップＳ２０４）、金属窒化膜の形成（ステップＳ２０６）、還元プラズマ処理（ステップＳ２０８）、配線材料の堆積（ステップＳ２１０）、研磨（ステップＳ２１２）という一連の工程を実施することができる。
以下、図７及び図８を参照しつつ、その実施の形態について具体的に説明する。
まず、図７（ａ）に表したように、シリコン基板などの基体２００の上に絶縁膜２２０を形成する。基体２００には、トランジスタやダイオードなど各種の素子、あるいはそれらに接続するための電極や、それらの上に設けられる絶縁膜などが適宜設けられている。基体２００の上に形成する絶縁膜２２０の材料としては、例えば、多孔質のメチルシルセスキオキサン（methyl silsequioxane：ＭＳＱ）を用いることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するスピン・オン・グラス（spin on glass：ＳＯＧ）法を用いることができる。ＭＳＱの材料や形成条件などを適宜調節することにより、以下の物性値を有する多孔質の絶縁膜が得られる。

密度 ：０．６８ｇ／ｃｍ３
空孔率 ：５４％
空孔の径の分布の最大値：１．９ｎｍ
比誘電率 ：１．８１
弾性率 ：１．６ＧＰａ
硬度 ：０．１ＧＰａ

絶縁膜２２０を形成したら、次に、図７（ｂ）に表したように、ビア孔Ｈを形成する。その形成方法としては、例えば、図示しないレジストマスクを形成し、露出した絶縁膜をエッチングした後に、レジストマスクをアッシングなどの方法により除去すればよい。
しかる後に、図７（ｃ）に表したように、金属窒化膜２２０を堆積する。金属窒化膜２２０としては、例えば、ペンタジメチルアミノタンタリウム（Ｔａ［Ｎ（ＣＨ３）２］５：ＰＤＭＡＴ）とアンモニア（ＮＨ３）とを交互供給して厚みが数ナノメータ程度のＴａＮ膜を形成することができる。
次に、図８（ａ）に表したように、還元プラズマＰにより処理する。その条件については、図１乃至図４に関して前述した如くである。金属窒化膜２４０が薄い場合、あるいはプラズマ処理を十分に実施した場合には、金属窒化膜２４０は、図２に関して前述したように、その全体が金属珪素化窒化膜ＴａＳｉＸＮＹ（０＜ｘ＜１，０＜ｙ＜１）２６０となる。一方、金属窒化膜２４０が厚めの場合、あるいはプラズマ処理をやや控えた場合には、金属窒化膜２４０は、図５に関して前述したように、タンタル（Ｔａ）やシリコン（Ｓｉ）の組成が深さ方向に変化する金属珪素化窒化膜２８０に変化する。
従って、製造すべきデバイスの構造パラメータや絶縁膜の材質などに応じて、金属窒化膜２４０の厚みと、プラズマ処理の条件と、を適宜調整することにより、必要とされる密着性と拡散防止性とを併せ持つバリアメタルを形成できる。
しかる後に、図８（ｂ）に表したように、配線層３００を堆積する。その材料としては、例えば銅（Ｃｕ）を用いることができる。また、ビア孔Ｈの中に埋め込むためには、まず物理気相成長（ＰＶＤ）法によりＣｕの薄膜を形成し、このＣｕ薄膜をカソード電極として、鍍金法によりＣｕを孔Ｈの中に埋め込むこともできる。
この後、ＣＭＰ法により、絶縁膜２２０の表面に堆積された配線層３００及びその下のバリアメタル層２８０（２６０）を研磨除去して、図８（ｃ）に表した埋め込み構造が完成する。
以上説明した本具体例の製造方法によれば、金属窒化膜２４０を還元プラズマ処理してバリアメタル２８０（２６０）を形成することにより、密着性と拡散防止性にすぐれた層間配線構造を実現できる。
図９は、本具体例の方法により形成されたバリアメタルの付近を表す一部拡大断面図である。
すなわち、同図４は、層間絶縁膜２２０とバリアメタル層２８０（２６０）と配線層３００との接合界面を表す断面図である。同図に例示した如く、本具体例の層間絶縁膜２２０には、その誘電率を効果的に下げるために、多数の微細な空孔Ｖが形成されている。
しかし、このような多孔質の層間絶縁膜２２０と配線層３００とが直接的に接触していると、配線層３００を構成する金属が空孔を介して層間絶縁膜２２０の中に拡散してしまう。その結果として、層間絶縁膜２２０の絶縁耐圧等の絶縁耐性も低下し、隣接する配線間での電流リーク等が生じ、配線による信号伝搬の信頼性が低下する。さらには、配線層３００を構成する金属は半導体基板２００にも拡散することよりトランジスタなどの信頼性が低下する。
これに対して、本発明によれば、還元プラズマＰにより形成したバリアメタル２８０（２６０）を介在させることにより、高い密着性を維持しつつ、このような配線材料の拡散を防止することができる。
図１０は、本実施形態の製造方法により製造される半導体装置の要部断面構造を例示する模式図である。すなわち、同図は、半導体集積回路を構成するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transister）の要部断面構造を表す。
シリコン基板の表面部分が素子分離領域１０１により絶縁分離され、これら分離されたウエル１０２のそれぞれにＭＯＳＦＥＴが形成されている。それぞれのＭＯＳＦＥＴは、ソース領域１０７、ドレイン領域１０８と、これらの間に設けられたチャネル１０３と、を有する。チャネル１０３の上には、ゲート絶縁膜１０４を介してゲート電極１０６が設けられている。ソース・ドレイン領域１０７、１０８とチャネル１０３との間には、いわゆる「ショートチャネル効果」などを防ぐ目的で、ＬＤＤ（lightly doped drain）領域１０３Ｄが設けられている。そして、これらＬＤＤ領域１０３Ｄの上には、ゲート電極１０６に隣接してゲート側壁１０５が設けられている。ゲート側壁１０５は、ＬＤＤ領域１０３Ｄをセルフアライン（自己整合）的に形成するために設けられている。
また、ソース・ドレイン領域１０７、１０８とゲート電極１０６の上には、電極とのコンタクトを改善するためにシリサイド層１１９が設けられている。これら構造体の上は、第１の層間絶縁膜１１０と第２の層間絶縁膜１１１と第３の層間絶縁膜１１２により覆われ、これらを貫通するビア孔を介して、ソースコンタクト１１３Ｓ、ゲートコンタクト１１３Ｇ、ドレインコンタクト１１３Ｄが形成されている。そして、これらコンタクト１１３Ｓ、１１３Ｇ、１１３Ｄと層間絶縁膜１１０、１１１、１１２との間には、図１乃至図９に関して前述した方法により形成されるバリアメタル２８０（２６０）が設けられている。なお、第１の層間絶縁膜１１０と第３の層間絶縁膜１１２は、例えば、窒化珪素により形成され、第２の層間絶縁膜１１１は、例えば、酸化シリコンにより形成することができる。
さらに、この上に、第４の層間絶縁膜１１４と第５の層間絶縁膜１１５が形成されている。そして、これらを貫通するビア孔にソース配線１１６Ｓ、ゲート配線１１６Ｇ、ドレイン配線１１６Ｄがそれぞれ埋め込み形成されている。そして、これら配線１１６Ｓ、１１６Ｇ、１１６Ｄと層間絶縁膜１１４、１１５との間にも、図１乃至図９に関して前述した方法により形成されるバリアメタル２８０（２６０）が設けられている。なお、第４の層間絶縁膜１１４は酸化シリコンにより形成され、第５の層間絶縁膜１１５は、窒化珪素により形成することができる。
以上説明したように、本実施形態によれば、コンタクトや配線と層間絶縁膜との間に本発明の方法により得られるバリアメタル２８０（２６０）を設けることにより、高い信頼性を有する半導体装置を実現できる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
例えば、本発明において採用する基体２００、シリコン化合物２２０、金属窒化物２４０、還元プラズマＰの生成方法及び条件などについて当業者が適宜設計変更したものも、本発明の要旨を含む限りにおいて本発明の範囲に包含される。また、層間絶縁膜２２０の下に設けられる基体２００は、図１０に例示したもの以外にも各種の半導体素子あるいは構造を有するものとすることができる。さらに、層間絶縁膜の膜厚や、ビア孔Ｈのサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及びその半導体装置の製造方法は、本発明の範囲に包含される。
本発明の実施の形態にかかる半導体装置の製造方法の要部を表すフローチャートである。 本発明の実施形態の半導体装置の製造方法の要部を表す工程断面図である。 プラズマＰを生成させる装置の構成を例示する概念図である。 Ｘ線回折評価により得られた回折強度のグラフ図である。 本発明の実施形態の第２の具体例にかかる半導体装置の製造方法の要部を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法の具体例を表すフローチャートである。 図６のフローチャートに対応して実施される工程を表す工程断面図である。 図６のフローチャートに対応して実施される工程を表す工程断面図である。 本発明の具体例の方法により形成されたバリアメタルの付近を表す一部拡大断面図である。 本発明の実施形態の製造方法により製造される半導体装置の要部断面構造を例示する模式図である。 ダマシン法の要部を表す工程断面図である。
符号の説明
１０１ 素子分離領域
１０２ ウエル
１０３ チャネル
１０４ ゲート絶縁膜
１０５ ゲート側壁
１０６ ゲート電極
１０７ ソース領域
１０８ ドレイン領域
１１０、１１１、１１２ 層間絶縁膜
１１３Ｄ ドレインコンタクト
１１３Ｇ ゲートコンタクト
１１３Ｓ ソースコンタクト
１１４、１１５ 層間絶縁膜
１１６Ｄ ドレイン配線
１１６Ｇ ゲート配線
１１６Ｓ ソース配線
１１９ シリサイド層
２００ 基体
２２０ シリコン化合物
２４０ バリアメタル層
２４０ 金属窒化物
２６０、２８０ 金属珪素化窒化物（バリアメタル）
３００ 配線層
６００ チャンバ
６１０ 下部電極
６２０ 上部電極
６３０ 真空ポンプ
６５０ プラズマ処理装置
Ｈ ビア孔
Ｖ 空孔

Claims (9)

  1. 基体の上に、シリコン化合物からなる第１の層を形成する工程と、
    前記第１の層の上に、金属窒化物からなる第２の層を形成する工程と、
    前記第２の層を、還元性ガスを含有する雰囲気のプラズマから得られる活性種に晒して、前記第２の層を金属珪素化窒化物に変化させる工程と、
    を備え、
    前記第２の層を金属珪素化窒化物に変化させる前記工程は、前記第２の層を、前記プラズマから得られる前記活性種に晒すことによって、前記金属窒化物からなる前記第２の層の表面付近の窒素の含有量を低下させ、さらに、金属の含有量も低下させて、前記シリコン化合物に含まれるシリコンを前記第２の層の表面付近にまで拡散させ、前記第２の層を金属珪素化窒化物に変化させるものであることを特徴とする半導体装置の製造方法。
  2. 前記第１の層は、シリコン酸化物、シリコン炭化物、シリコン窒化物、シリコン酸化炭化物、シリコン酸化窒化物、シリコン炭化窒化物及びシリコン酸化炭化窒化物よりなる群から選択されたいずれかからなることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第２の層は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）及びジルコニウム（Ｚｒ）よりなる群から選択された少なくともいずれかを含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２の層を、原子層気相成長法により形成することを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記還元性ガスは、水素を含有するガスであることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記還元性ガスを含有する雰囲気は、水素ガスとヘリウムガスとの混合気体であることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記水素ガスの濃度は、１パーセント以上１０パーセント以下であることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記活性種に晒すことにより、前記第２の層を前記シリコンを含有する層に変化させることを特徴とする請求項１〜７のいずれか１つに記載の半導体装置の製造方法。
  9. 前記活性種に晒すことにより、前記第２の層を前記シリコンを含有する層に変化させ、且つ、前記第２の層における前記金属の深さ方向に見た濃度が前記基板に向けて低下し、前記第２の層における前記シリコンの深さ方向に見た濃度が前記基板に向けて上昇する層に変化させることを特徴とする請求項１〜８のいずれか１つに記載の半導体装置の製造方法。
JP2004343443A 2004-11-29 2004-11-29 半導体装置の製造方法 Expired - Fee Related JP4447438B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004343443A JP4447438B2 (ja) 2004-11-29 2004-11-29 半導体装置の製造方法
US11/283,769 US20060115963A1 (en) 2004-11-29 2005-11-22 Semiconductor device and method of manufacturing the same
US12/178,151 US7737037B2 (en) 2004-11-29 2008-07-23 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004343443A JP4447438B2 (ja) 2004-11-29 2004-11-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006156614A JP2006156614A (ja) 2006-06-15
JP4447438B2 true JP4447438B2 (ja) 2010-04-07

Family

ID=36567889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004343443A Expired - Fee Related JP4447438B2 (ja) 2004-11-29 2004-11-29 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20060115963A1 (ja)
JP (1) JP4447438B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281476A1 (en) * 2006-06-02 2007-12-06 Lavoie Adrien R Methods for forming thin copper films and structures formed thereby
US8058164B2 (en) * 2007-06-04 2011-11-15 Lam Research Corporation Methods of fabricating electronic devices using direct copper plating
KR101116915B1 (ko) * 2009-03-05 2012-03-09 삼성메디슨 주식회사 스위칭 장치를 구비하는 초음파 시스템
US9847296B2 (en) * 2014-02-14 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer and structure method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847111A (en) * 1988-06-30 1989-07-11 Hughes Aircraft Company Plasma-nitridated self-aligned tungsten system for VLSI interconnections
FR2805084B1 (fr) * 2000-02-14 2003-09-26 St Microelectronics Sa Procede de fabrication de pistes metalliques pour des circuits integres
JP2001298028A (ja) 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
US6498091B1 (en) * 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer
JP2002319618A (ja) 2001-04-20 2002-10-31 Anelva Corp 配線用Ｃｕ膜の形成方法及び形成装置
JP2003017493A (ja) 2001-07-02 2003-01-17 Matsushita Electric Ind Co Ltd 配線構造体の形成方法
US6534405B1 (en) * 2001-10-01 2003-03-18 Taiwan Semiconductor Manufacturing Company Method of forming a MOSFET device featuring a dual salicide process
US6750146B2 (en) * 2002-04-03 2004-06-15 United Microelectronics Corp. Method for forming barrier layer
US6586330B1 (en) * 2002-05-07 2003-07-01 Tokyo Electron Limited Method for depositing conformal nitrified tantalum silicide films by thermal CVD
JP3773917B2 (ja) 2003-05-15 2006-05-10 株式会社エヌ・ティ・ティ・ドコモ 携帯通信装置、通信方法
JP2007523994A (ja) * 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積

Also Published As

Publication number Publication date
US7737037B2 (en) 2010-06-15
US20060115963A1 (en) 2006-06-01
JP2006156614A (ja) 2006-06-15
US20080293247A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
US10431493B2 (en) Doping control of metal nitride films
KR102036245B1 (ko) 구리 배리어 적용들을 위한 도핑된 탄탈룸 질화물
US20090134521A1 (en) Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US7928006B2 (en) Structure for a semiconductor device and a method of manufacturing the same
US20090093100A1 (en) Method for forming an air gap in multilevel interconnect structure
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
JP2004525510A (ja) 拡散バリアを有する銅の配線構造
JP2008532271A (ja) 原子層堆積のための表面のプラズマ前処理
US20070099010A1 (en) An etch stop layer for a metallization layer with enhanced adhesion, etch selectivity and hermeticity
US20110081500A1 (en) Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US11631640B2 (en) Metal loss prevention in conductive structures
US20060281299A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
JP2006253290A (ja) ＳｉＣ系膜の成膜方法及び半導体装置の製造方法
US7737037B2 (en) Semiconductor device and method of manufacturing the same
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
JP4347479B2 (ja) 電界効果トランジスタ
US7338903B2 (en) Sequential reducing plasma and inert plasma pre-treatment method for oxidizable conductor layer
US20060040490A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
US20110081503A1 (en) Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
JP2006024668A (ja) 半導体装置の製造方法
JP4065351B2 (ja) 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制
WO2011044053A1 (en) Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees