JP4440855B2 - Ｒｚ−ｄｐｓｋ光受信回路 - Google Patents

Description

本発明は、ＲＺ−ＤＰＳＫ光信号を受信して復調する光受信回路に係わる。

光伝送システムにおいて信号を伝送するための技術の１つとして位相変調が広く実用化されている。位相変調では、送信データに応じて搬送波の位相を変化させることにより、データが伝送される。例えば、２値位相シフトキーイング（ＢＰＳＫ：Binary Phase Shift Keying）変調では、各ビットのデータ「０」および「１」に対して、「θ」および「θ＋π」が割り当てられる。また、４値位相シフトキーイング（ＱＰＳＫ：Quaternary Phase Shift Keying）変調では、２ビットのデータから構成される各シンボル「００」「０１」「１１」および「１０」に対して、「θ」「θ＋π／２」「θ＋π」「θ＋３π／２」が割り当てられる。ここで、「θ」は任意の位相である。そして、受信装置は、受信信号の位相を検出することにより、送信データを再生できる。

しかし、伝送速度の高速化または伝送路の長距離化を図ろうとすると、受信装置において、光Ｓ／Ｎ比の劣化が問題となる。
そこで、近年、受信感度を向上させることができる位相変調として、差動位相シフトキーイング（ＤＰＳＫ：Differential Phase Shift Keying）変調の研究および開発が進められている。ＤＰＳＫ（例えば、ＤＢＰＳＫ）変調では、先に送信したビットの値（０または１）と次に送信するビットの値（０または１）との間の「変化」に応じて、搬送波の位相（「θ」または「θ＋π」）が決定される。したがって、受信装置においてＤＰＳＫ信号を復調する際には、隣接する２つのビットの位相差を検出することにより、データを再生する。

なお、送信装置において上述のＤＰＳＫ信号に対してさらに強度変調を加えて伝送するＲＺ（Return to Zero）−ＤＰＳＫ変調が知られている。ＲＺ−ＤＰＳＫ信号は、搬送波の位相が変化する領域でその光パワーが低く設定されているので、位相変化に起因する信号の劣化が抑制される。

図１４は、ＤＰＳＫ信号を復調する従来の受信回路の一例を示す図である。図１４において、干渉計（１ビット遅延干渉計）１０１は、１組の導波路の一方に１ビット遅延素子を備えており、互いに隣接するビット間の位相差に応じた１組の光信号を出力する。バランスドフォトダイオード１０２は、干渉計１０１から出力される１組の光信号を強度変調信号に変換する。バランスドフォトダイオード１０２の出力信号は、アンプ１０３により増幅され、さらにローパスフィルタ１０４によりＮＲＺ信号に変換される。そして、そのＮＲＺ信号は、ＮＲＺデータ用の再生（ＣＤＲ：Clock Data Recovery）回路１０５により「０／１」データが得られる。なお、ＲＺ−ＤＰＳＫ変調の送信回路および受信回路については、例えば、特許文献１〜３に記載されている。また、特許文献４には、ＣＤＲ回路１０５の一般的な実施形態として、Bang−Bang位相比較器を利用した構成が記載されている。

しかしながら、特許文献４に記載のＣＤＲ回路は、多数のロジック回路が必要であり、２０Ｇbps 以上の高速データを再生することは困難であった。また、このＣＤＲ回路は、その用途が特殊であるために大量生産されておらず、高価であった。

図１５は、ＤＰＳＫ信号を復調する従来の受信回路の他の例を示す図である。図１５において、入力ＲＺ−ＤＰＳＫ信号は、光パワースプリッタ１１１により分岐され、干渉計１０１およびフォトダイオード１１２に導かれる。ここで、干渉計１０１、バランスドフォトダイオード１０２、アンプ１０３、ローパスフィルタ１０４は、基本的に、図１４を参照しながら説明した通りである。フォトダイオード１１２は、ＲＺ−ＤＰＳＫ信号を電気信号に変換する。この電気信号は、アンプ１１３により増幅され、さらにバンドパスフィルタ１１４により雑音が除去される。そして、フリップフロップ回路１１５は、バンドパスフィルタ１１４の出力信号をクロックとして利用してローパスフィルタ１０４の出力信号の論理値を判定する。

しかし、この回路では、光パワースプリッタ１１１からフリップフロップ回路１１５までの間の遅延が大きいため、データレートが高いときは、位相差を常に最適に調整することは困難である。このため、受信感度が劣化する問題が生じていた。
特開２００１−２５１２５０号公報（特許第３６２５７２６号） 特開２００４−２５４２４２号公報 米国公開２００４／００８１４７０ 米国特許５０１２４９４

本発明は、安価な構成で高速のＲＺ−ＤＰＳＫ信号を感度よく復調できる光受信回路を提供することを目的とする。

本発明のＲＺ−ＤＰＳＫ光受信回路は、１組の光パスの一方に１シンボル遅延素子を備えその１組の光パスを介して入力ＲＺ−ＤＰＳＫ信号を伝搬する干渉計と、前記干渉計から出力される光信号を電気信号に変換する光電回路と、前記ＲＺ−ＤＰＳＫ信号のシンボルレートと同程度のカットオフ周波数を有し前記光電回路の出力信号をフィルタリングするハイパスフィルタと、前記ハイパスフィルタの出力信号を復調するＢＰＳＫ復調回路を有する。

入力ＲＺ−ＤＰＳＫは、干渉計（１ビット遅延干渉計）により、互いに相補的な１組の強度変調光信号に変換される。この強度変調光信号は、光電回路により電気信号に変換される。このとき、光電回路は、１組の光信号に対応する１組の電気信号の差分を表す信号（差動信号）を出力する。この差動信号は、ＮＲＺ強度変調成分およびＢＰＳＫ変調成分を含んでいる。ハイパスフィルタは、送信データのビットレートよりも低い周波数成分を除去する。この結果、ＮＲＺ強度変調成分が除去され、ＢＰＳＫ信号が得られる。したがって、ＢＰＳＫ復調回路を用いてデータを再生できる。

ＢＰＳＫ復調回路を利用してＲＺ−ＤＰＳＫ信号を復調できるので、光受信回路の構成が簡単になり、低コスト化が図れる。また、差動信号を利用するので、受信感度が向上する。

本発明の光受信回路は、ＤＭＰＳＫ（Differential M Phase Shift Keying ）信号を受信して復調する。ここで、「Ｍ」は、「２ⁿ（ｎ＝１、２、．．．）」である。すなわち、ＤＭＰＳＫは、ＤＢＰＳＫ（ｎ＝１）およびＤＱＰＳＫ（ｎ＝２）を含む。なお、以下では、「ＤＭＰＳＫ」のことを、単に「ＤＰＳＫ」と呼ぶことにする。また、本発明の光伝送システムでは、ＤＰＳＫ信号は、さらにＲＺ（Return to Zero）変調されて伝送される。以下では、ＲＺ変調されたＤＰＳＫ信号のことを「ＲＺ−ＤＰＳＫ信号」と呼ぶことにする。

図１は、送信データに対応するＲＺ−ＤＰＳＫ信号を生成して送信する光送信回路の構成を示す図である。図１において、ＤＰＳＫプリコーダ１は、送信データを差動符号化データに変換する。位相変調器２は、例えば、ＣＷ（Continuous Wave ）光を差動符号化データで位相変調することにより、ＤＰＳＫ信号を生成する。強度変調器３は、ＤＰＳＫ信号に対して強度変調を行うことにより、ＲＺ−ＤＰＳＫ信号を生成する。そして、このＲＺ−ＤＰＳＫ信号は、光ファイバを介して光受信装置へ送信される。

図２は、光送信回路の動作を説明する図である。ここでは、ＤＢＰＳＫ変調でデータが伝送されるものとする。なお、ＤＢＰＳＫで変調は、１シンボルで１ビットのデータを伝送するので、データレートとシンボルレートは同じである。

差動符号化データの各ビットは、その差動符号化データの直前のビットのデータと、送信データの対応するビットのデータとの「差分」により決定される。図２（ａ）に示す例では、例えば、差動符号化データの第ｄ０番目のビットが「１」であり、送信データの第ｓ１番目のビットは「１」である。すなわち、これらのデータは互いに一致している。この場合、この実施例では、差動符号化データの第ｄ１番目のビットは「１」になる。続いて、差動符号化データの第ｄ１番目のビットは「１」であり、送信データの第ｓ２番目のビットは「０」である。すなわち、これらのデータは互いに異なっている。この場合、この実施例では、差動符号化データの第ｄ２番目のビットは「０」になる。

ＤＰＳＫ信号は、差動符号化データで搬送波の位相を変化させることにより得られる。図２（ａ）に示す例では、差動符号化データが「０」であれば搬送波の位相は「０」に設定され、差動符号化データが「１」であれば搬送波の位相は「π」に設定されている。すなわち、ＤＰＳＫ信号では、ビット毎に「０」または「π」が割り当てられている。

ＲＺ−ＤＰＳＫ信号は、図２（ｂ）に示すように、送信データのビットレート（又は、シンボルレート）に相当する周期でＤＰＳＫ信号の光パワーを低下させることにより得られる。よって、ＲＺ−ＤＰＳＫ信号の光パワーは、送信データのビットレート（又は、シンボルレート）と同じ周波数で変動することになる。なお、ＲＺ変調によって搬送波の位相は変わることはない。すなわち、ＲＺ−ＤＰＳＫ信号の各ビットの位相は、「０」または「π」である。

図３は、本発明の実施形態の光受信回路の構成を示す図である。図３に示す光受信回路１０は、上述のようにして生成されたＲＺ−ＤＰＳＫ信号を受信して復調する。なお、以下の説明では、ＤＢＰＳＫ変調データを受信するものとする。また、光受信回路１０に入力されるＲＺ−ＤＰＳＫ信号の各ビットの位相は、「ππ０π００００π０．．．」であるものとする。

干渉計（１ビット遅延干渉計）１１は、例えばマッハツェンダ干渉計であり、上側アーム１１ａに１ビット遅延素子１１ｃが設けられている。１ビット遅延素子１１ｃは、送信データの１ビットに相当する時間だけＲＺ−ＤＰＳＫ信号を遅延させる。なお、１ビット遅延素子１１ｃは、例えば、下側アーム１１ｂに対して上側アーム１１ａの光路長を所定長だけ伸ばすことにより実現される。

バランスドフォトダイオード１２は、１組のフォトダイオード１２ａ、１２ｂを含んで構成される。フォトダイオード１２ａは、干渉計１１の出力ポート１１ｅから出力される光信号に対応する電流を生成する。一方、フォトダイオード１２ｂは、干渉計１１の出力ポート１１ｆから出力される光信号に対応する電流を生成する。そして、バランスドフォトダイオード１２は、フォトダイオード１２ａ、１２ｂが生成する電流の差分を表す信号（差動受信信号）を出力する。

ハイパスフィルタ１３は、バランスドフォトダイオード１２から出力される差動受信信号をフィルタリングする。ここで、ハイパスフィルタ１３のカットオフ周波数は、図４に示すように、概ね送信データのデータレート（ｆ₀ ）と同程度である。例えば、送信データの速度が２０Ｇbps であれば、ハイパスフィルタ１３のカットオフ周波数は２０ＧＨｚ程度に設定される。そして、ハイパスフィルタ１３は、差動受信信号からｆ₀Ｈｚよりも低い周波数成分を除去する。この結果、送信データに対応するＢＰＳＫ信号が得られる。ＢＰＳＫ信号が得られる理由については、後で説明する。

ＢＰＳＫ復調回路１４は、クロックを再生するクロックリカバリ部１４ａ、およびハイパスフィルタ１３から出力されるＢＰＳＫ信号を復調して送信データを再生する復調部１４ｂを備える。なお、ＢＰＳＫ復調回路１４は、無線受信機において広く利用されている復調器と同じ構成のものを利用することができる。よって、光受信回路１０の小型化、および低コスト化を図ることができる。

図５は、光受信回路１０の動作を説明する図である。ここでは、図５（ａ）に示すＲＺ−ＤＰＳＫ信号が送信装置から送信され、光受信回路１０が光ファイバを介してそのＲＺ−ＤＰＳＫ信号を受信するものとする。なお、図５（ａ）に示す波形は、ＲＺ−ＤＰＳＫ信号の光パワーを表している。また、「０」および「π」は、ＲＺ−ＤＰＳＫ信号の搬送波の位相を表している。

干渉計１１は、１ビット遅延素子１１ｃを備えている。このため、干渉計１１に入力される各ビットのＲＺ−ＤＰＳＫ信号は、それぞれその１ビット前のＲＺ−ＤＰＳＫ信号と干渉する。このとき、互いに干渉するＲＺ−ＤＰＳＫ信号の搬送波の位相差が「０」であれば、「１」を表す強度変調信号が生成される。一方、互いに干渉するＲＺ−ＤＰＳＫ信号の搬送波の位相差が「π」であれば、「０」を表す強度変調信号が生成される。

図５（ａ）に示す例では、第０番目のビットの搬送波の位相が「π」であり、第１番目のビットの搬送波の位相も「π」である。すなわち、位相差は「０」である。この場合、干渉計１１は、図５（ｂ）に示すように、「１」を表す光信号を出力する。続いて、第１番目のビットの搬送波の位相が「π」であり、第２番目のビットの搬送波の位相は「０」である。すなわち、位相差は「π」である。この場合、干渉計１１は、「０」を表す光信号を出力する。以下同様に、各ビットについて、搬送波の位相差に対応する光信号が干渉計１１から出力される。

干渉計１１から出力される光信号は、「１０００１１１００．．．」を表す強度変調信号である。すなわち、干渉計１１から出力される光信号は、図２（ａ）に示した送信データを表すＲＺ−強度変調信号である。なお、干渉計１１は、出力ポート１１ｅおよび出力ポート１１ｆを介して互いに相補的な１組の光信号を出力する。

バランスドフォトダイオード１２は、干渉計１１の出力ポート１１ｅから出力される光信号に対応する電流と、干渉計１１の出力ポート１１ｆから出力される光信号に対応する電流との差分を表す信号（差動受信信号）を出力する。ここで、干渉計１１は、互いに相補的な1組の光信号を出力する。よって、差動受信信号の電圧波形は、図５（ｃ）に示すようになる。すなわち、干渉計１１の出力が「１」であるときは、「Ａ（正の値）」を中心として所定の振幅を持った波形が得られる。一方、干渉計１１の出力が「０」であるときは、「−Ａ」を中心として所定の振幅を持った波形が得られる。この結果、バランスドフォトダイオード１２により生成される差動受信信号は、各ビットの論理値（０または１）に依存するＮＲＺ強度変調成分を含んでいる。また、各ビットの論理値（０または１）が変化すると、差動受信信号のクロック位相は反転する（換言すれば、πだけシフトする）。すなわち、差動受信信号は、各ビットの論理値（０または１）に応じてクロック位相が反転するＢＰＳＫ変調成分を含んでいる。

図６は、バランスドフォトダイオード１２の出力信号についてのシミュレーション結果を示す図である。図６（ａ）は、差動受信信号の波形を示し、図６（ｂ）は、差動受信信号のアイパターンを示している。このように、差動受信信号は、各ビットの論理値（０または１）に依存するＮＲＺ強度変調成分、および各ビットの論理値に応じてクロック位相が反転するＢＰＳＫ変調成分を含んでいる。

上述のようにして生成された差動受信信号は、ハイパスフィルタ１３によりフィルタリングされる。ここで、ハイパスフィルタ１３のカットオフ周波数は、図４に示すように、概ね送信データのデータレート（ｆ₀ ）と同程度である。すなわち、ハイパスフィルタ１３は、差動受信信号からｆ₀Ｈｚよりも低い周波数成分を除去する。

図７は、ハイパスフィルタ１３の出力信号についてのシミュレーション結果を示す図である。図７（ａ）は、信号の波形を示し、図７（ｂ）は、アイパターンを示している。
図６（ａ）および図７（ａ）の信号波形を比較すると、ハイパスフィルタ１３によって差動受信信号からＮＲＺの振幅変調成分が除去されていることがわかる。この理由は、ＮＲＺ強度変調のスペクトルの大部分が送信データのデータレート（ｆ₀ ）よりも低い周波数領域に存在することに起因するものと考えられる。

また、ハイパスフィルタ１３の出力信号の位相は、差動受信信号の論理値が変化したときに、「π」だけシフトしている。すなわち、差動受信信号が「１」のときのハイパスフィルタ１３の出力信号の位相を「θ」とすると、差動受信信号が「０」のときのハイパスフィルタ１３の出力信号の位相は「θ＋π」になる。すなわち、ハイパスフィルタ１３の出力信号の中にＢＰＳＫ変調成分が残っている。この理由は、ＢＰＳＫ変調のスペクトルは、送信データのデータレート（ｆ₀ ）を中心に存在するからであると考えられる。

このように、差動受信信号は、ハイパスフィルタ１３によってフィルタリングされることにより、ＢＰＳＫ信号に変換される。よって、ハイパスフィルタ１３の出力信号をＢＰＳＫ復調回路で復調すれば、送信データを再生することができる。

図８は、ＢＰＳＫ復調回路１４の構成を示す図である。ここで、ＢＰＳＫ復調回路１４は、ハイパスフィルタ１３から出力される信号を復調する。
電圧制御発振器（ＶＣＯ：Voltage Control Oscillator）２１は、クロック信号を生成する。このクロック信号の周波数は、ローパスフィルタ２８から与えられる制御電圧に従って変化する。移相器２２は、電圧制御発振器２１により生成されるクロック信号の位相を９０度シフトさせる。これにより、互いに直交する１組のクロック信号（サイン波クロック信号およびコサイン波クロック信号）が得られる。

乗算器２３は、入力信号にサイン波クロック信号を乗算する。また、乗算器２４は、入力信号にコサイン波クロック信号を乗算する。ローパスフィルタ２５、２６は、それぞれ乗算器２３、２４の出力信号をフィルタリングする。乗算器２７は、ローパスフィルタ２５、２６の出力信号を互いに乗算する。そして、ローパスフィルタ２８は、乗算器２７の出力を平滑化することにより制御電圧を生成し、それを電圧制御発振器２１に与える。

上記構成のＢＰＳＫ復調回路において、例えば、乗算器２７の出力（θ_i −θ₀ ）をゼロにするようにフィードバック制御を行えば、クロック信号の周波数は、入力信号の周波数と一致する。すなわち、クロックが再生されることになる。また、この場合、ローパスフィルタ２５の出力は、復調ビットストリーム（再生された送信データ）となる。

このように、ＢＰＳＫ復調回路１４は、ハイパスフィルタ１３から出力される信号を復調することにより、クロックおよび送信データを再生することができる。
なお、図８に示すＢＰＳＫ復調回路は、無線受信機において広く実用化されているものであり、その構成および動作は公知である。そして、ＢＰＳＫ復調回路１４としてそのような広く実用化されている回路を使用すれば、光受信回路１０の低コスト化を図ることができる。また、上述のＢＰＳＫ回路は、回路構成が簡単なので、光受信回路１０の小型化にも寄与する。

このように、本発明の光受信回路は、干渉計、バランスドフォトダイオード、ハイパスフィルタを利用してＲＺ−ＤＰＳＫ信号をＢＰＳＫ信号に変換し、ＢＰＳＫ復調回路を利用してそのＢＰＳＫ信号を復調する。ここで、バランスドフォトダイオードを利用して光信号を検出する構成は、よく知られているように、１個のフォトダイオードを用いて光信号を検出する構成と比べて、感度が３ｄＢ改善される。したがって、本発明によれば、安価な構成で高速のＲＺ−ＤＰＳＫ信号を感度よく復調できる。
＜第１の実施例＞
図９は、第１の実施例の光受信回路の構成を示す図である。なお、干渉計１１、バランスドフォトダイオード１２、ハイパスフィルタ１３、ＢＰＳＫ復調回路１４は、上述した通りである。

アンプ３１は、バランスドフォトダイオード１２とハイパスフィルタ１３との間に設けられ、バランスドフォトダイオード１２により得られる差動受信信号を増幅する。アンプ３１を設けることにより受信感度が改善する。

ローパスフィルタ３２は、アンプ３１により増幅された差動受信信号をフィルタリングする。なお、ローパスフィルタ３２のカットオフ周波数は、例えば、送信データのデータレート（ｆ₀ ）の７０パーセント程度である。ローパスフィルタ３２を設けることによりノイズの除去および波形の改善が図れる。

識別回路３３は、例えばＤフリップフロップであり、ＢＰＳＫ復調回路１４が生成するクロック信号の立上りエッジタイミングで、ローパスフィルタ３２の出力信号の論理値を識別する。すなわち、ローパスフィルタ３２の出力信号が閾値を超えていれば「１」を出力し、ローパスフィルタ３２の出力信号がその閾値以下であれば「０」を出力する。このとき、識別回路３３の出力は、再生された送信データである。なお、識別回路３３に与えられるクロック信号は、図８の電圧制御発振器２１により生成される。

この構成においては、ＢＰＳＫ復調回路１４は、クロック信号を再生するために動作する。そして、識別回路３３は、上記クロック信号を利用して、ローパスフィルタ３２で整形されたＮＲＺ信号の論理値を識別する。すなわち、クロックを再生するための回路およびデータを識別するための回路は、いずれも電気回路なので、クロックとデータとの間の位相合せが容易である。
＜第２の実施例＞
図１０は、第２の実施例の光受信回路の構成を示す図である。なお、干渉計１１、バランスドフォトダイオード１２、ハイパスフィルタ１３、ＢＰＳＫ復調回路１４、アンプ３１、ローパスフィルタ３２、識別回路３３は、上述した通りである。

可変遅延回路４１は、ＢＰＳＫ復調回路１４から識別回路３３に与えられるクロック信号を遅延させる。可変遅延回路４１の遅延量は、制御回路４３が生成する制御信号によって調整される。排他的論理和回路４２は、ＢＰＳＫ復調回路１４から出力されるデータストリームと、識別回路３３から出力されるデータストリームとの排他的論理和を演算して出力する。制御回路４３は、排他的論理和データに従って、可変遅延回路４１の遅延量を調整するための制御信号を生成する。

上記構成の光受信回路において、ＢＰＳＫ復調回路１４により得られるクロック信号の位相が識別回路３３の入力信号の位相に対して適切に設定されていれば、識別回路３３から出力されるデータは正しく再生される。例えば、図１１において、クロック信号１の立上りエッジは、識別回路３３の入力信号の各ビットの中心に位置しているので、識別回路３３はデータを正しく再生できる。ところが、クロック信号２の立上りエッジは、識別回路３３の入力信号の各ビットの端部に位置している。この場合、データの論理値を誤って判定する可能性がある。

第２の実施例の光受信回路は、上述のクロック信号の位相を動的に調整する機能を備えている。識別回路３３から出力されるデータは、ＢＰＳＫ復調回路１４から識別回路３３に与えられるクロック信号の位相が適切であれば、正しく再生される。すなわち、そのクロック信号の位相が適切であれば、ＢＰＳＫ復調回路１４から出力されるデータおよび識別回路３３から出力されるデータは、互いに一致するはずである。そして、ＢＰＳＫ復調回路１４から出力されるデータおよび識別回路３３から出力されるデータが互いに一致していれば、排他的論理和回路４２の出力は「０」である。したがって、制御回路４３は、排他的論理和回路４２の出力の平均値が「０」に近づくように、あるいは排他的論理和回路４２の出力の平均値を最小化するように、可変遅延回路４１の遅延量をフィードバック制御する。これにより、識別回路３３の入力信号の位相に対してクロック信号の位相が最適化されるので、送信データを再生する際のビットエラーが低下する。
＜第３の実施例＞
図１２は、第３の実施例の光受信回路の構成を示す図である。なお、干渉計１１、バランスドフォトダイオード１２、ハイパスフィルタ１３、ＢＰＳＫ復調回路１４、アンプ３１、ローパスフィルタ３２、識別回路３３、排他的論理和回路４２は、上述した通りである。

リミッタアンプ５１は、動的に調整可能な識別点（閾値レベル）を利用して、ローパスフィルタ３２の出力信号を所定のリミット値まで増幅する。なお、識別点が変化すると、それに応じてリミッタアンプ５１の出力信号の波形も変化する。識別回路３３は、ＢＰＳＫ復調回路１４から与えられるクロック信号を利用して、リミッタアンプ５１により増幅された信号の論理値を識別する。そして、制御回路５２は、排他的論理和回路４２の出力に基づいて、リミッタアンプ５１の識別点を制御する。ここで、識別回路３３においてデータが正しく再生されると、上述したように、排他的論理和回路４２の出力は「０」になる。よって、制御回路５２は、排他的論理和回路４２の出力の平均値が「０」に近づくように、あるいは排他的論理和回路４２の出力の平均値を最小化するように、リミッタアンプ５１の識別点をフィードバック制御する。これにより、ビットエラーの低下が期待される。

なお、識別回路３３においてデータの論理値を識別するための閾値を動的に調整することが可能であれば、制御回路５２からの制御信号を利用して、データエラー率が最小になるようにその閾値をフィードバック制御するようにしてもよい。

また、上述の第１〜第３の実施例の光受信回路において、ＢＰＳＫ復調回路１４および識別回路３３の出力を利用して、受信特性をモニタするようにしてもよい。受信特性としては、例えば、ＢＰＳＫ復調回路１４から出力されるデータおよび識別回路３３から出力されるデータが互いに異なっているビットの割合をモニタすることにより、エラー率を検出するようにしてもよい。このとき、受信特性をモニタする回路は、ＢＰＳＫ復調回路１４が生成するクロック信号に同期して動作する。
＜第４の実施例＞
図１３は、第４の実施例の光受信回路の構成を示す図である。第５の実施例の光受信回路は、ＲＺ−ＤＱＰＳＫ信号を受信して復調する。

図１３において、光パワースプリッタ７１は、受信したＲＺ−ＤＱＰＳＫ信号を分岐する。なお、光パワースプリッタ７１により得られる１組のＲＺ−ＤＱＰＳＫ信号は、受信回路８０および受信回路９０に導かれる。

受信回路８０は、干渉計８１、バランスドフォトダイオード８２、ハイパスフィルタ８３、ＢＰＳＫ復調回路８４を備え、ＲＺ−ＤＱＰＳＫ信号（＃１）を復調する。ここで、干渉計８１、バランスドフォトダイオード８２、ハイパスフィルタ８３、ＢＰＳＫ復調回路８４の構成および動作は、基本的には、上述した干渉計１１、バランスドフォトダイオード１２、ハイパスフィルタ１３、ＢＰＳＫ復調回路１４と同じである。

ただし、干渉計８１は、上側アーム８１ａに１シンボル遅延素子８１ｃを備え、また、下側アーム８１ｂにπ／４移相器８１ｄを備える。１シンボル遅延素子８１ｃは、１シンボル時間だけＲＺ−ＤＰＳＫ信号を遅延させる。なお、ＱＰＳＫでは、１シンボルで２ビットのデータを伝送するので、１シンボル時間は、送信データの１ビット時間の２倍の長さになる。また、π／４移相器８１ｄは、ＲＺ−ＤＱＰＳＫ信号の搬送波の位相を「π／４（或いは、π／４＋２ｎπ（ｎは、整数））」だけシフトさせる。

また、ハイパスフィルタ８３のカットオフ周波数は、概ねＲＺ−ＤＰＳＫ信号のシンボルデータと同程度である。例えば、送信データの速度が４０Ｇbps （すなわち、２０Ｇシンボル／秒）であれば、ハイパスフィルタ８３のカットオフ周波数は２０ＧＨｚ程度に設定される。

受信回路９０は、干渉計９１、バランスドフォトダイオード９２、ハイパスフィルタ９３、ＢＰＳＫ復調回路９４を備え、ＲＺ−ＤＱＰＳＫ信号（＃２）を復調する。ここで、干渉計９１、バランスドフォトダイオード９２、ハイパスフィルタ９３、ＢＰＳＫ復調回路９４の構成および動作は、基本的には、上述した干渉計８１、バランスドフォトダイオード８２、ハイパスフィルタ８３、ＢＰＳＫ復調回路８４と同じである。ただし、干渉計９１は、π／４移相器８１ｄに代わりに−π／４移相器９１ｄを備える。−π／４移相器９１ｄは、ＲＺ−ＤＱＰＳＫ信号の搬送波の位相を「−π／４（或いは、−π／４−２ｎπ（ｎは、整数））」だけシフトさせる。

ロジック処理回路７２は、ＢＰＳＫ復調回路８４およびＢＰＳＫ復調回路９４により得られる１組の復調データ（DATA１、DATA２）を多重化することにより送信データを再生する。このとき、ロジック処理部７２は、DATA１およびDATA２を多重化する際、ビットの順序入換え等を行う。このように、第４の実施例の光受信回路は、１組のＢＰＳＫ受信回路を利用してＲＺ−ＤＱＰＳＫ信号を復調できる。なお、第４の実施例の光受信回路の各受信回路８０、９０として、第１〜第３の実施例の構成を導入することも可能である。

なお、上述の実施例では、ハイパスフィルタ１３を用いて、バランスドフォトダイオード１２の出力信号からビットレートまたはシンボルレートよりも低い周波数成分を除去しているが、本発明はこれに限定されるものではない。すなわち、他の回路でハイパスフィルタ１３の機能を実現するようにしてもよい。例えば、アンプ３１として、ビットレートまたはシンボルレートよりも低い周波数領域においてゼロまたは十分に小さい利得を有する増幅器を使用することにより、ハイパスフィルタ１３と同等の機能を実現するようにしてもよい。また、ＢＰＳＫ復調回路１４として、ビットレートまたはシンボルレートよりも低い周波数領域で動作しない構成を導入すれば、ハイパスフィルタ１３と同等の機能が実現される。

（付記１）
１組の光パスの一方に１シンボル遅延素子を備え、その１組の光パスを介して入力ＲＺ−ＤＰＳＫ信号を伝搬する干渉計と、
前記干渉計から出力される光信号を電気信号に変換する光電回路と、
前記ＲＺ−ＤＰＳＫ信号のシンボルレートと同程度のカットオフ周波数を有し、前記光電回路の出力信号をフィルタリングするハイパスフィルタと、
前記ハイパスフィルタの出力信号を復調するＢＰＳＫ復調回路、
を有するＲＺ−ＤＰＳＫ光受信回路。

（付記２）
前記干渉計は、互いに相補的な１組の光信号を出力し、
前記光電回路は、前記１組の光信号をそれぞれ電気信号に変換する１組のフォトダイオードを備え、それら１組のフォトダイオードにより得られる１組の電気信号の差動信号を出力する
ことを特徴とする付記１に記載のＲＺ−ＤＰＳＫ光受信回路。

（付記３）
前記光電回路と前記ハイパスフィルタとの間に設けられ、その光電回路の出力信号を増幅する増幅器をさらに有する
ことを特徴とする付記１に記載のＲＺ−ＤＰＳＫ光受信回路。

（付記４）
前記ＢＰＳＫ復調回路は、
互いに直交する１組のクロック信号を生成する発振回路と、
前記ハイパスフィルタの出力信号と前記１組のクロック信号とをそれぞれ乗算する１組の乗算器と、
前記１組の乗算器の出力に基づいて前記発振回路が生成するクロック信号の周波数を制御する制御回路、を有する
ことを特徴とする付記１に記載のＲＺ−ＤＰＳＫ光受信回路。

（付記５）
前記ＢＰＳＫ復調回路により再生されるクロック信号を利用して、前記光電回路の出力信号の電圧に応じてデータの論理値を識別する識別回路をさらに有する
ことを特徴とする付記１に記載のＲＺ−ＤＰＳＫ光受信回路。

（付記６）
前記識別回路の前段に設けられ、前記光電回路の出力信号をフィルタリングするローパスフィルタをさらに有する
ことを特徴とする付記５に記載のＲＺ−ＤＰＳＫ光受信回路。

（付記７）
前記ＢＰＳＫ復調回路により得られるデータと前記識別回路により得られるデータとの比較結果に応じて制御信号を生成する制御回路と、
前記ＢＰＳＫ復調回路から前記識別回路に与えられるクロック信号の位相を前記制御信号に従って調整する調整回路、をさらに有する
ことを特徴とする付記５に記載のＲＺ−ＤＰＳＫ光受信回路。

（付記８）
前記識別回路の前段に設けられ、前記光電回路の出力信号を増幅するリミッタ増幅器と、
前記ＢＰＳＫ復調回路により得られるデータと前記識別回路により得られるデータとの比較結果に応じて制御信号を生成する制御回路、をさらに有し、
前記リミッタ増幅器は、前記制御信号に従って前記光電回路の出力信号を増幅する
ことを特徴とする付記５に記載のＲＺ−ＤＰＳＫ光受信回路。

（付記９）
１組の光パスの一方に１シンボル遅延素子を備え、その１組の光パスを介して入力ＲＺ−ＤＰＳＫ信号を伝搬する干渉計と、
前記干渉計から出力される光信号を電気信号に変換する光電回路と、
前記光電回路の出力信号から前記ＲＺ−ＤＰＳＫ光信号のシンボルレートよりも低い周波数成分を除去する除去手段と、
前記除去手段によりシンボルレートよりも低い周波数成分が除去された信号を復調するＢＰＳＫ復調回路、
を有するＲＺ−ＤＰＳＫ光受信回路。

（付記１０）
前記除去手段は、前記シンボルレートよりも低い周波数においてゼロまたは十分に小さい利得を有し、前記光電回路の出力信号を増幅する増幅器である
ことを特徴とする付記９に記載のＲＺ−ＤＰＳＫ光受信回路。

（付記１１）
ＲＺ−ＤＱＰＳＫ信号を分岐することにより第１および第２のＲＺ−ＤＱＰＳＫ信号を生成する光スプリッタと、
１組の光パスの一方に１シンボル遅延素子を備えると共に、その１組の光パスの他方に前記第１のＲＺ−ＤＱＰＳＫ信号の搬送波の位相をπ／４だけ進める移相器を備え、前記１組の光パスを介して前記第１のＲＺ−ＤＱＰＳＫ信号を伝搬する第１の干渉計と、
前記第１の干渉計から出力される光信号を電気信号に変換する第１の光電回路と、
前記ＲＺ−ＤＱＰＳＫ光信号のシンボルレートと同程度のカットオフ周波数を有し、前記第１の光電回路の出力信号をフィルタリングする第１のハイパスフィルタと、
前記第１のハイパスフィルタの出力信号を復調する第１のＢＰＳＫ復調回路と、
１組の光パスの一方に１シンボル遅延素子を備えると共に、その１組の光パスの他方に前記第１のＲＺ−ＤＱＰＳＫ信号の搬送波の位相をπ／４だけ遅らせる移相器を備え、前記１組の光パスを介して前記第２のＲＺ−ＤＱＰＳＫ信号を伝搬する第２の干渉計と、
前記第２の干渉計から出力される光信号を電気信号に変換する第２光電回路と、
前記ＲＺ−ＤＱＰＳＫ光信号のシンボルレートと同程度のカットオフ周波数を有し、前記第２の光電回路の出力信号をフィルタリングする第２のハイパスフィルタと、
前記第２のハイパスフィルタの出力信号を復調する第２のＢＰＳＫ復調回路と、
前記第１および第２のＢＰＳＫ復調回路の出力からデータストリームを再生する信号処理回路、
を有するＲＺ−ＤＱＰＳＫ光受信回路。

ＲＺ−ＤＰＳＫ信号を生成して送信する光送信回路の構成を示す図である。 光送信回路の動作を説明する図である。 本発明の実施形態の光受信回路の構成を示す図である。 ハイパスフィルタの特性を示す図である。 光受信回路の動作を説明する図である。 バランスドフォトダイオードの出力信号についてのシミュレーション結果を示す図である。 ハイパスフィルタの出力信号についてのシミュレーション結果を示す図である。 ＢＰＳＫ復調回路の構成を示す図である。 第１の実施例の光受信回路の構成を示す図である。 第２の実施例の光受信回路の構成を示す図である。 第２の実施例の光受信回路の動作を説明する図である。 第３の実施例の光受信回路の構成を示す図である。 第４の実施例の光受信回路の構成を示す図である。 ＤＰＳＫ信号を復調する従来の受信回路の一例を示す図である。 ＤＰＳＫ信号を復調する従来の受信回路の他の例を示す図である。

符号の説明

１ ＤＰＳＫプリコーダ
２ 位相変調器
３ 強度変調器
１０ 光受信回路
１１、８１、９１ 干渉計
１１ａ 上側アーム
１１ｂ 下側アーム
１１ｃ １ビット遅延素子
１１ｅ、１１ｆ 出力ポート
１２、８２、９２ バランスドフォトダイオード
１２ａ、１２ｂ フォトダイオード
１３、８３、９３ ハイパスフィルタ
１４、８４、９４ ＢＰＳＫ復調回路
３１ アンプ
３２ ローパスフィルタ
３３ 識別回路
４１ 可変遅延回路
４２ 排他的論理和回路
４３、５２ 制御回路
５１ リミッタアンプ
７１ 光パワースプリッタ
７２ ロジック処理回路
８１ｃ １シンボル遅延素子
８１ｄ π／４移相器
９１ｄ −π／４移相器

Claims (10)

1. １組の光パスの一方に１シンボル遅延素子を備え、その１組の光パスを介して入力ＲＺ−ＤＰＳＫ信号を伝搬する干渉計と、
   前記干渉計から相補的に出力される光信号を電気信号に変換する１組のフォトダイオードを備え、それら１組のフォトダイオードから得られる電気信号を出力する光電回路と、
   前記ＲＺ−ＤＰＳＫ信号のシンボルレートと同程度のカットオフ周波数を有し、前記光電回路の出力信号をフィルタリングするハイパスフィルタと、
   前記ハイパスフィルタの出力信号を復調するＢＰＳＫ復調回路、
   を有するＲＺ−ＤＰＳＫ光受信回路。
2. 前記光電回路は、前記１組のフォトダイオードにより得られる１組の電気信号を差動信号として出力する
   ことを特徴とする請求項１に記載のＲＺ−ＤＰＳＫ光受信回路。
3. 前記ＢＰＳＫ復調回路は、
   互いに直交する１組のクロック信号を生成する発振回路と、
   前記ハイパスフィルタの出力信号と前記１組のクロック信号とをそれぞれ乗算する１組の乗算器と、
   前記１組の乗算器の出力結果を互いに乗算し、乗算された結果がゼロになるように、前記発振回路が生成するクロック信号の周波数を制御する制御回路、を有する
   ことを特徴とする請求項１に記載のＲＺ−ＤＰＳＫ光受信回路。
4. 前記ＢＰＳＫ復調回路により再生されるクロック信号を利用して、前記光電回路の出力信号の電圧に応じてデータの論理値を識別する識別回路をさらに有する
   ことを特徴とする請求項１に記載のＲＺ−ＤＰＳＫ光受信回路。
5. 前記識別回路の前段に設けられ、前記光電回路の出力信号をフィルタリングするローパスフィルタをさらに有する
   ことを特徴とする請求項４に記載のＲＺ−ＤＰＳＫ光受信回路。
6. 前記ＢＰＳＫ復調回路により得られるデータと前記識別回路により得られるデータとの比較結果に応じて制御信号を生成する制御回路と、
   前記ＢＰＳＫ復調回路から前記識別回路に与えられるクロック信号の位相を前記制御信号に従って調整する調整回路、をさらに有する
   ことを特徴とする請求項４に記載のＲＺ−ＤＰＳＫ光受信回路。
7. 前記識別回路の前段に設けられ、前記光電回路の出力信号を増幅するリミッタ増幅器と、
   前記ＢＰＳＫ復調回路により得られるデータと前記識別回路により得られるデータとを排他的論理和演算する回路の出力平均値がゼロに近づくように制御信号を生成する制御回路、をさらに有し、
   前記リミッタ増幅器は、前記制御信号に従って前記光電回路の出力信号を増幅する
   ことを特徴とする請求項４に記載のＲＺ−ＤＰＳＫ光受信回路。
8. １組の光パスの一方に１シンボル遅延素子を備え、その１組の光パスを介して入力ＲＺ−ＤＰＳＫ信号を伝搬する干渉計と、
   前記干渉計から相補的に出力される光信号を電気信号に変換する１組のフォトダイオードを備え、それら１組のフォトダイオードから得られる電気信号を出力する光電回路と、
   前記光電回路の出力信号から前記ＲＺ−ＤＰＳＫ光信号のシンボルレートよりも低い周波数成分を除去する除去手段と、
   前記除去手段によりシンボルレートよりも低い周波数成分が除去された信号を復調するＢＰＳＫ復調回路、
   を有するＲＺ−ＤＰＳＫ光受信回路。
9. ＲＺ−ＤＱＰＳＫ信号を分岐することにより第１および第２のＲＺ−ＤＱＰＳＫ信号を生成する光スプリッタと、
   １組の光パスの一方に１シンボル遅延素子を備えると共に、その１組の光パスの他方に前記第１のＲＺ−ＤＱＰＳＫ信号の搬送波の位相をπ／４だけ進める移相器を備え、前記１組の光パスを介して前記第１のＲＺ−ＤＱＰＳＫ信号を伝搬する第１の干渉計と、
   前記第１の干渉計から相補的に出力される光信号を電気信号に変換する１組のフォトダイオードを備え、それら１組のフォトダイオードから得られる電気信号を出力する第１の光電回路と、
   前記ＲＺ−ＤＱＰＳＫ光信号のシンボルレートと同程度のカットオフ周波数を有し、前記第１の光電回路の出力信号をフィルタリングする第１のハイパスフィルタと、
   前記第１のハイパスフィルタの出力信号を復調する第１のＢＰＳＫ復調回路と、
   １組の光パスの一方に１シンボル遅延素子を備えると共に、その１組の光パスの他方に前記第１のＲＺ−ＤＱＰＳＫ信号の搬送波の位相をπ／４だけ遅らせる移相器を備え、前記１組の光パスを介して前記第２のＲＺ−ＤＱＰＳＫ信号を伝搬する第２の干渉計と、
   前記第２の干渉計から相補的に出力される光信号を電気信号に変換する１組のフォトダイオードを備え、それら１組のフォトダイオードから得られる電気信号を出力する第２光電回路と、
   前記ＲＺ−ＤＱＰＳＫ光信号のシンボルレートと同程度のカットオフ周波数を有し、前記第２の光電回路の出力信号をフィルタリングする第２のハイパスフィルタと、
   前記第２のハイパスフィルタの出力信号を復調する第２のＢＰＳＫ復調回路と、
   前記第１および第２のＢＰＳＫ復調回路の出力からデータストリームを再生する信号処理回路、
   を有するＲＺ−ＤＱＰＳＫ光受信回路。
10. 前記識別回路の前段に設けられ、前記光電回路の出力信号を増幅するリミッタ増幅器と、
    前記ＢＰＳＫ復調回路により得られるデータと前記識別回路により得られるデータとが互いに異なっているビットの割合をモニタすることにより、互いに異なっている割合が最小になるように制御信号を生成する制御回路、をさらに有し、
    前記リミッタ増幅器は、前記制御信号に従って前記光電回路の出力信号を増幅する
    ことを特徴とする請求項４に記載のＲＺ−ＤＰＳＫ光受信回路。