JP4439009B2 - 試験装置、試験方法、解析装置及びプログラム - Google Patents
試験装置、試験方法、解析装置及びプログラム Download PDFInfo
- Publication number
- JP4439009B2 JP4439009B2 JP2005268728A JP2005268728A JP4439009B2 JP 4439009 B2 JP4439009 B2 JP 4439009B2 JP 2005268728 A JP2005268728 A JP 2005268728A JP 2005268728 A JP2005268728 A JP 2005268728A JP 4439009 B2 JP4439009 B2 JP 4439009B2
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- under test
- test
- repair solution
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Description
試験装置100は、複数の試験信号供給部120と、複数の不良検出部130と、複数のフェイルメモリ140と、複数の解析部150とを備える。複数の試験信号供給部120は、対応する被試験メモリ110に試験信号を供給する。複数の不良検出部130は、試験信号に応じて読み出されたデータに基づき、被試験メモリ110の不良の記憶セルを特定する情報(フェイル情報)を検出し、検出したフェイル情報を対応するフェイルメモリ140に書き込む。フェイルメモリ140に書き込まれたフェイル情報は、対応する被試験メモリ110についての試験が完了すると、対応する解析部150に転送される。複数の解析部150は、転送されたフェイル情報に基づき、対応する被試験メモリ110について救済解を求める。複数の解析部150は、試験信号供給部120及び不良検出部130による試験と並行して、救済解を求める処理を行う。
Jin-Fu Li、他6名、" A Built-In Self-Repair Scheme for Semiconductor Memories with 2-D Redundancy " 、INTERNATONAL TEST CONFERENCE、INTERNATONAL TEST CONFERENCE 2003 PROCEEDINGS 、2003年9月30日、p.393-402
試験装置100が救済解の解析に費やす時間は、被試験メモリ110の個体毎に異なる。従って、それぞれの解析部150は、複数の被試験メモリ110に対する解析を同時に開始しても、解析の終了時間は個々に異なる。さらに、その救済解の解法はNP完全であるので、解析にどれだけの時間を要するかはその解析が終了するまで不明である。このため、並行して行われている試験信号供給部120及び不良検出部130による試験が終了しても、解析が終了しない解析部150が発生する場合もある。
複数の試験信号供給部22−1〜22−n(以下、試験信号供給部22と総称する。)は、それぞれの被試験メモリ10に対応してそれぞれ設けられ、対応する被試験メモリ10を試験するための試験信号を当該被試験メモリ10に供給する。
第2解析部30は、複数の第1解析部28が次の異なる複数の被試験メモリ10について救済解の解析を開始することに応じて、救済解の解析を終えていないいずれか一つ又は複数の第1解析部28の当該救済解の処理を引き継いで、当該救済解を求める。
試験信号供給部22及び不良検出部24は、不良の記憶セルの検出のための試験を、複数の被試験メモリ10の単位(例えば、n個の被試験メモリ10のグループ単位)で行う。具体的には、試験信号供給部22及び不良検出部24は、まず、最初の複数の被試験メモリ10(例えば、第1グループ)に対する試験を行う(第1期間)。不良検出部24は、最初の複数の被試験メモリ10(例えば、第1グループ)に対する試験を行いながら、得られたフェイル情報(例えば第1グループのフェイル情報)を各フェイルメモリ26に順次書き込んでいく。続いて、試験が完了すると、フェイルメモリ26に書き込まれた第1のグループについてのフェイル情報が、対応する第1解析部28に転送される。例えば、例えば第1のグループについての試験が完了すると、当該第1のグループについてのフェイル情報が第1解析部28に転送される(第2期間の開始部分)。続いて、試験信号供給部22及び不良検出部24は、フェイル情報の転送が完了すると、次の被試験メモリ10(例えば、第2グループ)に対して試験を行う(第2期間)。そして、以後、各試験信号供給部22及び不良検出部24は、フェイル情報の転送及び試験を繰り返し行う。
また、第2解析部30は、第1解析部28とネットワークを介して接続された情報処理装置により実現することもできる。
コンピュータにインストールされ、コンピュータを第2解析部30として機能させるプログラムは、複数の第1解析部28が異なる複数の被試験メモリ10について救済解の解析を開始することに応じて、救済解の解析を終えていない第1解析部28から救済解の解析処理を引き継いで救済解を求めるモジュールを備える。このプログラム又はモジュールは、コンピュータ内部のプロセッサ等に働きかけて、当該コンピュータを、第2解析部30として機能させる。
試験装置20は、このように第2解析部30の演算が長期化する場合には、解析を中止して効率的に処理をすることができる。
第2解析部30は、複数の被試験メモリ10(例えば、第2グループ)に対する試験が終了したことに応じて、救済解の解析を終えていない第1解析部28から当該救済解の解析処理を引き継ぐ場合、次の複数の被試験メモリ10(例えば、第3グループ)に対する試験期間(例えば、第3期間)に、引き継いだ解析処理を並行して行う。また、第1解析部28は、その期間(例えば、第3期間)において、既に試験された複数の被試験メモリ10(例えば、第2グループ)についての救済解を解析する。
試験装置20は、このように第2解析部30による解析の延長に伴い、第1解析部28も併せて解析を延長することにより、第2解析部30に処理が集中して待ち時間が長くなることを防ぎ、効率的に試験することができる。
第2解析部30は、複数の第1解析部28が異なる複数の被試験メモリ10について救済解の解析を開始できるタイミングにおいて、救済解の解析を終えていない第1解析部28の数が予め定められたしきい値以下であることを条件として救済解の解析処理を引き継いでよい。第2解析部30は、例えば、解析を終えていない解析処理を有していないタイミングであり、且つ、救済解の解析を終えていない第1解析部28の数が被試験メモリ10の試験期間中に第2解析部30が処理できる数以下であることを条件として、救済解の解析処理を引き継いでもよい。
また、第2解析部30は、複数の第1解析部28から2以上の被試験メモリ10についての救済解の解析処理を引き継いだ場合に、不良の記憶セルがより少ない被試験メモリ10についての解析処理を、不良の記憶セルがより多い被試験メモリ10についての解析処理より先に実行してよい。
20 試験装置
22 試験信号供給部
24 不良検出部
26 フェイルメモリ
28 第1解析部
30 第2解析部
100 従来の試験装置
110 被試験メモリ
120 試験信号供給部
130 不良検出部
140 フェイルメモリ
150 解析部
Claims (12)
- 複数の被試験メモリを試験する試験装置であって、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第1解析部と、
前記複数の第1解析部が異なる前記複数の被試験メモリについて前記救済解の解析を開始することに応じて、前記救済解の解析を終えていない前記第1解析部から当該救済解の解析処理を引き継いで当該救済解を求める第2解析部と
を備える試験装置。 - 前記複数の第1解析部は、前記複数の試験信号供給部および前記複数の不良検出部による第2の前記複数の被試験メモリの試験と並行して、既に試験された第1の前記複数の被試験メモリについて前記救済解を解析し、
前記第2解析部は、前記複数の試験信号供給部および前記複数の不良検出部による第2の前記複数の被試験メモリの試験が終了したことに応じて、前記救済解の解析を終えていない前記第1解析部から当該救済解の解析処理を引き継ぎ、
前記複数の第1解析部は、前記複数の試験信号供給部および前記複数の不良検出部による第2の前記複数の被試験メモリの試験が終了したことに応じて、第2の前記複数の被試験メモリについて前記救済解の解析を開始する
請求項1に記載の試験装置。 - 前記第2解析部は、第2の前記複数の被試験メモリについて前記救済解の解析を終えていない前記第1解析部から当該救済解の解析処理を引き継ぐ場合において、前記第1解析部から引き継いだ、前記救済解の解析を終えていない第1の前記被試験メモリについての前記救済解の解析を中止し、当該第1の被試験メモリを救済不可と判定する
請求項2に記載の試験装置。 - 前記複数の第1解析部は、
前記複数の試験信号供給部および前記複数の不良検出部による第3の前記複数の被試験メモリの試験と並行して、既に試験された第2の前記複数の被試験メモリについて前記救済解を解析し、
前記複数の試験信号供給部および前記複数の不良検出部による第3の前記複数の被試験メモリの試験が終了し、かつ、前記第2解析部による第1の前記複数の被試験メモリについての前記救済解の解析が終了していない場合に、前記複数の第1解析部は、前記第2解析部による前記救済解の解析が終了するまでの間、第2の前記複数の被試験メモリについての前記救済解の解析を継続する
請求項2に記載の試験装置。 - 前記複数の第1解析部が異なる前記複数の被試験メモリについて前記救済解の解析を開始できるタイミングにおいて、前記第2解析部は、前記救済解の解析を終えていない前記第1解析部の数が予め定められたしきい値以下であることを条件として前記救済解の解析処理を引き継ぐ
請求項1に記載の試験装置。 - 前記複数の第1解析部から2以上の前記被試験メモリについての前記救済解の解析処理を引き継いだ場合に、前記第2解析部は、不良の記憶セルがより少ない前記被試験メモリについての前記解析処理を、不良の記憶セルがより多い前記被試験メモリについての前記解析処理より先に実行する
請求項1に記載の試験装置。 - それぞれの前記不良検出部は、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に、当該被試験メモリにおける不良の記憶セルを特定するフェイル情報を記憶し、
それぞれの前記第1解析部は、前記フェイル情報に基づいて前記救済解を解析し、異なる前記複数の被試験メモリについて前記救済解の解析を開始できるタイミングにおいて前記救済解の解析を終えていない場合に前記フェイル情報を前記第2解析部へ送信し、
前記第2解析部は、前記第1解析部から受信した前記フェイル情報に基づいて、当該フェイル情報に応じた前記救済解の解析を開始する
請求項1に記載の試験装置。 - 前記第2解析部は、前記第1解析部から引き継いだ未処理の前記解析処理を有しないことを条件として、前記複数の第1解析部と並行して、少なくとも1つの前記第1解析部に割り当てられた前記解析処理の一部を実行する
請求項1に記載の試験装置。 - 複数の被試験メモリを試験する試験方法であって、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給段階と、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出段階と、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第1解析段階と、
前記複数の第1解析段階が異なる前記複数の被試験メモリについて前記救済解の解析を開始することに応じて、前記救済解の解析を終えていない前記第1解析段階から当該救済解の解析処理を引き継いで当該救済解を求める第2解析段階と
を備える試験方法。 - 複数の被試験メモリを試験する試験装置のプログラムであって、
前記試験装置を、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第1解析部と、
前記複数の第1解析部が異なる前記複数の被試験メモリについて前記救済解の解析を開始することに応じて、前記救済解の解析を終えていない前記第1解析部から当該救済解の解析処理を引き継いで当該救済解を求める第2解析部と
して機能させるプログラム。 - 複数の被試験メモリを試験する試験装置の解析装置であって、
前記試験装置は、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第1解析部とを備え、
前記複数の第1解析部が異なる前記複数の被試験メモリについて前記救済解の解析を開始することに応じて、前記救済解の解析を終えていない前記第1解析部から当該救済解の解析処理を引き継いで当該救済解を求める
解析装置。 - 複数の被試験メモリを試験する試験装置の解析装置のプログラムであって、
前記試験装置は、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、
それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第1解析部とを備え、
前記解析装置を、
前記複数の第1解析部が異なる前記複数の被試験メモリについて前記救済解の解析を開始することに応じて、前記救済解の解析を終えていない前記第1解析部から当該救済解の解析処理を引き継いで当該救済解を求める
ように機能させるプログラム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005268728A JP4439009B2 (ja) | 2005-09-15 | 2005-09-15 | 試験装置、試験方法、解析装置及びプログラム |
KR1020087007177A KR100939198B1 (ko) | 2005-09-15 | 2006-08-24 | 시험 장치, 시험 방법, 해석 장치, 및 프로그램 |
PCT/JP2006/316638 WO2007032194A1 (ja) | 2005-09-15 | 2006-08-24 | 試験装置、試験方法、解析装置及びプログラム |
DE112006002519T DE112006002519T5 (de) | 2005-09-15 | 2006-08-24 | Prüfvorrichtung, Prüfverfahren, Analysevorrichtung und -programm |
US12/047,329 US7689880B2 (en) | 2005-09-15 | 2008-03-13 | Test apparatus, test method, analyzing apparatus and computer readable medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005268728A JP4439009B2 (ja) | 2005-09-15 | 2005-09-15 | 試験装置、試験方法、解析装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007080422A JP2007080422A (ja) | 2007-03-29 |
JP4439009B2 true JP4439009B2 (ja) | 2010-03-24 |
Family
ID=37864792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005268728A Expired - Fee Related JP4439009B2 (ja) | 2005-09-15 | 2005-09-15 | 試験装置、試験方法、解析装置及びプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7689880B2 (ja) |
JP (1) | JP4439009B2 (ja) |
KR (1) | KR100939198B1 (ja) |
DE (1) | DE112006002519T5 (ja) |
WO (1) | WO2007032194A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4889357B2 (ja) | 2006-04-14 | 2012-03-07 | 株式会社アドバンテスト | 試験装置、プログラムおよび試験方法 |
CN102564558A (zh) * | 2012-01-19 | 2012-07-11 | 徐工集团工程机械股份有限公司科技分公司 | 沥青拌和站及其多点电子秤故障检测装置和检测方法 |
US9484116B1 (en) | 2015-08-17 | 2016-11-01 | Advantest Corporation | Test system |
KR102405054B1 (ko) * | 2015-11-27 | 2022-06-08 | 에스케이하이닉스 주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
TWI661297B (zh) * | 2017-11-30 | 2019-06-01 | 財團法人資訊工業策進會 | 監控系統及監控方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091388A (ja) | 1998-09-08 | 2000-03-31 | Hitachi Electronics Eng Co Ltd | Ic試験装置の救済判定方式 |
US6640321B1 (en) * | 2000-04-14 | 2003-10-28 | Lsi Logic Corporation | Built-in self-repair of semiconductor memory with redundant row testing using background pattern |
KR100374636B1 (ko) * | 2000-10-18 | 2003-03-04 | 삼성전자주식회사 | 결함 테스트 및 분석 회로를 구비하는 반도체 장치 및 결함 분석 방법 |
US6907385B2 (en) | 2000-10-19 | 2005-06-14 | Advantest Corporation | Memory defect redress analysis treating method, and memory testing apparatus performing the method |
US6691264B2 (en) * | 2001-01-22 | 2004-02-10 | Lsi Logic Corporation | Built-in self-repair wrapper methodology, design flow and design architecture |
JP4309086B2 (ja) * | 2001-12-20 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3866588B2 (ja) * | 2002-03-01 | 2007-01-10 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
KR100464936B1 (ko) * | 2003-04-30 | 2005-01-06 | 주식회사 하이닉스반도체 | 리페어회로의 동작 마진을 향상시킬 수 있는 반도체메모리 장치 |
JP2005268728A (ja) | 2004-03-22 | 2005-09-29 | Sony Corp | 半導体レーザ装置の製造方法 |
-
2005
- 2005-09-15 JP JP2005268728A patent/JP4439009B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-24 WO PCT/JP2006/316638 patent/WO2007032194A1/ja active Application Filing
- 2006-08-24 KR KR1020087007177A patent/KR100939198B1/ko active IP Right Grant
- 2006-08-24 DE DE112006002519T patent/DE112006002519T5/de not_active Withdrawn
-
2008
- 2008-03-13 US US12/047,329 patent/US7689880B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7689880B2 (en) | 2010-03-30 |
US20090070624A1 (en) | 2009-03-12 |
KR100939198B1 (ko) | 2010-01-28 |
DE112006002519T5 (de) | 2008-07-24 |
JP2007080422A (ja) | 2007-03-29 |
WO2007032194A1 (ja) | 2007-03-22 |
KR20080045241A (ko) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7210059B2 (en) | System and method for on-board diagnostics of memory modules | |
US8037376B2 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
JP2002538465A (ja) | 単一のテスターチャンネルを使用して複数のデバイスの同時テストを行うための分散型インターフェース | |
JP4439009B2 (ja) | 試験装置、試験方法、解析装置及びプログラム | |
JP2007220284A (ja) | 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減 | |
US8407522B2 (en) | Test apparatus and recording medium | |
US7362632B2 (en) | Test parallelism increase by tester controllable switching of chip select groups | |
WO2007114373A1 (ja) | テスト方法、テストシステムおよび補助基板 | |
CN104094357A (zh) | 执行并行存储测试的装置和方法 | |
US20120229155A1 (en) | Semiconductor integrated circuit, failure diagnosis system and failure diagnosis method | |
JP2000156095A (ja) | 半導体メモリ試験方法及びその装置 | |
JP5545771B2 (ja) | 診断装置、診断方法および診断プログラム診断方法 | |
JP5003941B2 (ja) | Ic試験装置およびic試験方法 | |
JP2004086996A (ja) | メモリテスト回路 | |
US20170148528A1 (en) | Semiconductor device and semiconductor system including the same | |
JPH0252446A (ja) | 集積回路の試験装置 | |
CN112148536A (zh) | 检测深度学习芯片的方法、装置、电子设备和计算机存储介质 | |
JP4749812B2 (ja) | 試験装置 | |
US20120109561A1 (en) | Wafer test apparatus, wafer test method, and program | |
CN116540059B (zh) | 半导体芯片测试方法、装置、设备及存储介质 | |
TWI527047B (zh) | 記憶體測試方法 | |
TW201928981A (zh) | 記憶體整體測試之系統及其方法 | |
KR20000000990A (ko) | 에러 검출장치 | |
JPS6041150A (ja) | 記憶装置制御方式 | |
US20110307744A1 (en) | Information processing system and failure processing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |